JP2008182174A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008182174A
JP2008182174A JP2007130142A JP2007130142A JP2008182174A JP 2008182174 A JP2008182174 A JP 2008182174A JP 2007130142 A JP2007130142 A JP 2007130142A JP 2007130142 A JP2007130142 A JP 2007130142A JP 2008182174 A JP2008182174 A JP 2008182174A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
gas
wiring layer
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007130142A
Other languages
English (en)
Other versions
JP5154140B2 (ja
Inventor
Hiroshi Ishikawa
拓 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2007130142A priority Critical patent/JP5154140B2/ja
Priority to EP07860208A priority patent/EP2112685A4/en
Priority to KR1020097014781A priority patent/KR101076470B1/ko
Priority to US12/521,397 priority patent/US8017519B2/en
Priority to PCT/JP2007/074979 priority patent/WO2008081824A1/ja
Priority to TW096150902A priority patent/TW200834733A/zh
Publication of JP2008182174A publication Critical patent/JP2008182174A/ja
Application granted granted Critical
Publication of JP5154140B2 publication Critical patent/JP5154140B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】Ｃｕの拡散を防止することができ、かつ、層間の誘電率が高くなることを抑制することができる半導体装置およびその製造方法を提供すること。
【解決手段】 ウエハＷにＣｕ配線層６を形成し、Ｃｕ配線層６の上に、炭化水素ガスを含む処理ガスを用いたＣＶＤによりＣｕ拡散バリアとしてアモルファスカーボン膜７を成膜し、その上にＬｏｗ−ｋ膜８を形成する。
【選択図】図１

Description

本発明は、基板上にアモルファスカーボン膜を有する半導体装置およびその製造方法に関する。
近年、半導体デバイスの製造工程においては、デザインルールの微細化が益々進み、これにともなって高速化の観点から層間絶縁膜として低誘電率の有機膜、いわゆるＬｏｗ−ｋ膜が用いられ、配線層として従来のＡｌに代わってより電気抵抗が低いＣｕが用いられつつある。
層間絶縁層を介在させてＣｕ配線層を多層に形成する場合には、例えば、所定の層が形成された半導体ウエハ（以下、単に「ウエハ」と記す）に層間絶縁膜としてＬｏｗ−ｋ膜を形成し、レジスト層等をマスクとしてビアエッチングを行い、レジストおよびポリマーを除去した後、犠牲層を形成し、レジスト層をマスクとしてトレンチエッチングを行い、再びレジストおよびポリマーを除去しドライアッシングおよび洗浄を行い、犠牲膜およびストッパー層をエッチング除去した後、Ｃｕ配線層およびプラグを形成する。
その後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりＣｕ配線層を研磨し、次いで、表面のＣｕ酸化膜をプラズマ処理またはウエット処理で除去後、その上にさらに層間絶縁膜としてＬｏｗ−ｋ膜を成膜する。
この場合、Ｃｕは拡散しやすいため、Ｌｏｗ−ｋ膜の成膜の際の昇温により、ＣｕがＬｏｗ−ｋ膜中に拡散してデバイスに悪影響を及ぼす。そこで、ＣＭＰ後、全面にＣｕ拡散防止膜としてＳｉＮ、ＳｉＯ２、ＳｉＣ、ＳｉＣＯ、ＳｉＣＮのいずれかをプラズマＣＶＤによりウエハ全面に成膜して、Ｃｕの拡散を防止する技術が提案されている（例えば、非特許文献１参照）。
しかしながら、これらの材料は誘電率が高く（例えばＳｉＮでは比誘電率が７程度）、層間絶縁膜として比誘電率が２〜３程度のＬｏｗ−ｋ膜を用いてもその効果が相殺されてしまうという問題がある。
Ｔ．Ｓａｉｔｏ ｅｔ ａｌ． ｉｎ ｐｒｏｃｅｅｄｉｎｇ ｏｆ ＩＩＴＣ， ２００１ ＰＰ１５−１７
本発明はかかる事情に鑑みてなされたものであって、Ｃｕの拡散を防止することができ、かつ、層間の誘電率が高くなることを抑制することができる半導体装置およびその製造方法を提供することを目的とする。
また、そのような方法を実行するためのプログラムが記憶された記憶媒体を提供することを目的とする。
本発明の第１の観点では、基板と、基板の上に形成された銅または銅合金からなる配線層と、前記配線層の上に形成され、炭化水素ガスを含む処理ガスを用いたＣＶＤにより成膜されたアモルファスカーボン膜からなる銅拡散バリア膜と、前記銅拡散バリア膜の上に形成された低誘電率絶縁膜とを有することを特徴とする半導体装置を提供する。
本発明の第２の観点では、基板と、基板の上に形成された銅または銅合金からなる配線層と、前記配線層の上に形成された金属膜と、前記金属膜の上に形成され、炭化水素ガスを含む処理ガスにより成膜されたアモルファスカーボンからなる銅拡散バリア膜と、前記銅拡散バリア膜の上に形成された低誘電率絶縁膜とを有することを特徴とする半導体装置を提供する。
本発明の第２の観点において、前記金属膜の膜さは、１〜５ｎｍであってよい。また、前記金属膜は、下地の配線層と合金化していてよい。さらに、前記金属膜としては、Ｃｏ、Ｎｉ、Ｗ、Ａｌ、Ｉｎ、Ｓｎ、Ｍｎ、Ｚｎ、Ｚｒの少なくとも１種を含むものを用いることができる。
本発明の第３の観点では、基板と、基板の上に形成された銅または銅合金からなる配線層と、前記配線層の上に形成されたシリサイド膜と、 前記シリサイド膜の上に形成され、炭化水素ガスを含む処理ガスにより成膜されたアモルファスカーボンからなる銅拡散バリア膜と、前記銅拡散バリア膜の上に形成された低誘電率絶縁膜とを有することを特徴とする半導体装置を提供する。
上記第３の観点において、前記シリサイド膜は、Ｓｉ含有ガスを前記配線層に供給することによりその中の銅とＳｉとの反応によって形成されるものとすることができる。前記シリサイド膜の厚さは、１００ｎｍ以下であることが好ましい。
上記第１から第３の観点において、前記銅拡散バリア膜の厚さは、５ｎｍ以下とすることができる。また、前記銅拡散バリア膜は、アセチレンガスと水素ガスを含む処理ガスにより成膜されたアモルファスカーボン膜からなるものであってもよいし、化学式がＣ４Ｈ６で表されるガスを含む処理ガスにより成膜されたアモルファスカーボン膜からなるものであってもよい。前記化学式がＣ４Ｈ６で表されるガスとしては、２−ブチン、ブタジエンの少なくとも１種を用いることができる。
本発明の第４の観点では、基板上に銅または銅合金からなる配線層を形成する工程と、前記配線層の上に、銅拡散バリア膜として、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜を成膜する工程と、前記銅拡散バリア膜の上に低誘電率絶縁膜を成膜する工程とを有することを特徴とする半導体装置の製造方法を提供する。
本発明の第５の観点では、基板上に銅または銅合金からなる配線層を形成する工程と、前記配線層の上に金属膜を形成する工程と、前記金属膜の上に、銅拡散バリア膜として、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜を成膜する工程と、前記銅拡散バリア膜の上に低誘電率絶縁膜を成膜する工程とを有することを特徴とする半導体装置の製造方法を提供する。
本発明の第５の観点において、前記金属膜はその厚さが１〜５ｎｍになるように成膜してよい。また、前記金属膜は下地の配線層と合金化していてよい。さらに、前記金属膜としては、Ｃｏ、Ｎｉ、Ｗ、Ａｌ、Ｉｎ、Ｓｎ、Ｍｎ、Ｚｎ、Ｚｒの少なくとも１種を含むものを用いることができる。さらにまた、前記金属膜は、めっき処理またはＣＶＤ処理により形成することができる。前記金属膜を前記めっき処理を用いて成膜する場合に、前記金属膜はＷ、Ｃｏ、Ｎｉの少なくとも１種を含むものとすることができ、前記金属膜を前記ＣＶＤ処理を用いて成膜する場合に、前記金属膜はＷ、Ａｌの少なくとも１種を含むものとすることができる。
本発明の第６の観点では、基板上に銅または銅合金からなる配線層を形成する工程と、前記配線層の上にシリコン含有ガスを供給して前記配線層中の銅とシリコンとの反応によりシリサイド膜を形成する工程と、前記シリサイド膜の上に、銅拡散バリア膜として、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜を成膜する工程と、前記銅拡散バリア膜の上に低誘電率絶縁膜を成膜する工程と
を有することを特徴とする半導体装置の製造方法を提供する。
上記第６の観点において、前記シリサイド膜はその厚さが１００ｎｍ以下になるように成膜されることが好ましい。また、前記シリコン含有ガスは、ＳｉＨ４ガス、Ｓｉ２Ｈ６ガス、Ｓｉ（ＣＨ３）４ガス、ＳｉＨ（ＣＨ３）３ガス、ＳｉＨ２（ＣＨ３）２ガス、ＳｉＨ３（ＣＨ３）ガス、（ＳｉＨ３）３Ｎガスからなる群から選択されたものを用いることができる。また、前記シリサイド膜を形成する工程と、前記アモルファスカーボン膜を成膜する工程とは真空処理により行い、真空を破らずに連続して行うことができる。この場合に、前記シリサイド膜を形成する工程と、前記アモルファスカーボン膜を成膜する工程とは同一のチャンバ内で行うことができる。
上記第４から第６の観点において、前記配線層の表面の酸化膜を除去する工程をさらに有することが好ましい。
本発明の第７の観点では、基板上に銅または銅合金からなる配線層を形成する工程と、前記配線層の表面の酸化膜を除去する工程と、前記配線層の上にシリコン含有ガスを供給して前記配線層中の銅とシリコンとの反応によりシリサイド膜を形成する工程と、前記シリサイド膜の上に、銅拡散バリア膜として、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜を成膜する工程と、を有し、これら工程はいずれも真空処理により行い、真空を破らずに連続して行うことを特徴とする半導体装置の製造方法を提供する。
上記第７の観点において、前記配線層の表面の酸化膜を除去する工程と、前記シリサイド膜を形成する工程と、前記アモルファスカーボン膜を成膜する工程とは同一のチャンバ内で行うようにすることができる。
本発明の第４から第７の観点において、前記アモルファスカーボン膜は、拡散バリア膜の厚さが５ｎｍ以下になるように成膜することができる。また、前記処理ガスとしては、アセチレンガスと水素ガスとを含むものであってもよいし、化学式がＣ４Ｈ６で表されるガスを含むものであってもよい。前記化学式がＣ４Ｈ６で表されるガスとしては、２−ブチン、ブタジエンの少なくとも１種を用いることができる。
本発明の第８の観点では、コンピュータ上で動作し、半導体装置の製造システムを制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１３から請求項３２のいずれかの半導体装置の製造方法が行われるように、コンピュータに前記半導体装置の製造システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、銅または銅合金からなる配線層の上に銅拡散バリア膜として炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜を成膜し、その上に低誘電率絶縁膜を成膜する。このようにして成膜されたアモルファスカーボン膜は、配線層から低誘電率絶縁膜への銅拡散のバリアとして機能し、かつ、比誘電率が２．６と従来のバリア膜材料であるＳｉＣなどよりも低いことから、配線層間の誘電率が高くなることを抑制することができる。また、このようなアモルファスカーボン膜は従来のＳｉＣ膜などよりも配線層との密着性を高めることもできる。
また、配線層の上にアモルファスカーボン膜を成膜した後に、４００℃以上でウエハの処理を行なう場合には、配線層とアモルファスカーボン膜が触媒反応を起こしてアモルファスカーボン膜の膜減りが生じるが、配線層とアモルファスカーボン膜との間に金属膜を成膜することにより、アモルファスカーボン膜の膜減りを抑制することができる。
金属膜の代わりにシリサイド膜を形成することによっても、このようなアモルファスカーボン膜の膜減りを抑制することができる。シリサイド膜は金属膜に比較して膜形成の選択性が高く、配線層に対して選択的に成膜することが可能であるという利点を有する。また、Ｓｉ含有ガスを配線層に供給するという簡易な手法で低温での成膜を行えるので、シリサイド形成とアモルファスカーボン膜の形成を真空を破ることなくｉｎ−ｓｉｔｕで行うことができるという利点も有する。
配線層を形成後、配線層表面の自然酸化膜を除去して清浄化することにより、より一層半導体装置の特性を良好にすることができる。上述のようにシリコン含有ガスを供給して配線層上にシリサイド膜を形成する場合に、酸化膜を除去する工程と、前記シリサイド膜を形成する工程と、前記アモルファスカーボン膜を成膜する工程とを真空処理により行い、真空を破らずに連続して行うことにより、酸素や水分の影響を受けることなく、かつ効率的に半導体装置を製造することができる。
以下、添付図面を参照しながら本発明の実施形態について説明する。
図１は本発明の第１の実施形態に係る半導体装置の製造方法を説明するための工程図である。
本実施形態では、まず、図１の（ａ）に示すように、下層配線１の上に層間絶縁膜として低誘電率絶縁膜（Ｌｏｗ−ｋ）膜２を成膜する。この際の成膜は、スピンコーティングであってもよいし、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）であってもよい。
次いで、図１の（ｂ）に示すように、レジスト層（図示せず）等をマスクとしてビアエッチングを行い、レジストおよびポリマーを除去した後、犠牲層（図示せず）を形成し、レジスト層をマスクとしてトレンチエッチングを行い、再びレジストおよびポリマーを除去しドライアッシングおよび洗浄を行い、犠牲膜およびストッパー層（図示せず）をエッチング除去してビアホール３、トレンチ４を形成する。
その後、図１の（ｃ）に示すように、その内側にバリアメタル膜５を成膜する。
引き続き、図１の（ｄ）に示すように、ビアホール３、トレンチ４をＣｕめっき等で埋めてＣｕ配線層６を形成する。形成したＣｕ配線層６をＣＭＰにより研磨する。得られる半導体装置の特性を良好にする観点から、Ｃｕ配線層６の表面の自然酸化膜を除去することが好ましい。自然酸化膜の除去は、プラズマ処理、または希フッ酸を用いたウエット洗浄処理により行うことができるが、Ｈ２ガス等の還元ガスを用いて行うことが好ましい。還元ガスとしては、Ｈ２ガスの他、 ＮＨ３（アンモニア） 等を用いることができる。
次に、図１の（ｅ）に示すように、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜７を成膜する。このアモルファスカーボンの成膜については後で詳細に説明する。
その後、図１の（ｆ）に示すように、アモルファスカーボン膜７の上に、Ｌｏｗ−ｋ膜８をスピンコートまたはＣＶＤにより成膜する。そして、常法に従って後工程を実施し、所望の半導体装置を得る。
このような構造の半導体装置は、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜７がＣｕ配線層６からＬｏｗ−ｋ膜８へのＣｕの拡散バリアとして機能する。
従来では、Ｃｕ拡散バリアとして、ＳｉＮやＳｉＣ、ＳｉＣＮ等を用いていたが、これらの材料は誘電率が高く（例えばＳｉＮでは７程度、ＳｉＣでは３．６、ＳｉＣＮでは３．０）、層間絶縁膜として誘電率が２〜３程度のＬｏｗ−ｋ膜を用いてもその効果が相殺されてしまうという問題が生じていた。
これに対し、炭化水素ガスを含む処理ガスを用いたＣＶＤにより成膜されたアモルファスカーボン膜７は、十分なバリア機能を有するとともに、誘電率が２．６と従来のバリア膜材料であるＳｉＣなどよりも低いことから、配線層間の誘電率が高くなることを抑制することができる。
また、炭化水素ガスを含む処理ガスを用いたＣＶＤにより成膜されたアモルファスカーボン膜７は、緻密なバルク膜であるため、従来のポーラスなＳｉＣ膜などよりも配線層との密着性を高めることもできる。
次に、第１の実施形態に係る方法を実現するためのシステムの例について説明する。
図２は本発明の第１の実施形態に係る半導体装置の製造方法に用いられる半導体装置製造システムの概略構成を示す図である。この半導体装置製造システムは、アモルファスカーボン膜成膜装置１０１と、Ｃｕ膜成膜装置１０２と、Ｌｏｗ−ｋ膜成膜装置１０３とを備えた処理部１００、およびプロセスコントローラ１１１、ユーザーインターフェース１１２、記憶部１１３を含むメイン制御部１１０を備えている。なお、処理部１００の装置間でウエハＷを搬送する方法としては、オペレータによる搬送方法や、図示しない搬送装置による搬送方法が用いられる。
処理部１００の各装置は、ＣＰＵを備えたプロセスコントローラ１１１に接続されて制御される構成となっている。プロセスコントローラ１１１には、工程管理者が処理部１００の各装置を管理するためにコマンドの入力操作等を行うキーボードや、処理部１００の各装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１１２と、処理部１００で実行される各種処理をプロセスコントローラ１１１の制御にて実現するための制御プログラムや処理条件データ等が記録されたレシピが格納された記憶部１１３とが接続されている。
そして、必要に応じて、ユーザーインターフェース１１２からの指示等を受けて、任意のレシピを記憶部１１３から呼び出してプロセスコントローラ１１１に実行させることで、プロセスコントローラ１１１の制御下で、処理部１００において所望の各種処理が行われる。また、前記レシピは、記憶部１１３中の記憶媒体に記憶されている。記憶媒体はハードディスクや半導体メモリであっもてよいし、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性の記憶媒体に収容された状態で記憶部１１３の所定位置にセットするようになっていてもよい。さらに、外部の装置から、例えば専用回線を介して随時レシピを伝送させてオンラインで利用したりすることも可能である。
なお、メイン制御部１１０により全ての制御を行ってもよいが、メイン制御部１１０は全体的な制御のみを行って、各装置毎、または所定の装置群毎に下位の制御部を設けて制御を行うようにしてもよい。
上記アモルファスカーボン膜成膜装置１０１は、後に詳細に説明するように、炭化水素ガスを含むＣＶＤ法によりウエハＷ上にアモルファスカーボン膜を形成するものである。
上記Ｃｕ膜成膜装置１０２は、配線溝等にＣｕを埋め込むためのものであり、例えばめっき装置が用いられる。また、ＰＶＤにより配線溝を埋め込んでもよく、この場合には配線材料としてＣｕ合金を用いることもできる。
Ｌｏｗ−ｋ膜成膜装置１０３は、銅拡散バリア膜としてのアモルファスカーボン膜を成膜した後にＬｏｗ−ｋ膜を成膜するためのものである。このＬｏｗ−ｋ膜成膜装置１０３としては、ＳＯＤ（Ｓｐｉｎ Ｏｎ Ｄｉｅｌｅｃｔｒｉｃ）の手法を用いてスピンコートによりＬｏｗ−ｋ膜を成膜するＳＯＤ装置、またはＣＶＤ装置を用いることができる。
次に、本実施形態にとって重要な役割を果たすアモルファスカーボン膜成膜装置１０１について詳細に説明する。図３は半導体装置製造システムに用いられるアモルファスカーボン膜の成膜装置の一例を示す断面図である。このアモルファスカーボン膜成膜装置１０１は、略円筒状のチャンバ２１を有している。
このチャンバ２１の内部には、被処理体であるウエハＷを水平に支持するためのサセプタ２２がその中央下部に設けられた円筒状の支持部材２３により支持された状態で配置されている。サセプタ２２の外縁部にはウエハＷをガイドするためのガイドリング２４が設けられている。また、サセプタ２２にはヒータ２５が埋め込まれており、このヒータ２５はヒータ電源２６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。サセプタ２２には熱電対２７が埋設されており、この検出信号によりヒータ２５への出力が制御されるようになっている。サセプタ２２の表面近傍には電極２８が埋設されており、この電極２８は接地されている。さらに、サセプタ２２には、ウエハＷを支持して昇降させるための３本のウエハ支持ピン（図示せず）がサセプタ２２の表面に対して突没可能に設けられている。
チャンバ２１の天壁２１ａには、絶縁部材２９を介してシャワーヘッド３０が設けられている。このシャワーヘッド３０は、内部にガス拡散空間３９を有する円筒状をなしており、上面に処理ガスを導入するガス導入口３１、下面に多数のガス吐出口３２を有している。シャワーヘッド３０のガス導入口３１には、ガス配管３３を介して、アモルファスカーボン膜を形成するための処理ガスを供給するガス供給機構３４が接続されている。
シャワーヘッド３０には、整合器３５を介して高周波電源３６が接続されており、この高周波電源３６からシャワーヘッド３０に高周波電力が供給されるようになっている。高周波電源３６から高周波電力を供給することにより、シャワーヘッド３０を介してチャンバ２１内に供給されたガスをプラズマ化することができる。
チャンバ２１の底壁２１ｂには排気管３７が接続されており、この排気管３７には真空ポンプを含む排気装置３８が接続されている。そしてこの排気装置３８を作動させることによりチャンバ２１内を所定の真空度まで減圧することが可能となっている。チャンバ２１の側壁には、ウエハＷの搬入出を行うための搬入出口４０と、この搬入出口４０を開閉するゲートバルブ４１とが設けられている。
アモルファスカーボン膜成膜装置１０１の各構成部、例えば、ヒータ電源２６、ガス供給機構３４，高周波電源３６、排気装置３８等は、装置コントローラ４２接続され、装置コントローラ４２は上記プロセスコントローラ１１１に接続されている。そして、プロセスコントローラ１１１の指令に基づいて装置コントローラ４２によりアモルファスカーボン膜成膜装置１０１の各構成部が制御されるようになっている。
次に、以上のように構成されたアモルファスカーボン膜成膜装置１０１を用いてアモルファスカーボン膜の成膜動作について説明する。
図１の（ｄ）に示す構造を有するウエハＷをチャンバ２１内に搬入し、サセプタ２２上に載置する。そして、ガス供給機構３４からガス配管３３およびシャワーヘッド３０を介してプラズマ生成ガスとして例えばＡｒガスを流しながら、排気装置３８によりチャンバ２１内を排気して、チャンバ２１内を所定の減圧状態に維持するとともに、ヒータ２５によりサセプタ２２を１００〜２００℃の所定温度に加熱する。そして、高周波電源３６からシャワーヘッド３０に高周波電力を印加することにより、シャワーヘッド３０と電極２８との間に高周波電界が生じ、処理ガスがプラズマ化される。
その状態で、ガス供給機構３４からアモルファスカーボン膜を成膜するための炭化水素ガスを含む処理ガスをガス配管３３およびシャワーヘッド３０を介してチャンバ２１内に導入する。
これにより、チャンバ２１内に形成されたプラズマにより処理ガスを励起させるとともに、ウエハＷ上で加熱して分解させて、図１の（ｅ）に示すように、所定の厚さの薄いアモルファスカーボン膜７を成膜する。この場合に、アモルファスカーボン膜７の膜厚は、５ｎｍ以下が好ましく、さらには１〜５ｎｍであることが好ましい。
炭化水素ガスを含む処理ガスとしては、アセチレンと水素ガスを混合したガスを用いることができる。また、この他に、化学式がＣ４Ｈ６で表されるガスを用いることができ、具体的な化合物としては、２−ブチン、ブタジエンを用いることができる。また、処理ガスとしては、Ａｒガス等の不活性ガスが含まれていてもよい。さらに、成膜の際のチャンバ内圧力は、２．７Ｐａ（２０ｍＴｏｒｒ）以下が好ましい。
また、アモルファスカーボン膜を成膜する際のウエハ温度（成膜温度）は、２００℃以下が好ましく、１００〜２００℃がより好ましい。
シャワーヘッド３０に印加される高周波電力の周波数およびパワーは、必要な反応性に応じて適宜設定すればよい。このように高周波電力を印加することにより、チャンバ２１内に高周波電界を形成して処理ガスをプラズマ化することができ、プラズマＣＶＤによるアモルファスカーボン膜の成膜を実現することができる。プラズマ化されたガスは反応性が高いため、成膜温度をより低下させることが可能である。なお、プラズマ源としては、このような高周波電力による容量結合型のものに限らず、誘導結合型のプラズマでもよいし、マイクロ波を導波管およびアンテナを介してチャンバ２１内に導入してプラズマを形成するものであってもよい。また、プラズマ生成は必須ではなく、反応性が十分な場合には、熱ＣＶＤによる成膜であってもよい。
このようにして成膜されるアモルファスカーボン膜は、炭素と水素とからなるＣＨｘ膜（０．８＜ｘ＜１．２）であり、既存のｌｏｗ−ｋ層間絶縁膜およびＣｕなどの金属との密着性が高い。また、従来用いられていたＳｉＮ、ＳｉＣ、ＳｉＣＮ膜等は、膜中に含まれるポーラスの割合を増やすことにより誘電率を下げることは可能であるが、この場合にＣｕの拡散に対するバリア性が低下してしまうのに対し、本実施形態において成膜されたアモルファスカーボン膜は、膜中にポーラスが含まれず、緻密なバルク膜であるため、低誘電率でありながらバリア性が高く、膜厚が５ｎｍ以下であってもバリア機能を発揮することができる。
次に、本発明の第２の実施形態について説明する。
半導体デバイスの製造工程においては、各層の変質や寸法の変化等が生じることを防止することを目的として、または工程の要請から、膜を形成した後にアニール処理等、加熱処理を行うことが多いが、アモルファスカーボン膜をＣｕ配線層の表面に直接成膜した場合に、アニール処理等の加熱処理を所定温度以上で行うと、アモルファスカーボン膜に膜減りが生じることが判明した。
そのことを確認した実験について説明する。
図４にアモルファスカーボン膜の加熱試験に用いた実験用ウエハの構造を示す。図４に示すように、下地にＳｉ基板５１を用いて、その上に順次Ｐ−ＳｉＮ膜５２、Ｃｕ膜５３、アモルファスカーボン膜５４を成膜して実験用ウエハＴＷを作製した。この実験用ウエハＴＷをアニール処理する前と、３５０℃および４００℃でアニール処理した後に、それぞれＳＩＭＳ（２次イオン質量分析）により測定した結果を図５〜７に示す。図５はアニール処理する前、図６は３５０℃でアニール処理した後、図７は４００℃でアニール処理した後の測定結果についてそれぞれ示す。
図５と図６とを比較すると、３５０℃でアニール処理した後はアニール処理する前と比較して、Ｃｕおよびカーボンの厚さ方向のプロファイルがほとんど変化していなかった。このことから、３５０℃のアニール処理ではＣｕ膜５３およびアモルファスカーボン膜５４の膜厚はほとんど変化していないことが認められた。
これに対し、図５と図７とを比較すると、４００℃でアニール処理した後は、アニール処理する前と比較して、Ｃｕの厚さ方向のプロファイルは変化していないが、カーボンについては厚さ方向のプロファイルが変化しており、アモルファスカーボン膜に相当する部分の２次イオン強度が著しく減少していることから、アモルファスカーボン膜５４の膜厚が減少していることが認められた。このことから、４００℃でアニール処理する場合には、アモルファスカーボン膜によりＣｕの拡散を防止することはできるが、アモルファスカーボン膜が膜減りすることが確認された。本実施形態は、このような膜減りをも防止するものである。
図８は本発明の第２の実施形態に係る半導体装置の製造方法を説明するための工程図である。本実施形態においては、図８の（ａ）〜（ｄ）に示すように、図１の（ａ）〜（ｄ）と全く同様にＣｕ配線層６を形成した後、図８の（ｅ）に示すように、Ｃｕ配線層６の表面に選択的に金属膜９を成膜する。その後、第１の実施形態の場合と同様にアモルファスカーボン膜７を成膜し（図８の（ｆ））、さらに、Ｌｏｗ−ｋ膜８を成膜して、図８の（ｇ）に示す構造を得る。
このように、Ｃｕ配線層６とアモルファスカーボン膜７との間に金属膜９を介在させることにより、４００℃以上の加熱処理を行ってもアモルファスカーボン膜７の膜減りを防止することができる。
金属膜９は、選択めっきまたは選択ＣＶＤにより選択性のある金属を薄く成膜することにより形成することができる。あるいは、金属膜９は、Ｃｕ配線層６を含むウエハＷの表面に全面にわたってＰＶＤによって金属をスパッタした後、熱処理することにより合金化し、合金化していない部分をウェットエッチング等で除去するにより形成することもできる。また、金属膜９の膜厚は、１〜５ｎｍが好ましく、２〜５ｎｍがより好ましい。
金属膜９を形成する際に用いる選択性のある金属としては、Ｃｏ、Ｎｉ、Ｗ、Ａｌ、Ｉｎ、Ｓｎ、Ｍｎ、Ｚｎ、Ｚｒの少なくとも１種を用いることができる。金属膜９を選択めっきにより成膜する場合には、これらの中でＣｏ、Ｎｉ、Ｗを用いることができ、めっき処理が無電解めっきの場合には、これらの金属中に還元剤の成分であるＢ、Ｐ等が含まれることもある。選択ＣＶＤにより金属膜９を形成する場合にはＡｌ、Ｗを用いることができる。
合金化に関しては、具体的には、金属としてＡｌを用いる場合にはＣｕＡｌ２、Ｉｎを用いる場合にはＣｕＩｎ２、Ｓｎを用いる場合にはＣｕ３Ｓｎ、Ｍｎを用いる場合にはＣｕＭｎ２、Ｚｎを用いる場合にはＣｕＺｎ、Ｚｒの場合にはＣｕＺｒ２を例示することができる。
次に、第２の実施形態に係る方法を実現するためのシステムの例について説明する。
図９は本発明の第２の実施形態に係る半導体装置の製造方法に用いられる半導体装置製造システムの概略構成を示す図である。この半導体装置製造システムは、処理部１００がアモルファスカーボン成膜装置１０１と、Ｃｕ膜成膜装置１０２と、Ｌｏｗ−ｋ膜成膜装置１０３に加えて、さらに金属膜成膜装置１０４を有している点が図２の処理システムと異なっているが、他は全く同様に構成されている。
金属膜成膜装置１０４は、Ｃｕ配線層の上に選択的に金属膜を形成するためのものである。この金属膜成膜装置１０４としては、めっきにより金属膜を成膜するめっき装置、またはＣＶＤにより金属膜を成膜するＣＶＤ装置を用いることができる。金属膜とＣｕ配線層とを合金化する場合には、金属膜を成膜するＰＶＤ装置、合金化するための熱を加える加熱処理装置、および合金化していない部分を除去するウェットエッチング装置等の除去装置を付加したものを用いる。
次に、本発明の第３の実施形態について説明する。
本実施形態では、膜減り防止用に上記第２の実施形態の金属膜９に代えてシリサイド膜１０を形成するものである。図１０は本発明の第３の実施形態に係る半導体装置の製造方法を説明するための工程図である。本実施形態にいては、図１０の（ａ）〜（ｄ）は、第２の実施形態における図８の（ａ）〜（ｄ）と全く同様であり、Ｃｕ配線層６を形成する。その後、図１０の（ｅ）に示すように、Ｃｕ配線層６の表面に選択的にシリサイド膜（Ｃｕ５Ｓｉ）１０を形成する。シリサイド膜１０の形成に際しては、Ｃｕ配線層６の表面にＳｉ含有ガスを供給することによりＣｕ配線層６の表面にＳｉを拡散させて、ＣｕとＳｉとを反応させることによりＣｕ５Ｓｉからなるシリサイド膜とする。Ｓｉ含有ガスとしては、ＳｉＨ４（シラン）ガス、Ｓｉ２Ｈ６（ジシラン）ガス、Ｓｉ（ＣＨ３）４（テトラメチルシラン）ガス、ＳｉＨ（ＣＨ３）３（トリメチルシラン）ガス、ＳｉＨ２（ＣＨ３）２（ジメチルシラン）ガス、ＳｉＨ３（ＣＨ３）（モノメチルシラン）ガス、（ＳｉＨ３）３Ｎ（トリシリルアミン）ガスから選択されたものを好適に用いることができる。特に、（ＳｉＨ３）３Ｎガスは良好な反応性を有しており好ましい。この工程は、基板温度を例えば１５０〜２００℃の範囲として行うことができる。シリサイド膜１０の膜厚は１００ｎｍ以下であることが好ましく、効果が発揮される限り薄いほうが好ましい。より好ましくは５〜２０ｎｍ、さらには５〜１０ｎｍである。
このようなシリサイド膜１０は、金属膜９に比べてＣｕ配線層６に対する選択性が高い。すなわち、Ｃｕ配線層６以外のＬｏｗ−ｋ膜２の部分にはほとんど成膜されず、不要なシリサイド膜を除去する手間を省くことができる。また、上述のように１５０〜２００℃という金属膜９の成膜プロセスよりも低温で行うことができる。さらに、シリサイド膜１０は、Ｃｕ配線層６中に微量に存在する酸化物（ＣｕＯ）中の酸素と反応して酸化物を形成することにより、酸素がＣｕ配線層６から外部へ拡散するのをブロックする機能も有している。
したがって、第２の実施形態の金属膜９を用いるよりも本実施形態のようにＣｕ配線層６の上にシリサイド膜１０を形成したほうが有利である。
次に、第３の実施形態に係る方法を実現するためのシステムの例について説明する。
図１１は本発明の第３の実施形態に係る半導体装置の製造方法に用いられる半導体装置製造システムの概略構成を示す図である。この半導体装置製造システムは、処理部１００がアモルファスカーボン成膜装置１０１と、Ｃｕ膜成膜装置１０２と、Ｌｏｗ−ｋ膜成膜装置１０３に加えて、さらにシリサイド形成装置１０５を有している点が図２の処理システムと異なっているが、他は全く同様に構成されている。
シリサイド形成装置１０５は、上述したようにウエハを好ましくは１５０〜２００℃程度に加熱しながらＣｕ配線層６の表面にＳｉ含有ガスを供給するものである。シラン（ＳｉＨ４）ガス等のＳｉ含有ガスは反応性が高く、上述したように１５０〜２００℃に加熱すればプラズマ等の補助がなくともガス供給のみでシリサイド膜１０を形成することができる。
シリサイド形成装置１０５は、このようにＳｉ含有ガスを導入するだけでよいので、これを独立した装置としてではなく、図１２に示すように、アモルファスカーボン膜成膜装置１０１にＳｉ含有ガス導入機能を持たせた、シリサイド形成・アモルファスカーボン膜成膜装置１０６を設けたシステムとすることもできる。すなわち、シリサイド膜形成の際には処理温度をアモルファスカーボン膜成膜の際と同様の２００℃以下にしてＳｉ含有ガスを供給するだけでよいので、チャンバ内にＳｉＨ４ガス等のＳｉ含有ガスと、Ｃ４Ｈ６ガスのようなアモルファスカーボン膜成膜用のガスとを供給できるようにすることにより、シリサイド形成工程とアモルファスカーボン膜成膜工程とを真空を破ることなくｉｎ−ｓｉｔｕで行うことができる。
この場合に、自然酸化膜の除去処理をＨ２ガスのような還元ガスにより行えば、図１３に示すように、（ａ）自然酸化膜の除去処理、（ｂ）シリサイド膜１０の形成、（ｃ）アモルファスカーボン膜７の形成をいずれもガス種を変えるのみで行うことができ、また、いずれも２００℃以下の温度で行うことができるので、シリサイド形成・アモルファスカーボン成膜装置１０６に還元ガス供給機能をもたせれば、これら全てを真空を破ることなくｉｎ−ｓｉｔｕで行うこともできる。
図１４は、還元ガス供給機能を持たせたシリサイド形成・アモルファスカーボン膜成膜装置１０６を示す図である。この装置の基本構造は図３に示すアモルファスカーボン膜成膜装置と同じであるから同じものには同じ符号を付して説明を省略する。
このシリサイド形成・アモルファスカーボン膜成膜装置１０６は、上述した還元ガスを供給する還元ガス供給源６１、上述したようなＳｉ含有ガスを供給するＳｉ含有ガス供給源６２、上述したようなアモルファスカーボン膜を形成するためのガスを供給する成膜用ガス供給源６３を有するガス供給機構６０を備えている。そして、還元ガス供給源６１からＨ２ガスのような還元ガスをガス配管３３およびシャワーヘッド３０を介してチャンバ２１内に供給することにより、ウエハの表面に存在するＣｕ配線層の自然酸化膜を除去する。次いで、Ｓｉ含有ガス供給源６２からＳｉＨ４ガス等をガス配管３３およびシャワーヘッド３０を介してチャンバ内に供給することにより、清浄なＣｕ配線層の表面にシリサイド膜を形成する。その後、成膜用ガス供給源６３からアモルファスカーボン膜を成膜するための炭化水素ガスを含む処理ガスをガス配管３３およびシャワーヘッド３０を介してチャンバ２１内に導入することにより、シリサイド膜の上にアモルファスカーボン膜を成膜する。
このような装置を用いることにより、自然酸化膜除去、シリサイド膜形成、アモルファスカーボン膜の成膜を同一チャンバ内で行うことができる。
以上のように真空を破ることなくｉｎ−ｓｉｔｕで処理する場合には、必ずしも一つのチャンバで行わなくてもよく、各処理を別個に行う処理チャンバを複数設けたマルチチャンバタイプの装置を用いて行うこともできる。
シリサイド形成・アモルファスカーボン膜成膜装置１０６は、還元ガスを供給する機能を有していなくてもよく、その場合には適宜の自然酸化膜除去装置でＣｕ配線層６上の自然酸化膜を除去した後、シリサイド形成・アモルファスカーボン成膜装置１０６でシリサイド膜形成とアモルファスカーボン膜の成膜を連続して行うようにすればよい。
なお、本発明は上記実施形態に限定されることなく、種々の変形が可能である。例えば、上記実施形態では、金属薄膜を形成する際に、選択めっきやＣＶＤ法を用いたが、金属薄膜を形成可能であれば、これに限らず、他の方法を用いてもよい。また、被処理基板として半導体ウエハを例示したが、これに限らず、液晶表示装置（ＬＣＤ）に代表されるフラットパネルディスプレイ（ＦＰＤ）用のガラス基板等、他の基板にも適用可能である。
本発明の第１の実施形態に係る半導体装置の製造方法を説明するための工程断面図。 本発明の第１の実施形態に係る半導体装置の製造方法に用いられる半導体装置製造システムの概略構成を示す図。 図２の半導体装置製造システムに用いられるアモルファスカーボン膜の成膜装置の一例を示す断面図。 Ｃｕ配線層にアモルファスカーボン膜を直接成膜した際に生じるアモルファスカーボン膜の膜減りの実験を行うための実験用ウエハの構造を示す断面図。 図４の実験用ウエハのアニール処理する前の深さ方向のＳＩＭＳプロファイルを示す図。 図４の実験用ウエハの３５０℃でアニール処理した後のＳＩＭＳプロファイルを示す図。 図４の実験用ウエハの４００℃でアニール処理した後のＳＩＭＳプロファイルを示す図。 本発明の第２の実施形態に係る半導体装置の製造方法を説明するための工程図。 本発明の第２の実施形態に係る半導体装置の製造方法に用いられる半導体装置製造システムの概略構成を示す図。 本発明の第３の実施形態に係る半導体装置の製造方法を説明するための工程図。 本発明の第３の実施形態に係る半導体装置の製造方法に用いられる半導体装置製造システムの概略構成を示す図。 本発明の第３の実施形態に係る半導体装置の製造方法に用いられる半導体装置製造システムの他の例の概略構成を示す図。 自然酸化膜除去、シリサイド膜形成、アモルファスカーボン膜成膜の好適な例を一連の工程として示す工程断面図。 自然酸化膜除去、シリサイド膜形成、アモルファスカーボン膜成膜を一つのチャンバで行うことができる装置を示す図。
符号の説明
１；下層配線
２，８；Ｌｏｗ−ｋ膜
３；ビアホール
４；トレンチ
５；バリアメタル膜
６；Ｃｕ配線層
７；アモルファスカーボン膜
８；Ｌｏｗ−ｋ膜
９；金属膜
１０；シリサイド膜
２１；チャンバ
２２；サセプタ
２５；ヒータ
３０；シャワーヘッド
３４，５０；ガス供給機構
３６；高周波電源
４２；装置コントローラ
５１；還元ガス供給源
５２；Ｓｉ含有ガス供給源
５３；成膜ガス供給源
１００；処理部
１０１；アモルファスカーボン膜成膜装置
１０２；Ｃｕ膜成膜装置
１０３；Ｌｏｗ−ｋ膜成膜装置
１０４；金属膜成膜装置
１０５；シリサイド形成装置
１０６；シリサイド形成・アモルファスカーボン膜成膜装置
１１０；メイン制御部
１１１；プロセスコントローラ
１１２；ユーザーインターフェース
１１３；記憶部
Ｗ；半導体ウエハ

Claims (33)

  1. 基板と、
    基板の上に形成された銅または銅合金からなる配線層と、
    前記配線層の上に形成され、炭化水素ガスを含む処理ガスを用いたＣＶＤにより成膜されたアモルファスカーボン膜からなる銅拡散バリア膜と、
    前記銅拡散バリア膜の上に形成された低誘電率絶縁膜と
    を有することを特徴とする半導体装置。
  2. 基板と、
    基板の上に形成された銅または銅合金からなる配線層と、
    前記配線層の上に形成された金属膜と、
    前記金属膜の上に形成され、炭化水素ガスを含む処理ガスにより成膜されたアモルファスカーボンからなる銅拡散バリア膜と、
    前記銅拡散バリア膜の上に形成された低誘電率絶縁膜と
    を有することを特徴とする半導体装置。
  3. 前記金属膜の厚さは、１〜５ｎｍであることを特徴とする請求項２に記載の半導体装置。
  4. 前記金属膜は下地の配線層と合金化していることを特徴とする請求項２または請求項３に記載の半導体装置。
  5. 前記金属膜は、Ｃｏ、Ｎｉ、Ｗ、Ａｌ、Ｉｎ、Ｓｎ、Ｍｎ、Ｚｎ、Ｚｒの少なくとも１種を含むことを特徴とする請求項２から請求項４のいずれか１項に記載の半導体装置。
  6. 基板と、
    基板の上に形成された銅または銅合金からなる配線層と、
    前記配線層の上に形成されたシリサイド膜と、
    前記シリサイド膜の上に形成され、炭化水素ガスを含む処理ガスにより成膜されたアモルファスカーボンからなる銅拡散バリア膜と、
    前記銅拡散バリア膜の上に形成された低誘電率絶縁膜と
    を有することを特徴とする半導体装置。
  7. 前記シリサイド膜は、Ｓｉ含有ガスを前記配線層に供給することによりその中の銅とＳｉとの反応によって形成されることを特徴とする請求項６に記載の半導体装置。
  8. 前記シリサイド膜の厚さは、１００ｎｍ以下であることを特徴とする請求項６または請求項７に記載の半導体装置。
  9. 前記銅拡散バリア膜の厚さは、５ｎｍ以下であることを特徴とする請求項１から請求項８のいずれか１項に記載の半導体装置。
  10. 前記銅拡散バリア膜は、アセチレンガスと水素ガスを含む処理ガスにより成膜されたアモルファスカーボン膜からなることを特徴とする請求項１から請求項９のいずれか１項に記載の半導体装置。
  11. 前記銅拡散バリア膜は、化学式がＣ４Ｈ６で表されるガスを含む処理ガスにより成膜されたアモルファスカーボン膜からなることを特徴とする請求項１から請求項９のいずれか１項に記載の半導体装置。
  12. 前記化学式がＣ４Ｈ６で表されるガスは、２−ブチン、ブタジエンの少なくとも１種であることを特徴とする請求項１１に記載の半導体装置。
  13. 基板上に銅または銅合金からなる配線層を形成する工程と、
    前記配線層の上に、銅拡散バリア膜として、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜を成膜する工程と、
    前記銅拡散バリア膜の上に低誘電率絶縁膜を成膜する工程と
    を有することを特徴とする半導体装置の製造方法。
  14. 基板上に銅または銅合金からなる配線層を形成する工程と、
    前記配線層の上に金属膜を形成する工程と、
    前記金属膜の上に、銅拡散バリア膜として、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜を成膜する工程と、
    前記銅拡散バリア膜の上に低誘電率絶縁膜を成膜する工程と
    を有することを特徴とする半導体装置の製造方法。
  15. 前記金属膜はその厚さが１〜５ｎｍになるように成膜されることを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 前記金属膜は下地の配線層と合金化していることを特徴とする請求項１４または請求項１５に記載の半導体装置の製造方法。
  17. 前記金属膜は、Ｃｏ、Ｎｉ、Ｗ、Ａｌ、Ｉｎ、Ｓｎ、Ｍｎ、Ｚｎ、Ｚｒの少なくとも１種を含むことを特徴とする請求項１４から請求項１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記金属膜は、めっき処理またはＣＶＤ処理により形成されることを特徴とする請求項１４から請求項１６のいずれか１項に記載の半導体装置の製造方法。
  19. 前記金属膜を前記めっき処理を用いて成膜する場合に、前記金属膜は、Ｗ、Ｃｏ、Ｎｉの少なくとも１種を含むことを特徴とする請求項１８に記載の半導体装置の製造方法。
  20. 前記金属膜を前記ＣＶＤ処理を用いて成膜する場合に、前記金属膜は、Ｗ、Ａｌの少なくとも１種を含むことを特徴とする請求項１８に記載の半導体装置の製造方法。
  21. 基板上に銅または銅合金からなる配線層を形成する工程と、
    前記配線層の上にシリコン含有ガスを供給して前記配線層中の銅とシリコンとの反応によりシリサイド膜を形成する工程と、
    前記シリサイド膜の上に、銅拡散バリア膜として、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜を成膜する工程と、
    前記銅拡散バリア膜の上に低誘電率絶縁膜を成膜する工程と
    を有することを特徴とする半導体装置の製造方法。
  22. 前記シリサイド膜はその厚さが１００ｎｍ以下になるように成膜されることを特徴とする請求項２１に記載の半導体装置の製造方法。
  23. 前記シリコン含有ガスは、ＳｉＨ４ガス、Ｓｉ２Ｈ６ガス、Ｓｉ（ＣＨ３）４ガス、ＳｉＨ（ＣＨ３）３ガス、ＳｉＨ２（ＣＨ３）２ガス、ＳｉＨ３（ＣＨ３）ガス、（ＳｉＨ３）３Ｎガスからなる群から選択されたものであることを特徴とする請求項２１または請求項２２に記載の半導体装置の製造方法。
  24. 前記シリサイド膜を形成する工程と、前記アモルファスカーボン膜を成膜する工程とは真空処理により行い、真空を破らずに連続して行うことを特徴とする請求項２１から請求項２３のいずれか１項に記載の半導体装置の製造方法。
  25. 前記シリサイド膜を形成する工程と、前記アモルファスカーボン膜を成膜する工程とは同一のチャンバ内で行うことを特徴とする請求項２４に記載の半導体装置の製造方法。
  26. 前記配線層の表面の酸化膜を除去する工程をさらに有することを特徴とする請求項１３から請求項２５のいずれか１項に記載の半導体装置の製造方法。
  27. 基板上に銅または銅合金からなる配線層を形成する工程と、
    前記配線層の表面の酸化膜を除去する工程と、
    前記配線層の上にシリコン含有ガスを供給して前記配線層中の銅とシリコンとの反応によりシリサイド膜を形成する工程と、
    前記シリサイド膜の上に、銅拡散バリア膜として、炭化水素ガスを含む処理ガスを用いたＣＶＤによりアモルファスカーボン膜を成膜する工程と、
    を有し、
    これら工程はいずれも真空処理により行い、真空を破らずに連続して行うことを特徴とする半導体装置の製造方法。
  28. 前記配線層の表面の酸化膜を除去する工程と、前記シリサイド膜を形成する工程と、前記アモルファスカーボン膜を成膜する工程とは同一のチャンバ内で行うことを特徴とする請求項２７に記載の半導体装置の製造方法。
  29. 前記アモルファスカーボン膜は、拡散バリア膜の厚さが５ｎｍ以下になるように成膜されることを特徴とする請求項１３から請求項２８のいずれか１項に記載の半導体装置の製造方法。
  30. 前記処理ガスは、アセチレンガスと水素ガスとを含むことを特徴とする請求項１３から請求項２９のいずれか１項に記載の半導体装置の製造方法。
  31. 前記処理ガスは、化学式がＣ４Ｈ６で表されるガスを含むことを特徴とする請求項１３から請求項２９のいずれか１項に記載の半導体装置の製造方法。
  32. 前記化学式がＣ４Ｈ６で表されるガスは、２−ブチン、ブタジエンの少なくとも１種であることを特徴とする請求項３１に記載の半導体装置の製造方法。
  33. コンピュータ上で動作し、半導体装置の製造システムを制御するプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１３から請求項３２のいずれかの半導体装置の製造方法が行われるように、コンピュータに前記半導体装置の製造システムを制御させることを特徴とする記憶媒体。
JP2007130142A 2006-12-28 2007-05-16 半導体装置およびその製造方法 Expired - Fee Related JP5154140B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007130142A JP5154140B2 (ja) 2006-12-28 2007-05-16 半導体装置およびその製造方法
EP07860208A EP2112685A4 (en) 2006-12-28 2007-12-26 SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF
KR1020097014781A KR101076470B1 (ko) 2006-12-28 2007-12-26 반도체 장치 및 그 제조 방법
US12/521,397 US8017519B2 (en) 2006-12-28 2007-12-26 Semiconductor device and manufacturing method thereof
PCT/JP2007/074979 WO2008081824A1 (ja) 2006-12-28 2007-12-26 半導体装置およびその製造方法
TW096150902A TW200834733A (en) 2006-12-28 2007-12-28 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006355132 2006-12-28
JP2006355132 2006-12-28
JP2007130142A JP5154140B2 (ja) 2006-12-28 2007-05-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008182174A true JP2008182174A (ja) 2008-08-07
JP5154140B2 JP5154140B2 (ja) 2013-02-27

Family

ID=39588506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007130142A Expired - Fee Related JP5154140B2 (ja) 2006-12-28 2007-05-16 半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US8017519B2 (ja)
EP (1) EP2112685A4 (ja)
JP (1) JP5154140B2 (ja)
KR (1) KR101076470B1 (ja)
TW (1) TW200834733A (ja)
WO (1) WO2008081824A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118513A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP2012080109A (ja) * 2009-06-04 2012-04-19 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP2016092385A (ja) * 2014-10-30 2016-05-23 太陽誘電ケミカルテクノロジー株式会社 構造体及び構造体製造方法
JP2020534681A (ja) * 2017-09-16 2020-11-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シリサイド化による金属含有膜の体積膨張
JP2021523558A (ja) * 2018-05-03 2021-09-02 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニングのための高品質ｃ膜のパルスプラズマ（ｄｃ／ｒｆ）蒸着

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011010973A1 (de) 2011-02-10 2012-08-16 Trw Automotive Gmbh Gurtaufroller für einen Fahrzeug-Sicherheitsgurt
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8524329B2 (en) 2011-12-13 2013-09-03 Lam Research Corporation Electroless copper deposition
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
US20180328677A1 (en) * 2016-09-06 2018-11-15 The Goodsystem Corp. Heat-dissipating plate for high-power element
KR102217242B1 (ko) 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10276505B2 (en) 2017-03-08 2019-04-30 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
JP2018159102A (ja) * 2017-03-22 2018-10-11 株式会社東芝 金属パターンの形成方法
JP2024512894A (ja) * 2021-12-14 2024-03-21 エルジー・ケム・リミテッド 遠隔チャンバ及びそれを用いたｄａｒｔ－ｍｓシステム

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140401A (ja) * 1992-10-27 1994-05-20 Kawasaki Steel Corp 集積回路装置
JPH0864591A (ja) * 1994-07-12 1996-03-08 Internatl Business Mach Corp <Ibm> 半導体デバイスおよび相互接続構造の作製方法
JPH09321045A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置およびその製造方法
JP2001062605A (ja) * 1999-08-30 2001-03-13 Sumitomo Electric Ind Ltd 非晶質カーボン被覆工具
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP2003505882A (ja) * 1999-07-27 2003-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 表面コーティングによるＣｕワイヤの電気移動および応力誘導移動の低減
JP2004193544A (ja) * 2002-05-08 2004-07-08 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2005050859A (ja) * 2003-07-29 2005-02-24 Renesas Technology Corp 半導体装置の製造方法
WO2005087974A2 (en) * 2004-03-05 2005-09-22 Applied Materials, Inc. Cvd processes for the deposition of amorphous carbon films
JP2006253504A (ja) * 2005-03-11 2006-09-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2006294941A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 半導体装置及びその製造方法
JP2006324584A (ja) * 2005-05-20 2006-11-30 Sharp Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
US6492266B1 (en) * 1998-07-09 2002-12-10 Advanced Micro Devices, Inc. Method of forming reliable capped copper interconnects
US6331481B1 (en) * 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6417092B1 (en) * 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6905964B2 (en) * 2003-01-09 2005-06-14 Chartered Semiconductor Manufacturing Ltd. Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06140401A (ja) * 1992-10-27 1994-05-20 Kawasaki Steel Corp 集積回路装置
JPH0864591A (ja) * 1994-07-12 1996-03-08 Internatl Business Mach Corp <Ibm> 半導体デバイスおよび相互接続構造の作製方法
JPH09321045A (ja) * 1996-05-30 1997-12-12 Nec Corp 半導体装置およびその製造方法
JP2003505882A (ja) * 1999-07-27 2003-02-12 インターナショナル・ビジネス・マシーンズ・コーポレーション 表面コーティングによるＣｕワイヤの電気移動および応力誘導移動の低減
JP2001062605A (ja) * 1999-08-30 2001-03-13 Sumitomo Electric Ind Ltd 非晶質カーボン被覆工具
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP2004193544A (ja) * 2002-05-08 2004-07-08 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2005050859A (ja) * 2003-07-29 2005-02-24 Renesas Technology Corp 半導体装置の製造方法
WO2005087974A2 (en) * 2004-03-05 2005-09-22 Applied Materials, Inc. Cvd processes for the deposition of amorphous carbon films
JP2006253504A (ja) * 2005-03-11 2006-09-21 Nec Electronics Corp 半導体装置およびその製造方法
JP2006294941A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 半導体装置及びその製造方法
JP2006324584A (ja) * 2005-05-20 2006-11-30 Sharp Corp 半導体装置およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118513A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置の製造方法及び半導体装置
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP2012080109A (ja) * 2009-06-04 2012-04-19 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP2012253376A (ja) * 2009-06-04 2012-12-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
JP2013153221A (ja) * 2009-06-04 2013-08-08 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
CN103474344A (zh) * 2009-06-04 2013-12-25 东京毅力科创株式会社 用于形成含有非晶碳膜的构造的分批处理方法
US8652973B2 (en) 2009-06-04 2014-02-18 Tokyo Electron Limited Processing method for forming structure including amorphous carbon film
JP2016092385A (ja) * 2014-10-30 2016-05-23 太陽誘電ケミカルテクノロジー株式会社 構造体及び構造体製造方法
JP2019096887A (ja) * 2014-10-30 2019-06-20 太陽誘電株式会社 構造体及び構造体製造方法
JP2020534681A (ja) * 2017-09-16 2020-11-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ シリサイド化による金属含有膜の体積膨張
JP7305622B2 (ja) 2017-09-16 2023-07-10 アプライド マテリアルズ インコーポレイテッド シリサイド化による金属含有膜の体積膨張
JP2021523558A (ja) * 2018-05-03 2021-09-02 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ パターニングのための高品質ｃ膜のパルスプラズマ（ｄｃ／ｒｆ）蒸着

Also Published As

Publication number Publication date
US8017519B2 (en) 2011-09-13
US20100323516A1 (en) 2010-12-23
KR101076470B1 (ko) 2011-10-25
WO2008081824A1 (ja) 2008-07-10
TW200834733A (en) 2008-08-16
KR20090088963A (ko) 2009-08-20
EP2112685A4 (en) 2012-01-04
EP2112685A1 (en) 2009-10-28
JP5154140B2 (ja) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5154140B2 (ja) 半導体装置およびその製造方法
US9418889B2 (en) Selective formation of dielectric barriers for metal interconnects in semiconductor devices
KR101408063B1 (ko) 아몰퍼스 카본막을 포함하는 구조를 형성하는 배치 처리 방법 및, 상기 방법을 실행시키는 컴퓨터로 판독 가능한 기록 매체
US8765221B2 (en) Film forming method and film forming apparatus
KR20200079339A (ko) 자기 제한 성장
CN103443906B (zh) 触点清洁的方法
US8207061B2 (en) Semiconductor device manufacturing method using valve metal and nitride of valve metal
JP5425404B2 (ja) アモルファスカーボン膜の処理方法およびそれを用いた半導体装置の製造方法
US8383519B2 (en) Etching method and recording medium
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
KR100904105B1 (ko) 반도체 장치의 제조 방법
TWI786217B (zh) 增強選擇性沉積製程
US20090017621A1 (en) Manufacturing method for semiconductor device and manufacturing device of semiconductor device
WO2014189671A1 (en) Cobalt selectivity improvement in selective cobalt process sequence
KR102180823B1 (ko) 선택 성막 방법 및 반도체 장치의 제조 방법
JP2002520849A (ja) 高膜品質で水素含有量の低い窒化ケイ素を堆積するプラズマプロセス
US20080184543A1 (en) Method and apparatus for manufacturing semiconductor device, and storage medium for executing the method
US20090026626A1 (en) Method for fabricating semiconductor device and semiconductor device
JP3992588B2 (ja) 成膜方法
CN101548375A (zh) 半导体装置以及其制造方法
JPWO2004017396A1 (ja) 半導体基体上の絶縁膜を形成する方法
TW202043520A (zh) 用於填充設置於基板中的特徵的方法及設備
JP2008192835A (ja) 成膜方法，基板処理装置，および半導体装置
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
TW202225442A (zh) 間隙填充的非晶碳

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5154140

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees