KR20200079339A - 자기 제한 성장 - Google Patents

자기 제한 성장 Download PDF

Info

Publication number
KR20200079339A
KR20200079339A KR1020207017697A KR20207017697A KR20200079339A KR 20200079339 A KR20200079339 A KR 20200079339A KR 1020207017697 A KR1020207017697 A KR 1020207017697A KR 20207017697 A KR20207017697 A KR 20207017697A KR 20200079339 A KR20200079339 A KR 20200079339A
Authority
KR
South Korea
Prior art keywords
reducing agent
agent layer
substrate
tungsten
layer
Prior art date
Application number
KR1020207017697A
Other languages
English (en)
Inventor
조슈아 콜린스
그리핀 케네디
한나 밤놀커
마이칼 다넥
슈르티 비벡 톰바레
패트릭 에이. 반 클림풋
고런 부테일
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200079339A publication Critical patent/KR20200079339A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
    • C23C16/14—Deposition of only one other metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 명세서에 제공된 것은 반도체 기판들 상에 텅스텐 (W) 막 및 몰리브덴 (Mo) 막과 같은 금속 막들을 형성하기 위한 방법들 및 장치들이다. 방법들은 환원제 층을 형성하는 단계, 이어서 금속의 층으로 환원제 층을 변환하기 위해 금속 전구체에 환원제 층을 노출하는 단계를 수반한다. 일부 실시예들에서, 환원제 층은 실리콘 (Si) 함유 층 및 붕소 (B) 함유 층이다. 방법들은 제 1 기판 온도에서 환원제 층을 형성하는 단계, 제 2 기판 온도로 기판 온도를 상승시키는 단계, 그리고 이어서 제 2 기판 온도에서 금속 전구체에 환원제 층을 노출하는 단계를 수반할 수도 있다. 방법들은 특정한 실시예들에서 불소-프리 (fluorine-free) 텅스텐 막 또는 몰리브덴 막을 형성하도록 사용될 수도 있다. 방법들을 수행하기 위한 장치들이 또한 제공된다.

Description

자기 제한 성장
관련된 출원에 대한 교차 참조
본 출원은 2017년 11월 20일에 출원된 미국 가출원 번호 제 62/588,869 호의 우선권을 주장하고, 이는 전체가 모든 목적들을 위해 본 명세서에 참조로서 인용된다.
텅스텐 막들과 같은 전도성 재료들의 증착은 많은 반도체 제조 프로세스들의 필수적인 부분이다. 이들 재료들은 수평 상호연결부들, 인접한 금속 층들 사이의 비아들, 금속 층들과 실리콘 기판 상의 디바이스들 사이의 콘택트들 (contacts), 및 고 종횡비 피처들에 대해 사용될 수도 있다. 디바이스들이 축소되고 보다 복잡한 패터닝 스킴들 (schemes) 이 산업계에서 활용됨에 따라, 박형의 텅스텐 막들의 증착이 과제가 된다. 이들 과제들은 디바이스 고장을 유발할 수 있는 불소 마이그레이션 (migration) 뿐만 아니라, 우수한 단차 커버리지 (coverage) 를 갖는 저 저항률 막들을 증착함에 있어서 어려움을 포함한다.
배경기술 및 본 명세서에 포함된 문맥상 기술들 (descriptions) 은 단지 본 개시의 맥락을 일반적으로 제시하는 목적을 위해 제공된다. 본 개시의 상당 부분은 본 발명자들의 업적을 제시하고, 단순히 이러한 업적이 배경기술 섹션에 기술되거나 본 명세서 어디에서든 맥락으로 제시되기 때문에 이것이 종래 기술로 인정된다는 것을 의미하지는 않는다.
본 명세서에 제공된 것은 반도체 기판들 상에 텅스텐 (W) 막 및 몰리브덴 (Mo) 막과 같은 금속 막들을 형성하기 위한 방법들 및 장치들이다. 방법들은 환원제 층을 형성하는 단계, 이어서 금속의 층으로 환원제 층을 변환하기 위해 금속 전구체에 환원제 층을 노출하는 단계를 수반한다. 일부 실시예들에서, 환원제 층은 실리콘 (Si) 함유 층 및 붕소 (B) 함유 층이다. 방법들은 제 1 기판 온도에서 환원제 층을 형성하는 단계, 제 2 기판 온도로 기판 온도를 상승시키는 단계, 그리고 이어서 제 2 기판 온도에서 금속 전구체에 환원제 층을 노출하는 단계를 수반할 수도 있다. 방법들은 특정한 실시예들에서 불소-프리 (fluorine-free) 텅스텐 막 또는 몰리브덴 막을 형성하도록 사용될 수도 있다. 방법들을 수행하기 위한 장치들이 또한 제공된다.
본 개시의 일 양태는 일 구조체를 포함하는 기판을 제공하는 단계; 구조체 상에 컨포멀한 (conformal) 환원제 층을 형성하기 위해 400 ℃ 이하의 제 1 기판 온도의 환원제 가스에 기판을 노출하는 단계; 적어도 500 ℃의 제 2 기판 온도로 기판의 온도를 상승시키는 단계; 및 제 2 기판 온도에서, 컨포멀한 환원제 층을 금속으로 변환하기 위해 금속 전구체에 컨포멀한 환원제 층을 노출하는 단계를 포함하는 방법으로 구현될 수도 있다.
일부 실시예들에서, 제 1 기판 온도는 350 ℃ 이하이다. 일부 실시예들에서, 제 1 기판 온도는 300 ℃ 이하이다. 일부 실시예들에서, 환원제 가스는 실리콘-함유 가스이다. 일부 실시예들에서, 환원제 가스는 붕소-함유 가스이다. 일부 실시예들에서, 환원제 가스는 실리콘-함유 가스 및 붕소-함유 가스의 혼합물이다. 일부 이러한 실시예들에서, 환원제 가스는 실란 (SiH4) 및 디보란 (B2H6) 의 혼합물이다. 일부 실시예들에서, 컨포멀한 환원제 층을 금속 전구체에 노출하는 단계는 컨포멀한 환원제 층을 수소 (H2) 가스에 노출하는 단계를 포함한다. 일부 실시예들에서, 금속 전구체는 H2와 함께 제공된다.
일부 실시예들에서, 환원제 층을 금속으로 변환하기 위해 금속 전구체에 컨포멀한 환원제 층을 노출하는 단계는 H2 및 금속 전구체의 교번하는 펄스들에 컨포멀한 환원제 층을 노출하는 단계를 포함한다. 일부 실시예들에서, 금속 전구체는 텅스텐 클로라이드 화합물이고, 금속은 텅스텐이다. 일부 실시예들에서, 금속 전구체는 몰리브덴-함유 화합물이고, 금속은 몰리브덴이다. 일부 실시예들에서, 컨포멀한 환원제 층은 옥사이드 표면 직상에 형성된다. 일부 실시예들에서, 컨포멀한 환원제 층은 나이트라이드 표면 직상에 형성된다. 일부 실시예들에서, 컨포멀한 환원제 층은 약 10 내지 50 Å의 두께이다. 일부 실시예들에서, 환원제 층 내의 붕소의 농도는 두께의 증가와 함께 감소한다. 일부 실시예들에서, 혼합물의 실리콘:붕소 비는 적어도 10:1이다.
본 개시의 또 다른 양태는 일 구조체를 포함하는 기판을 제공하는 단계; 구조체 상에 컨포멀한 환원제 층을 형성하기 위해 400 ℃ 이하의 제 1 기판 온도의 실리콘-함유 가스 및 붕소-함유 가스의 혼합물에 기판을 노출하는 단계; 적어도 500 ℃의 제 2 기판 온도로 기판의 온도를 상승시키는 단계; 및 제 2 기판 온도에서, 환원제 층을 텅스텐 또는 몰리브덴으로 변환하기 위해 텅스텐-함유 또는 몰리브덴-함유 전구체에 컨포멀한 환원제 층을 노출하는 단계를 포함하는 방법으로 구현될 수도 있다. 일부 실시예들에서, 혼합물의 실리콘:붕소 비는 적어도 10:1이다.
본 개시의 또 다른 양태는 일 구조체를 포함하는 기판을 제공하는 단계; 구조체 상에 컨포멀한 환원제 층을 형성하기 위해 실리콘-함유 가스 및 붕소-함유 가스의 혼합물에 기판을 노출하는 단계; 및 환원제 층을 몰리브덴으로 변환하기 위해 몰리브덴-함유 전구체에 컨포멀한 환원제 층을 노출하는 단계를 포함하는 방법으로 구현될 수도 있다.
본 개시의 또 다른 양태는 각각이 기판을 하우징하도록 구성된 하나 이상의 챔버들; 하나 이상의 챔버들 각각 내의 기판 지지부; 하나 이상의 챔버들 각각 내로 가스를 지향시키도록 구성된 가스 유입구들; 챔버 각각 내의 기판 지지부를 가열하도록 구성된 가열기; 및 제어기로서, 400 ℃ 이하의 제 1 온도로 하나 이상의 챔버들 중 하나 내의 기판 지지부를 가열하고, 챔버 내로 실리콘-함유 가스 및 붕소-함유 가스의 혼합물을 지향시키고, 적어도 500 ℃의 제 1 온도로 하나 이상의 챔버들 중 하나 내의 기판 지지부를 가열하고, 혼합물이 지향된 후, 챔버 내로 텅스텐-함유 전구체 또는 몰리브덴-함유 전구체를 지향시키기 위한 프로그램 인스트럭션들 (instructions) 을 포함하는 제어기를 포함하는 장치로 구현될 수도 있다.
본 개시의 이들 양태들 및 다른 양태들은 도면들을 참조하여 이하에 더 기술된다.
도 1a는 텅스텐을 포함하는 일 예의 금속 스택 (stack) 을 도시한다.
도 1b 내지 도 1i는 개시된 실시예들에 따라 텅스텐 또는 몰리브덴이 증착될 수도 있는 다양한 구조체들의 개략적인 예들이다.
도 1j는 몰리브덴을 포함하는 일 예의 금속 스택을 도시한다.
도 2a 내지 도 2c는 개시된 실시예들에 따라 수행된 방법들에 대한 프로세스 흐름도들을 제공한다. 특히 도 2a에서는 피처 내에 원소 금속 층을 증착하는 방법들에 대한 프로세스 흐름도를 제공한다. 도 2b 및 도 2c는 각각 원소 텅스텐 및 몰리브덴을 증착하기 위한 도 2a의 방법의 예들을 제공한다.
도 3a는 다양한 환원제 가스 혼합물들에 대한 텅스텐 변환 및 변환 동안 300 ℃ 기판 온도에 텅스텐 클로라이드 노출을 도시한다.
도 3b는 열적 옥사이드 (하부 라인) 및 TiN (상부 라인) 기판 모두 상에서 실리콘-붕소 환원제 층을 사용하여 획득된 몰리브덴 성장을 도시한다. 도 3c는 막들의 저항률을 도시한다.
도 3d는 10 Å, 20 Å, 30 Å, 및 50 Å의 실리콘-붕소 환원제 층들에 대한 몰리브덴 성장을 도시한다. 도 3e는 환원제 층 두께의 함수로서 몰리브덴 층들의 저항률을 도시한다.
도 4는 개시된 실시예들에 따른 증착 프로세스들을 수행하기에 적합한 프로세싱 시스템의 도면이다.
도 5는 개시된 실시예들에 따른 증착 프로세스들을 수행하기 위한 증착 챔버의 개략적인 예시이다.
본 명세서에 제공된 것은 반도체 기판들 상에 텅스텐 (W) 막 및 몰리브덴 (Mo) 막과 같은 금속 막들을 형성하기 위한 방법들 및 장치들이다. 방법들은 환원제 층을 형성하는 단계, 이어서 금속의 층으로 환원제 층을 변환하기 위해 금속 전구체에 환원제 층을 노출하는 단계를 수반한다. 일부 실시예들에서, 환원제 층은 실리콘 (Si) 함유 층 및 붕소 (B) 함유 층이다. 방법들은 제 1 기판 온도에서 환원제 층을 형성하는 단계, 제 2 기판 온도로 기판 온도를 상승시키는 단계, 그리고 이어서 제 2 기판 온도에서 금속 전구체에 환원제 층을 노출하는 단계를 수반할 수도 있다. 방법들은 특정한 실시예들에서 불소-프리 (fluorine-free) 텅스텐 막 또는 몰리브덴 막을 형성하도록 사용될 수도 있다. 방법들을 수행하기 위한 장치들이 또한 제공된다.
반도체 디바이스 제조에서 전기적 콘택트들 또는 전선들을 형성하는 것은 텅스텐 또는 다른 전기적으로 전도성인 재료들로 피처들을 충진하는 것을 수반할 수 있다. 핵생성 텅스텐 층이 먼저 비아 (via) 또는 콘택트 내로 증착될 수 있다. 일반적으로, 핵생성 층은 핵생성 층 상에 벌크 (bulk) 재료의 후속 형성을 용이하게 하는 역할을 하는 박형의 컨포멀한 층이다. 텅스텐 핵생성 층은 피처의 측벽들 및 하단부를 컨포멀하게 코팅하도록 증착될 수도 있다. 아래에 있는 피처 하단부 및 측벽들을 따르는 것 (conforming) 이 고품질 증착을 지지하기 위해 매우 중요할 수 있다. 텅스텐 핵생성 층이 증착된 후, 벌크 텅스텐은 수소 (H2) 와 같은 환원제를 사용하여 텅스텐 헥사플루오라이드 (WF6), 또는 다른 텅스텐-함유 전구체를 환원시킴으로써 CVD 프로세스에 의해 증착될 수도 있다. 벌크 텅스텐은 텅스텐 핵생성 층과 상이하다. 본 명세서에서 사용된 벌크 텅스텐은 피처의 적어도 약 50 ％와 같이, 피처의 대부분 또는 전부를 충진하도록 사용된 텅스텐을 지칭한다. 핵생성 층 상에 벌크 재료의 후속 형성을 용이하게 하는 역할을 하는 박형의 컨포멀한 막인 핵생성 층과 달리, 벌크 텅스텐은 전류를 반송하도록 사용된다. 벌크 텅스텐은 적어도 50 Å의 두께로 증착된 텅스텐이다.
피처 내의 재료의 분배는 피처의 단차 커버리지에 의해 특징지어진다. 이 기술의 목적들을 위해, “단차 커버리지”는 두 개의 두께들의 비, 즉, 개구부 근방 재료의 두께로 나눠진 피처 내부 재료의 두께로서 규정된다. 이 문서의 목적들을 위해, 용어 “피처 내부”는 피처의 축을 따라 피처의 중간 지점, 예를 들어, 피처의 개구부로부터 측정된 피처의 깊이를 따라 거리의 약 25 ％ 내지 75 ％ 영역, 또는 특정한 실시예들에서, 거리의 약 40 ％ 내지 60 ％를 중심으로 위치된 피처의 중간 부분, 또는 개구부로부터 측정될 때 피처의 축을 따라 거리의 약 75 ％ 내지 95 ％에 위치된 피처의 단부 부분을 나타낸다. 용어 “피처의 개구부 근방 (near the opening of the feature)”또는 “피처 개구부 근방 (near the feature's opening)”은 개구부의 에지 또는 개구부의 에지를 나타내는 다른 엘리먼트의 25 ％ 내, 또는 보다 구체적으로, 10 ％ 내에 위치된 피처의 상단 부분을 나타낸다. 100 ％ 이상의 단차 커버리지는, 예를 들어 피처 개구부에서보다 피처의 중간 또는 하단부 근방의 보다 넓은 피처를 충진함으로써 달성될 수 있다.
디바이스들이 보다 작은 기술 노드들로 스케일되고 (scale) 보다 복잡한 패터닝 구조체들이 사용됨에 따라, 텅스텐 충진에 다양한 과제들이 있다. 텅스텐의 증착은 불소 함유 전구체 텅스텐 헥사플루오라이드 (WF6) 의 사용을 수반할 수 있다. 그러나, WF6의 사용은 증착된 텅스텐 막 내에 불소의 일부 혼입 (incorporation) 을 발생시킨다. 불소의 존재는 인접한 컴포넌트들 내로 전자마이그레이션 (electromigration) 및/또는 불소 확산을 유발하고, 콘택트들에 손상을 입힐 수 있으며, 이에 따라 디바이스의 성능을 감소시킨다. 일 문제는 증착된 텅스텐 막에서 불소 농도 또는 함량을 감소시키는 것이다. 보다 큰 피처들과 비교하여, 텅스텐 막에서 보다 큰 피처와 동일한 불소 농도를 갖는 보다 작은 피처는 디바이스의 성능에 보다 실질적으로 영향을 미친다. 예를 들어, 피처가 보다 작아지면, 보다 박형의 막들이 증착된다. 결과로서, 증착된 텅스텐 막의 불소는 보다 박형의 막들을 통해 확산될 가능성이 보다 높고, 이에 따라 잠재적으로 디바이스 고장을 유발한다.
불소 확산을 방지하는 일 방법은 불소가 텅스텐으로부터 옥사이드 층과 같은 기판의 다른 층들로 확산되는 것으로부터 방지하기 위해 텅스텐을 증착하기 전 하나 이상의 배리어 (barrier) 층들을 증착하는 단계를 포함한다. 예를 들어, 도 1a는 기판 상에 증착된 층들의 예시적인 스택을 도시한다. 기판 (190) 은 실리콘 층 (192), 옥사이드 층 (194) (예를 들어, 티타늄 옥사이드 (TiOx), 테트라에틸 오르토실리케이트 (TEOS) 옥사이드, 등), 배리어 층 (196) (예를 들어, 티타늄 나이트라이드 (TiN)), 텅스텐 핵생성 층 (198), 및 벌크 텅스텐 층 (199) 을 포함한다. 배리어 층 (196) 은 벌크 텅스텐 층 (199) 및 텅스텐 핵생성 층 (198) 으로부터 옥사이드 층으로의 불소 확산을 방지하기 위해 증착된다. 그러나, 디바이스들이 축소됨에 따라, 배리어 층들은 보다 박형이 되고, 불소는 증착된 텅스텐 층들로부터 여전히 확산될 수도 있다. 보다 높은 온도에서 수행된 벌크 텅스텐의 화학적 기상 증착은 보다 적은 불소 함량을 발생시키지만, 이러한 막들은 불량한 단차 커버리지를 갖는다.
또 다른 과제는 증착된 텅스텐 막들에서 저항을 감소시키는 것이다. 보다 박형의 막들은 보다 두꺼운 막들보다 높은 저항을 갖는 경향이 있다. 피처들이 보다 작아짐에 따라, 보다 박형의 텅스텐 막들의 산란 효과들로 인해 텅스텐 콘택트 또는 라인 저항이 상승한다. 저 저항률 텅스텐 막들은 집적 회로 설계들에서 전력 손실들 및 과열을 최소화한다. 텅스텐 핵생성 층들은 통상적으로 위에 놓인 벌크 층들보다 높은 전기 저항률들을 갖는다. 콘택트들, 비아들 및 다른 피처들 내에 증착된 배리어 층들은, 또한 높은 저항률들을 가질 수도 있다. 또한, 박형의 배리어 및 텅스텐 핵생성 막들은 보다 작은 피처들의 보다 큰 퍼센트를 차지하고, 피처의 전체 저항을 상승시킨다. 텅스텐 막의 저항률은 두께가 경계 효과들로 인해 감소함에 따라 저항률이 상승하도록, 증착된 막의 두께에 종속된다.
또 다른 과제는 증착된 막들 상의 응력을 감소시키는 것이다. 보다 박형의 텅스텐 막들은 상승된 장력을 갖는 경향이 있다. 화학적 기상 증착에 의해 벌크 텅스텐 막들을 증착하는 것은 200 Å 막에 대해 2.5 GPa보다 큰 장력을 발생시킬 수 있다. 높은 열 장력은 기판이 컬링되게 (curl) 하고, 이는 후속 프로세싱을 어렵게 한다. 예를 들어, 후속 프로세스들은 화학적 기계적 평탄화, 재료들의 증착, 및/또는 챔버에서 프로세스들을 수행하기 위해 기판을 기판 홀더에 클램핑하는 것을 포함할 수도 있다. 그러나, 이들 프로세스들은 종종 평평한 기판에 의존하고, 컬링된 기판은 불균일한 프로세싱 또는 기판 프로세싱 불능을 발생시킨다. 어닐링과 같은 다른 재료들의 막들에서 응력을 감소시키기 위한 기존의 방법들이 있지만, 고 융점으로 인해 텅스텐은 일단 입자가 증착되면 입자들로 하여금 이동되거나 변경되게 하는 표면 이동성을 갖지 않는다.
FFW (Fluorine-Free Tungsten) 전구체들은 이러한 신뢰성 및 통합 문제들 또는 디바이스 성능 문제들을 방지하는데 유용하다. FFW 전구체들은 금속 유기 전구체들을 포함하지만, 금속 유기 전구체들로부터의 바람직하지 않은 미량의 원소들이 탄소, 수소, 질소, 및 산소와 같이, 또한 텅스텐 막에 포함될 수도 있다. 일부 금속 유기 불소-프리 전구체들은 또한 텅스텐 증착 프로세스들에서 쉽게 구현되거나 통합되지 않는다.
본 개시의 일 양태는 염소-함유 텅스텐 전구체, 또는 텅스텐 클로라이드 (WClx) 를 사용하여 불소-프리 텅스텐 막들을 증착하는 방법들에 관한 것이다. 텅스텐 클로라이드는 텅스텐 펜타클로라이드 (WCl5), 텅스텐 헥사클로라이드 (WCl6), 텅스텐 테라클로라이드 (WCl4), 텅스텐 디클로라이드 (WCl2), 텅스텐 옥시클로라이드 (WOxCly), 및 이들의 혼합물들을 포함한다. 본 명세서의 예들이 예들로서 WCl5 및 WCl6을 참조하지만, 다른 텅스텐 클로라이드들이 개시된 실시예들과 함께 사용될 수도 있다는 것이 이해된다. 특정한 개시된 실시예들에서 사용하여 증착된 막들은 불소 프리이다.
특정한 실시예들에서, 방법들은 기판 상에 컨포멀한 환원제 층을 증착하는 단계를 수반한다. 기판은 일반적으로 상기 기술된 바와 같이 텅스텐으로 충진될 피처를 포함하고, 환원제 층은 피처를 포함하는 기판의 토포그래피 (topography) 에 컨포멀하다. 환원제 층은 이후 환원제 층에 의해 환원되는 WClx 전구체에 노출된다. 컨포멀한 환원제 층은 컨포멀한 텅스텐 층으로 변환된다. 다양한 실시예들에 따라, WClx 전구체는 수소 (H2) 가스의 존재 하에 제공될 수도 있고 제공되지 않을 수도 있다.
일부 실시예들에서, 컨포멀한 환원제 층은 WClx에 대해 유일한 이용 가능한 환원제이며, 과잉 WClx는 텅스텐 (W) 으로의 완전한 변환을 보장하도록 사용될 수도 있다. 변환은 단차 커버리지가 환원제 층의 단차 커버리지에 의해 규정되는 자기 제한적이다.
일부 실시예들에서, 환원제 층 및 후속 텅스텐 층은 실리콘 옥사이드 (예를 들어, SiO2) 또는 알루미늄 옥사이드 (예를 들어, Al2O3) 표면과 같은 옥사이드 표면 직상에 형성된다. 이는 티타늄 나이트라이드 (TiN) 층 또는 티타늄/티타늄 나이트라이드 (Ti/TiN) 이중층과 같은 접착/배리어 층에 대한 필요성을 제거한다. 옥사이드가 WClx 또는 염소 가스 부산물에 노출되어 손상되지 않기 때문에 옥사이드 직상에 텅스텐 층의 형성이 가능하다. TiN 및 다른 배리어 층들을 제거함으로써, 라인 저항이 감소된다.
일부 실시예들에서, 환원제 층 형성 및 텅스텐으로의 후속 변환은 텅스텐 핵생성 층 없이 수행된다. 이는 또한 저항을 감소시킬 수도 있다.
일부 실시예들에서, 환원제 층의 형성 및 후속 텅스텐 변환은 상이한 온도들에서 수행된다. 환원제 층 증착 및 WClx로부터 W 변환을 위한 온도들을 분리함 (de-coupling) 으로써, 환원제 층 증착 동안 우수한 단차 커버리지가 달성될 수 있다. W 변환은 자기 제한적이고, 단차 커버리지를 보존한다.
일부 실시예들에서, 치밀하고, 컨포멀하며, 불소-프리 텅스텐 층은 WF6 기반 텅스텐 핵생성 및 벌크 증착과 연관된 불소 손상을 제거한다. 또한, 일부 실시예들에서, 불소 함유 전구체가 후속 텅스텐 증착 동작들에서 사용되면 불소 확산을 감소시키는 것을 도울 수 있는, 텅스텐 층의 밀도를 상승시키기 위해 높은 변환 온도가 채용될 수도 있다.
본 명세서에 기술된 방법들은 또한 몰리브덴 (Mo) 의 증착을 위해 사용될 수도 있다. 몰리브덴은 저 저항 금속화 스택 구조체들을 형성하도록 사용될 수도 있고, 상기 기술된 구조체들에서 텅스텐을 대신할 수도 있다. 도 1j는 재료 스택의 또 다른 예를 도시한다. 이 예에서, 스택은 기판 (102), 유전체 층 (104) 과, 중간 확산 배리어 층 없이 유전체 층 (104) 상에 증착된 Mo 층 (108) 을 포함한다. 대안적인 실시예들에서, Mo 층 (108) 은 TiN 또는 다른 확산 배리어 층 상에 증착될 수도 있다. Mo 층 (108) 은 Mo 핵생성 층 및 벌크 Mo 층을 포함할 수도 있고 또는 포함하지 않을 수도 있으며, 일부 실시예들에서, Mo 층 (108) 은 텅스텐 (W) 또는 W-함유 성장 개시 층 상에 증착될 수도 있다. W보다 낮은 전자 평균 자유 경로를 갖는 Mo를 주 도체로 사용함으로써, 보다 낮은 저항률 박막들을 얻을 수 있다.
본 명세서에 기술된 방법들은 챔버 내에 하우징될 수도 있는 기판 상에서 수행된다. 기판은 기판 상에 증착된 유전체, 전도성, 또는 반도전 재료와 같은 하나 이상의 재료의 층들을 갖는 웨이퍼를 포함하는 실리콘 웨이퍼, 예를 들어 200 mm 웨이퍼, 300 mm 웨이퍼, 또는 450 mm 웨이퍼일 수도 있다. 기판들은 좁고 그리고/또는 재차 들어간 (re-entrant) 개구부들, 피처 내의 수축부들, 및 고 종횡비들 중 하나 이상에 의해 특징지어질 수도 있는, 비아 또는 콘택트 홀들과 같은 피처들을 가질 수도 있다. 피처가 상기 기술된 층들 중 하나 이상 내에 형성될 수도 있다. 예를 들어, 피처는 유전체 층에 적어도 부분적으로 형성될 수도 있다. 일부 실시예들에서, 피처가 적어도 약 2:1, 적어도 약 4:1, 적어도 약 6:1, 적어도 약 10:1, 적어도 약 25:1, 또는 보다 높은 종횡비를 가질 수도 있다. 피처의 일 예는 반도체 기판 또는 기판 상의 층 내의 홀 또는 비아이다.
도 1b 내지 도 1i는 개시된 실시예들에 따라 텅스텐이 증착될 수도 있는 다양한 구조체들의 개략적 예들이다. 이하에 더 기술된 바와 같이, 몰리브덴은 텅스텐 대신 또는 텅스텐에 더하여 이들 구조체들 내에 증착될 수도 있다. 도 1b는 텅스텐으로 충진될 수직 피처 (101) 의 단면도의 일 예를 도시한다. 피처는 기판 (103) 내에 피처 홀 (105) 을 포함할 수 있다. 홀 (105) 또는 다른 피처는 개구부 근방의 치수, 예를 들어, 약 10 nm 내지 500 nm, 예를 들어 약 25 nm 내지 약 300 nm의 개구부 직경 또는 라인 폭을 가질 수도 있다. 피처 홀 (105) 은 충진되지 않은 피처 또는 단순히 피처로 지칭될 수 있다. 피처 (101), 및 임의의 피처는 수직 축들을 갖는 수직 배향된 피처들 및 수평 축들을 갖는 수평 배향된 피처들을 갖는, 피처의 길이를 통해 연장하는 축 (118) 에 의해 부분적으로 특징지어질 수도 있다.
일부 실시예들에서, 피처들은 3D NAND 구조체에서 트렌치들 (trenches) 이다. 예를 들어, 기판이 18 내지 48 개의 층들, 적어도 200 Å 깊이의 트렌치들을 갖는 적어도 60 개의 라인들을 갖는 워드라인 (wordline) 구조체를 포함할 수도 있다. 또 다른 예는 기판 또는 층들 내의 트렌치이다. 피처들은 임의의 깊이일 수도 있다. 다양한 실시예들에서, 피처는 배리어 층 또는 접착 층과 같은 하층을 가질 수도 있다. 하층들의 비제한적인 예들은 유전체 층들 및 전도성 층들, 예를 들어 실리콘 옥사이드들 층들, 실리콘 나이트라이드들 층들, 실리콘 카바이드들 층들, 금속 옥사이드들 층들, 금속 나이트라이드들 층들, 금속 카바이드들 층들, 및 금속 층들을 포함한다.
도 1c는 재차 들어간 프로파일을 갖는 피처 (101) 의 일 예를 도시한다. 재차 들어간 프로파일은 피처의 하단부, 폐쇄된 단부, 또는 내부로부터 피처 개구부로 좁아지는 프로파일이다. 다양한 구현예들에 따르면, 프로파일은 점진적으로 좁아지거나 그리고/또는 피처 개구부에 오버행 (overhang) 을 포함할 수도 있다. 도 1c는 피처 홀 (105) 의 측벽 또는 내부 표면들을 라이닝하는 (lining) 하층 (113) 을 갖는 후자의 예를 도시한다. 하층 (113) 은 예를 들어, 확산 배리어 층, 접착 층, 핵생성 층, 이들의 조합, 또는 임의의 다른 적용 가능한 재료일 수 있다. 하층들의 비제한적인 예들은 유전체 층들 및 전도성 층들, 예를 들어, 실리콘 옥사이드들 층들, 실리콘 나이트라이드들 층들, 실리콘 카바이드들 층들, 금속 옥사이드들 층들, 금속 나이트라이드들 층들, 금속 카바이드들 층들, 및 금속 층들을 포함할 수도 있다. 특정한 구현예들에서 하층은 티타늄, 티타늄 나이트라이드, 텅스텐 나이트라이드, 티타늄 알루미나이드, 및 텅스텐 중 하나 이상일 수 있다. 일부 실시예들에서, 하층은 텅스텐 프리이다. 하층 (113) 은 하층 (113) 이 피처 (101) 내부보다 피처 (101) 의 개구부 근방에서 보다 두껍도록 오버행 (115) 을 형성한다.
일부 구현예들에서, 피처 내에 하나 이상의 수축부들을 갖는 피처들이 충진될 수도 있다. 도 1d는 수축부들을 갖는 다양한 충진된 피처들의 도면들의 예들을 도시한다. 도 1d에서 예들 (a), (b), (c) 각각은 피처 내의 중간지점에서 수축부 (109) 를 포함한다. 수축부 (109) 는 예를 들어, 약 15 nm 내지 20 nm 폭일 수 있다. 수축부들은 피처의 부분이 충진되기 전 수축부를 지나 추가 증착을 막는 증착된 텅스텐과 함께, 피처 내 텅스텐의 증착 동안 핀치 오프 (pinch off) 를 유발할 수 있고, 피처 내에 보이드들 (voids) 을 발생시킨다. 예 (b) 는 피처 개구부에 라이너/배리어 오버행 (115) 을 더 포함한다. 이러한 오버행은 또한 잠재적인 핀치 오프 지점일 수 있다. 예 (c) 는 예 (b) 의 오버행 (115) 보다 필드 영역으로부터 더 먼 수축부 (112) 를 포함한다.
3-D 메모리 구조체들과 같은 수평 피처들이 또한 충진될 수 있다. 도 1e는 수축부 (151) 를 포함하는 수평 피처 (150) 의 일 예를 도시한다. 예를 들어, 수평 피처 (150) 는 VNAND 구조체에서 워드라인일 수도 있다.
일부 구현예들에서, 수축부들은 VNAND 또는 다른 구조체에서 필라들 (pillars) 의 존재로 인한 것일 수 있다. 예를 들어, 도 1f는 VNAND 또는 VIM (Vertically Integrated Memory) 구조체 (148) 에서 필라들 (125) 의 평면도를 도시하고, 도 1g는 필라들 (125) 의 단면도의 단순화된 개략도를 도시한다. 도 1f의 화살표들은 증착 재료를 나타낸다; 필라들 (125) 이 영역 (127) 과 가스 유입구 또는 다른 증착 소스 사이에 배치될 때, 인접한 필라들은 영역 (127) 의 보이드 프리 충진에 과제를 제시하는 수축부들 (151) 을 발생시킬 수 있다.
구조체 (148) 는, 예를 들어 교번하는 층간 유전체 층들 (129) 및 희생 층들 (미도시) 의 스택을 기판 (100) 상에 증착하고 희생 층들을 선택적으로 에칭함으로써 형성될 수 있다. 층간 유전체 층들은, 예를 들어 에천트 (etchant) 를 사용하여 선택적으로 에칭 가능한 재료의 희생 층들을 갖는, 실리콘 옥사이드 층들 및/또는 실리콘 나이트라이드 층들일 수도 있다. 이는 완성된 메모리 디바이스의 채널 영역들을 포함할 수 있는 필라들 (125) 을 형성하기 위해 에칭 프로세스 및 증착 프로세스가 이어질 수도 있다.
기판 (100) 의 주 표면은 z 방향으로 배향된 필라들 (125) 을 갖고, x 방향 및 y 방향으로 연장할 수 있다. 도 1f 및 도 1g의 예에서, 필라들 (125) 은 x 방향으로 바로 인접한 필라들 (125) 이 y 방향으로 서로 오프셋되고 그 반대도 가능하도록 오프셋 방식으로 배치된다. 다양한 구현예들에 따르면, 필라들 (및 인접한 필라들에 의해 형성된 대응하는 수축부들) 은 임의의 수의 방식들로 배치될 수도 있다. 또한, 필라들 (125) 은 원형, 정사각형, 등을 포함하는 임의의 형상일 수도 있다. 필라들 (125) 은 환형 반도전 재료, 또는 원형 (또는 정사각형) 반도전 재료를 포함할 수 있다. 게이트 유전체가 반도전 재료를 둘러쌀 수도 있다. 층간 유전체 층 (129) 각각 사이의 영역은 텅스텐으로 충진될 수 있다; 따라서 구조체 (148) 는 충진될 x 방향 및/또는 y 방향으로 연장하는 복수의 스태킹된 (stackd) 수평 배향 피처들을 갖는다.
도 1h는, 예를 들어 필라 수축부들 (151) 을 포함하는 VNAND 또는 다른 구조체들의 수평 피처의 도면의 또 다른 예를 제공한다. 도 1h의 예는 증착될 재료가 화살표들에 의해 나타낸 바와 같이 두 개의 측면들로부터 수평으로 진입할 수 있는 개방형 단부이다. (도 1h의 예는 도 1h가 충진될 영역, 및 단면도가 아니라 평면도에서 볼 수 있는 수축부들을 나타내는 도면에 도시된 필라 수축부들의 단면도로, 구조체의 2-D 렌더링 3D 피처들로 볼 수 있다는 것에 주의해야 한다.) 일부 구현예들에서, 3-D 구조체들은 2 차원 또는 3 차원 (예를 들어, 도 1g의 예에서 x 및 y 방향 또는 x, y 및 z 방향) 을 따라 연장하는 충진될 영역들로 특징지어질 수 있고, 1 차원 또는 2 차원을 따라 연장하는 홀들 또는 트렌치들을 충진하는 것보다 충진에 보다 많은 과제들을 제시할 수 있다. 예를 들어, 3-D 구조체의 충진을 제어하는 것은 증착 가스들이 복수의 차원들로부터 피처로 진입할 수도 있기 때문에 도전적일 수 있다.
도 1i는 본 명세서에 개시된 실시예들에 따라 텅스텐으로 충진될 수도 있는 피처의 또 다른 예를 도시한다. 특히, 도 1i는 실리콘 기판 (9) 에 텅스텐 bWL (buried wordline) (11) 을 포함하는 DRAM 아키텍처 (architecture) 의 개략적인 예를 도시한다. 텅스텐 bWL은 실리콘 기판 (9) 의 에칭된 트렌치 내에 형성된다. 트렌치를 라이닝하는 것은 컨포멀한 배리어 층 (12) 및 컨포멀한 배리어 층 (12) 과 실리콘 기판 (9) 사이에 배치되는 절연 층 (13) 이다. 도 1i의 예에서, 절연 층 (13) 은 실리콘 옥사이드 또는 실리콘 나이트라이드 재료와 같은 고-k 유전체 재료로부터 형성된 게이트 옥사이드 층일 수도 있다.
티타늄 나이트라이드 (TiN) 는 텅스텐 (W) 워드라인 아키텍처들에서 배리어로서 사용된다. 그러나, TiN/W 워드라인 충진은 저항률 스케일링 (scaling) 에 의해 제한된다; 치수들이 감소하고 TiN 컨포멀한 층들이 트렌치의 보다 큰 부피 분율을 차지함에 따라 TiN이 비교적 높은 저항률을 갖기 때문에, 저항이 상승한다. 다양한 실시예들에 따르면, 본 명세서에 개시된 텅스텐 bWL들은 TiN 및 다른 비-W 배리어 층들이 없다.
TiN 층들이 본 명세서에 개시된 방법들에 의해 충진될 수도 있는 피처들의 예들 일부에 도시되지만, 일부 실시예들에서, 텅스텐은 배리어 층이 존재하지 않는 옥사이드 표면들 직상에 형성될 수도 있다. 예를 들면 도 1h에서, TiN 층은 존재하지 않을 수도 있다. 유사하게, 도 1i에서, 텅스텐 bWL (11) 은 절연 층 (13) 직상에 형성될 수도 있다.
수평으로 배향된 피처 및 수직으로 배향된 피처를 위한 피처 충진의 예들이 이하에 기술된다. 대부분의 경우들에서, 예들은 수평으로 배향된 피처 및 수직으로 배향된 피처 모두에 적용 가능하다는 것에 주의해야 한다.
도 2a 내지 도 2c는 개시된 실시예들에 따라 수행된 방법들에 대한 프로세스 흐름도들을 제공한다. 특히, 도 2a는 피처에 원소 금속 층을 증착하는 방법에 대한 프로세스 흐름도를 제공한다. 도 2b 및 도 2c는 각각 원소 텅스텐 및 몰리브덴을 증착하기 위한 도 2a의 방법의 예들을 제공한다.
먼저 도 2a를 참조하면, 동작들 (202 내지 208) 은 피처의 적어도 유전체 표면 직상에 컨포멀한 층을 형성하도록 수행될 수도 있다. 일부 실시예들에서, 이들 동작들은 핵생성 층의 사전 증착 없이 수행된다. 이러한 동작들에서, 동작 (202) 전, 기판 상에 증착된 핵생성 층을 갖지 않는 기판이 제공된다.
이하에 기술된 바와 같이, 특정한 동작들은 기판 온도들에서 수행된다. 기판 온도는 기판을 홀딩하는 페데스탈 (pedestal) 이 설정되는 온도를 지칭하는 것이 이해될 것이다. 특정한 개시된 실시예들은 약 3 Torr 내지 약 60 Torr 챔버 압력에서 수행될 수도 있다. 일부 실시예들에서, 챔버 압력은 약 10 Torr 미만이다. 예를 들어, 일부 실시예들에서 챔버 압력은 약 5 Torr이다.
동작 (202) 에서, 기판은 환원제 층을 형성하기 위해 환원제 가스에 노출된다. 일부 실시예들에서, 환원제 가스는 실란, 보란, 또는 실란과 보란의 혼합물일 수도 있다. 실란들의 예들은 SiH4 및 Si2H6을 포함하고, 보란들의 예들은 디보란 (B2H6), 뿐만 아니라 BnHn+4, BnHn+6, BnHn+8, BnHm을 포함하고, 여기에서 n은 1 내지 10의 정수이고, m은 n과 상이한 정수이다. 다른 붕소-함유 화합물들은 또한, 예를 들어, 알킬 보란들, 아미노보란들 ((CH3)2NB(CH2)2), C2BnHn+2와 같은 카르보란들로 사용될 수도 있다. 일부 구현예들에서, 환원제 층은 텅스텐 전구체를 환원시킬 수 있는 실리콘 또는 실리콘-함유 재료, 인 또는 인-함유 재료, 게르마늄 또는 게르마늄-함유 재료, 붕소 또는 붕소-함유 재료 및 이들의 조합들을 포함할 수도 있다. 이러한 층들을 형성하도록 사용될 수 있는 환원제 가스들의 추가 예는 PH3, SiH2Cl2, 및 GeH4를 포함한다. 다양한 실시예들에 따르면, 수소는 백그라운드에서 흐를 수도 있고 흐르지 않을 수도 있다. (수소는 텅스텐 전구체들을 환원시킬 수 있지만, 실란 및 디보란과 같은 충분한 양의 보다 강한 환원제들을 갖는 가스 혼합물에서 환원제로서 기능하지는 않는다.)
일부 실시예들에서, 환원제 가스는 또 다른 환원제와 함께 디보란과 같은 소량의 붕소-함유 가스를 포함하는 혼합물이다. 소량의 붕소-함유 가스의 첨가는 다른 환원제의 분해 및 부착 계수에 크게 영향을 줄 수 있다. 두 개의 환원제들, 예를 들어, 실란 및 디보란에 순차적으로 기판을 노출시키는 것이 수행될 수도 있다는 것에 주의해야 한다. 그러나, 가스들의 혼합물을 흘리는 것은 매우 소량의 소수 가스 (minority gas), 예를 들어, 실란 대 디보란의 적어도 100:1 비의 첨가를 용이하게 할 수 있다. 일부 실시예들에서, 캐리어 가스가 흐를 수도 있다. 일부 실시예들에서, 질소 (N2), 아르곤 (Ar), 헬륨 (He), 또는 다른 불활성 가스들과 같은 캐리어 가스가 동작 (202) 동안 흐를 수도 있다.
일부 실시예들에서, 환원제 층이 원소 실리콘 (Si), 원소 붕소 (B), 원소 게르마늄 (Ge), 또는 이들의 혼합물을 포함할 수도 있다. 예를 들어, 이하에 기술한 바와 같이, 환원제 층이 Si 및 B를 포함할 수도 있다. B의 양은 환원제 층의 높은 증착 레이트를 달성하지만 저 저항률을 갖도록 맞춰질 수도 있다. 일부 실시예들에서, 환원제 층은 본질적으로 Si 및 일부 경우에 H로 구성되는 나머지 (balance) 와 함께, 5 ％ 내지 80 ％의 B, 예를 들어 5 ％ 내지 50 ％의 B, 5 ％ 내지 30 ％, 또는 5 ％ 내지 20 ％의 B를 가질 수 있다. 수소 원자들, 예를 들어, SiHx, BHy, GeHz, 또는 이들의 혼합물들이 존재하고, x, y 및 z는 독립적으로 0 내지 대응하는 환원제 화합물의 등가인 화학량 미만의 수일 수도 있다.
일부 실시예들에서, 조성물은 환원제 층의 두께를 통해 가변할 수도 있다. 예를 들어, 환원제 층은 환원제 층의 하단에서 20 ％의 B 및 층의 상단에서 0 ％의 B일 수도 있다. 환원제 층의 총 두께는 10 Å 내지 50 Å일 수도 있고, 일부 실시예들에서, 15 Å 내지 40 Å, 또는 20 Å 내지 30 Å일 수도 있다. 환원제 층은 피처를 컨포멀하게 라이닝한다.
환원제 가스의 조성뿐만 아니라 발생하는 환원제 층의 추가 세부사항들이 이하에 제공된다.
동작 (202) 동안 기판 온도는 막이 컨포멀하도록 온도 T1으로 유지될 수도 있다. 온도가 너무 높으면, 막은 아래에 있는 구조체의 토포그래피를 따르지 않을 수도 있다. 일부 실시예들에서, 90 ％ 또는 95 ％보다 큰 단차 커버리지가 달성된다. 실란, 디보란, 및 실란/디보란 혼합물들에 대해, 컨포멀성은 300 ℃에서 우수하고, 400 ℃ 이상의 온도들에서 저하될 수도 있다. 따라서, 일부 실시예들에서, 동작 (202) 동안 온도는 최대 350 ℃, 또는 심지어 최대 325 ℃, 최대 315 ℃, 또는 최대 300 ℃이다. 일부 실시예들에서, 300 ℃ 미만의 온도들이 사용된다.
동작 (202) 은 임의의 적합한 지속기간 동안 수행될 수도 있다. 일부 예들에서, 예시적인 지속기간들은 약 0.25 초 내지 약 30 초, 약 0.25 초 내지 약 20 초, 약 0.25 초 내지 약 5 초, 또는 약 0.5 초 내지 약 3 초를 포함한다.
동작 (204) 에서, 챔버는 기판의 표면에 흡착되지 않은 과잉 수소를 제거하기 위해 선택 가능하게 퍼지된다. 퍼지는 불활성 가스를 고정된 압력으로 흘리고 이에 따라 또 다른 가스 노출을 개시하기 전 챔버의 압력을 감소시키고 챔버를 재가압함으로써 수행될 수도 있다. 예시적인 불활성 가스들은 질소 (N2), 아르곤 (Ar), 헬륨 (He), 및 이들의 혼합물들을 포함한다. 퍼지는 약 0.25 초 내지 약 30 초, 약 0.25 초 내지 약 20 초, 약 0.25 초 내지 약 5 초, 또는 약 0.5 초 내지 약 3 초의 지속기간 동안 수행될 수도 있다.
동작 (206) 에서, 기판은 기판 온도 T2에서 금속 전구체에 노출된다. 예들은 텅스텐-함유 전구체 및 몰리브덴-함유 전구체를 포함하지만, 방법은 또한 다른 금속들의 전구체들로 확장될 수도 있다. 금속 전구체는 원소 금속, 예를 들어, W 또는 Mo를 형성하도록 환원될 수 있는 전구체이다.
일부 실시예들에서, 질소 (N2), 아르곤 (Ar), 헬륨 (He), 또는 다른 불활성 가스들과 같은 캐리어 가스가 동작 (206) 동안 흐를 수도 있다. 다양한 실시예들에서, 동작 (206) 동안, 전구체의 양은 부피로 약 0.1 ％ 내지 약 1.5 ％일 수도 있다.
동작 (206) 은 임의의 적합한 지속기간 동안 수행될 수도 있다. 일부 실시예들에서, 이는 금속 전구체의 소킹 (soak) 및 일부 실시예들에서, 일련의 금속 전구체 펄스들을 수반할 수도 있다. 다양한 실시예들에 따르면, 동작 (206) 은 H2의 존재 하에 수행될 수도 있고 수행되지 않을 수도 있다. 일부 실시예들에서, H2가 사용되면, H2 및 금속 전구체는 ALD-유형 모드에서 적용될 수도 있다. 예를 들어:
H2 펄스
아르곤 퍼지
백그라운드에 H2가 있거나 없는 금속 전구체의 펄스
아르곤 퍼지
반복
H2는, 예를 들어 표면으로부터 부산물들을 제거하도록 사용될 수도 있다. 그러나, CVD 유형 모드 (예를 들어, H2 및 금속 전구체가 펄싱 없이 제공됨) 에서 H2가 사용되면, 단차 커버리지가 절충될 수도 있다.
기판 온도 T2는 금속 전구체가 환원제 층과 반응하여 금속 층을 형성하도록 충분히 높다. 일부 실시예들에서, 전체 환원제 층은 금속으로 변환될 수도 있다. 일부 실시예들에서, 대부분의 환원제 층은 금속으로 변환된다. 일부 실시예들에서, 온도는 적어도 450 ℃이고, 100 ％ 또는 거의 100 ％의 변환을 획득하기 위해 적어도 500 ℃일 수도 있다. 온도에 대한 의존성은 이하에 보다 상세하게 기술된다.
발생하는 피처는 이제 금속의 컨포멀한 막으로 라이닝된다. 이는 10 Å 내지 50 Å일 수도 있고, 일부 실시예들에서, 15 Å 내지 40 Å, 또는 20 Å 내지 30 Å이다. 일반적으로, 이는 환원제 층과 대략 동일한 두께일 것이다. 일부 실시예들에서, 이는 변환 동안 부피 팽창으로 인해 환원제 층보다 최대 5 ％ 더 두꺼울 수도 있다.
동작 (208) 에서, 환원제 층과 반응하지 않은 여전히 기체 상의 과잉 금속 전구체를 퍼지하기 위해 선택 가능한 퍼지 동작이 있을 수도 있다. 퍼지는 불활성 가스를 고정된 압력으로 흘리고 이에 따라 또 다른 가스 노출을 개시하기 전 챔버의 압력을 감소시키고 챔버를 재가압함으로써 수행될 수도 있다. 챔버는 임의의 적합한 지속기간 동안 퍼지될 수도 있다. 챔버는 약 0.25 초 내지 약 30 초, 약 0.25 초 내지 약 20 초, 약 0.25 초 내지 약 5 초, 또는 약 0.5 초 내지 약 3 초의 지속기간 동안 퍼지될 수도 있다. 퍼지 가스는 동작 (204) 에 대해 상기 기술된 임의의 가스들일 수도 있다. 동작 (210) 에서, 피처는 금속으로 선택 가능하게 충진된다.
도 2b는 개시된 실시예들에 따라 수행된 방법에 대한 프로세스 흐름도를 제공한다. 도 2b의 동작들 (212 내지 218) 은 적어도 피처의 유전체 표면에 직접 컨포멀한 텅스텐 층을 형성하기 위해 수행될 수도 있다. 일부 실시예들에서, 이들 동작들은 텅스텐 핵생성 층의 사전 증착 없이 형성된다. 이러한 동작들에서, 동작 (212) 전, 기판 상에 증착된 텅스텐 핵생성 층을 갖지 않는 기판이 제공된다.
동작 (212) 에서, 기판은 환원제 층을 형성하기 위해 환원제 가스에 노출된다. 환원제 가스로의 노출은 도 2a의 동작 (202) 에 대해 상기 기술되었다. 일부 실시예들에서, 환원제 층은 특정한 텅스텐 마이크로구조체를 획득하기 위해 튜닝된다. 예를 들어, 베타-텅스텐은 준안정 A15 입방 (cubic) 결정 구조체를 가지며, 알파-텅스텐의 안정한 바디-센터링된 입방 결정 구조체보다 높은 저항률을 나타낸다. 붕소-기반 환원제 층들은 특정 두께들에서 텅스텐 막들에 보다 높은 저항률의 베타-텅스텐의 존재로 이어질 수도 있다. 실란 환원제 층 또는 게르만 환원제 층은 알파-텅스텐의 성장을 촉진시킬 수도 있다.
동작 (214) 에서, 챔버는 도 2a의 동작 (204) 에 대해 상기 기술된 바와 같이, 기판의 표면에 흡착되지 않은 과잉 수소를 제거하도록 선택 가능하게 퍼지된다.
동작 (216) 에서, 기판은 기판 온도 T2에서 염소-함유 텅스텐 전구체에 노출된다. 예시적인 염소-함유 텅스텐 전구체들은 WClx의 화학식을 갖고, 여기에서 x는 2, 3, 4, 5, 또는 6과 같은 2 내지 6을 포함하는 정수이다. 예들은 WCl5 및 WCl6을 포함한다. 염소-함유 텅스텐 전구체는 WClx 화합물들의 혼합물을 포함할 수도 있다. 일부 실시예들에서, 질소 (N2), 아르곤 (Ar), 헬륨 (He), 또는 다른 불활성 가스들과 같은 캐리어 가스는 동작 (216) 동안 흐를 수도 있다. 다양한 실시예들에서, 동작 (216) 동안, 염소-함유 텅스텐 전구체의 양은 부피로 약 0.1 ％ 내지 약 1.5 ％일 수도 있다. 다른 실시예들에서, 텅스텐 헥사플루오라이드 (WF6) 또는 텅스텐 헥사카르보닐 (W(CO)6) 전구체와 같은 불소-함유 전구체가 사용될 수도 있다.
동작 (216) 은 임의의 적합한 지속기간 동안 수행될 수도 있다. 일부 실시예들에서, 이는 WClx의 소킹 및 일부 실시예들에서, 일련의 WClx 펄스들을 수반할 수도 있다. 다양한 실시예들에 따르면, 동작 (206) 은 H2의 존재 하에 수행될 수도 있고 또는 수행되지 않을 수도 있다. 일부 실시예들에서, H2가 사용되면, H2 및 WClx는 ALD 유형 모드에서 적용될 수도 있다. 일부 실시예들에서, H2가 사용되면, H2 및 WClx는 도 2a에 대해 상기 기술된 바와 같이 ALD 유형 모드에서 적용될 수도 있다.
기판 온도 T2는 WClx 전구체가 환원제 층과 반응하여 금속 텅스텐 (W) 을 형성하도록 충분히 높다. 환원제 층의 전부 또는 대부분은 텅스텐으로 변환될 수도 있다. 일부 실시예들에서, 온도는 적어도 450 ℃이고, 100 ％ 또는 거의 100 ％의 변환을 획득하기 위해 적어도 500 ℃일 수도 있다. 온도에 대한 의존성은 이하에 보다 상세하게 기술된다.
발생하는 피처는 이제 텅스텐의 컨포멀한 막으로 라이닝된다. 이는 10 Å 내지 50 Å일 수도 있고, 일부 실시예들에서, 15 Å 내지 40 Å, 또는 20 Å 내지 30 Å이다. 일반적으로, 이는 환원제 층과 대략 동일한 두께일 것이다. 일부 실시예들에서, 이는 변환 동안 부피 팽창으로 인해 환원제 층보다 최대 5 ％ 더 두꺼울 수도 있다.
동작 (218) 에서, 도 2a에 대해 기술된 바와 같이 환원제 층과 반응하지 않은 여전히 기체 상의 과잉 염소-함유 텅스텐 전구체를 퍼지하기 위한 선택 가능한 퍼지 동작이 있을 수도 있다.
동작 (220) 에서, 피처는 텅스텐으로 선택 가능하게 충진된다. 벌크 텅스텐 증착은 2017년 1월 4일에 출원된 미국 특허 출원 일련번호 제 15/398,462 호, 또는 2014년 9월 30일에 출원된 미국 특허 출원 번호 제 14/502,817 호에 기술된 임의의 개시된 실시예들을 사용하여 증착될 수도 있고, 이들은 기술된 피처 충진 및 벌크 텅스텐 증착의 목적을 위해 참조로서 본 명세서에 인용된다. 벌크 텅스텐 증착은 텅스텐 핵생성 층을 증착하거나 증착하지 않고 수행될 수도 있고, 불소-함유 텅스텐 전구체 또는 불소-프리 텅스텐 전구체를 사용할 수도 있다.
도 2c는 개시된 실시예들에 따라 수행된 방법에 대한 프로세스 흐름도를 제공한다. 도 2c의 동작들 (222 내지 228) 은 적어도 피처의 유전체 표면에 직접 컨포멀한 몰리브덴 층을 형성하기 위해 수행될 수도 있다. 일부 실시예들에서, 이들 동작들은 핵생성 층의 사전 증착 없이 수행된다. 이러한 동작들에서, 동작 (222) 전, 기판 상에 증착된 핵생성 층을 갖지 않는 기판이 제공된다.
동작들 (222 및 224) 은 도 2a의 동작들 (202 및 204) 에 대해 상기 기술된 바와 같이 수행될 수도 있다. 동작 (226) 에서, 기판은 기판 온도 T2에서 몰리브덴 전구체에 노출된다. Mo-함유 전구체들은 몰리브덴 헥사플루오라이드 (MoF6), 몰리브덴 펜타클로라이드 (MoCl5), 몰리브덴 디클로라이드 다이옥사이드 (MoO2Cl2), 몰리브덴 테트라클로라이드 옥사이드 (MoOCl4), 및 몰리브덴 헥사카르보닐 (Mo(CO)6) 을 포함한다. 몰리브덴 전구체는 Mo 화합물들의 혼합물을 포함할 수도 있다. 일부 실시예들에서, 질소 (N2), 아르곤 (Ar), 헬륨 (He), 또는 다른 불활성 가스들과 같은 캐리어 가스는 동작 (226) 동안 흐를 수도 있다.
동작 (226) 은 임의의 적절한 지속기간 동안 수행될 수도 있고, 전구체의 소킹 또는 일련의 펄스들을 수반할 수도 있다. 다양한 실시예들에 따르면, 동작 (226) 은 상기 기술된 바와 같이 H2의 존재 하에 수행될 수도 있고 수행되지 않을 수도 있다.
기판 온도 T2는 몰리브덴 전구체가 환원제 층과 반응하여 금속 몰리브덴 (Mo) 을 형성하도록 충분히 높다. 전체 환원제 층은 몰리브덴으로 변환된다. 일부 실시예들에서, 온도는 적어도 450 ℃이고, 100 ％ 또는 거의 100 ％의 변환을 획득하기 위해 적어도 500 ℃일 수도 있다.
발생하는 피처는 이제 텅스텐의 컨포멀한 막으로 라이닝된다. 이는 10 Å 내지 50 Å일 수도 있고, 일부 실시예들에서, 15 Å 내지 40 Å, 또는 20 Å 내지 30 Å이다. 일반적으로, 이는 환원제 층과 대략 동일한 두께일 것이다. 일부 실시예들에서, 이는 변환 동안 부피 팽창으로 인해 환원제 층보다 최대 5 ％ 더 두꺼울 수도 있다.
환원제 층 형성
이하 표의 결과들은 옥사이드 상의 환원제 층 형성에서 실란의 분해에 대한 디보란의 효과를 보여준다. 환원제 층의 형성은 블랭킷 (blanket) SiO2 상에서 SiH4 및 B2H6의 다양한 혼합물들을 사용하여 300 ℃ 및 10 Torr에서 수행된다. 환원제 가스의 나머지는 경우 각각에서 H2 및 N2 캐리어 가스들이다.
Figure pct00001
상기 결과들은 소량의 디보란이 실란 분해를 크게 변경한다는 것을 보여준다. 예를 들어, 실란 부착 계수는 단지 0.25 ％ 디보란의 첨가에 의해 거의 7 배 상승된다. 공동으로 흐르는 실란은 또한 디보란 계수를 2 배보다 크게 증가시킨다. EELS (Electron Energy Loss Spectroscopy) 분석은 환원제 층의 B ％는 환원제 가스의 B2H6 ％에 비해 높다는 것을 보여준다.
텅스텐으로의 변환
도 3a는 다양한 환원제 가스 혼합물에 대한 W 변환 및 변환 동안 300 ℃ 기판 온도에서 WClx 노출들을 도시한다. WClx 노출에 관계없이 이 온도에서 환원제 층이 거의 변환되지 않았다. W 변환의 약간의 증가가 350 ℃에서 관찰되었다. (Torr-s로 측정된 바와 같이) W 노출의 10x 상승이 350 ℃에서 영향을 미치지 않았다. SiO2 대신 Al2O3 테스트는 하지 않았다. 이는 350 ℃보다 상당히 보다 높은 온도들, 예를 들어, 적어도 500 ℃가 채용될 수도 있다는 것을 나타낸다.
텅스텐 변환에 대한 환원제 층에서 B의 효과는 이하의 표에 도시된다.
Figure pct00002
상기 표의 결과들은 환원제 층에서 Si의 농도가 상승하고 B의 농도가 감소하는 것과 함께 텅스텐 변환이 상승하는 것을 보여준다.
Al2O3의 결과들은 SiO2의 결과들과 실질적으로 동일하다.
몰리브덴으로의 변환
도 3b는 열적 옥사이드 (하부 라인) 및 TiN (상부 라인) 기판 모두 상에서 MoCl5 전구체를 사용하는 Si-B 환원제 층을 사용하여 획득한 CVD Mo 성장 (두께 대 시간) 을 도시한다. 결과들은 Si-B 희생 층에서 성장이 개시될 때 상이한 기판들 상에서 동일한 성장 레이트를 보여준다. 도 3c는 CVD Mo 막들의 저항률을 도시한다; 두 저항률들은 비슷하다. 도 3b 및 도 3c의 결과들은 Si-B 환원제 층이 다양한 기판들 상에서 성장을 개시하는 효과적인 방법이라는 것을 나타낸다. 유사한 결과들은 MoCl4에 대해 획득되었다.
도 3d는 10 Å, 20 Å, 30 Å, 및 50 Å의 Si-B 환원제 층들에 대한 CVD Mo 성장을 도시한다. 10 Å 층 상에는 무시할 만한 Mo 증착이 있고, 20 Å 내지 50 Å 층들 상에는 안정한 두께가 있다. 도 3e는 환원제 층 두께의 함수로서 저항률을 도시하고, Si-B 층 두께가 증가하는 것과 함께 Mo 저항률이 약간 상승한다는 것을 나타낸다. 이는 증착 후 남은 잔류 환원제 층으로 인한 것일 수 있고, 이는 온도 및/또는 환원제 층 조성이 잔류 층을 최소화하거나 제거하도록 조정될 수도 있다는 것을 나타낸다.
장치
임의의 적합한 챔버가 개시된 실시예들을 구현하도록 사용될 수도 있다. 예시적인 증착 장치들은 다양한 시스템들, 예를 들어, 캘리포니아, 프레몬트의 Lam Research Corp., 로부터 입수 가능한 ALTUS® 및 ALTUS® Max, 또는 임의의 다양한 다른 상업적으로 입수 가능한 프로세싱 시스템들을 포함한다. 일부 실시예들에서, 순차적인 CVD (Chemical Vapor Deposition) 는 단일 증착 챔버 내에 위치된 2 개, 5 개 또는 그 이상의 증착 스테이션들 중 하나인 제 1 스테이션에서 수행될 수도 있다. 따라서, 예를 들어, 실란 (SiH4) 및 디보란 (B2H6) 은, 제 1 스테이션에서 환원제 층을 형성하기 위해 기판 표면에 국부화된 분위기를 생성하는 개별 가스 공급 시스템을 사용하여, 반도체 기판의 표면에 도입될 수도 있다. 또 다른 스테이션이 환원제 층의 불소-프리 텅스텐 변환을 위해 사용될 수도 있다. 두 개 이상의 스테이션들이 병렬 프로세싱에서 벌크 텅스텐으로 피처들을 충진하기 위해 사용될 수도 있다.
도 4는 실시예들에 따른 증착 프로세스들을 수행하기에 적합한 프로세싱 시스템의 블록도이다. 시스템 (400) 은 이송 모듈 (403) 을 포함한다. 이송 모듈 (403) 은 다양한 반응기 모듈들 사이로 이동될 때 프로세싱되는 기판들의 오염의 위험을 최소화하기 위해 청결하고 가압된 분위기를 제공한다. 이송 모듈 (403) 상에 마운팅된 것은 멀티-스테이션 반응기 (409) 이다. 멀티-스테이션 반응기 (409) 는 또한 일부 실시예들에서 환원제 층 증착, 불소-프리 텅스텐 변환, 및 후속 CVD를 수행하도록 사용될 수도 있다. 반응기 (409) 는 개시된 실시예들에 따라 동작들을 순차적으로 수행할 수도 있는 복수의 스테이션들 (411, 413, 415, 및 417) 을 포함할 수도 있다. 예를 들어, 반응기 (409) 는 스테이션 (411) 이 환원제를 사용하여 제 1 동작을 수행하고, 스테이션 (413) 이 WClx 전구체를 사용하여 제 2 순차적인 동작을 수행하고, 스테이션들 (415 및 417) 이 CVD를 수행하도록 구성될 수 있다. 스테이션들 각각은 독립적인 온도 제어를 위해 가열된 페데스탈 또는 기판 지지부, 하나 이상의 가스 유입구들 또는 샤워헤드 또는 분산 플레이트를 포함할 수도 있다. 기판 지지부 (502) 및 샤워헤드 (503) 를 포함하는 증착 스테이션 (500) 의 일 예가 도 5에 도시된다. 가열기는 페데스탈 부분 (501) 에 제공될 수도 있다.
이송 모듈 (403) 상에 또한 마운팅된 것은 플라즈마 사전세정 (preclean) 또는 화학적 (비플라즈마) 사전세정을 수행할 수 있는 하나 이상의 단일 또는 멀티-스테이션 모듈들 (407) 일 수도 있다. 모듈은 또한 예를 들어, 증착 프로세스를 위해 기판을 준비하기 위한 다양한 처리들에 사용될 수도 있다. 시스템 (400) 은 또한 웨이퍼들이 프로세싱 전후로 저장되는 하나 이상의 웨이퍼 소스 모듈들 (401) 을 포함한다. 대기 이송 챔버 (419) 의 대기 로봇 (미도시) 은 먼저 소스 모듈들 (401) 로부터 로드록들 (loadlocks) (421) 로 웨이퍼들을 제거할 수도 있다. 이송 모듈 (403) 의 웨이퍼 이송 디바이스 (일반적으로 로봇 암 유닛) 는 로드록들 (421) 로부터 이송 모듈 (403) 상에 장착된 모듈들에 그리고 모듈들 사이로 웨이퍼들을 이동시킨다.
다양한 실시예들에서, 시스템 제어기 (429) 는 증착 동안 프로세스 조건들을 제어하기 위해 채용된다. 제어기 (429) 는 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세스들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 입력/출력 연결부들 및/또는 디지털 입력/출력 연결부들, 스텝퍼 (stepper) 모터 제어기 보드들, 등을 포함할 수도 있다.
제어기 (429) 는 증착 장치의 모든 활동들을 제어할 수도 있다. 시스템 제어기 (429) 는 타이밍, 가스들의 혼합물, 챔버 압력, 챔버 온도, 웨이퍼 온도, RF 전력 레벨들, 웨이퍼 척 또는 페데스탈 위치, 및 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는 시스템 제어 소프트웨어를 실행한다. 제어기 (429) 와 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들이 일부 실시예들에서 채용될 수도 있다.
통상적으로 제어기 (429) 와 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 상태들의 그래픽 소프트웨어 디스플레이들, 그리고 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들을 포함할 수도 있다.
시스템 제어 로직 (logic) 은 임의의 적합한 방식으로 구성될 수도 있다. 일반적으로, 로직은 하드웨어 및/또는 소프트웨어로 설계되거나 구성될 수 있다. 구동 회로를 제어하기 위한 인스트럭션들은 하드 코딩되거나 소프트웨어로서 제공될 수도 있다. 인스트럭션들은 “프로그래밍”에 의해 제공될 수도 있다. 이러한 프로그래밍은 디지털 신호 프로세서들, ASICs (Applications Specific Integrated Circuits), 및 하드웨어로 구현된 특정한 알고리즘들을 갖는 다른 디바이스들의 하드 코딩된 로직을 포함하는 임의의 형태의 로직을 포함하는 것으로 이해된다. 프로그래밍은 또한 범용 프로세서에서 실행될 수도 있는 소프트웨어 또는 펌웨어 인스트럭션들을 포함하는 것으로 이해된다. 시스템 제어 소프트웨어는 임의의 적합한 컴퓨터 판독 가능한 프로그래밍 언어로 코딩될 수도 있다.
프로세스 시퀀스에서 게르마늄-함유 환원제 펄스들, 수소 플로우, 및 텅스텐-함유 전구체 펄스들, 및 다른 프로세스들을 제어하기 위한 컴퓨터 프로그램 코드는 임의의 컴퓨터 판독 가능 프로그래밍 언어로 작성될 수 있다: 예를 들어, 어셈블리 언어, C, C++, Pascal, Fortran 또는 다른 언어들. 컴파일링된 객체 코드 또는 스크립트는 프로그램에서 식별된 태스크들 (tasks) 을 수행하기 위해 프로세서에 의해 실행된다. 또한 나타낸 바와 같이, 프로그램 코드는 하드 코딩될 수도 있다.
제어기 파라미터들은, 예를 들어 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, 냉각 가스 압력, 기판 온도, 및 챔버 벽 온도와 같은 프로세스 조건들에 관한 것이다. 이들 파라미터들은 레시피의 형태로 사용자들에게 제공되고, 사용자 인터페이스를 활용하여 입력될 수도 있다.
프로세스를 모니터링하기 위한 신호들은 시스템 제어기 (429) 의 아날로그 입력 연결부 및/또는 디지털 입력 연결부에 의해 제공될 수도 있다. 프로세스를 제어하기 위한 신호들은 증착 장치 (400) 의 아날로그 출력 연결부 및 디지털 출력 연결부에 출력된다.
시스템 소프트웨어는 많은 상이한 방식들로 설계되거나 구성될 수도 있다. 예를 들어, 다양한 챔버 컴포넌트 서브루틴들 (subroutines) 또는 제어 객체들은 개시된 실시예들에 따른 증착 프로세스들을 수행하기 위해 필요한 챔버 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 이러한 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 코드, 프로세스 가스 제어 코드, 압력 제어 코드, 및 가열기 제어 코드를 포함한다.
일부 구현예들에서, 제어기 (429) 는, 상기 기술된 예들의 일부일 수도 있는 시스템의 일부이다. 이러한 시스템들은, 프로세싱 툴 또는 툴들, 챔버 또는 챔버들, 프로세싱용 플랫폼 또는 플랫폼들, 및/또는 특정 프로세싱 컴포넌트들 (웨이퍼 페데스탈, 가스 플로우 시스템, 등) 을 포함하는, 반도체 프로세싱 장비를 포함할 수 있다. 이들 시스템들은 반도체 웨이퍼 또는 기판의 프로세싱 전에, 프로세싱 동안에 그리고 프로세싱 후에 그들의 동작을 제어하기 위해 전자장치들에 통합될 수도 있다. 전자장치들은 시스템 또는 시스템들의 다양한 컴포넌트들 또는 하위부분들을 제어할 수도 있는 “제어기”로서 지칭될 수도 있다. 제어기 (429) 는, 프로세싱 요구사항들 및/또는 시스템의 유형에 따라서, 프로세싱 가스들의 전달, 온도 설정사항들 (예를 들어, 가열 및/또는 냉각), 압력 설정사항들, 진공 설정사항들, 전력 설정사항들, 일부 시스템들에서 무선 주파수 (RF) 생성기 설정사항들, RF 매칭 회로 설정사항들, 주파수 설정사항들, 플로우 레이트 설정사항들, 유체 전달 설정사항들, 위치 및 동작 설정사항들, 툴 및 다른 이송 툴들 및/또는 특정 시스템과 연결되거나 인터페이싱된 로드록들 내외로의 웨이퍼 이송들을 포함하는, 본 명세서에 개시된 프로세스들 중 임의의 프로세스들을 제어하도록 프로그래밍될 수도 있다.
일반적으로 말하면, 제어기는 인스트럭션들을 수신하고, 인스트럭션들을 발행하고, 동작을 제어하고, 세정 동작들을 인에이블하고, 엔드 포인트 측정들을 인에이블하는 등을 하는 다양한 집적 회로들, 로직, 메모리, 및/또는 소프트웨어를 갖는 전자장치들로서 규정될 수도 있다. 집적 회로들은 프로그램 인스트럭션들을 저장하는 펌웨어의 형태의 칩들, 디지털 신호 프로세서들 (DSPs), ASICs (Application Specific Integrated Circuits) 으로서 규정되는 칩들, 및/또는 프로그램 인스트럭션들 (예를 들어, 소프트웨어) 을 실행하는 하나 이상의 마이크로프로세서들, 또는 마이크로제어기들을 포함할 수도 있다. 프로그램 인스트럭션들은 반도체 웨이퍼 상에서 또는 반도체 웨이퍼에 대한 특정 프로세스를 수행하기 위한 동작 파라미터들을 규정하는, 다양한 개별 설정사항들 (또는 프로그램 파일들) 의 형태로 제어기로 또는 시스템으로 전달되는 인스트럭션들일 수도 있다. 일부 실시예들에서, 동작 파라미터들은 하나 이상의 층들, 재료들, 금속들, 옥사이드들, 실리콘, 실리콘 다이옥사이드, 표면들, 회로들, 및/또는 웨이퍼의 다이들의 제조 동안에 하나 이상의 프로세싱 단계들을 달성하도록 프로세스 엔지니어들에 의해 규정된 레시피의 일부일 수도 있다.
제어기 (429) 는, 일부 구현예들에서, 시스템에 통합되거나, 시스템에 커플링되거나, 이와 달리 시스템에 네트워킹되거나, 또는 이들의 조합으로 될 수 있는 컴퓨터에 커플링되거나 이의 일부일 수도 있다. 예를 들어, 제어기 (429) 는 웨이퍼 프로세싱의 원격 액세스를 가능하게 할 수 있는 공장 (fab) 호스트 컴퓨터 시스템의 전부 또는 일부이거나 “클라우드” 내에 있을 수도 있다. 컴퓨터는 제조 동작들의 현 진행을 모니터링하고, 과거 제조 동작들의 이력을 조사하고, 복수의 제조 동작들로부터 경향들 또는 성능 계측치들을 조사하고, 현 프로세싱의 파라미터들을 변경하고, 현 프로세싱을 따르는 프로세싱 단계들을 설정하고, 또는 새로운 프로세스를 시작하기 위해서 시스템으로의 원격 액세스를 인에이블할 수도 있다. 일부 예들에서, 원격 컴퓨터 (예를 들어, 서버) 는 로컬 네트워크 또는 인터넷을 포함할 수도 있는 네트워크를 통해서 프로세스 레시피들을 시스템에 제공할 수 있다. 원격 컴퓨터는 차후에 원격 컴퓨터로부터 시스템으로 전달될 파라미터들 및/또는 설정사항들의 입력 또는 프로그래밍을 인에이블하는 사용자 인터페이스를 포함할 수도 있다. 일부 예들에서, 제어기는 하나 이상의 동작들 동안에 수행될 프로세싱 단계들 각각에 대한 파라미터들을 특정하는, 데이터의 형태의 인스트럭션들을 수신한다. 파라미터들은 제어기가 제어하거나 인터페이싱하도록 구성된 툴의 유형 및 수행될 프로세스의 유형에 특정적일 수도 있다는 것이 이해되어야 한다. 따라서, 상기 기술된 바와 같이, 제어기는 예컨대 본 명세서에 기술된 프로세스들 및 제어들과 같은, 공동의 목적을 향해 함께 네트워킹되고 작동하는 하나 이상의 개별 제어기들을 포함함으로써 분산될 수도 있다. 이러한 목적들을 위한 분산된 제어기의 예는 챔버 상의 프로세스를 제어하도록 조합되는, 원격으로 위치한 (예컨대 플랫폼 레벨에서 또는 원격 컴퓨터의 일부로서) 하나 이상의 집적 회로들과 통신하는 챔버 상의 하나 이상의 집적 회로들일 것이다.
비한정적으로, 예시적인 시스템들은 플라즈마 에칭 챔버 또는 모듈, 증착 챔버 또는 모듈, 스핀-린스 챔버 또는 모듈, 금속 도금 챔버 또는 모듈, 세정 챔버 또는 모듈, 베벨 에지 에칭 챔버 또는 모듈, PVD (Physical Vapor Deposition) 챔버 또는 모듈, CVD (Chemical Vapor Deposition) 챔버 또는 모듈, ALD (Atomic Layer Deposition) 챔버 또는 모듈, ALE (Atomic Layer Etch) 챔버 또는 모듈, 이온 주입 챔버 또는 모듈, 트랙 (track) 챔버 또는 모듈, 및 반도체 웨이퍼들의 제조 및/또는 제작 시에 사용되거나 연관될 수도 있는 임의의 다른 반도체 프로세싱 시스템들을 포함할 수도 있다.
상술한 바와 같이, 툴에 의해서 수행될 프로세스 단계 또는 단계들에 따라서, 제어기는, 반도체 제작 공장 내의 툴 위치들 및/또는 로드 포트들로부터 그리고 툴 위치들 및/또는 로드 포트들로 웨이퍼들의 컨테이너들을 이동시키는 재료 이송 시에 사용되는, 다른 툴 회로들 또는 모듈들, 다른 툴 컴포넌트들, 클러스터 툴들, 다른 툴 인터페이스들, 인접 툴들, 이웃하는 툴들, 공장 도처에 위치한 툴들, 메인 컴퓨터, 또 다른 제어기 또는 툴들 중 하나 이상과 통신할 수도 있다.
제어기 (429) 는 다양한 프로그램들을 포함할 수도 있다. 기판 포지셔닝 프로그램은 페데스탈 또는 척 상에 기판을 로딩하기 위해, 그리고 기판과, 가스 유입구 및/또는 타겟 (target) 과 같은 챔버의 다른 부분들 사이의 간격을 제어하기 위해 사용되는 챔버 컴포넌트들을 제어하기 위한 프로그램 코드를 포함할 수도 있다. 프로세스 가스 제어 프로그램은 가스 조성, 플로우 레이트들, 펄스 시간들, 그리고 선택 가능하게 챔버 내의 압력을 안정화시키기 위해 증착 전에 챔버 내로 가스를 흘리기 위한 코드를 포함할 수도 있다. 압력 제어 프로그램은, 예를 들어 챔버의 배기 시스템에서 쓰로틀 (throttle) 밸브를 조절함으로써 챔버 내 압력을 제어하기 위한 코드를 포함할 수도 있다. 가열기 제어 프로그램은 기판을 가열하기 위해 사용되는 가열 유닛들로의 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 가열기 제어 프로그램은 헬륨과 같은 열 전달 가스의 웨이퍼 척으로의 전달을 제어할 수도 있다.
증착 동안 모니터링될 수도 있는 챔버 센서들의 예들은 질량 유량 제어기들, 마노미터들 (manometers) 과 같은 압력 센서들, 및 페데스탈 또는 척에 위치된 써모커플들 (thermocouples) 을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들이 목표된 프로세스 조건들을 유지하기 위해 이들 센서들로부터 데이터로 사용될 수도 있다.
전술한 것은 단일 챔버 또는 멀티-챔버 반도체 프로세싱 툴에서 개시된 실시예들의 구현예를 기술한다. 본 명세서에 기술된 장치 및 프로세스는, 예를 들어 반도체 디바이스들, 디스플레이들, LED들, 광전지 패널들 등의 제조 또는 제작을 위한 리소그래픽 (lithographic) 패터닝 툴들 또는 프로세스들과 함께 사용될 수도 있다. 통상적으로, 반드시는 아니지만, 이러한 툴들/프로세스들은 공통 제조 설비에서 함께 사용되거나 수행될 것이다. 막의 리소그래픽 패터닝은 통상적으로 이하의 단계들의 일부 또는 전부를 포함하고, 단계 각각은 다수의 가능한 툴들로 제공된다: (1) 스핀-온 (spin-on) 툴 또는 스프레이-온 (spray-on) 툴을 사용하여 워크피스, 즉 기판 상에 포토레지스트의 도포; (2) 핫플레이트 또는 퍼니스 (furnace) 또는 UV 경화 툴을 사용하여 포토레지스트의 경화; (3) 웨이퍼 스텝퍼와 같은 툴로 가시광 또는 UV 광 또는 x-ray 광에 포토레지스트를 노출; (4) 레지스트를 선택적으로 제거하고 습식 벤치 (bench) 와 같은 툴을 사용하여 패터닝하도록 레지스트를 현상 (developing); (5) 건식 에칭 툴 또는 플라즈마-보조된 에칭 툴을 사용함으로써 레지스트 패턴을 하부 막 또는 워크피스 내로 전사; 및 (6) RF 플라즈마 레지스트 스트립퍼 (stripper) 또는 마이크로파 플라즈마 레지스트 스트립퍼와 같은 툴을 사용하여 레지스트를 제거.
상기 기술 및 청구항들에서, 숫자 범위들은 범위의 끝 지점들을 포함한다. 예를 들어, “약 10 내지 50 Å의 두께”는 10 Å 및 50 Å를 포함한다. 유사하게, 대시 (―) 로 나타낸 범위들은 범위들의 끝 지점들을 포함한다.
전술한 기술에서, 제시된 실시예들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시되었다. 개시된 실시예들은 이들 구체적 상세들의 일부 또는 전부 없이 실시될 수도 있다. 다른 예들에서, 공지된 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 하지 않기 위해 상세히 기술되지 않았다. 개시된 실시예들이 구체적 실시예들과 함께 기술될 것이지만, 이는 개시된 실시예들을 제한하도록 의도되지 않았다는 것이 이해될 것이다. 첨부된 청구항들의 범위 내에서 특정한 변경들 및 수정들이 실시될 수도 있는 것이 명백할 것이다. 본 실시예들의 프로세스들, 시스템들 및 장치를 구현하는 많은 대안적인 방식들이 있다는 것에 주의해야 한다. 따라서, 본 실시예들은 예시적이고, 제한적이지 않은 것으로 간주될 것이며, 실시예들은 본 명세서에 주어진 세부사항들로 한정되지 않는다.

Claims (21)

  1. 일 구조체를 포함하는 기판을 제공하는 단계;
    상기 구조체 상에 컨포멀한 (conformal) 환원제 층을 형성하기 위해 400 ℃ 이하의 제 1 기판 온도의 환원제 가스에 상기 기판을 노출하는 단계;
    적어도 500 ℃의 제 2 기판 온도로 상기 기판의 온도를 상승시키는 단계; 및
    상기 제 2 기판 온도에서, 상기 컨포멀한 환원제 층을 금속으로 변환하기 위해 금속 전구체에 상기 컨포멀한 환원제 층을 노출하는 단계를 포함하는, 방법.
  2. 제 1 항에 있어서,
    상기 제 1 기판 온도는 350 ℃ 이하인, 방법.
  3. 제 1 항에 있어서,
    상기 제 1 기판 온도는 300 ℃ 이하인, 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 환원제 가스는 실리콘-함유 가스인, 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 환원제 가스는 붕소-함유 가스인, 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 환원제 가스는 실리콘-함유 가스 및 붕소-함유 가스의 혼합물인, 방법.
  7. 제 6 항에 있어서,
    상기 환원제 가스는 실란 (SiH4) 및 디보란 (B2H6) 의 혼합물인, 방법.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 컨포멀한 환원제 층을 금속 전구체에 노출하는 단계는 상기 컨포멀한 환원제 층을 수소 (H2) 가스에 노출하는 단계를 포함하는, 방법.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 금속 전구체는 H2와 함께 제공되는, 방법.
  10. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 환원제 층을 금속으로 변환하기 위해 금속 전구체에 상기 컨포멀한 환원제 층을 노출하는 단계는 H2 및 상기 금속 전구체의 교번하는 펄스들에 상기 컨포멀한 환원제 층을 노출하는 단계를 포함하는, 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속 전구체는 텅스텐 클로라이드 화합물이고, 상기 금속은 텅스텐인, 방법.
  12. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속 전구체는 몰리브덴-함유 화합물이고, 상기 금속은 몰리브덴인, 방법.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 컨포멀한 환원제 층은 옥사이드 표면 직상에 형성되는, 방법.
  14. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 컨포멀한 환원제 층은 나이트라이드 표면 직상에 형성되는, 방법.
  15. 제 1 항 내지 제 14 항 중 어느 한 항에 있어서,
    상기 컨포멀한 환원제 층은 약 10 내지 50 Å의 두께인, 방법.
  16. 제 6 항 또는 제 7 항에 있어서,
    상기 환원제 층 내의 상기 붕소의 농도는 두께의 증가와 함께 감소하는, 방법.
  17. 제 6 항 또는 제 7 항에 있어서,
    상기 혼합물의 상기 실리콘:붕소 비는 적어도 10:1인, 방법.
  18. 일 구조체를 포함하는 기판을 제공하는 단계;
    상기 구조체 상에 컨포멀한 환원제 층을 형성하기 위해 400 ℃ 이하의 제 1 기판 온도의 실리콘-함유 가스 및 붕소-함유 가스의 혼합물에 상기 기판을 노출하는 단계;
    적어도 500 ℃의 제 2 기판 온도로 상기 기판의 온도를 상승시키는 단계; 및
    상기 제 2 기판 온도에서, 상기 컨포멀한 환원제 층을 텅스텐 또는 몰리브덴으로 변환하기 위해 텅스텐-함유 또는 몰리브덴-함유 전구체에 상기 컨포멀한 환원제 층을 노출하는 단계를 포함하는, 방법.
  19. 제 18 항에 있어서,
    상기 혼합물의 상기 실리콘:붕소 비는 적어도 10:1인, 방법.
  20. 일 구조체를 포함하는 기판을 제공하는 단계;
    상기 구조체 상에 컨포멀한 환원제 층을 형성하기 위해 실리콘-함유 가스 및 붕소-함유 가스의 혼합물에 상기 기판을 노출하는 단계; 및
    상기 환원제 층을 몰리브덴으로 변환하기 위해 몰리브덴-함유 전구체에 상기 컨포멀한 환원제 층을 노출하는 단계를 포함하는, 방법.
  21. 각각이 기판을 하우징하도록 (house) 구성된 하나 이상의 챔버들;
    상기 하나 이상의 챔버들 각각 내의 기판 지지부;
    상기 하나 이상의 챔버들 각각 내로 가스를 지향시키도록 구성된 가스 유입구들;
    챔버 각각 내의 상기 기판 지지부를 가열하도록 구성된 가열기; 및
    제어기로서,
    400 ℃ 이하의 제 1 온도로 상기 하나 이상의 챔버들 중 하나 내의 상기 기판 지지부를 가열하고, 상기 챔버 내로 실리콘-함유 가스 및 붕소-함유 가스의 혼합물을 지향시키고,
    적어도 500 ℃의 제 1 온도로 상기 하나 이상의 챔버들 중 하나 내의 상기 기판 지지부를 가열하고, 상기 혼합물이 지향된 후, 상기 챔버 내로 텅스텐-함유 전구체 또는 몰리브덴-함유 전구체를 지향시키기 위한 프로그램 인스트럭션들 (instructions) 을 포함하는, 상기 제어기를 포함하는, 장치.
KR1020207017697A 2017-11-20 2018-11-19 자기 제한 성장 KR20200079339A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762588869P 2017-11-20 2017-11-20
US62/588,869 2017-11-20
PCT/US2018/061803 WO2019099997A1 (en) 2017-11-20 2018-11-19 Self-limiting growth

Publications (1)

Publication Number Publication Date
KR20200079339A true KR20200079339A (ko) 2020-07-02

Family

ID=66540444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207017697A KR20200079339A (ko) 2017-11-20 2018-11-19 자기 제한 성장

Country Status (4)

Country Link
US (2) US20200402846A1 (ko)
KR (1) KR20200079339A (ko)
CN (1) CN111357083A (ko)
WO (1) WO2019099997A1 (ko)

Families Citing this family (164)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10573522B2 (en) 2016-08-16 2020-02-25 Lam Research Corporation Method for preventing line bending during metal fill process
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR20200140391A (ko) 2018-05-03 2020-12-15 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
CN113557320A (zh) 2019-03-11 2021-10-26 朗姆研究公司 用于沉积含钼膜的前体
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) * 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
US20220254685A1 (en) * 2019-05-22 2022-08-11 Lam Research Corporation Nucleation-free tungsten deposition
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TW202113936A (zh) 2019-07-29 2021-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於利用n型摻雜物及/或替代摻雜物選擇性沉積以達成高摻雜物併入之方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
TW202115273A (zh) 2019-10-10 2021-04-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US20210126103A1 (en) * 2019-10-29 2021-04-29 Micron Technology, Inc. Apparatus comprising wordlines comprising multiple metal materials, and related methods and electronic systems
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11885013B2 (en) 2019-12-17 2024-01-30 Asm Ip Holding B.V. Method of forming vanadium nitride layer and structure including the vanadium nitride layer
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
US11821080B2 (en) * 2020-03-05 2023-11-21 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Reagents to remove oxygen from metal oxyhalide precursors in thin film deposition processes
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202140831A (zh) 2020-04-24 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含氮化釩層及包含該層的結構之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
WO2024005892A1 (en) * 2022-06-30 2024-01-04 Applied Materials, Inc. Plasma enhanced tungsten nucleation for low resistivity

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7964505B2 (en) * 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US7141494B2 (en) * 2001-05-22 2006-11-28 Novellus Systems, Inc. Method for reducing tungsten film roughness and improving step coverage
KR100890047B1 (ko) * 2007-06-28 2009-03-25 주식회사 하이닉스반도체 반도체소자의 배선 형성방법
US9653353B2 (en) * 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
US9112003B2 (en) * 2011-12-09 2015-08-18 Asm International N.V. Selective formation of metallic films on metallic surfaces

Also Published As

Publication number Publication date
US20200402846A1 (en) 2020-12-24
WO2019099997A1 (en) 2019-05-23
US20230290680A1 (en) 2023-09-14
CN111357083A (zh) 2020-06-30
TW201936966A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
US20230290680A1 (en) Self-limiting growth
US11355345B2 (en) Method for preventing line bending during metal fill process
KR102572271B1 (ko) 몰리브덴을 함유하는 저 저항률 막들
US10529722B2 (en) Tungsten for wordline applications
US9613818B2 (en) Deposition of low fluorine tungsten by sequential CVD process
US20210140043A1 (en) Deposition of pure metal films
KR102397797B1 (ko) 순차적인 cvd 프로세스에 의한 저 불소 텅스텐의 증착
US10546751B2 (en) Forming low resistivity fluorine free tungsten film without nucleation
KR20160140458A (ko) 저 불소 함량을 가진 텅스텐 막들
KR20220082023A (ko) 몰리브덴 충진
US20220359211A1 (en) Molybdenum templates for tungsten
WO2021194768A1 (en) Feature fill with nucleation inhibition
KR20210110886A (ko) 금속 막들의 증착
US20220349048A1 (en) Reducing line bending during metal fill process
TWI831756B (zh) 形成金屬薄膜的方法及儀器
KR20240052872A (ko) 반도체 프로세싱 동안 프로세스 가스 램핑
WO2023038905A1 (en) Process gas ramp during semiconductor processing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal