JP2004193544A - 半導体装置、および半導体装置の製造方法 - Google Patents
半導体装置、および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004193544A JP2004193544A JP2003130484A JP2003130484A JP2004193544A JP 2004193544 A JP2004193544 A JP 2004193544A JP 2003130484 A JP2003130484 A JP 2003130484A JP 2003130484 A JP2003130484 A JP 2003130484A JP 2004193544 A JP2004193544 A JP 2004193544A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal wiring
- semiconductor device
- metal
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】Ｃｕ配線などの金属配線について、金属配線と金属拡散防止膜との密着性が向上し、金属配線のエレクトロマイグレーション耐性向上により金属配線寿命の長い半導体装置の製造方法を提供する。
【解決手段】半導体基板上に形成された絶縁膜２の溝部内に、上面が露出する金属配線７を形成し、金属配線７上面からシリコンを拡散させ、シリコン含有金属配線８の露出面に金属拡散防止膜９を形成する。
【選択図】 図３
【解決手段】半導体基板上に形成された絶縁膜２の溝部内に、上面が露出する金属配線７を形成し、金属配線７上面からシリコンを拡散させ、シリコン含有金属配線８の露出面に金属拡散防止膜９を形成する。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、Ｃｕ配線などの金属配線を有する半導体装置と、その製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の製造分野では、デバイスの高速化、高集積化にともない、デバイス設計ルールの縮小化が進んできている。デバイスの縮小化にともない、配線サイズと配線間隔も縮小化が進むため、配線抵抗や配線間寄生容量が増加していく傾向にある。配線抵抗や配線間寄生容量が増加すると時定数が大きくなり、信号の伝播速度の低下がデバイスの高速化を図る上で問題となる。
【０００３】
そのため、配線抵抗を低減する方法として、配線材料として広く用いられていたＡｌ（アルミニウム）よりも比抵抗の小さいＣｕ（銅）を配線材料として用いた技術および製品が普及してきている。Ｃｕを配線材料として用いる場合、ドライエッチングによるＣｕの微細加工が困難なことから、従来、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械的研磨）法を用いて形成されるダマシン配線と呼ばれる溝配線が一般的に広く使われている。
【０００４】
図３４は従来の溝配線の構造を示す断面図である。
【０００５】
図３４に示すように、溝配線は、半導体基板（不図示）上に形成された下地絶縁膜１０１上に成膜されたＳｉＯ２絶縁膜１０２の溝部中に、Ｃｕの拡散を防止するためのバリアメタル１０５が形成され、バリアメタル１０５により底面と側面とが覆われたＣｕ配線１０７が形成された構造である。図に示す構造では、Ｃｕ配線１０７上にＳｉＮ膜１１２と、図に示さない上層配線とＣｕ配線１０７の絶縁性確保のためのＳｉＯ２層間絶縁膜１１０とが順に形成されている。
【０００６】
図に示した構造の形成過程において、溝配線形成の後、Ｃｕ配線１０７上にＳｉＯ２層間絶縁膜１１０を形成すると、ＣｕがＳｉＯ２と容易に反応してＳｉＯ２膜中に拡散してしまうため、Ｃｕ拡散防止膜として、プラズマＣＶＤ法によるＳｉＮ膜１１２をＣｕ配線１０７上に５０〜１５０ｎｍ程度成膜してから、ＳｉＯ２層間絶縁膜１１０を成膜している。
【０００７】
ところで、Ｃｕが配線材料として普及してきたことにともない、Ｃｕ配線のエレクトロマイグレーション耐性の向上が求められるようになってきているが、そのための方法の１つとして、Ｃｕ配線周囲の耐酸化性を高める構造とその方法が文献に開示されている（例えば、特許文献１、非特許文献１参照。）。これらの文献には、Ｃｕ配線を有するＳｉ基板を加熱しながらＳｉＨ４ガスの雰囲気中にさらして、ＣｕとＳｉＨ４ガス中のＳｉ（シリコン）とを反応させ、Ｃｕ配線の表面にＣｕシリサイド層を形成することで、Ｃｕ配線のエレクトロマイグレーション耐性の向上を行うことが提案されている。
【０００８】
また、Ｃｕ配線上にＣｕ拡散防止膜としてＳｉＮ膜を成膜する場合は、成膜のための反応ガスとしてＳｉＨ４ガスを用いてＣｕシリサイド層を形成してからＳｉＮ膜を成膜することにより、Ｃｕ配線のエレクトロマイグレーション（ＥＭ）耐性が向上することが知られている。
【０００９】
近年では、さらに配線間の寄生容量を低減するため、上記ＳｉＮ膜１１２の代わりに、ＳｉＮ膜１１２よりも比誘電率が低いＳｉＣ膜やＳｉＣＮ膜を用いることが検討されている。また、近年では、コスト削減のため、および接続孔となるビアの抵抗低減のために、ビアと配線を同時に埋め込み形成するデュアルダマシン構造の配線が検討されている。
【００１０】
デュアルダマシン構造の配線を形成するためには、現在、次の三つの方法が知られている。一つ目は、層の異なる配線同士を絶縁するための異層間絶縁膜、および同じ層の配線同士を絶縁するための配線層間絶縁膜を成膜後、まずビアのエッチングをおこない、それから溝配線の加工を行い、ビアと配線を形成するビアファースト法（以下、ＶＦ法と称する）である。二つ目は、異層間絶縁膜を成膜後、その上にビアエッチングのマスク絶縁膜を成膜し、これをビアパターンにエッチングしてから配線層間絶縁膜を成膜し、配線溝エッチングの際、ビアエッチング用のマスク絶縁膜を介して、配線溝とビアのエッチングを同時に行うミドルファースト法（以下、ＭＦ法と称する）である。そして、三つ目は、異層間絶縁膜および配線層間絶縁膜を成膜後、まず配線溝のエッチングを行い、それからビアの加工を行い、ビアと配線を形成するトレンチファースト法（以下、ＴＦ法と称する）である。
【００１１】
現在、主にフォトレジスト工程の観点から、微細な配線構造が多い下層配線部ではＶＦ法が用いられ、配線幅およびビア径が比較的大きくなる中、上層配線層ではＴＦ法またはＭＦ法が用いられている。
【００１２】
【特許文献１】
特開２０００−１５０５１７号公報
【非特許文献１】
１９９５年電子通信情報学会エレクトロニクスソサイエティ大会講演論文集２、講演番号Ｃ―４１８、ｐｐ１１５―１１６
【００１３】
【発明が解決しようとする課題】
Ｃｕ拡散防止膜に上述したＳｉＣ膜またはＳｉＣＮ膜を用いた従来の溝配線構造についての問題点を項目に分けて説明する。
【００１４】
１．Ｃｕ配線上にＣｕ拡散防止膜としてＳｉＮ膜を成膜する場合、ＣＶＤ法による成膜のための反応ガスとしては、ＳｉＨ４、ＮＨ３、およびＮ２が一般的に用いられる。そのため、ＳｉＮ膜を成膜する際、ＣＶＤ装置における成膜のための処理室内にＳｉＨ４、ＮＨ３、およびＮ２ガスを導入し、Ｃｕ配線が形成された半導体基板の温度、および処理室内圧力の安定化を行う間、Ｃｕ配線上にはＳｉＨ４によりＣｕシリサイド層が形成され、Ｃｕ配線のエレクトロマイグレーション耐性が向上することになる。
【００１５】
しかし、Ｃｕ配線上にＣｕ拡散防止膜としてＳｉＣ膜やＳｉＣＮ膜を成膜する場合、反応ガスとしては有機シラン系ガスであるＳｉＨ（ＣＨ３）３やＳｉ（ＣＨ３）４が広く使われており、ＳｉＨ４は使用されていない。これらの有機基を含有するＳｉ化合物ガスはＳｉと有機基の結合エネルギーがＳｉとＨの結合エネルギーよりも大きく、熱分解がＳｉＨ４よりも起こりにくい。そのため、Ｃｕ配線をＳｉＨ（ＣＨ３）３またはＳｉ（ＣＨ３）４のガス雰囲気中にさらしても、ＳｉＨ４雰囲気中にさらした場合と比較して、ＣｕとＳｉとの反応性が低くなる。したがって、Ｃｕ配線上にＳｉＣ膜やＳｉＣＮ膜を成膜する場合は、ＳｉＮ膜を成膜する場合と比較して、成膜のための反応ガスによるＣｕシリサイド層がＣｕ表面で形成されにくくなる。
【００１６】
また、Ｃｕ配線の表面にＣｕシリサイド層が形成されないと、Ｃｕ配線とＳｉＣ膜またはＳｉＣＮ膜との密着性が低下して、Ｃｕ配線中のＣｕ結晶粒を安定化できず、Ｃｕ配線のエレクトロマイグレーション耐性の劣化を招くことになる。さらに、ストレスマイグレーション耐性も劣化し、上層に形成される保護膜の応力などによりＣｕ配線が断線しやすくなる。
【００１７】
２．Ｃｕシリサイド層は比抵抗がＣｕよりも高いため配線抵抗が高くなるという問題がある。また、Ｃｕシリサイド層は銅配線の最表面にのみ形成されるため、さらに上層の配線層との接続孔を開口した際、接続孔のエッチングによりＣｕシリサイド層が除去されてしまうため、エレクトロマイグレーションおよびストレスマイグレーションを向上させるためにはＣｕシリサイド層を十分に厚く形成する必要がある。これによりさらに配線抵抗が上昇してしまうという問題がある。
【００１８】
３．Ｃｕ配線をＳｉＨ４ガス雰囲気中にさらしてＣｕシリサイド層を形成する際、Ｃｕの表面が酸化されてＣｕ酸化層が形成されていると、表面のＣｕ酸化層とＳｉが反応して、Ｃｕ、ＳｉおよびＯの混合物の異常成長が起こる。この異常成長は、配線抵抗の増大を招くだけでなく、Ｃｕ配線上端のＣｕとバリアメタルの界面付近で多く発生する傾向にあるため、配線間隔が狭い場所では配線同士がショートしてしまう問題が発生する。
【００１９】
４．Ｃｕの防食方法として、Ｃｕ酸化層とＢＴＡ（ベンゾトリアゾール）を反応させることにより、Ｃｕ表面にＢＴＡ層を形成して酸化の進行を食い止める方法が一般的に知られている。そのため、ＣＭＰ法によるＣｕ配線形成後、ＢＴＡにより防食処理の工程を追加することでＣｕの酸化を防止できる。しかし、ＢＴＡ層が形成されたままではＣｕとＳｉＨ４との反応も抑制されてしまうため、ＢＴＡ層を除去する工程が必要となる。また、ＢＴＡ層を除去する工程を導入しても、ＢＴＡ層除去後にＣｕ配線が大気にさらされると、大気中の酸素とＣｕとが反応してＣｕ配線の表面にＣｕ酸化層が形成され、Ｃｕ酸化層が上述の異常成長の原因となる。
【００２０】
５．Ｃｕ酸化層を除去する方法としてはＮＨ３やＨ２等の還元性ガスを用いたプラズマ処理が一般的に知られている。しかし、このようなプラズマ処理を用いた場合、Ｃｕ表面の酸化層は除去可能であるが、Ｃｕの結晶粒界面に沿って深さ方向に形成された酸化層まで除去することは困難である。また、プラズマ処理の際、Ｃｕ配線が加熱されマイグレーションによるヒロックの成長が進むため、Ｃｕ配線表面のモホロジーが悪化するという問題が発生する。
【００２１】
次に、ダマシン構造を形成する際の問題点について説明するために、ＶＦ法によるデュアルダマシン形成方法について簡単に説明する。図３５〜図３７はＶＦ法を用いたデュアルダマシン形成方法による二層配線の製造工程を示す断面図である。
【００２２】
最初に第１の銅配線３３０を形成後、Ｃｕ拡散防止膜ＳｉＣＮ膜３１１、異層間絶縁膜であるＳｉＯ２膜３１２、エッチングストッパー膜であるＳｉＣＮ膜３１３、第２の配線層間絶縁膜であるＳｉＯ２膜３１７を成膜し、先にビア部のフォトレジスト工程を行う（図３５（ａ））。次に、第１の銅配線３３０上に設けられた拡散防止膜であるＳｉＣＮ膜３１１上までエッチングを行い、ビアのフォトレジスト３１４をＯ２ドライアッシングおよびウェット剥離などで除去した後（図３５（ｂ））、反射防止膜３２５をビア中に埋め込み、第２溝配線用のフォトレジスト工程を行い（図３６（ｃ））、第２溝配線をエッチングする。その後、第２溝配線のフォトレジストをＯ２ドライアッシングおよびウェット剥離などで除去する（図３６（ｄ））。続いて、エッチバックにより第１の銅配線３３０上のＳｉＣＮ膜３１１を除去し、下層配線との接続孔を形成する（図３６（ｅ））。そして、窒化タンタル（ＴａＮ）上にタンタル（Ｔａ）が形成された積層膜（以下、「Ｔａ／ＴａＮ膜」と表記する）、およびＣｕ膜３２１をビア、および第２溝配線のための溝に同時に埋め込み（図３７（ｆ））、ＣＭＰ法によりＳｉＯ２膜３１７上のＴａ／ＴａＮ膜３２０およびＣｕ膜３２１を除去して第２の銅配線３３２を形成し、ＳｉＣＮ膜３２２を形成する（図３７（ｇ））。
【００２３】
６．上述のＶＦ法の場合、図３５（ｂ）に示したように、ビアのエッチング工程で、拡散防止膜であるＳｉＣＮ膜３１１上までエッチングを行うが、ビアの開口径や開口率およびエッチング選択比の問題などから、すべてのビアにおいて拡散防止膜であるＳｉＣＮ膜３１１でビアのエッチングを止めることは非常に困難である。このため、ビアエッチングの際に、拡散防止膜であるＳｉＣＮ膜３１１が抜けてしまったビアでは、ビア底の銅配線が、ビアと第２溝配線のエッチングによるＯ２ドライアッシングおよびウェット剥離液に曝されることになり、その表面が酸化および腐食され、銅の酸化層３３１を形成し、ビアの歩留まり低下、およびビアＥＭに代表される信頼性の低下を招くことになる。
【００２４】
さらに、第２溝配線のフォトリソグラフィー工程で寸法ズレや位置ズレによるやり直しであるリワークを行った場合、リワークのたびに、ビア底の銅配線がＯ２ドライアッシング、およびウェット剥離液に曝され、Ｃｕ表面の酸化および腐食が進むことになる。
【００２５】
ここで、第２溝配線のフォトリソグラフィー工程のリワーク回数とビアチェーン歩留まりの関係について説明する。
【００２６】
図３８はビアチェーン歩留まりを評価した結果を示すグラフである。なお、評価に使用したビアチェーンは、ビアの不良率を算出するためのものであり、ビアの抵抗値が測定可能な構成である。測定した抵抗値が所定の規格から外れた場合にビアに欠陥があると判断した。
【００２７】
図３８に示すように、リワーク回数が増えるとビア内の銅表面の酸化および腐食により、ビアチェーン歩留まりが低下する。このことから、フォトリソグラフィー工程のリワークはビアＥＭに代表される信頼性の低下を招くことになる。この問題は、ＶＦ法に限らず、全てのダマシン配線形成方法においてＣｕ配線上層の絶縁膜をエッチングする際に共通して見られる。
【００２８】
７．通常、銅配線上に成膜した層間絶縁膜のエッチングを行う場合、フォトリソグラフィー工程においては、フォトレジストを露光する際、下層の銅配線の反射による干渉が問題となるため、銅配線からの反射を抑えるための反射防止膜を成膜してからフォトレジストを塗布している。しかし、デュアルダマシン配線を形成する場合、ＭＦ法では、反射防止膜を除去する際に下地の絶縁膜がエッチングダメージを受けるため、ビアエッチングのマスク絶縁膜加工や上層溝配線加工のフォトリソグラフィー工程で反射防止膜を使用できない問題がある。また、ＴＦ法では、形成された配線溝の下層の絶縁膜をエッチングする際、反射防止膜が配線溝に埋め込まれていると絶縁膜がエッチングできなくなるため、ビアのフォトリソグラフィー工程で反射防止膜を使用できない問題がある。
【００２９】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、Ｃｕ配線などの金属配線について、金属配線と金属拡散防止膜との密着性が向上し、金属配線のエレクトロマイグレーション耐性向上により金属配線寿命が長く、かつ配線抵抗の上昇が抑制された半導体装置およびその製造方法を提供することを目的とする。
【００３０】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜の溝部内に、上面が露出する金属配線を形成する工程と、
前記金属配線上面からシリコンを拡散させる工程と、
前記金属配線の露出面に金属拡散防止膜を形成する工程と、
を有するものである。
【００３１】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜および第３の絶縁膜を順に形成する工程と、
前記第１の金属配線上面が露出するまで、前記第１の金属拡散防止膜、前記第２の絶縁膜および前記第３の絶縁膜を連通する開孔を形成する工程と、
前記第３の絶縁膜に、前記開孔につながる第１の溝部を形成する工程と、
前記開孔および前記第１の溝部に金属を埋め込み、前記第１の溝部内に形成される第２の金属配線と前記第１の金属配線とを接続するためのビアプラグを形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有するものである。
【００３２】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜および第３の絶縁膜を順に形成する工程と、
前記第３の絶縁膜を選択的にエッチングして第１の溝部を形成する工程と、
前記第１の金属配線の上面が露出するまで、前記第１の金属拡散防止膜、前記第２の絶縁膜および前記第３の絶縁膜を連通し、かつ前記第１の溝部につながる開孔を形成する工程と、
前記第１の溝部および前記開孔に金属を埋め込み、前記第１の溝部内に形成される第２の金属配線と前記第１の金属配線とを接続するためのビアプラグを形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有するものである。
【００３３】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜およびエッチングストッパー膜を順に形成する工程と、
前記第２の絶縁膜が露出するまで前記エッチングストッパー膜を選択的にエッチングして第１の開孔を形成する工程と、
前記第２の絶縁膜および前記エッチングストッパー膜の露出面上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜に、前記第１の開孔と幅が同等以上で、前記第１の開孔につながる第１の溝部を形成する工程と、
前記第１の開孔を含む位置に、前記第１の金属配線が露出するまで、前記第１の金属拡散防止膜、前記第２の絶縁膜および前記第３の絶縁膜を連通する第２の開孔を形成する工程と、
前記第１の溝部、前記第１の開孔および前記第２の開孔に金属を埋め込み、前記第１の溝部内に形成される第２の金属配線と前記第１の金属配線とを接続するためのビアプラグを形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有するものである。
【００３４】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜を形成する工程と、
前記第１の金属配線が露出するまで前記第１の金属拡散防止膜および前記第２の絶縁膜を連通する開孔を形成する工程と、
前記開孔に金属を埋め込んでビアプラグを形成する工程と、
前記ビアプラグおよび前記第２の絶縁膜の露出面を覆う第３の絶縁膜を形成する工程と、
前記第２の絶縁膜が露出するまで前記第３の絶縁膜を選択的にエッチングして、前記ビアプラグとつながる第１の溝部を形成する工程と、
前記第１の溝部に金属を埋め込んで第２の金属配線を形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有するものである。
【００３５】
この場合、前記ビアプラグにシリコンを拡散させることとしてもよい。
【００３６】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に設けられた第１の金属配線と、前記第１の金属配線を覆う第２の絶縁膜上に設けられた第２の金属配線と、前記第１の金属配線と前記第２の金属配線とを接続するためのビアプラグとを有する半導体装置の製造方法であって、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第２の絶縁膜を形成する工程と、
前記第１の金属配線が露出するまで前記第２の絶縁膜を選択的にエッチングして開孔を形成する工程と、
前記開孔に金属を埋め込んで前記ビアプラグを形成する工程と、
前記ビアプラグ上面からシリコンを拡散させる工程と、
前記ビアプラグの露出面を覆う前記第２の金属配線を形成する工程と、
を有するものである。
【００３７】
また、上記本発明の半導体装置の製造方法において、前記金属配線の配線全体にシリコンを拡散させることとしてもよく、前記金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００３８】
また、上記本発明の半導体装置の製造方法において、前記金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００３９】
また、上記本発明の半導体装置の製造方法において、前記第１の金属配線の配線全体にシリコンを拡散させることとしてもよく、前記第１の金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記第１の金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００４０】
また、上記本発明の半導体装置の製造方法において、前記第１の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００４１】
また、上記本発明の半導体装置の製造方法において、前記第２の金属配線の配線全体にシリコンを拡散させることとしてもよく、前記第２の金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記第２の金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００４２】
また、上記本発明の半導体装置の製造方法において、前記第２の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００４３】
また、上記本発明の半導体装置の製造方法において、前記ビアプラグはシリコン濃度が上面で最も高いこととしてもよく、前記ビアプラグはシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００４４】
また、上記本発明の半導体装置の製造方法において、前記ビアプラグは、金属シリサイド層を含有しないシリコン含有金属ビアプラグであることとしてもよい。
【００４５】
また、上記本発明の半導体装置の製造方法において、前記絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記絶縁膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００４６】
また、上記本発明の半導体装置の製造方法において、前記絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００４７】
また、上記本発明の半導体装置の製造方法において、前記第１の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第１の絶縁膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００４８】
また、上記本発明の半導体装置の製造方法において、前記第１の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００４９】
また、上記本発明の半導体装置の製造方法において、前記第３の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第３の絶縁膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００５０】
また、上記本発明の半導体装置の製造方法において、前記第３の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００５１】
また、上記本発明の半導体装置の製造方法において、前記金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第１の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第２の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいることとしてもよい。
【００５２】
また、上記本発明の半導体装置の製造方法において、前記第２の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第２の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００５３】
また、上記本発明の半導体装置の製造方法において、前記第２の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００５４】
また、上記本発明の半導体装置の製造方法において、前記梯子型水素化シロキサンはＬ−Ｏｘであることとしてもよく、前記梯子型水素化シロキサンは膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下であることとしてもよく、前記梯子型水素化シロキサンは６３３ｎｍ波長での膜の屈折率が１．３８以上１．４０以下であることとしてもよい。
【００５５】
また、上記本発明の半導体装置の製造方法において、前記第２の絶縁膜はエッチングストッパー膜を有することとしてもよい。この場合、前記エッチングストッパー膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいることとしてもよい。
【００５６】
また、上記本発明の半導体装置の製造方法において、前記絶縁膜の溝部に前記金属配線を形成する工程の後、前記金属配線上面に酸化防止層を形成し、該酸化防止層が酸素に曝された後、密閉された処理室内で、前記酸化防止層を加熱することにより除去し、前記金属配線を酸素に曝すことなく、前記金属配線上面からシリコンを拡散させることとしてもよい。この場合、前記シリコンを拡散させる工程の後、前記金属配線を酸素に曝すことなく、前記金属拡散防止膜を形成することとしてもよい。
【００５７】
また、上記本発明の半導体装置の製造方法において、前記第１の絶縁膜の溝部に前記第１の金属配線を形成する工程の後、前記第１の金属配線上面に酸化防止層を形成し、該酸化防止層が酸素に曝された後、密閉された処理室内で、前記酸化防止層を加熱することにより除去し、前記第１の金属配線を酸素に曝すことなく、前記第１の金属配線上面からシリコンを拡散させることとしてもよい。この場合、前記シリコンを拡散させる工程の後、前記第１の金属配線を酸素に曝すことなく、前記第１の金属拡散防止膜を形成することとしてもよい。
【００５８】
また、上記本発明の半導体装置の製造方法において、前記第１の溝部に前記第２の金属配線を形成する工程の後、前記第２の金属配線上面に酸化防止層を形成し、該酸化防止層が酸素に曝された後、密閉された処理室内で、前記酸化防止層を加熱することにより除去し、前記第２の金属配線を酸素に曝すことなく、前記第２の金属配線上面からシリコンを拡散させることとしてもよい。この場合、前記シリコンを拡散させる工程の後、前記第２の金属配線を酸素に曝すことなく、前記第２の金属拡散防止膜を形成することとしてもよい。
【００５９】
また、上記本発明の半導体装置の製造方法において、前記酸化防止層は、
ベンゾトリアゾールおよびベンゾトリアゾール誘導体のうち少なくとも一つを含む膜であることとしてもよい。
【００６０】
また、上記本発明の半導体装置の製造方法において、前記酸化防止層を除去する工程の温度が２５０℃以上４００℃以下であることとしてもよく、前記シリコンを拡散させる工程の温度が２５０℃以上４００℃以下であることとしてもよい。この場合、前記酸化防止層を除去する工程と前記シリコンを拡散させる工程の温度が等しいこととしてもよい。
【００６１】
また、上記本発明の半導体装置の製造方法において、前記シリコンを拡散させる工程で、ＳｉＨ４、Ｓｉ２Ｈ６およびＳｉＨ２Ｃｌ２のガスのうち少なくとも一つを用いることとしてもよい。
【００６２】
また、上記本発明の半導体装置の製造方法において、前記金属配線が銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記金属配線が水素を含有することとしてもよい。さらに、前記金属配線が炭素を含有することとしてもよい。
【００６３】
また、上記本発明の半導体装置の製造方法において、前記金属配線がバリアメタルを有することとしてもよい。
【００６４】
また、上記本発明の半導体装置の製造方法において、前記第１の金属配線が銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記第１の金属配線が水素を含有することとしてもよい。さらに、前記第１の金属配線が炭素を含有することとしてもよい。
【００６５】
また、上記本発明の半導体装置の製造方法において、前記第１の金属配線がバリアメタルを有することとしてもよい。
【００６６】
また、上記本発明の半導体装置の製造方法において、前記第２の金属配線および前記ビアプラグが銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記第２の金属配線および前記ビアプラグが水素を含有することとしてもよい。さらに、前記第２の金属配線および前記ビアプラグが炭素を含有することとしてもよい。
【００６７】
また、上記本発明の半導体装置の製造方法において、前記第２の金属配線および前記ビアプラグがバリアメタルを有することとしてもよい。
【００６８】
さらに、上記本発明の半導体装置の製造方法において、前記銅の合金は、Ａｌ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、およびＦｅのうち少なくとも一つを含有することとしてもよく、前記バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つを有することとしてもよい。
【００６９】
上記目的を達成するための本発明の半導体装置は、半導体基板上に形成された第１の絶縁膜中の溝部内に設けられ、シリコンが拡散された第１の金属配線と、
前記第１の金属配線の露出面を覆う第１の金属拡散防止膜と、
を有する構成である。
【００７０】
また、上記本発明の半導体装置において、前記第１の金属配線の上面に接続され、前記第１の金属拡散防止膜、および前記第１の金属拡散防止膜上に形成された第２の絶縁膜の中に設けられたビアプラグと、
前記ビアプラグと接続され、前記第２の絶縁膜上に形成された第３の絶縁膜中に設けられ、シリコンが拡散された第２の金属配線と、
前記第２の金属配線の露出面を覆う第２の金属拡散防止膜と、
を有することとしてもよい。
【００７１】
この場合、前記ビアプラグと前記第２の金属配線との間に、該ビアプラグと該第２の金属配線とを分離するバリアメタルを有することとしてもよく、前記ビアプラグにシリコンが拡散されていることとしてもよい。
【００７２】
また、本発明の半導体装置は、半導体基板上に形成された第１の絶縁膜中の溝部内に設けられた第１の金属配線と、
前記第１の金属配線の上面に接続され、前記第１の絶縁膜上に形成された第２の絶縁膜に設けられ、シリコンが拡散されたビアプラグと、
前記ビアプラグと接続され、前記第２の絶縁膜上に形成された第３の絶縁膜中に設けられた第２の金属配線と、
を有する構成である。
【００７３】
この場合、前記ビアプラグと前記第２の金属配線とが一体であることとしてもよい。
【００７４】
また、上記本発明の半導体装置において、シリコンが前記ビアプラグ全体に拡散されていることとしてもよく、前記ビアプラグはシリコン濃度が上面で最も高いこととしてもよく、前記ビアプラグはシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００７５】
また、上記本発明の半導体装置において、前記ビアプラグは、金属シリサイド層を含有しないシリコン含有金属ビアプラグであることとしてもよい。
【００７６】
また、上記本発明の半導体装置において、シリコンが前記第１の金属配線の配線全体に拡散されていることとしてもよく、前記第１の金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記第１の金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００７７】
また、上記本発明の半導体装置において、前記第１の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００７８】
また、上記本発明の半導体装置において、シリコンが前記第２の金属配線の配線全体に拡散されていることとしてもよく、前記第２の金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記第２の金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００７９】
また、上記本発明の半導体装置において、前記第２の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００８０】
また、上記本発明の半導体装置において、前記第１の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを有することとしてもよく、前記第２の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを有することとしてもよい。
【００８１】
また、上記本発明の半導体装置において、前記第１の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第１の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００８２】
また、上記本発明の半導体装置において、前記第１の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００８３】
また、上記本発明の半導体装置において、前記第２の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第２の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００８４】
また、上記本発明の半導体装置において、前記第２の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００８５】
また、上記本発明の半導体装置において、前記第３の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第３の絶縁膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００８６】
また、上記本発明の半導体装置において、前記第３の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００８７】
また、上記本発明の半導体装置において、前記梯子型水素化シロキサンはＬ−Ｏｘであることとしてもよく、前記梯子型水素化シロキサンは膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下であることとしてもよく、前記梯子型水素化シロキサンは６３３ｎｍ波長での膜の屈折率が１．３８以上１．４０以下であることとしてもよい。
【００８８】
また、上記本発明の半導体装置において、前記第１の金属配線が銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記第１の金属配線が水素を含有することとしてもよい。さらに、前記第１の金属配線が炭素を含有することとしてもよい。
【００８９】
また、上記本発明の半導体装置において、前記第１の金属配線がバリアメタルを有することとしてもよい。
【００９０】
また、上記本発明の半導体装置において、前記第２の金属配線および前記ビアプラグが銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記第２の金属配線および前記ビアプラグが水素を含有することとしてもよい。さらに、前記第２の金属配線および前記ビアプラグが炭素を含有することとしてもよい。
【００９１】
また、上記本発明の半導体装置において、前記第２の金属配線および前記ビアプラグがバリアメタルを有することとしてもよい。
【００９２】
さらに、上記本発明の半導体装置において、前記銅の合金は、Ａｌ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、およびＦｅのうち少なくとも一つを含有することとしてもよく、前記バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つを有することとしてもよい。
【００９３】
（作用）
上記のように構成される本発明では、金属配線にシリコンを拡散させているため、シリコンを拡散させない場合に比べて、金属拡散防止膜との密着性がよくなる。また、シリコンを拡散させるため、製造工程中におけるマイグレーションが抑制される。また、配線のエレクトロマイグレーションおよびストレスマイグレーション耐性が向上する。さらに、シリコンが拡散された金属配線は酸化耐性が高いため、エッチング時における配線表面の劣化が抑制される。
【００９４】
また、本発明では、ビアプラグ内にもシリコンを拡散させているため、製造工程中におけるマイグレーション抑制効果がさらに向上する。また、配線のエレクトロマイグレーションおよびストレスマイグレーションの耐性がさらに向上する。
【００９５】
また、本発明では、金属配線上面でシリコン濃度が高いため、上層となる金属拡散防止膜との密着性がより向上する。
【００９６】
また、本発明では、金属配線中のシリコン濃度が８ａｔｏｍｓ％以下であるため、シリサイド層より配線抵抗の大きくなるのが抑制される。
【００９７】
また、本発明では、金属配線表面に形成された酸化防止層を除去してから金属拡散防止膜を金属配線上に形成するまで金属配線を酸素雰囲気に曝すことがないため、配線表面だけでなく金属の結晶粒界面に沿って発生する金属の酸化が抑制される。そのため、配線表面だけでなく結晶粒に沿った深さ方向に対してもシリコンを拡散でき、配線底部までシリコンを含有したシリコン含有金属配線を形成できる。
【００９８】
また、本発明では、酸化防止層の除去のための加熱処理を２５０℃から４００℃の温度範囲で行っているため、プラズマ処理の場合のプラズマにより加熱された配線表面のみがシリコンと反応してシリサイド層が形成されることを防止できる。
【００９９】
また、本発明では、シリコンの拡散処理を２５０℃から４００℃の温度範囲で行っているため、金属配線表面にシリサイド層が形成されることなく金属配線にシリコンが拡散される。
【０１００】
また、本発明では、酸化防止層を除去する工程とシリコンを拡散させる工程の温度が等しいため、温度条件が異なる場合に必要な、温度安定までの待機時間を低減でき、酸化層除去からシリコン拡散までのスループットが向上する。
【０１０１】
また、本発明では、同じ層の配線同士を絶縁するための絶縁膜に、梯子型水素化シロキサンまたはポーラス梯子型水素化シロキサンを含んでいるので、配線間容量を酸化膜より低減できる。また、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、または、６３３ｎｍ波長での膜の屈折率が１．３８以上１．４０以下であると誘電率がさらに低くなる。
【０１０２】
また、本発明では、金属拡散防止膜にＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つ用いているため、シリコンが拡散された金属配線と金属拡散防止膜の密着性がよい。
【０１０３】
また、本発明では、エッチングストッパー膜を用いているため、オーバーエッチングを防ぎ、エッチング処理毎に形成される溝の形状が一定になる。
【０１０４】
また、本発明では、異なる配線層を絶縁するための絶縁膜に、ＳｉＯ２、ＳｉＯＣおよび有機膜のうち少なくとも一つ用いているため、窒化膜に比べて配線間容量を低減できる。
【０１０５】
また、本発明では、エッチングストッパー膜に、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つ用いているため、窒化膜に比べて配線間容量を低減できる。
【０１０６】
また、本発明では、ベンゾトリアゾールまたはベンゾトリアゾール誘導体を含む膜を用いているため、金属の腐食防止効果が高い。
【０１０７】
また、本発明では、金属配線が銅および銅の合金のうち少なくとも一つを含有する配線であるため、配線抵抗が小さくなり、またエレクトロマイグレーション耐性が向上する。
【０１０８】
さらに、本発明では、金属配線が水素を含有しているため、金属配線の酸化を抑制し、金属シリサイドの析出を防止する。
【０１０９】
【発明の実施の形態】
（第１実施例）
本発明の第１実施例の半導体装置の構成について説明する。
【０１１０】
図１は本発明の半導体装置の構造を示す断面図である。
【０１１１】
図１に示すように、本実施例の半導体装置は、Ｃｕ配線にシリコンが拡散されたシリコン含有銅（Ｃｕ）配線８が半導体基板（不図示）上に成膜された下地絶縁膜１上のＳｉＯ２絶縁膜２に形成された溝部に設けられた構成である。シリコン含有Ｃｕ配線８の側面と底面はＴａ／ＴａＮ膜５に覆われており、シリコン含有Ｃｕ配線８の上面には、Ｃｕ拡散防止膜であるＳｉＣＮ膜９、および配線層間の絶縁性確保のためのＳｉＯ２層間絶縁膜１０が順に形成されている。図１に示すシリコン含有Ｃｕ配線８の他、不図示のトランジスタ、ダイオード、抵抗、およびキャパシタなどから半導体装置が構成される。
【０１１２】
次に、第１実施例の半導体装置の製造過程において、シリコン含有Ｃｕ配線８およびＳｉＣＮ膜９などの膜形成に用いられる平行平板型プラズマＣＶＤ装置について説明する。なお、ここでは、半導体基板上に膜形成する場合で説明する。
【０１１３】
図２は第１実施例に用いられる平行平板型プラズマＣＶＤ装置の構成の一実施例を模式的に示す断面図である。
【０１１４】
上記プラズマＣＶＤ装置は、半導体基板１００上に成膜処理を行うための処理室３０と、処理室３０内に載置された半導体基板１００の温度を一定に保つためのヒータ３２と、半導体基板１００を処理室３０に搬入し、処理室３０から搬出する搬送手段（不図示）と、処理室３０内の圧力を一定に保つための排気手段３４と、処理室３０に複数種類の反応ガスを供給するためのガス供給部３６と、処理室３０内に高周波を発生させるための高周波発生機４２と、ヒータ３２、搬送手段（不図示）、排気手段３４、ガス供給部３６および高周波発生機４２を制御するコンピュータ３８とを備える構成である。
【０１１５】
ガス供給部３６は、数種類の反応ガスを供給するための複数のガス配管３５、およびガス流量制御手段３７を介して処理室３０に接続されている。
【０１１６】
処理室３０には上部平板電極４０と下部平板電極４１が対向して設けられ、上部平板電極４０および下部平板電極４１は上記高周波発生機４２に接続されている。また、下部平板電極４１には上記ヒータ３２が内蔵されている。高周波発生機４２は、所定の周波数および高周波電力（ＲＦパワー）の高周波を上部平板電極４０と下部平板電極４１の間に発生させる。
【０１１７】
上記構成のプラズマＣＶＤ装置により、例えば、ＳｉＣＮ膜９を形成する場合、下部平板電極４１上に載置された半導体基板１００をヒータ３２により所望の温度にし、反応ガスの種類および流量を調節して処理室３０内を所望のガス雰囲気で所望の処理圧力にし、所望の高周波のＲＦパワーを印加することで処理室３０内に反応ガスのプラズマを発生させて、半導体基板１００上にＳｉＣＮ膜９を形成する。
【０１１８】
なお、上記プラズマＣＶＤ装置において、シリコン含有Ｃｕ配線８形成のためのシリコン拡散、およびＳｉＣＮ膜９などの膜形成だけでなく、上記ガス雰囲気、処理圧力、処理温度、およびＲＦパワーなどの処理条件を調節することにより、半導体基板１００上に形成された膜を除去することも可能となる。半導体基板１００上に形成された膜の除去を可能にするため、上記プラズマＣＶＤ装置は半導体基板１００を一枚ずつ処理する枚様式タイプである。
【０１１９】
次に、上記プラズマＣＶＤ装置を用いた、第１実施例の半導体装置の製造方法について説明する。
【０１２０】
図３は第１実施例の半導体装置の製造工程手順を示す断面図である。
【０１２１】
トランジスタおよびキャパシタなどの半導体素子が形成された半導体基板（不図示）上の下地絶縁膜１上にプラズマＣＶＤ法により膜厚５００ｎｍのＳｉＯ２絶縁膜２を成膜する。成膜したＳｉＯ２絶縁膜２上にフォトレジスト３を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト３に溝配線用レジストパターン４を形成する（図３（ａ））。
【０１２２】
次に、ドライエッチング技術により、溝配線用レジストパターン４からＳｉＯ２絶縁膜２をエッチングして、ＳｉＯ２絶縁膜２に溝配線用パターンを形成する。その後、酸素プラズマ処理を行うＯ２ドライアッシングと、レジスト残渣除去のためのウェット剥離とによりフォトレジスト３を除去する。
【０１２３】
次に、図３（ｂ）に示すように、露出した下地絶縁膜１、およびＳｉＯ２絶縁膜２上に、バリアメタルとしてＴａ／ＴａＮ膜５を膜厚３０ｎｍで成膜し、成膜したＴａ／ＴａＮ膜５上に、電解メッキ法の陰極側下地層となるＣｕ層を膜厚１００ｎｍでスパッタリング法により成膜する。その後、電解メッキ法によりＣｕ層６を溝配線用パターンに埋め込んでから、結晶化のために４００℃の熱処理を行う。
【０１２４】
続いて、ＣＭＰ法によりＳｉＯ２絶縁膜２上のＣｕ層６とＴａ／ＴａＮ膜５を除去して、Ｃｕ配線７を形成する。ＣＭＰ法処理の後、Ｃｕ配線７上面に付着した砥粒を洗浄処理により除去すると、洗浄処理に用いられた水によりＣｕ配線７の上面にＣｕ酸化層が形成される。その後、Ｃｕ酸化層露出面をＢＴＡの１％希釈溶液にさらすと、ＢＴＡとＣｕ酸化層が反応して酸化防止層となるＢＴＡ層１１が形成される（図３（ｃ））。
【０１２５】
なお、ＢＴＡ層１１の下層に未反応のＣｕ酸化層が残る場合もあるが、ＢＴＡ層１１を形成する前に、シュウ酸等によりＣｕ酸化層を除去することによりＣｕ酸化層を数ｎｍ以下に制御できる。本実施例では、図に示すように、Ｃｕ配線７上にＢＴＡ層１１が形成された場合で説明する。
【０１２６】
次に、Ｃｕ配線７上のＢＴＡ層１１を熱分解により除去するため、上記プラズマＣＶＤ装置で、処理温度２５０〜４００℃、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下の条件で２分間、熱処理を行う。
【０１２７】
次に、Ｃｕ酸化層が除去されたＣｕ配線７の露出面を酸素にさらすことなく、上記プラズマＣＶＤ装置内において、ＳｉＨ４ガス流量１０〜５００ｓｃｃｍ、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下の条件でＣｕ配線７に１２０秒間熱処理を行い、シリコン含有Ｃｕ配線８を形成する。ここで、シリコン含有Ｃｕ配線８を形成する際、ＳｉＨ４の熱処理条件によってはＳｉＯ２絶縁膜２上にＳｉが析出して、析出したＳｉがＣｕ配線７間の短絡を起こす可能性がある。そのため、シリコン含有Ｃｕ配線８形成後、シリコン含有Ｃｕ配線８の露出面を酸素にさらすことなく、上記プラズマＣＶＤ装置内において、ＮＨ３ガス流量５０〜１０００ｓｃｃｍ、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下、ＲＦパワー５０〜５００Ｗの条件で３秒間プラズマ処理を行い、シリコン含有Ｃｕ配線８およびＳｉＯ２絶縁膜２の表面に析出したＳｉを窒化する。
【０１２８】
次に、上記窒化処理の後、シリコン含有Ｃｕ配線８を酸素にさらすことなく、上記プラズマＣＶＤ装置内で、ＳｉＨ（ＣＨ３）３、ＮＨ３、およびＨｅの反応ガスを用いたプラズマＣＶＤ法により、Ｃｕ拡散防止膜としてＳｉＣＮ膜９を膜厚５０ｎｍで、表面を窒化したシリコン含有Ｃｕ配線８およびＳｉＯ２絶縁膜２の上に成膜する。
【０１２９】
その後、上記プラズマＣＶＤ装置により、層間絶縁膜としてＳｉＯ２層間絶縁膜１０を膜厚５００ｎｍでＳｉＣＮ膜９上に成膜して、シリコン含有Ｃｕ配線８上の層間絶縁膜を形成する。（図３（ｄ））。
【０１３０】
なお、上記シリコン含有Ｃｕ配線８の形成については、原料ガスとしてＳｉＨ４を用いたが、Ｓｉ２Ｈ６やＳｉＨ２Ｃｌ２といった無機シランガスであればよく、かつＯ２を含まないガス雰囲気中で、処理温度２５０℃以上４００℃以下、処理圧力２０Ｔｏｒｒ以下にて行えばよい。
【０１３１】
また、Ｃｕ配線７にシリコンが拡散されているため、上層のＣｕ拡散防止膜との密着性がよくなる。なお、Ｃｕ拡散防止膜との密着性をより向上させるために、シリコン含有Ｃｕ配線８のシリコン濃度が配線上面で最も高くなるようにすることが望ましい。また、配線抵抗が大きくなるのを抑制するために、シリコン含有Ｃｕ配線８中のシリコン濃度を８ａｔｏｍｓ％以下にすることが望ましい。
【０１３２】
ここで、Ｃｕシリサイドとシリコン含有Ｃｕ配線の違いについて説明する。
【０１３３】
図４はシリコンとＣｕの状態を示す相図である。図４に示す、ＣｕとＳｉとの相図からＣｕとＳｉの比率が９２：８以下のＳｉ含有量ではＣｕシリサイドが形成されず、シリコン含有Ｃｕ層が形成される。このシリコン含有Ｃｕ層による配線がシリコン含有Ｃｕ配線となる。
【０１３４】
次に、Ｃｕシリサイドの形成方法とシリコン含有Ｃｕ膜の形成方法の違いについて説明する。
【０１３５】
Ｃｕシリサイドの形成方法は上記特開２０００―１５０５１７号公報に、以下のように開示されている。この公報には、半導体集積回路装置の製造方法として、（ａ）半導体基板上に形成された層間絶縁膜に溝パターンを形成する工程と、（ｂ）前記層間絶縁膜の上層にバリア層およびＣｕ膜を順次形成する工程と、（ｃ）前記Ｃｕ膜の表面および前記バリア層の露出した表面を化学的機械研磨法によって平坦化し、前記溝パターンに前記Ｃｕ膜および前記バリア層を埋め込む工程と、（ｄ）０．１Ｔｏｒｒ以下の減圧状態においてシラン系ガス雰囲気中で半導体基板に熱処理を施し、前記Ｃｕ膜の表面をシリサイド化する工程とを有することが記載されている。この方法によりＣｕシリサイドを容易に形成できる。
【０１３６】
一方、上記Ｃｕシリサイドに対してＣｕ中におけるシリコン濃度が８ａｔｏｍｓ％以下となるシリコン含有Ｃｕ膜を、上記公報に開示された方法で形成することは困難である。上述したように、本発明におけるシリコン含有Ｃｕ膜形成方法は、特開２０００−１５０５１７号公報の上記（ａ）〜（ｃ）の工程の後、（ｄ）’Ｃｕ膜の表面に酸化防止層を形成する工程と、（ｅ）’熱処理を行い酸化防止層を除去する工程と、（ｆ）’酸化雰囲気に曝さずに減圧状態でシラン系ガス雰囲気中で半導体基板に熱処理を施し、上記Ｃｕ膜をシリコン含有Ｃｕ膜にする工程とを有することを特徴とする。以下に、上記（ｅ）’と（ｆ）’の工程の処理条件について詳細に説明する。なお、シラン系ガスとしてＳｉＨ４を用い、ＳｉＨ４ガスによる処理をＳｉＨ４処理と称する。
【０１３７】
図５に酸化防止層除去とＳｉＨ４処理の処理条件についての実験の結果を示す。図５（ａ）はＣｕシリサイド析出の熱処理温度依存性を示すグラフであり、図５（ｂ）はＢＴＡ脱離の熱処理温度依存性を示すグラフであり、図５（ｃ）はＣｕ膜へのシリコン拡散の熱処理温度依存性を示す表である。
【０１３８】
図５（ａ）のグラフは、Ｃｕ膜の酸化防止層としてＣｕ膜上にＢＴＡを形成した場合（●印）と、ＢＴＡを形成しない場合（□印）について、ＣＶＤ装置の処理室となるチャンバー内で酸化防止層を除去するための熱処理を行い、さらにＳｉＨ４処理を行った後の微細Ｃｕ配線部のＣｕシリサイド析出数を示している。実験ではＳｉＨ４処理に複数の温度条件を設けた。温度条件は、温度２００℃から４５０℃の範囲について、ＢＴＡを形成したサンプルでは１１条件であり、ＢＴＡを形成しなかったサンプルでは４条件であった。Ｃｕシリサイド析出数の計測は、面積約５００μｍ□の観察エリアを光学顕微鏡で行った。グラフの横軸はＳｉＨ４処理の温度であり、縦軸はＣｕシリサイド析出数である。
【０１３９】
図５（ａ）に示すように、ＢＴＡを形成した場合、ＳｉＨ４処理の温度が４００℃以下でＣｕシリサイドの析出は起こらず、シリコン含有Ｃｕ膜を形成できた。そして、４２５℃以上ではＣｕ配線上面で部分的にＣｕシリサイド析出物が発生し、４５０℃ではＣｕシリサイド析出物が２０００個以上発生してしまった。したがって、ＢＴＡを用いる場合には、シラン系ガスにＣｕ膜を曝すときの温度は４００℃以下が好ましい。
【０１４０】
一方、ＢＴＡを形成しなかった場合、ＳｉＨ４処理の温度が２５０℃でもＣｕシリサイドが析出してしまった。そのため、酸化防止層をＣｕ膜の上に形成しなければ、ＳｉＨ４処理の温度が２５０℃以上でＣｕシリサイドが形成されることがわかった。
【０１４１】
図５（ｂ）は、Ｃｕ膜上にＢＴＡが形成されたサンプルに熱処理をかけながら、ＡＰＩ−ＭＳ法によりＢＴＡに相当する質量数１１９の昇温脱離スペクトルを測定した結果を示すグラフである。グラフの横軸は処理温度であり、縦軸は脱離強度を示す。
【０１４２】
図５（ｂ）に示すように、処理温度を上げていくと、ＢＴＡの脱離は１８０℃から始まり、２５０℃で脱離強度が最大となるピークを持ち、２７０℃以上でそのピークが下がり始める。この結果からＢＴＡの脱離が始まる１８０℃以上のＳｉＨ４処理でＣｕ膜中にシリコンが拡散するか否かを確認したので、以下に説明する。
【０１４３】
図５（ｃ）はＣｕ膜中のシリコン含有の有無を示す表である。図５（ｃ）に示すように、図５（ｂ）に示したＡＰＩ−ＭＳ（Ａｔｏｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ Ｉｏｎ−Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法による測定結果にほぼ対応して、処理温度２００℃と２２５℃ではＣｕ膜中でのシリコンの含有を確認できなかったが、２５０℃以上でＣｕ膜中のシリコンの含有を確認できた。
【０１４４】
上述の実験結果から、温度２５０℃以上の熱処理であればＢＴＡを充分に脱離させることができ、温度２５０℃以上４００℃以下のＳｉＨ４処理であればＣｕシリサイドが析出せずに、シリコンをＣｕ膜中に拡散させることが可能である。
【０１４５】
したがって、酸化防止層にＢＴＡを用いた場合、好ましくは、特開２０００−１５０５１７号公報の上記（ａ）〜（ｃ）の工程の後、（ｄ）’Ｃｕ膜の表面にＢＴＡ層を形成する工程と、（ｅ）’ＣＶＤ装置のチャンバー内で温度２５０℃以上４００℃以下で熱処理を行って酸化防止層を除去する工程と、（ｆ）’酸化防止層除去工程と同じ温度で酸化雰囲気に曝さずに減圧状態でシラン系ガス雰囲気中で半導体基板に熱処理を施すことにより、Ｃｕ膜をシリコン含有Ｃｕ膜にする工程とを有する。そして、（ｅ）’と（ｆ）’の工程の温度を等しくすれば、温度条件が異なる場合に必要な、温度安定までの待機時間を低減でき、酸化層除去からシリコン拡散までのスループットが向上する。
【０１４６】
なお、ここではデータとして示さなかったがＢＴＡを用いた場合、ＳｉＨ４処理前に還元性ガスを用いたプラズマ処理を行うと、プラズマにより加熱された配線表面のみがシリコンと反応して、よりＣｕシリサイド異常析出が形成されてしまい好ましくない。また、ＳｉＨ４ガス処理後に還元性ガスを用いたプラズマ処理をすることはＣｕシリサイド析出とは関係がないので問題はない。
【０１４７】
図３に示した製造工程手順において、シリコン含有Ｃｕ配線８形成後、シリコン含有Ｃｕ配線８およびＳｉＯ２絶縁膜２の表面に析出したＳｉをプラズマ処理により窒化しているが、ＨｅガスまたはＡｒガスを用いたプラズマ処理により表面をエッチングしてＳｉの析出を除去するＳｉエッチングを行ってもよく、Ｓｉの析出がなければ上記窒化処理および上記Ｓｉエッチング処理を省略してもよい。
【０１４８】
また、Ｃｕ拡散防止膜としてＳｉＣＮ膜９を用いたが、ＳｉＣ膜、または有機膜でも良い。有機膜は、例えば、プラズマＣＶＤ法により形成可能なテフロン系有機高分子膜およびアモルファスカーボン膜である。
【０１４９】
また、シリコン含有Ｃｕ配線８に酸化防止効果もあるため、Ｃｕ拡散防止膜として、ＳｉＣ膜およびＳｉＣＮ膜の代わりにＳｉＯＣ膜などのＯを含む絶縁膜を用いても良い。
【０１５０】
また、Ｃｕ配線７表面のＢＴＡ層１１を除去するための熱処理をＮ２ガス雰囲気で行っているが、反応ガスにＮＨ３、Ｈ２、Ｈｅ、ＡｒおよびＳｉＨ４のうち少なくとも一つのガスを含み、かつＯ２ガスを含まない雰囲気による熱処理であればよい。さらに、いずれのガスも流さずに真空下における熱処理でもよい。この熱処理の際、温度２５０℃以上４００℃以下、圧力２０Ｔｏｒｒ以下であれば、ＢＴＡ層１１を除去可能である。
【０１５１】
本実施例では、Ｃｕ配線７上のＣｕ酸化層露出面に酸化防止層を形成した後、密閉された処理室で、酸化防止層の除去からＣｕ拡散防止膜形成までの処理を行っており、Ｃｕ配線およびシリコン含有Ｃｕ配線を酸素にさらすことがないため、Ｃｕ配線およびシリコン含有Ｃｕ配線の上面に酸化層が形成されることがない。そのため、シリコン含有Ｃｕ配線８とＣｕ拡散防止膜の密着性がよくなり、シリコン含有Ｃｕ配線８中のＣｕ粒子が移動するのを防ぎ、エレクトロマイグレーション耐性が向上する。また、上層に形成される保護膜などの応力によるシリコン含有Ｃｕ配線８の断線を防ぎ、ストレスマイグレーションの耐性が向上する。したがって、配線寿命の長い配線を形成できる。
【０１５２】
なお、上記Ｃｕ層６は水素含有のＣｕ層である方が好ましい。それは、Ｃｕ層へのＣＭＰ処理であるＣｕ−ＣＭＰ処理の後に、バリア絶縁膜となるＳｉＣＮ膜９の成膜前のＳｉＨ４ガスの曝露中に水素がＣｕ配線中から脱離することが望ましいからである。その理由について、詳細に説明する。
【０１５３】
ＳｉＣＮ膜９の成膜装置であるプラズマＣＶＤ装置内に微量の残留酸素があると、Ｃｕ配線中のグレイン界面で酸化が進み、Ｃｕ−ＣＭＰ処理後にＳｉＨ４ガスに曝露する際、Ｃｕ配線表面に不均一に形成された金属酸化物がＣｕシリサイドの析出物を発生させやすくしてしまう。これに対して、Ｃｕ層が水素を含有していれば、Ｃｕ−ＣＭＰ処理後のＳｉＣＮ膜成膜前のＢＴＡ除去やＳｉＨ４処理で、プラズマＣＶＤ装置中に微量の残留酸素があっても、Ｃｕ配線から水素が脱離するためＣｕ配線中のグレイン界面の酸化が進行せず、Ｃｕ配線表面状態が均一になり、Ｃｕシリサイドの析出物が発生せず、シリコン含有Ｃｕ配線が形成される。このことは、水素を含有するＣｕ層に限らず、水素含有Ｃｕ合金層であっても同様である。Ｃｕ層中における水素の含有については、ＴＤＳ（昇温脱離ガス法）により質量数２のガスの脱離として確認できた。また、ＳＩＭＳ（二次イオン質量分析）によりＣｕ層中の水素を分析すると、バックグランドレベルよりも２桁以上大きいカウント数を確認した。
【０１５４】
また、厳密にいえば、Ｃｕ層６の埋設性向上のため、Ｃｕ層６形成の際に有機成分を添加（１００ｐｐｍ以下）したＣｕめっき液を使用している。そのため、Ｃｕ層６中には微量の炭素が含有されており、上記Ｃｕ層６は炭素含有Ｃｕ層であってもよい。
【０１５５】
（第２実施例）
本発明の第２実施例は、ＶＦ法によるデュアルダマシン構造の二層配線にシリコン含有銅配線を適用し、その配線層間絶縁膜に低誘電率層間絶縁膜を適用したことを特徴とする。
【０１５６】
第２実施例の構成について説明する。
【０１５７】
図６は本実施例の半導体装置の構造を示す断面図である。
【０１５８】
図６に示すように、本実施例の半導体装置は、第１のシリコン含有銅配線２１０がビアプラグを介して第２のシリコン含有銅配線２２３に接続された構成である。
【０１５９】
第１のシリコン含有銅配線２１０は積層膜に形成された溝部に設けられている。その溝部は、半導体基板（不図示）上に成膜された下地絶縁膜２０１、ＳｉＣＮ膜２０２、梯子型の水素化シロキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｏｘａｎｅ）であるＬａｄｄｅｒ Ｏｘｉｄｅ膜２０３およびＳｉＯ２膜２０４からなる積層膜に形成されている。第１のシリコン含有銅配線２１０の側面と底面はＴａ／ＴａＮ膜２０８に覆われている。なお、以下では、Ｌａｄｄｅｒ ＯｘｉｄｅをＬ−Ｏｘ（ＮＥＣエレクトロニクス株式会社の商標（出願中））と称する。
【０１６０】
ビアプラグは、ＳｉＯ２膜２０４上のＳｉＣＮ膜２１１およびＳｉＯ２膜２１２からなる積層膜に形成された孔部に設けられている。その孔部の側面と底面はＴａ／ＴａＮ膜２２０に覆われ、その中がシリコン含有銅で埋め込まれている。
【０１６１】
第２のシリコン含有銅配線２２３は積層膜に形成された溝部に設けられている。その溝部は、ＳｉＯ２膜２１２、ＳｉＣＮ膜２１３、Ｌ−Ｏｘ膜２１６およびＳｉＯ２膜２１７からなる積層膜に形成されている。第２のシリコン含有銅配線２２３の側面はＴａ／ＴａＮ膜２２０に覆われ、第２のシリコン含有銅配線２２３の上面にはＳｉＣＮ膜２２２が形成されている。
【０１６２】
なお、第１のシリコン含有銅配線２１０、ビアプラグおよび第２のシリコン含有銅配線２２３の他、不図示のトランジスタ、ダイオード、抵抗、およびキャパシタなどから半導体装置が構成される。
【０１６３】
次に、本実施例の半導体装置の製造方法について説明する。
【０１６４】
図７〜図１０は第２実施例の半導体装置の製造工程を示す断面図である。なお、第１実施例と同様な工程については、その詳細な説明は省略する。
【０１６５】
本実施例の半導体装置の製造方法では、半導体素子を有する基板上に成膜された下地絶縁膜２０１上に、第１溝配線の溝部形成のためのエッチングストッパー膜としてＳｉＣＮ膜２０２をプラズマＣＶＤ法により５０ｎｍ成膜する。次に、第１の銅溝配線の層間絶縁膜として低誘電率層間絶縁膜であるＬ−Ｏｘ膜２０３を塗布法により３００ｎｍ成膜し、４００℃の焼成をＮ２雰囲気で３０分行う。次に、ＳｉＯ２膜２０４をプラズマＣＶＤ法により１００ｎｍ成膜する。次に、成膜したＳｉＯ２膜２０４上に第１溝配線用レジストパターン２０６を形成する（図７（ａ））。
【０１６６】
さらに、ドライエッチング技術により第１溝配線用レジストパターンからＳｉＯ２膜２０４とＬ−Ｏｘ膜２０３をエッチングして、第１溝配線パターン２０７を形成する。その後、Ｏ２ドライアッシングによりフォトレジスト２０５と反射防止膜２２５を除去する（図７（ｂ））。
【０１６７】
次に、ドライエッチングによりエッチングストッパー膜であるＳｉＣＮ膜２０２のエッチバックを行い、下地半導体素子との導通面を開口し、エッチング残渣除去のためのウェット剥離を行い、第１溝配線パターン２０７を形成する。次に、バリアメタルとしてＴａ／ＴａＮ膜２０８を３０ｎｍスパッタリング法により成膜し、続いて、Ｔａ／ＴａＮ膜２０８の上にＣｕ膜２０９を膜厚１００ｎｍでスパッタリング法により成膜する。その後、電解メッキ法によりＣｕ膜２０９を７００ｎｍ成膜し、第１溝配線パターン２０７を埋め込んでから、結晶化のためにＮ２雰囲気で４００℃、３０分の熱処理を行う（図７（ｃ））。
【０１６８】
次に、ＳｉＯ２膜２０４上のＣｕ膜２０９およびＴａ／ＴａＮ膜２０８をＣＭＰ法により除去し、さらにＢＴＡ溶液による表面処理を行うことによりＣｕ表面がＢＴＡ層で酸化防止処理された第１の銅溝配線を形成する（図７（ｄ））。
【０１６９】
次に、第１の銅溝配線上のＢＴＡ層を熱分解により除去するため、第１実施例と同様にして、プラズマＣＶＤ装置内で、処理温度２５０〜４００℃、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下の条件で２分間、熱処理を行う。さらに、ＢＴＡ層除去後、第１の銅溝配線を酸素にさらすことなく、ＳｉＨ４ガス流量１０〜５００ｓｃｃｍ、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下の条件で第１の銅溝配線に２４０秒間熱処理を行い、第１のシリコン含有銅配線２１０を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２１１を膜厚５０ｎｍ成膜する。
【０１７０】
なお、ここで、第１のシリコン含有銅配線２１０におけるシリコン濃度の測定結果を示す。図１１は第１のシリコン含有銅配線２１０における深さ方向のシリコン濃度を示すグラフである。図１１に示すように、シリコン濃度は、配線の表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０１７１】
次に、異層間絶縁膜としてＳｉＯ２膜２１２を４００ｎｍ、エッチングストッパー膜としてＳｉＣＮ膜２１３を５０ｎｍ成膜する。その上に第２溝配線の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ２膜２１７を１００ｎｍ成膜する。次に、反射防止膜２２５とフォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、フォトレジストにビア用レジストパターン２１５を形成する（図８（ｅ））。
【０１７２】
次に、ドライエッチング技術により、ビア用レジストパターン２１５から、層間絶縁膜および異層間絶縁膜までをエッチングして、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１上で止める（図８（ｆ））。このとき、ＳｉＣＮ膜２１１でエッチングが止まったビアも存在すれば、ＳｉＣＮ膜２１１でエッチングが止まらずに、ビア底で第１のシリコン含有銅配線２１０がむき出しになるビアも存在した。
【０１７３】
その後、Ｏ２ドライアッシングとウェット剥離により反射防止膜２２５、フォトレジスト２１４、およびレジスト残査を除去する。このとき、ＳｉＣＮ膜２１１が抜けてしまったビアでは、ビア底の第１のシリコン含有銅配線２１０が酸化もしくは腐食されてしまうが、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜２２４が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０１７４】
次に、反射防止膜２２５を塗布・焼成し、フォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジストに第２溝配線用レジストパターン２１９を形成する（図９（ｇ））。
【０１７５】
続いて、ドライエッチング技術により、第２溝配線用レジストパターン２１９から、ＳｉＯ２膜２１７、Ｌ−Ｏｘ膜２１６、および反射防止膜２２５をエッチングストッパー膜となるＳｉＣＮ膜２１３までエッチングする。その後、Ｏ２ドライアッシングを行い、第２溝配線用のフォトレジスト２１８および反射防止膜２２５を除去し、エッチバックを行い、ビア底のＳｉＣＮ膜２１１を除去する。次に、ウェット剥離によりエッチング残渣を除去する（図９（ｈ））。このとき、ビアエッチング工程でＳｉＣＮ膜２１１が抜けてしまったビアでは、ビア底の第１のシリコン含有銅配線２１０がさらに酸化もしくは腐食されてしまうが、上述したように、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０１７６】
その後、ビア底の自己整合的に形成されたＳｉＯ２をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜２２１を１００ｎｍ成膜する。しかる後に、電解メッキ法によりＣｕ膜２２１を７００ｎｍ成膜する（図９（ｉ））。次に、図１０（ｊ）に示すように、ＣＭＰ法により、第２の銅溝配線とビアプラグを形成する。
【０１７７】
次に、第１の銅溝配線と同様にして、ＢＴＡ層を除去しＳｉＨ４を照射することにより第２のシリコン含有銅配線２２３を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２２２を膜厚５０ｎｍ成膜した（図１０（ｋ））。この際、上述したように、シリコン濃度は、配線の表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０１７８】
上述のように、本実施例にて形成されたシリコン含有銅配線は、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２が自己整合的に形成されるので、エッチング工程における銅の酸化および腐食が防止できる。さらに、Ｃｕシリサイドを形成した場合と比較すると膜中にシリコンを拡散させているため、配線表面がエッチングされても、銅の酸化防止効果が高い。
【０１７９】
次に、本実施例による半導体装置のビアチェーン歩留まりの評価結果について説明する。
【０１８０】
図１２は二層配線によるビアチェーン歩留まりの評価結果を示すグラフである。
【０１８１】
図１２に示すグラフから、Ｃｕシリサイドが形成された銅配線（以下、シリサイド銅配線と称する）と同様に、純銅（ｐｕｒｅ Ｃｕ）配線よりも良好な歩留まりが得られたことがわかる。なお、シリサイド銅配線として、例えば、米国特許ＵＳＰ６２１１０８４に開示されているものがある。
【０１８２】
次に、エレクトロマイグレーションおよびストレスマイグレーションの耐性の評価結果について説明する。
【０１８３】
図１３はエレクトロマイグレーションおよびストレスマイグレーションの耐性を評価した結果を示すグラフである。
【０１８４】
図１３に示すグラフから、シリコン含有銅配線は、純銅配線およびシリサイド銅配線に比べて、エレクトロマイグレーションおよびストレスマイグレーションの耐性が１桁高いことがわかる。
【０１８５】
上述の評価結果に示されるように、本実施例にて形成されたシリコン含有銅配線は、配線全体にシリコンを拡散させシリコン含有金属配線を形成することにより、最表面のみにシリサイド層を形成する場合よりも、金属配線の金属粒子の移動を抑制する効果が向上する。
【０１８６】
ここで、上記Ｌ−Ｏｘの物性について説明する。
【０１８７】
同じ層の配線同士を絶縁するための配線層間絶縁膜や、下層配線および上層配線の間の異層間絶縁膜として、様々な低誘電率材料を用いることができるが、配線遅延防止の観点から、誘電率は２．９以下が望ましく、また、膜密度は低いものが望ましい。例えば、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、６３３ｎｍの波長の屈折率が１．３８以上１．４０以下であることが望ましい。こうした絶縁膜材料の具体例として、上述のＬ−Ｏｘを挙げることができる。
【０１８８】
図１４はＬ−Ｏｘの物性データを示す表である。
【０１８９】
図１４に示すように、Ｌ−Ｏｘの誘電率は２．９で、屈折率は１．３９である。このことから、Ｌ−Ｏｘは配線層間絶縁膜および異層間絶縁膜として好ましい材料であることがわかる。なお、絶縁膜として、Ｌ−Ｏｘを単体で用いるだけでなく、ＳｉＯ２膜等との積層膜であってもよい。ＳｉＯ２膜は窒化膜に比べて誘電率が低いからである。
【０１９０】
次に、梯子型水素化シロキサンの構造について説明する。
【０１９１】
図１５は梯子型水素化シロキサン構造を有するＬ−Ｏｘの構造を示す模式図である。図１５に示すｎは１以上の正の数である。
【０１９２】
Ｌ−Ｏｘは図１５に示すような梯子型の分子構造を有するポリマーである。このように、Ｌ−Ｏｘが図１５に示す構造を有することについて、物質の同定および定性分析を行うＦＴ−ＩＲの観測結果で説明する。
【０１９３】
図１６はＦＴ−ＩＲの観測結果を示すグラフである。
【０１９４】
図１６に示すチャートで特徴的なのは、波数約８３０ｃｍ−１に現れるシャープなＳｉ−Ｈ結合のスペクトルである。このスペクトルの急峻さが、Ｌ−Ｏｘが２次元構造を有することを示唆している。また、この急峻なスペクトルの高波数側となる波数８７０ｃｍ−１付近にもう一つのＳｉ−Ｈ結合のピークと想定されるものがあるが、このスペクトルは極端に小さい。このことも測定対象物質が２次元構造を有していることを示すと考えられる。
【０１９５】
次に、Ｌ−Ｏｘの物性の焼成温度条件依存性について説明する。
【０１９６】
図１７は焼成条件の変化に伴う物性の変動を示すグラフである。図１７中に黒丸印で示すＲ．Ｉ．は６３３ｎｍの波長での屈折率を示し、白四角印は密度を示す。実験は、窒素等の不活性ガス雰囲気、温度２００℃以上４５０℃以下で焼成した。
【０１９７】
屈折率は誘電率に直接影響するパラメータであり、１．３８〜１．４０の間で推移する。屈折率は、２００℃未満の温度および４００℃よりも高い温度では１．４０を超える値を示した。
【０１９８】
密度は、２００℃以上４００℃以下で焼成したＬ−Ｏｘは１．５０〜１．５８ｇ／ｃｍ３を示した。４００℃を超える温度では、１．６０ｇ／ｃｍ３を超える値を示した。４００℃を超える焼成温度では、密度の上昇が顕著となる。
【０１９９】
なお、２００℃未満では測定できなかった。２００℃未満では、図に示さないＦＴ−ＩＲのチャートから、波数約３６５０ｃｍ−１に現れるＳｉ−ＯＨ（シラノール）と想定される結合のスペクトルが観測されており、Ｓｉ−ＯＨ（シラノール）が物性に影響を与えていると考えられる。
【０２００】
以上のことから、Ｌ−Ｏｘを含む絶縁膜の成膜の際、２００℃以上４００℃以下の雰囲気温度で焼成することにより、低誘電率の優れた特性のＬ−Ｏｘを安定して得られることがわかる。
【０２０１】
次に、従来知られている３次元的な構造をもつ水素化シルセスオキサン構造のＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ。以下、ＨＳＱと称する。）とＬ−Ｏｘとの構造の違いについて説明する。
【０２０２】
図１８はＨＳＱの分子骨格を示す模式図である（「ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｔｅｃｈｎｏｌｏｇｙ ｏｕｔｌｏｏｋ １９９８年：ｐ．４３１−４３５」より引用）。
【０２０３】
上記二つの構造の材料は、製造プロセスにおける膜安定性が大きく相違し、Ｌ−Ｏｘの方が顕著に優れた膜安定性を示す。これは、ＨＳＱに比べてＬ−Ｏｘの方がＳｉ−Ｈ減少量が少ないことによるものと考えられる。また、絶縁膜中の水素原子の結合の態様が異なることも原因となっているものと考えられる。すなわち、ＨＳＱにおいては、その立方体構造の角部分に水素原子が結合しているのに対し、Ｌ−Ｏｘでは、梯子構造の側面に水素原子が結合している。したがって、ＨＳＱの方が水素原子の周りの密度が低く、ＨＳＱの水素結合はＬ−Ｏｘに比較し反応性に富む構造となっているものと考えられる。
【０２０４】
次に、Ｌ−ＯｘとＨＳＱの膜安定性の相違について説明する。
【０２０５】
Ｌ−ＯｘおよびＨＳＱを用いて２種類の配線構造を作製し、ＳｉＨ４照射によるシリコン添加プロセスを実施したところ、膜質の耐性が大きく相違することを確認した。以下、実験データに基づいて説明する。
【０２０６】
なお、ＳｉＨ４照射はプラズマＣＶＤ装置のチャンバー内で行い、照射条件は、処理温度２５０〜４００℃、処理圧力２０Ｔｏｒｒ以下、ガス流量ＳｉＨ４＝１０〜５００ｓｃｃｍ、Ｎ２＝１００〜５０００ｓｃｃｍである。実験で用いたＨＳＱおよびＬ−Ｏｘは、塗布後、約２００℃のホットプレートでベークし、さらに、拡散炉で窒素雰囲気中３５０℃、３０ｍｉｎで焼成したのもので、それぞれ３００ｎｍの膜厚のブランクウエハーを使用した。膜厚、屈折率の測定は分光エリプソメータで行った。誘電率は、水銀プローブ装置にて測定したキャパシタの値、および上記分光エリプソメータで測定した膜厚の値を用いて計算した。
【０２０７】
図１９（ａ）はＳｉＨ４照射時間に対する膜厚収縮率変化量を示すグラフ、（ｂ）はＳｉＨ４照射時間に対する屈折率変化量を示すグラフ、（ｃ）はＳｉＨ４照射時間に対する誘電率変化量を示すグラフである。
【０２０８】
膜厚収縮率については、図１９（ａ）に示すように、Ｌ−Ｏｘの膜厚は、０ｓから１２０ｓまでのＳｉＨ４照射時間に依存せず、初期値に対して９９％でほぼ変化がなかった。一方、ＨＳＱの膜厚は、ＳｉＨ４照射時間が長くなるにつれて減少し、照射時間１２０ｓでは初期値の約８０％まで減少した。
【０２０９】
屈折率変化については、図１９（ｂ）に示すように、波長６３３ｎｍによる測定で、ＨＳＱでは、１２０ｓ照射すると、屈折率が初期値の１．３９から１．４２まで変化した。これに対して、Ｌ−Ｏｘでは、照射時間０ｓから１２０ｓまで、屈折率が初期値の１．３９から変化しなかった。
【０２１０】
誘電率の変化については、図１９（ｃ）に示すように、ＨＳＱは、ＳｉＨ４照射処理を行うと、初期値の２．９から、１２０ｓ照射で３．４まで上昇してしまう。一方、Ｌ−Ｏｘは、１２０ｓ照射しても初期値の２．９から変化しなかった。
【０２１１】
上述の結果から、膜厚、屈折率、および誘電率のいずれについても、ＳｉＨ４照射に対する耐性はＬ−Ｏｘの方が優れていることが明らかになった。こうしたＳｉＨ４照射処理耐性の違いは、上述した水素結合の反応性の違いによるものと考えられる。
【０２１２】
以上のことから、ＳｉＨ４照射処理を行う場合、層間膜としてＨＳＱよりもＬ−Ｏｘが好ましい。また、このＬ−Ｏｘをポーラスにした、誘電率２．５のポーラスＬ−ＯｘでもＳｉＨ４照射処理の耐性はＬ−Ｏｘと同様であることが確認された。
【０２１３】
さらに、Ｌ−ＯｘとＨＳＱの薬液耐性について比較実験をしたので、その結果について説明する。
【０２１４】
図２０（ａ）は一定量エッチングした後の膜厚を示す表であり、（ｂ）はウエハ中の測定位置を示す模式図である。実験は、弗化アンモニウムおよび希釈されたＨＦからなるエッチング液にウエハを一定時間浸漬した後、図２０（ｂ）に示す５点▲１▼〜▲５▼の位置のエッチング量を測定した。表中の数値の単位はオングストローム（×１０−８ｃｍ）である。
【０２１５】
図２０に示すように、弗化アンモニウムおよび希釈されたＨＦに対するエッチング速度を比較すると、Ｌ−Ｏｘの方がＨＳＱに比べてエッチング速度が大きいことが分かった。
【０２１６】
次に、ＨＳＱ膜およびＬ−Ｏｘ膜を実際のダマシン配線構造の配線層間絶縁膜に適用して、ＳｉＨ４照射処理をした結果について説明する。
【０２１７】
配線密度の高い場所では、ＣＭＰ処理の研磨速度が大きいため、ＣＭＰ処理後、マスクＳｉＯ２膜が無くなっているか、または薄くなっていた。そのため、配線にＳｉＨ４照射処理をすると、プラズマＳｉＯ２膜の下層のＨＳＱ膜およびＬ−Ｏｘ膜にもＳｉＨ４照射処理をすることになる。ライン／スペース＝０．２／０．２マイクロメートルの配線構造にＳｉＨ４照射処理をした場合の配線間容量を比較すると、ＨＳＱではＳｉＯ２に対して２〜３％しか低下しないのに対し、Ｌ−ＯｘではＳｉＯ２に対して８〜１２％の十分な低減が確認された。さらに、ポーラスＬ−Ｏｘ（ｋ＝２．５）の場合では、ＳｉＯ２膜に対して１５〜２０％程度の低減が確認された。
【０２１８】
上述のことから、実際の配線構造においても、ＨＳＱに比べ、Ｌ−ＯｘまたはポーラスＬ−Ｏｘの方が好ましいことが確認された。
【０２１９】
また、その他の、炭素を含有している材料であるＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、および炭素が主構造となっているＯｒｇａｎｉｃＰｏｌｙｍｅｒについても、実際のダマシン構造を用いてＬ−Ｏｘ膜およびポーラスＬ−Ｏｘ膜と比較した。ＭＳＱおよびＯｒｇａｎｉｃ Ｐｏｌｙｍｅｒのように、炭素を含有している材料を用いた場合のダマシン構造では、銅配線と、キャップ膜であるＳｉＣＮ膜界面で、薄い酸化銅膜が確認されたのに対し、Ｌ−Ｏｘ膜層間またはポーラスＬ−Ｏｘでは酸化銅膜は確認されなかった。この理由として、ＳｉＣＮ膜の成膜前のチャンバー内の熱によりＬ−Ｏｘから微量の水素が脱離し、この水素がもともとＣＭＰ後に存在していた酸化銅層を還元したと考えられる。
【０２２０】
また、炭素を含有した膜は、ＳｉＣＮ膜の成膜前のチャンバー内の熱では、Ｌ−Ｏｘに比較して水素単独のガス量は少なく、炭化水素ガスのデガス量が多いことにより、酸化銅層を十分還元できなかったと予想される。さらに、酸化銅が膜中に存在する場合、これが原因で、エレクトロマイグレーションやストレスマイグレーションなどの耐性が悪くなることが予想される。すなわち、炭素含有絶縁膜よりも、Ｌ−Ｏｘ膜またはポーラスＬ−Ｏｘ膜を層間膜に使用することが好ましい。
【０２２１】
（第３実施例）
本発明の第３実施例は、ＭＦ法によるデュアルダマシン構造の二層配線にシリコン含有銅配線を適用し、その配線層間絶縁膜に低誘電率層間絶縁膜を適用したことを特徴とする。なお、本実施例の半導体装置の構成については、第２実施例と同様なため、その詳細な説明を省略する。
【０２２２】
本実施例の半導体装置の製造方法について説明する。
【０２２３】
図２１〜図２３は第３実施例の半導体装置の製造工程を示す断面図である。なお、第１実施例および第２実施例と同様な工程については、その詳細な説明は省略する。
【０２２４】
本実施例の半導体装置の製造方法では、まず第２実施例と同様にして第１のシリコン含有銅配線２１０まで形成する。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。次に、第２実施例と同様にしてＳｉＣＮ膜２１１、異層間絶縁膜であるＳｉＯ２膜２１２までを順に形成する。さらに、その上に第２のエッチングストッパー膜としてＳｉＣＮ膜２１３を５０ｎｍ形成する（図２１（ａ））。
【０２２５】
次に、その第２のエッチングストッパー膜であるＳｉＣＮ膜２１３のみビアのパターンにエッチングするため、フォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１４にビア用レジストパターン２１５を形成する（図２１（ｂ））。
【０２２６】
次に、そのフォトレジスト２１４をマスクにして、ドライエッチング技術によりＳｉＣＮ膜２１３をエッチングする。その後、Ｏ２ドライアッシングおよびウェット剥離を行い、フォトレジスト２１４およびエッチング残渣を除去する。次に、第２溝配線の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ２膜２１７を１００ｎｍ成膜する（図２１（ｃ））。次に、フォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１８に第２溝配線用レジストパターン２１９を形成する（図２２（ｄ））。
【０２２７】
次に、ドライエッチング技術により、フォトレジスト２１８をマスクにして、第２溝配線の層間絶縁膜であるＳｉＯ２膜２１７とＬ−Ｏｘ膜２１６、そして、ビア形状のパターンが形成された第２のエッチングストッパー膜であるＳｉＣＮ膜２１３をエッチングマスクにして、異層間絶縁膜のＳｉＯ２膜２１２をエッチングし、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１上で止めた。その後、Ｏ２ドライアッシングによりフォトレジスト２１８を除去したのち、エッチバックを行い、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１および第２のエッチングストッパー膜のＳｉＣＮ膜２１３を除去する。その後、ウェット剥離を行いエッチング残渣の除去を行った（図２２（ｅ））。
【０２２８】
このとき、ビア底部では第２実施例で述べたのと同様に、ＳｉＯ２膜２１２のエッチング工程でＳｉＣＮ膜２１１が抜けてしまったビアでは、ビア底の銅配線がさらに酸化もしくは腐食されてしまうが、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０２２９】
その後、ビア底の自己整合的に形成されたＳｉＯ２膜をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜２２１を１００ｎｍ成膜する。しかる後に、電解メッキ法によりＣｕ膜２２１を７００ｎｍ成膜する（図２２（ｆ））。次に、図２３（ｇ）に示すように、ＣＭＰ法により、第２の銅溝配線とビアプラグを形成する。
【０２３０】
次に、第１の銅溝配線と同様にして、ＢＴＡ層を除去しＳｉＨ４を照射することにより第２のシリコン含有銅配線２２３を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２２２を膜厚５０ｎｍ成膜した（図２３（ｈ））。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０２３１】
なお、本実施例によるＭＦ法の場合、エッチングストッパー膜であるＳｉＣＮ膜にフォトリソグラフィー工程を行う必要があるが、ＳｉＣＮ膜は表面が疎水性であるため塗布膜である反射防止膜の濡れ性が悪く塗布ムラが発生しやすいこと、ＳｉＣＮ膜上の反射防止膜を除去する際にＳｉＣＮ膜がエッチングのダメージを受けることなどから反射防止膜を使用できない。また、第２溝配線のフォトリソグラフィー工程において、エッチングストッパー膜のエッチング段差部に反射防止膜が厚く堆積されて、ドライエッチング工程で支障をきたすことから、第２溝配線のフォトリソグラフィー工程でも反射防止膜を使用できない。このため、従来の銅配線では、下層からのＣｕ膜の反射を抑えられず、ビアの焦点深度（ＤＯＦ：Ｄｅｐｔｈ ｏｆ Ｆｏｃｕｓ）の低下を招き、問題となっていた。しかし、本実施例にて形成されたシリコン含有銅配線は、従来の銅配線と比較してフォトリソグラフィー工程における反射防止効果が高いことから、ＭＦ法におけるエッチングストッパー膜のフォトリソグラフィー工程を改善し、製品歩留まり、信頼性を向上できる。
【０２３２】
ここで、シリコン含有量と反射率との関係について説明する。
【０２３３】
図２４はシリコン含有濃度と反射率との関係を示すグラフである。なお、反射率測定には、標準サンプルとしてシリコンを含有しないＣｕ膜を用い、シリコンを含有させたサンプルとして種々の膜厚のＣｕ膜に同じ量のシリコンを含有させたものを用いた。測定は、波長２６０ｎｍのレーザーを照射した際に得られる反射率を分光光度計を用いて行った。
【０２３４】
図２４に示すグラフから、シリコンを含有しない銅表面の反射率は３２％であるが、シリコン含有率の上昇と共に反射率は低下し、シリコン含有率０．０５％程度では反射率は２％まで低下した。また、それ以上シリコンを含有させても反射率はほとんど変化しなかった。この結果から、シリコン含有率が０．０５％以上あれば、効果があることが分かった。
【０２３５】
なお、上記第２実施例および本実施例において、溝の形成方法として層間絶縁膜のドライエッチング後、Ｏ２ドライアッシングによるレジスト除去を行ってからＳｉＣＮ膜のエッチバックを行い、それからウェット剥離によるエッチング残渣除去を行っているが、層間絶縁膜のドライエッチング後、Ｏ２ドライアッシングとウェット剥離によるレジスト除去とエッチング残渣除去を行ってから、ＳｉＣＮ膜をエッチバックしてもよい。
【０２３６】
（第４実施例）
本発明の第４実施例は、ＴＦ法によるデュアルダマシン構造の二層配線にシリコン含有銅配線を適用し、その配線層間絶縁膜に低誘電率層間絶縁膜を適用したことを特徴とする。なお、本実施例の半導体装置の構成については、第２実施例と同様なため、その詳細な説明を省略する。
【０２３７】
本実施例の半導体装置の製造方法について説明する。
【０２３８】
図２５〜図２７は第４実施例の半導体装置の製造工程を示す断面図である。なお、第１乃至３実施例と同様な工程については、その詳細な説明は省略する。
【０２３９】
本実施例の半導体装置の製造方法では、まず第２実施例と同様にして第１のシリコン含有銅配線２１０まで形成する。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。次に、第２実施例と同様にしてＳｉＣＮ膜２１１、異層間絶縁膜であるＳｉＯ２膜２１２までを順に形成する。さらに、その上に第２のエッチングストッパー膜としてＳｉＣＮ膜２１３を５０ｎｍ形成する。
【０２４０】
次に、その上に第２溝配線の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ２膜２１７を１００ｎｍ成膜する。次に、反射防止膜２２５とフォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１８に第２溝配線用レジストパターン２１９を形成する（図２５（ａ））。
【０２４１】
次に、ドライエッチング技術により、フォトレジスト２１８をマスクにして、第２溝配線の層間絶縁膜であるＳｉＯ２膜２１７とＬ−Ｏｘ膜２１６をエッチングする。次に、Ｏ２ドライアッシングとウェット剥離によりフォトレジスト２１８、反射防止膜２２５、およびエッチング残渣を除去する（図２５（ｂ））。次に、全面エッチバックにより、第２のエッチングストッパー膜のＳｉＣＮ膜２１３を除去する（図２５（ｃ））。
【０２４２】
次に、フォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１４にビア用レジストパターン２１５を形成する（図２６（ｄ））。
【０２４３】
次に、ドライエッチング技術により、フォトレジスト２１４をマスクにして、異層間絶縁膜のＳｉＯ２膜２１２をエッチングし、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１上で止めた。その後、Ｏ２ドライアッシングによりフォトレジストを除去する（図２６（ｅ））。次に、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１をエッチバックした。その後、ウェット剥離を行い、エッチング残渣の除去を行った（図２６（ｆ））。
【０２４４】
このとき、ビア底部では第３実施例で述べたのと同様に、ＳｉＯ２膜２１２のエッチング工程でＳｉＣＮ膜２１１が抜けてしまったビアでは、ビア底の銅配線がさらに酸化または腐食されてしまうが、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜２２４が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０２４５】
その後、ビア底の自己整合的に形成されたＳｉＯ２膜２２４をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜２２１を１００ｎｍ成膜する。しかる後に、電解メッキ法によりＣｕ膜２２１を７００ｎｍ成膜する（図２７（ｇ））。次に、図２７（ｈ）に示すように、ＣＭＰ法により、第２の銅溝配線とビアプラグを形成する。
【０２４６】
次に、第１の銅溝配線と同様にして、ＢＴＡ層を除去しＳｉＨ４を照射することにより第２のシリコン含有銅配線２２３を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２２２を膜厚５０ｎｍ成膜した（図２７（ｉ））。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０２４７】
なお、本実施例によるＴＦ法の場合、第２溝配線の溝部を形成した後、ビアのフォトリソグラフィー工程を行う必要があるが、反射防止膜を用いると配線溝部分が反射防止膜により埋め込まれ、下層の異層間絶縁膜であるＳｉＯ２膜がエッチングできなくなるため反射防止膜を使用できない。このため、従来の銅配線では、下層からのＣｕ膜の反射を抑えられず、ビアのＤＯＦの低下を招き、問題となっていた。しかし、本実施例にて形成されたシリコン含有銅配線は、従来の銅配線と比較してリソグラフィー工程における反射防止効果が高いことから、ＴＦ法におけるビアのリソグラフィー工程を改善し、製品歩留まり、信頼性を向上することができる。
【０２４８】
また、上記第２実施例から本実施例までについて、エッチングストッパー膜を用いているが、エッチングストッパー膜の上層膜のエッチング工程で、下層膜までエッチングしないように処理時間を制御することで、エッチングストッパー膜を省略しても良い。エッチングストッパー膜を省略することにより、配線間容量を低減することができる。
【０２４９】
（第５実施例）
本発明の第５実施例は、シングルダマシン構造の二層配線にシリコン含有銅配線を適用し、その配線層間絶縁膜に低誘電率層間絶縁膜を適用したことを特徴とする。
【０２５０】
第５実施例の構成について説明する。
【０２５１】
図２８は本実施例の半導体装置の構造を示す断面図である。
【０２５２】
図２８に示すように、本実施例の半導体装置は、第１のシリコン含有銅配線２１０がシリコン含有銅プラグ２２８を介して第２のシリコン含有銅配線２２３に接続された構成である。
【０２５３】
第１のシリコン含有銅配線２１０は積層膜に形成された溝部に設けられている。その溝部は、半導体基板（不図示）上に成膜された下地絶縁膜２０１、ＳｉＣＮ膜２０２、Ｌ−Ｏｘ膜２０３およびＳｉＯ２膜２０４からなる積層膜に形成されている。第１のシリコン含有銅配線２１０の側面と底面はＴａ／ＴａＮ膜２０８に覆われている。
【０２５４】
シリコン含有銅プラグ２２８は、ＳｉＯ２膜２０４上のＳｉＣＮ膜２１１およびＳｉＯ２膜２１２からなる積層膜に形成された孔部に設けられている。その孔部の側面と底面はＴａ／ＴａＮ膜２２６に覆われている。
【０２５５】
第２のシリコン含有銅配線２２３は積層膜に形成された溝部に設けられている。その溝部は、ＳｉＣＮ膜２１３、Ｌ−Ｏｘ膜２１６およびＳｉＯ２膜２１７からなる積層膜に形成されている。第２のシリコン含有銅配線２２３の側面と底面はＴａ／ＴａＮ膜２２０に覆われ、第２のシリコン含有銅配線２２３の上面にはＳｉＣＮ膜２２２が形成されている。
【０２５６】
なお、第１のシリコン含有銅配線２１０、シリコン含有銅プラグ２２８および第２のシリコン含有銅配線２２３の他、不図示のトランジスタ、ダイオード、抵抗、およびキャパシタなどから半導体装置が構成される。
【０２５７】
次に、本実施例の半導体装置の製造方法について説明する。
【０２５８】
図２９〜図３２は第５実施例の半導体装置の製造工程を示す断面図である。なお、第１乃至４実施例と同様な工程については、その詳細な説明は省略する。
【０２５９】
本実施例の半導体装置の製造方法では、まず第２実施例と同様にして第１のシリコン含有銅配線２１０まで形成する。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０２６０】
次に、第２実施例と同様にしてＳｉＣＮ膜２１１、異層間絶縁膜であるＳｉＯ２膜２１２までを順に形成する（図２９（ａ））。
【０２６１】
次に、成膜したＳｉＯ２膜２１２上に反射防止膜２２５とフォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、ビア用レジストパターン２１５を形成する（図２９（ｂ））。
【０２６２】
さらに、ドライエッチング技術によりビア用レジストパターンからＳｉＯ２膜２１２をエッチングして、ビア用パターンを形成する。その後、Ｏ２ドライアッシングを行い、フォトレジスト２１４と反射防止膜２２５を除去する（図２９（ｃ））。次に、ビア底のＳｉＣＮ膜２１１をエッチバックする。次に、ウェット剥離によりエッチング残渣を除去する（図２９（ｄ））。
【０２６３】
このとき、ビアエッチング工程ではＳｉＣＮ膜２１１が抜けてしまったビア底の銅配線がさらに酸化もしくは腐食されてしまうが、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜２２４が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０２６４】
その後、ビア底の自己整合的に形成されたＳｉＯ２膜２２４をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２６を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２６の上にシード用のＣｕ膜２２７を１００ｎｍ成膜する。その後、電解メッキ法によりＣｕ膜２２７を７００ｎｍ成膜し、ビアパターンに埋め込んでから、結晶化のために４００℃の熱処理を行う（図３０（ｅ））。
【０２６５】
次に、ＳｉＯ２膜２１２上のＣｕ膜２２７およびＴａ／ＴａＮ膜２２６をＣＭＰ法により除去し、さらにＢＴＡ溶液による表面処理を行うことによりＣｕ表面がＢＴＡ層で酸化防止処理された銅ビアプラグを形成した（図３０（ｆ））。
【０２６６】
次に、第２実施例で第１のシリコン含有銅配線２１０を形成した際と同じ工程によりシリコン含有銅プラグ２２８を形成し、第２のＣｕ拡散防止膜としてＳｉＣＮ膜２１３を５０ｎｍ成膜する（図３０（ｇ））。
【０２６７】
次に、第２の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ２膜２１７を１００ｎｍ成膜する。次に、反射防止膜２２５とフォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１８に第２溝配線用レジストパターン２１９を形成する（図３１（ｈ））。
【０２６８】
次に、ドライエッチング技術により、フォトレジスト２１８をマスクにして、第２溝配線の層間絶縁膜であるＳｉＯ２膜２１７とＬ−Ｏｘ膜２１６をエッチングする。次に、Ｏ２ドライアッシングによりフォトレジスト２１８と反射防止膜２２５を除去する。次に、全面エッチバックにより、第２のＣｕ拡散防止膜のＳｉＣＮ膜２１３を除去する。次に、ウェット剥離によりエッチング残渣を除去する（図３１（ｉ））。
【０２６９】
このとき、第２溝配線の底部ではビアエッチング工程と同様に、ドライエッチング工程でＳｉＣＮ膜が抜けてしまいビアプラグが露出していると、酸化もしくは腐食されてしまうが、シリコン含有銅プラグの場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０２７０】
その後、ビアプラグ上面に自己整合的に形成されたＳｉＯ２膜をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜２２１を１００ｎｍ成膜する。次に、電解メッキ法によりＣｕ膜２２１を７００ｎｍ成膜する（図３１（ｊ））。次に、ＣＭＰ法により、第２の銅溝配線を形成し、ＢＴＡ溶液による表面処理を行った（図３２（ｋ））。
【０２７１】
次に、第１のシリコン含有銅配線２１０およびシリコン含有銅プラグ２２８と同様にして、ＢＴＡ層を除去し、ＳｉＨ４を照射することにより第２のシリコン含有銅配線２２３を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２２２を膜厚５０ｎｍ成膜する（図３２（ｌ））。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０２７２】
上述のように、本実施例にて形成された配線は、配線全体にシリコンを拡散させ、シリコン含有金属配線を形成することにより、最表面のみにシリサイド層を形成する場合よりも、金属配線の金属粒子の移動を抑制する効果が向上できる。
【０２７３】
また、本実施例にて形成されたシリコン含有銅配線は、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２が自己整合的に形成されるので、エッチング工程における銅の酸化および腐食が防止できるため、純銅配線よりも製品歩留まりが向上できる。
【０２７４】
さらに、本実施例では、シングルダマシン構造により、第１溝配線、第２溝配線およびビアプラグのそれぞれの上面でシリコン濃度が高いシリコン含有銅配線を形成しているため、デュアルダマシン構造でシリコン含有銅配線を形成した場合より、ビア内部でのシリコン濃度を高くできる。
【０２７５】
ここで、エレクトロマイグレーションおよびストレスマイグレーションの耐性評価の結果を説明する。
【０２７６】
図３３はエレクトロマイグレーションおよびストレスマイグレーションの耐性を評価した結果を示すグラフである。
【０２７７】
図３３に示すように、本実施例によるシリコン含有銅配線は、デュアルダマシン構造で形成されたシリコン含有銅配線よりも、エレクトロマイグレーションおよびストレスマイグレーションの耐性がさらに向上している。
【０２７８】
なお、上記第４実施例および本実施例において、溝およびビアの形成方法として層間絶縁膜のドライエッチング後、Ｏ２ドライアッシングによるレジスト除去を行ってからＳｉＣＮ膜のエッチバックを行い、それからウェット剥離によるエッチング残渣除去を行っているが、層間絶縁膜のドライエッチング後、Ｏ２ドライアッシングとウェット剥離によるレジスト除去とエッチング残渣除去を行ってから、ＳｉＣＮ膜をエッチバックしてもよい。
【０２７９】
上記第２実施例から本実施例までについて、異層間絶縁膜にＳｉＯ２膜を用いているが、溝配線層間絶縁膜と同様にＬ−Ｏｘ膜とＳｉＯ２膜の積層構造を用いてもよい。また、Ｌ−Ｏｘ膜のマスク絶縁膜としてＳｉＯ２膜を用いているが、Ｌ−Ｏｘとのエッチング選択性に優れ、Ｏ２ドライアッシングおよびウェット剥離液に対する耐性が優れていれば、ＳｉＣ膜、ＳｉＣＮ膜、およびＳｉＯＣ膜などの絶縁膜を用いても良い。さらに、低誘電率層間絶縁膜としてＬ−Ｏｘを用いているが、ＳｉＯＦ膜、ＳｉＯＣ膜、および有機膜などの、ＳｉＯ２膜より比誘電率が低い絶縁膜であればよい。
【０２８０】
上記第１実施例から第５実施例について銅配線を用いたが、配線中にＡｌ、Ａｇ（銀）、Ｗ（タングステン）、Ｍｇ（マグネシウム）、Ｂｅ（ベリリウム）、Ｚｎ（亜鉛）、Ｐｄ（パラジウム）、Ｃｄ（カドミウム）、Ａｕ（金）、Ｈｇ（水銀）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）、Ｓｎ（スズ）、Ｎｉ（ニッケル）およびＦｅ（鉄）といった異種元素のうち少なくとも一つと合金を形成した銅の合金を含有する金属配線のような、銅に他の金属を含有する配線でもよく、また他の金属の配線にも適用可能である。この場合においても、金属配線におけるエレクトロマイグレーションおよびストレスマイグレーションの耐性を低減させることはない。
【０２８１】
上記第１実施例から第５実施例についてバリアメタルにＴａ／ＴａＮ膜を用いたが、バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つ有する構成であればよい。この場合においても、金属配線におけるエレクトロマイグレーションおよびストレスマイグレーションの耐性を低減させることはない。
【０２８２】
また、配線表面に酸化防止膜を形成するためにＢＴＡを用いているが、ＢＴＡより溶解度の高いＢＴＡ誘導体であってもよい。
【０２８３】
また、本発明の半導体装置は、銅配線を有する半導体装置であるが、トランジスタ、ダイオード、抵抗およびキャパシタなどを有していなくてもよい。
【０２８４】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【０２８５】
本発明の半導体装置の製造方法は、シリコン含有金属配線と金属拡散防止膜の密着性がよいため、金属配線の金属粒子を安定化して金属粒子が移動するのを防ぎ、エレクトロマイグレーション耐性が向上する。また、上層に形成される保護膜などの応力による金属配線の断線を防ぎ、ストレスマイグレーションの耐性が向上する。したがって、配線寿命の長い金属配線を形成できる。
【０２８６】
また、本発明のように、配線全体にシリコンを拡散させシリコン含有金属配線を形成することにより、最表面のみにシリサイド層を形成する場合より、金属配線の金属粒子の移動を抑制する効果が向上し、かつ、シリサイド層を形成するよりも配線全体のシリコン含有量を低くできるため配線抵抗の上昇を抑制できる。
【０２８７】
また、配線表面だけではなく結晶粒に沿った深さ方向に対してもシリコンを拡散させることができるため、配線底部までシリコンを含有したシリコン含有金属配線を形成できる。
【０２８８】
また、本発明のシリコン含有銅配線は、エッチング工程における銅の酸化および腐食が防止できる。さらにＣｕシリサイド層を形成した場合と比較すると膜中にシリコンを拡散させているため、配線表面がエッチングされても、銅の酸化防止効果が高く、エッチングによる配線の劣化を抑制できるため製品の歩留まりを向上できる。
【０２８９】
また、本発明のシリコン含有銅配線は、リソグラフィー工程における反射防止効果が高いことから、反射防止膜を用いることが出来ないリソグラフィー工程においても、製品歩留まり、信頼性を向上することができる。
【０２９０】
さらに、金属配線にＣｕ配線を用いることにより、配線サイズが縮小化されても、配線抵抗の上昇が抑制される。
【図面の簡単な説明】
【図１】第１実施例の半導体装置の構造を示す断面図である。
【図２】第１実施例に用いられる平行平板型プラズマＣＶＤ装置の構成の一実施例を模式的に示す断面図である。
【図３】第１実施例の半導体装置の製造工程を示す断面図である。
【図４】シリコンと銅の状態を示す相図である。
【図５】酸化防止層除去とＳｉＨ４処理の処理条件についての実験の結果を示すグラフおよび表である。
【図６】第２実施例の半導体装置の構造を示す断面図である。
【図７】第２実施例の半導体装置の製造工程を示す断面図である。
【図８】第２実施例の半導体装置の製造工程を示す断面図である。
【図９】第２実施例の半導体装置の製造工程を示す断面図である。
【図１０】第２実施例の半導体装置の製造工程を示す断面図である。
【図１１】本発明のシリコン含有銅配線を半導体基板側よりＳＩＭＳ分析を行い、銅配線中にシリコンが拡散されていることを示す実験データ図である。
【図１２】本発明の第２実施例により形成された製品と従来構造の製品のビアチェーン歩留まりを比較した実験データ図である。
【図１３】本発明の第２実施例により形成された製品と従来構造の製品のビアＥＭを比較した実験データ図である。
【図１４】Ｌ−Ｏｘの物性データを示す表である。
【図１５】Ｌ−Ｏｘの構造を示す模式図である。
【図１６】ＦＴ−ＩＲの観測結果を示すグラフである。
【図１７】焼成条件の変化に伴う物性の変動を示すグラフである。
【図１８】ＨＳＱの構造を示す模式図である。
【図１９】本発明のＳｉＨ４照射処理時間に対する、ＨＳＱとＬ−Ｏｘの膜厚収縮率変化量、屈折率変化量および比誘電率変化量についての実験データ図である。
【図２０】一定量エッチングした後の膜厚測定結果を示す表、および測定点を示す模式図である。
【図２１】第３実施例の半導体装置の製造工程を示す断面図である。
【図２２】第３実施例の半導体装置の製造工程を示す断面図である。
【図２３】第３実施例の半導体装置の製造工程を示す断面図である。
【図２４】本発明のシリコン含有銅配線においてシリコン濃度と反射率の関係を調べた実験データ図である。
【図２５】第４実施例の半導体装置の製造工程を示す断面図である。
【図２６】第４実施例の半導体装置の製造工程を示す断面図である。
【図２７】第４実施例の半導体装置の製造工程を示す断面図である。
【図２８】第５実施例の半導体装置の構造を示す断面図である。
【図２９】第５実施例の半導体装置の製造工程を示す断面図である。
【図３０】第５実施例の半導体装置の製造工程を示す断面図である。
【図３１】第５実施例の半導体装置の製造工程を示す断面図である。
【図３２】第５実施例の半導体装置の製造工程を示す断面図である。
【図３３】本発明のシリコン含有銅配線によるデュアルダマシン構造とシングルダマシン構造の製品のビアＥＭを比較した実験データ図である。
【図３４】従来の溝配線の構造の一実施例を示す断面図である。
【図３５】従来のＶＦ法の製造工程を示す断面図である。
【図３６】従来のＶＦ法の製造工程を示す断面図である。
【図３７】従来のＶＦ法の製造工程を示す断面図である。
【図３８】従来のＶＦ法により形成された製品について、ビアチェーン歩留まりと第２溝配線のフォトリソグラフィー工程のリワーク回数との関係を示す実験データ図である。
【符号の説明】
１、１０１、２０１、３０１ 下地絶縁膜
２、１０２ ＳｉＯ２絶縁膜
３、２０５、２１４、２１８、３１４、３１８ フォトレジスト
４ 溝配線用レジストパターン
５、２０８、２２０、２２６、３２０ Ｔａ／ＴａＮ膜
６ Ｃｕ層
７、１０７ Ｃｕ配線
８ シリコン含有Ｃｕ配線
９、２０２、２１１、２１３、２２２、３０２、３１１、３１３、３２２ ＳｉＣＮ膜
１０、１１０ ＳｉＯ２層間絶縁膜
１１ ＢＴＡ層
１２、１１２ ＳｉＮ膜
３０ 処理室
３２ ヒータ
３４ 排気手段
３５ ガス配管
３６ ガス供給部
３７ ガス流量制御手段
３８ コンピュータ
４０ 上部平板電極
４１ 下部平板電極
４２ 高周波発生機
１００ 半導体基板
１０５ バリアメタル
２０４、２１２、２１７、３０４、３１２、３１７ ＳｉＯ２膜
２０９、２２１、２２７、３２１ Ｃｕ膜
２０３、２１６ Ｌ−Ｏｘ
２０６ 第１溝配線用レジストパターン
２０７ 第１溝配線パターン
２１５、３１５ ビア用レジストパターン
２１０ 第１のシリコン含有銅配線
２１９、３１９ 第２溝配線用レジストパターン
２２３ 第２のシリコン含有銅配線
２２４ 自己整合的に形成されたＳｉＯ２膜
２２５、３２５ 反射防止膜
２２８ シリコン含有銅プラグ
３３０ 第１の銅配線
３３１ 銅の酸化層
３３２ 第２の銅配線
【発明の属する技術分野】
本発明は、Ｃｕ配線などの金属配線を有する半導体装置と、その製造方法に関するものである。
【０００２】
【従来の技術】
半導体装置の製造分野では、デバイスの高速化、高集積化にともない、デバイス設計ルールの縮小化が進んできている。デバイスの縮小化にともない、配線サイズと配線間隔も縮小化が進むため、配線抵抗や配線間寄生容量が増加していく傾向にある。配線抵抗や配線間寄生容量が増加すると時定数が大きくなり、信号の伝播速度の低下がデバイスの高速化を図る上で問題となる。
【０００３】
そのため、配線抵抗を低減する方法として、配線材料として広く用いられていたＡｌ（アルミニウム）よりも比抵抗の小さいＣｕ（銅）を配線材料として用いた技術および製品が普及してきている。Ｃｕを配線材料として用いる場合、ドライエッチングによるＣｕの微細加工が困難なことから、従来、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：化学機械的研磨）法を用いて形成されるダマシン配線と呼ばれる溝配線が一般的に広く使われている。
【０００４】
図３４は従来の溝配線の構造を示す断面図である。
【０００５】
図３４に示すように、溝配線は、半導体基板（不図示）上に形成された下地絶縁膜１０１上に成膜されたＳｉＯ２絶縁膜１０２の溝部中に、Ｃｕの拡散を防止するためのバリアメタル１０５が形成され、バリアメタル１０５により底面と側面とが覆われたＣｕ配線１０７が形成された構造である。図に示す構造では、Ｃｕ配線１０７上にＳｉＮ膜１１２と、図に示さない上層配線とＣｕ配線１０７の絶縁性確保のためのＳｉＯ２層間絶縁膜１１０とが順に形成されている。
【０００６】
図に示した構造の形成過程において、溝配線形成の後、Ｃｕ配線１０７上にＳｉＯ２層間絶縁膜１１０を形成すると、ＣｕがＳｉＯ２と容易に反応してＳｉＯ２膜中に拡散してしまうため、Ｃｕ拡散防止膜として、プラズマＣＶＤ法によるＳｉＮ膜１１２をＣｕ配線１０７上に５０〜１５０ｎｍ程度成膜してから、ＳｉＯ２層間絶縁膜１１０を成膜している。
【０００７】
ところで、Ｃｕが配線材料として普及してきたことにともない、Ｃｕ配線のエレクトロマイグレーション耐性の向上が求められるようになってきているが、そのための方法の１つとして、Ｃｕ配線周囲の耐酸化性を高める構造とその方法が文献に開示されている（例えば、特許文献１、非特許文献１参照。）。これらの文献には、Ｃｕ配線を有するＳｉ基板を加熱しながらＳｉＨ４ガスの雰囲気中にさらして、ＣｕとＳｉＨ４ガス中のＳｉ（シリコン）とを反応させ、Ｃｕ配線の表面にＣｕシリサイド層を形成することで、Ｃｕ配線のエレクトロマイグレーション耐性の向上を行うことが提案されている。
【０００８】
また、Ｃｕ配線上にＣｕ拡散防止膜としてＳｉＮ膜を成膜する場合は、成膜のための反応ガスとしてＳｉＨ４ガスを用いてＣｕシリサイド層を形成してからＳｉＮ膜を成膜することにより、Ｃｕ配線のエレクトロマイグレーション（ＥＭ）耐性が向上することが知られている。
【０００９】
近年では、さらに配線間の寄生容量を低減するため、上記ＳｉＮ膜１１２の代わりに、ＳｉＮ膜１１２よりも比誘電率が低いＳｉＣ膜やＳｉＣＮ膜を用いることが検討されている。また、近年では、コスト削減のため、および接続孔となるビアの抵抗低減のために、ビアと配線を同時に埋め込み形成するデュアルダマシン構造の配線が検討されている。
【００１０】
デュアルダマシン構造の配線を形成するためには、現在、次の三つの方法が知られている。一つ目は、層の異なる配線同士を絶縁するための異層間絶縁膜、および同じ層の配線同士を絶縁するための配線層間絶縁膜を成膜後、まずビアのエッチングをおこない、それから溝配線の加工を行い、ビアと配線を形成するビアファースト法（以下、ＶＦ法と称する）である。二つ目は、異層間絶縁膜を成膜後、その上にビアエッチングのマスク絶縁膜を成膜し、これをビアパターンにエッチングしてから配線層間絶縁膜を成膜し、配線溝エッチングの際、ビアエッチング用のマスク絶縁膜を介して、配線溝とビアのエッチングを同時に行うミドルファースト法（以下、ＭＦ法と称する）である。そして、三つ目は、異層間絶縁膜および配線層間絶縁膜を成膜後、まず配線溝のエッチングを行い、それからビアの加工を行い、ビアと配線を形成するトレンチファースト法（以下、ＴＦ法と称する）である。
【００１１】
現在、主にフォトレジスト工程の観点から、微細な配線構造が多い下層配線部ではＶＦ法が用いられ、配線幅およびビア径が比較的大きくなる中、上層配線層ではＴＦ法またはＭＦ法が用いられている。
【００１２】
【特許文献１】
特開２０００−１５０５１７号公報
【非特許文献１】
１９９５年電子通信情報学会エレクトロニクスソサイエティ大会講演論文集２、講演番号Ｃ―４１８、ｐｐ１１５―１１６
【００１３】
【発明が解決しようとする課題】
Ｃｕ拡散防止膜に上述したＳｉＣ膜またはＳｉＣＮ膜を用いた従来の溝配線構造についての問題点を項目に分けて説明する。
【００１４】
１．Ｃｕ配線上にＣｕ拡散防止膜としてＳｉＮ膜を成膜する場合、ＣＶＤ法による成膜のための反応ガスとしては、ＳｉＨ４、ＮＨ３、およびＮ２が一般的に用いられる。そのため、ＳｉＮ膜を成膜する際、ＣＶＤ装置における成膜のための処理室内にＳｉＨ４、ＮＨ３、およびＮ２ガスを導入し、Ｃｕ配線が形成された半導体基板の温度、および処理室内圧力の安定化を行う間、Ｃｕ配線上にはＳｉＨ４によりＣｕシリサイド層が形成され、Ｃｕ配線のエレクトロマイグレーション耐性が向上することになる。
【００１５】
しかし、Ｃｕ配線上にＣｕ拡散防止膜としてＳｉＣ膜やＳｉＣＮ膜を成膜する場合、反応ガスとしては有機シラン系ガスであるＳｉＨ（ＣＨ３）３やＳｉ（ＣＨ３）４が広く使われており、ＳｉＨ４は使用されていない。これらの有機基を含有するＳｉ化合物ガスはＳｉと有機基の結合エネルギーがＳｉとＨの結合エネルギーよりも大きく、熱分解がＳｉＨ４よりも起こりにくい。そのため、Ｃｕ配線をＳｉＨ（ＣＨ３）３またはＳｉ（ＣＨ３）４のガス雰囲気中にさらしても、ＳｉＨ４雰囲気中にさらした場合と比較して、ＣｕとＳｉとの反応性が低くなる。したがって、Ｃｕ配線上にＳｉＣ膜やＳｉＣＮ膜を成膜する場合は、ＳｉＮ膜を成膜する場合と比較して、成膜のための反応ガスによるＣｕシリサイド層がＣｕ表面で形成されにくくなる。
【００１６】
また、Ｃｕ配線の表面にＣｕシリサイド層が形成されないと、Ｃｕ配線とＳｉＣ膜またはＳｉＣＮ膜との密着性が低下して、Ｃｕ配線中のＣｕ結晶粒を安定化できず、Ｃｕ配線のエレクトロマイグレーション耐性の劣化を招くことになる。さらに、ストレスマイグレーション耐性も劣化し、上層に形成される保護膜の応力などによりＣｕ配線が断線しやすくなる。
【００１７】
２．Ｃｕシリサイド層は比抵抗がＣｕよりも高いため配線抵抗が高くなるという問題がある。また、Ｃｕシリサイド層は銅配線の最表面にのみ形成されるため、さらに上層の配線層との接続孔を開口した際、接続孔のエッチングによりＣｕシリサイド層が除去されてしまうため、エレクトロマイグレーションおよびストレスマイグレーションを向上させるためにはＣｕシリサイド層を十分に厚く形成する必要がある。これによりさらに配線抵抗が上昇してしまうという問題がある。
【００１８】
３．Ｃｕ配線をＳｉＨ４ガス雰囲気中にさらしてＣｕシリサイド層を形成する際、Ｃｕの表面が酸化されてＣｕ酸化層が形成されていると、表面のＣｕ酸化層とＳｉが反応して、Ｃｕ、ＳｉおよびＯの混合物の異常成長が起こる。この異常成長は、配線抵抗の増大を招くだけでなく、Ｃｕ配線上端のＣｕとバリアメタルの界面付近で多く発生する傾向にあるため、配線間隔が狭い場所では配線同士がショートしてしまう問題が発生する。
【００１９】
４．Ｃｕの防食方法として、Ｃｕ酸化層とＢＴＡ（ベンゾトリアゾール）を反応させることにより、Ｃｕ表面にＢＴＡ層を形成して酸化の進行を食い止める方法が一般的に知られている。そのため、ＣＭＰ法によるＣｕ配線形成後、ＢＴＡにより防食処理の工程を追加することでＣｕの酸化を防止できる。しかし、ＢＴＡ層が形成されたままではＣｕとＳｉＨ４との反応も抑制されてしまうため、ＢＴＡ層を除去する工程が必要となる。また、ＢＴＡ層を除去する工程を導入しても、ＢＴＡ層除去後にＣｕ配線が大気にさらされると、大気中の酸素とＣｕとが反応してＣｕ配線の表面にＣｕ酸化層が形成され、Ｃｕ酸化層が上述の異常成長の原因となる。
【００２０】
５．Ｃｕ酸化層を除去する方法としてはＮＨ３やＨ２等の還元性ガスを用いたプラズマ処理が一般的に知られている。しかし、このようなプラズマ処理を用いた場合、Ｃｕ表面の酸化層は除去可能であるが、Ｃｕの結晶粒界面に沿って深さ方向に形成された酸化層まで除去することは困難である。また、プラズマ処理の際、Ｃｕ配線が加熱されマイグレーションによるヒロックの成長が進むため、Ｃｕ配線表面のモホロジーが悪化するという問題が発生する。
【００２１】
次に、ダマシン構造を形成する際の問題点について説明するために、ＶＦ法によるデュアルダマシン形成方法について簡単に説明する。図３５〜図３７はＶＦ法を用いたデュアルダマシン形成方法による二層配線の製造工程を示す断面図である。
【００２２】
最初に第１の銅配線３３０を形成後、Ｃｕ拡散防止膜ＳｉＣＮ膜３１１、異層間絶縁膜であるＳｉＯ２膜３１２、エッチングストッパー膜であるＳｉＣＮ膜３１３、第２の配線層間絶縁膜であるＳｉＯ２膜３１７を成膜し、先にビア部のフォトレジスト工程を行う（図３５（ａ））。次に、第１の銅配線３３０上に設けられた拡散防止膜であるＳｉＣＮ膜３１１上までエッチングを行い、ビアのフォトレジスト３１４をＯ２ドライアッシングおよびウェット剥離などで除去した後（図３５（ｂ））、反射防止膜３２５をビア中に埋め込み、第２溝配線用のフォトレジスト工程を行い（図３６（ｃ））、第２溝配線をエッチングする。その後、第２溝配線のフォトレジストをＯ２ドライアッシングおよびウェット剥離などで除去する（図３６（ｄ））。続いて、エッチバックにより第１の銅配線３３０上のＳｉＣＮ膜３１１を除去し、下層配線との接続孔を形成する（図３６（ｅ））。そして、窒化タンタル（ＴａＮ）上にタンタル（Ｔａ）が形成された積層膜（以下、「Ｔａ／ＴａＮ膜」と表記する）、およびＣｕ膜３２１をビア、および第２溝配線のための溝に同時に埋め込み（図３７（ｆ））、ＣＭＰ法によりＳｉＯ２膜３１７上のＴａ／ＴａＮ膜３２０およびＣｕ膜３２１を除去して第２の銅配線３３２を形成し、ＳｉＣＮ膜３２２を形成する（図３７（ｇ））。
【００２３】
６．上述のＶＦ法の場合、図３５（ｂ）に示したように、ビアのエッチング工程で、拡散防止膜であるＳｉＣＮ膜３１１上までエッチングを行うが、ビアの開口径や開口率およびエッチング選択比の問題などから、すべてのビアにおいて拡散防止膜であるＳｉＣＮ膜３１１でビアのエッチングを止めることは非常に困難である。このため、ビアエッチングの際に、拡散防止膜であるＳｉＣＮ膜３１１が抜けてしまったビアでは、ビア底の銅配線が、ビアと第２溝配線のエッチングによるＯ２ドライアッシングおよびウェット剥離液に曝されることになり、その表面が酸化および腐食され、銅の酸化層３３１を形成し、ビアの歩留まり低下、およびビアＥＭに代表される信頼性の低下を招くことになる。
【００２４】
さらに、第２溝配線のフォトリソグラフィー工程で寸法ズレや位置ズレによるやり直しであるリワークを行った場合、リワークのたびに、ビア底の銅配線がＯ２ドライアッシング、およびウェット剥離液に曝され、Ｃｕ表面の酸化および腐食が進むことになる。
【００２５】
ここで、第２溝配線のフォトリソグラフィー工程のリワーク回数とビアチェーン歩留まりの関係について説明する。
【００２６】
図３８はビアチェーン歩留まりを評価した結果を示すグラフである。なお、評価に使用したビアチェーンは、ビアの不良率を算出するためのものであり、ビアの抵抗値が測定可能な構成である。測定した抵抗値が所定の規格から外れた場合にビアに欠陥があると判断した。
【００２７】
図３８に示すように、リワーク回数が増えるとビア内の銅表面の酸化および腐食により、ビアチェーン歩留まりが低下する。このことから、フォトリソグラフィー工程のリワークはビアＥＭに代表される信頼性の低下を招くことになる。この問題は、ＶＦ法に限らず、全てのダマシン配線形成方法においてＣｕ配線上層の絶縁膜をエッチングする際に共通して見られる。
【００２８】
７．通常、銅配線上に成膜した層間絶縁膜のエッチングを行う場合、フォトリソグラフィー工程においては、フォトレジストを露光する際、下層の銅配線の反射による干渉が問題となるため、銅配線からの反射を抑えるための反射防止膜を成膜してからフォトレジストを塗布している。しかし、デュアルダマシン配線を形成する場合、ＭＦ法では、反射防止膜を除去する際に下地の絶縁膜がエッチングダメージを受けるため、ビアエッチングのマスク絶縁膜加工や上層溝配線加工のフォトリソグラフィー工程で反射防止膜を使用できない問題がある。また、ＴＦ法では、形成された配線溝の下層の絶縁膜をエッチングする際、反射防止膜が配線溝に埋め込まれていると絶縁膜がエッチングできなくなるため、ビアのフォトリソグラフィー工程で反射防止膜を使用できない問題がある。
【００２９】
本発明は上記したような従来の技術が有する問題点を解決するためになされたものであり、Ｃｕ配線などの金属配線について、金属配線と金属拡散防止膜との密着性が向上し、金属配線のエレクトロマイグレーション耐性向上により金属配線寿命が長く、かつ配線抵抗の上昇が抑制された半導体装置およびその製造方法を提供することを目的とする。
【００３０】
【課題を解決するための手段】
上記目的を達成するための本発明の半導体装置の製造方法は、半導体基板上に形成された絶縁膜の溝部内に、上面が露出する金属配線を形成する工程と、
前記金属配線上面からシリコンを拡散させる工程と、
前記金属配線の露出面に金属拡散防止膜を形成する工程と、
を有するものである。
【００３１】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜および第３の絶縁膜を順に形成する工程と、
前記第１の金属配線上面が露出するまで、前記第１の金属拡散防止膜、前記第２の絶縁膜および前記第３の絶縁膜を連通する開孔を形成する工程と、
前記第３の絶縁膜に、前記開孔につながる第１の溝部を形成する工程と、
前記開孔および前記第１の溝部に金属を埋め込み、前記第１の溝部内に形成される第２の金属配線と前記第１の金属配線とを接続するためのビアプラグを形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有するものである。
【００３２】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜および第３の絶縁膜を順に形成する工程と、
前記第３の絶縁膜を選択的にエッチングして第１の溝部を形成する工程と、
前記第１の金属配線の上面が露出するまで、前記第１の金属拡散防止膜、前記第２の絶縁膜および前記第３の絶縁膜を連通し、かつ前記第１の溝部につながる開孔を形成する工程と、
前記第１の溝部および前記開孔に金属を埋め込み、前記第１の溝部内に形成される第２の金属配線と前記第１の金属配線とを接続するためのビアプラグを形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有するものである。
【００３３】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜およびエッチングストッパー膜を順に形成する工程と、
前記第２の絶縁膜が露出するまで前記エッチングストッパー膜を選択的にエッチングして第１の開孔を形成する工程と、
前記第２の絶縁膜および前記エッチングストッパー膜の露出面上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜に、前記第１の開孔と幅が同等以上で、前記第１の開孔につながる第１の溝部を形成する工程と、
前記第１の開孔を含む位置に、前記第１の金属配線が露出するまで、前記第１の金属拡散防止膜、前記第２の絶縁膜および前記第３の絶縁膜を連通する第２の開孔を形成する工程と、
前記第１の溝部、前記第１の開孔および前記第２の開孔に金属を埋め込み、前記第１の溝部内に形成される第２の金属配線と前記第１の金属配線とを接続するためのビアプラグを形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有するものである。
【００３４】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜を形成する工程と、
前記第１の金属配線が露出するまで前記第１の金属拡散防止膜および前記第２の絶縁膜を連通する開孔を形成する工程と、
前記開孔に金属を埋め込んでビアプラグを形成する工程と、
前記ビアプラグおよび前記第２の絶縁膜の露出面を覆う第３の絶縁膜を形成する工程と、
前記第２の絶縁膜が露出するまで前記第３の絶縁膜を選択的にエッチングして、前記ビアプラグとつながる第１の溝部を形成する工程と、
前記第１の溝部に金属を埋め込んで第２の金属配線を形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有するものである。
【００３５】
この場合、前記ビアプラグにシリコンを拡散させることとしてもよい。
【００３６】
また、本発明の半導体装置の製造方法は、半導体基板上に形成された第１の絶縁膜の溝部内に設けられた第１の金属配線と、前記第１の金属配線を覆う第２の絶縁膜上に設けられた第２の金属配線と、前記第１の金属配線と前記第２の金属配線とを接続するためのビアプラグとを有する半導体装置の製造方法であって、半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第２の絶縁膜を形成する工程と、
前記第１の金属配線が露出するまで前記第２の絶縁膜を選択的にエッチングして開孔を形成する工程と、
前記開孔に金属を埋め込んで前記ビアプラグを形成する工程と、
前記ビアプラグ上面からシリコンを拡散させる工程と、
前記ビアプラグの露出面を覆う前記第２の金属配線を形成する工程と、
を有するものである。
【００３７】
また、上記本発明の半導体装置の製造方法において、前記金属配線の配線全体にシリコンを拡散させることとしてもよく、前記金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００３８】
また、上記本発明の半導体装置の製造方法において、前記金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００３９】
また、上記本発明の半導体装置の製造方法において、前記第１の金属配線の配線全体にシリコンを拡散させることとしてもよく、前記第１の金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記第１の金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００４０】
また、上記本発明の半導体装置の製造方法において、前記第１の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００４１】
また、上記本発明の半導体装置の製造方法において、前記第２の金属配線の配線全体にシリコンを拡散させることとしてもよく、前記第２の金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記第２の金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００４２】
また、上記本発明の半導体装置の製造方法において、前記第２の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００４３】
また、上記本発明の半導体装置の製造方法において、前記ビアプラグはシリコン濃度が上面で最も高いこととしてもよく、前記ビアプラグはシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００４４】
また、上記本発明の半導体装置の製造方法において、前記ビアプラグは、金属シリサイド層を含有しないシリコン含有金属ビアプラグであることとしてもよい。
【００４５】
また、上記本発明の半導体装置の製造方法において、前記絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記絶縁膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００４６】
また、上記本発明の半導体装置の製造方法において、前記絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００４７】
また、上記本発明の半導体装置の製造方法において、前記第１の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第１の絶縁膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００４８】
また、上記本発明の半導体装置の製造方法において、前記第１の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００４９】
また、上記本発明の半導体装置の製造方法において、前記第３の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第３の絶縁膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００５０】
また、上記本発明の半導体装置の製造方法において、前記第３の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００５１】
また、上記本発明の半導体装置の製造方法において、前記金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第１の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第２の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいることとしてもよい。
【００５２】
また、上記本発明の半導体装置の製造方法において、前記第２の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第２の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００５３】
また、上記本発明の半導体装置の製造方法において、前記第２の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００５４】
また、上記本発明の半導体装置の製造方法において、前記梯子型水素化シロキサンはＬ−Ｏｘであることとしてもよく、前記梯子型水素化シロキサンは膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下であることとしてもよく、前記梯子型水素化シロキサンは６３３ｎｍ波長での膜の屈折率が１．３８以上１．４０以下であることとしてもよい。
【００５５】
また、上記本発明の半導体装置の製造方法において、前記第２の絶縁膜はエッチングストッパー膜を有することとしてもよい。この場合、前記エッチングストッパー膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいることとしてもよい。
【００５６】
また、上記本発明の半導体装置の製造方法において、前記絶縁膜の溝部に前記金属配線を形成する工程の後、前記金属配線上面に酸化防止層を形成し、該酸化防止層が酸素に曝された後、密閉された処理室内で、前記酸化防止層を加熱することにより除去し、前記金属配線を酸素に曝すことなく、前記金属配線上面からシリコンを拡散させることとしてもよい。この場合、前記シリコンを拡散させる工程の後、前記金属配線を酸素に曝すことなく、前記金属拡散防止膜を形成することとしてもよい。
【００５７】
また、上記本発明の半導体装置の製造方法において、前記第１の絶縁膜の溝部に前記第１の金属配線を形成する工程の後、前記第１の金属配線上面に酸化防止層を形成し、該酸化防止層が酸素に曝された後、密閉された処理室内で、前記酸化防止層を加熱することにより除去し、前記第１の金属配線を酸素に曝すことなく、前記第１の金属配線上面からシリコンを拡散させることとしてもよい。この場合、前記シリコンを拡散させる工程の後、前記第１の金属配線を酸素に曝すことなく、前記第１の金属拡散防止膜を形成することとしてもよい。
【００５８】
また、上記本発明の半導体装置の製造方法において、前記第１の溝部に前記第２の金属配線を形成する工程の後、前記第２の金属配線上面に酸化防止層を形成し、該酸化防止層が酸素に曝された後、密閉された処理室内で、前記酸化防止層を加熱することにより除去し、前記第２の金属配線を酸素に曝すことなく、前記第２の金属配線上面からシリコンを拡散させることとしてもよい。この場合、前記シリコンを拡散させる工程の後、前記第２の金属配線を酸素に曝すことなく、前記第２の金属拡散防止膜を形成することとしてもよい。
【００５９】
また、上記本発明の半導体装置の製造方法において、前記酸化防止層は、
ベンゾトリアゾールおよびベンゾトリアゾール誘導体のうち少なくとも一つを含む膜であることとしてもよい。
【００６０】
また、上記本発明の半導体装置の製造方法において、前記酸化防止層を除去する工程の温度が２５０℃以上４００℃以下であることとしてもよく、前記シリコンを拡散させる工程の温度が２５０℃以上４００℃以下であることとしてもよい。この場合、前記酸化防止層を除去する工程と前記シリコンを拡散させる工程の温度が等しいこととしてもよい。
【００６１】
また、上記本発明の半導体装置の製造方法において、前記シリコンを拡散させる工程で、ＳｉＨ４、Ｓｉ２Ｈ６およびＳｉＨ２Ｃｌ２のガスのうち少なくとも一つを用いることとしてもよい。
【００６２】
また、上記本発明の半導体装置の製造方法において、前記金属配線が銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記金属配線が水素を含有することとしてもよい。さらに、前記金属配線が炭素を含有することとしてもよい。
【００６３】
また、上記本発明の半導体装置の製造方法において、前記金属配線がバリアメタルを有することとしてもよい。
【００６４】
また、上記本発明の半導体装置の製造方法において、前記第１の金属配線が銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記第１の金属配線が水素を含有することとしてもよい。さらに、前記第１の金属配線が炭素を含有することとしてもよい。
【００６５】
また、上記本発明の半導体装置の製造方法において、前記第１の金属配線がバリアメタルを有することとしてもよい。
【００６６】
また、上記本発明の半導体装置の製造方法において、前記第２の金属配線および前記ビアプラグが銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記第２の金属配線および前記ビアプラグが水素を含有することとしてもよい。さらに、前記第２の金属配線および前記ビアプラグが炭素を含有することとしてもよい。
【００６７】
また、上記本発明の半導体装置の製造方法において、前記第２の金属配線および前記ビアプラグがバリアメタルを有することとしてもよい。
【００６８】
さらに、上記本発明の半導体装置の製造方法において、前記銅の合金は、Ａｌ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、およびＦｅのうち少なくとも一つを含有することとしてもよく、前記バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つを有することとしてもよい。
【００６９】
上記目的を達成するための本発明の半導体装置は、半導体基板上に形成された第１の絶縁膜中の溝部内に設けられ、シリコンが拡散された第１の金属配線と、
前記第１の金属配線の露出面を覆う第１の金属拡散防止膜と、
を有する構成である。
【００７０】
また、上記本発明の半導体装置において、前記第１の金属配線の上面に接続され、前記第１の金属拡散防止膜、および前記第１の金属拡散防止膜上に形成された第２の絶縁膜の中に設けられたビアプラグと、
前記ビアプラグと接続され、前記第２の絶縁膜上に形成された第３の絶縁膜中に設けられ、シリコンが拡散された第２の金属配線と、
前記第２の金属配線の露出面を覆う第２の金属拡散防止膜と、
を有することとしてもよい。
【００７１】
この場合、前記ビアプラグと前記第２の金属配線との間に、該ビアプラグと該第２の金属配線とを分離するバリアメタルを有することとしてもよく、前記ビアプラグにシリコンが拡散されていることとしてもよい。
【００７２】
また、本発明の半導体装置は、半導体基板上に形成された第１の絶縁膜中の溝部内に設けられた第１の金属配線と、
前記第１の金属配線の上面に接続され、前記第１の絶縁膜上に形成された第２の絶縁膜に設けられ、シリコンが拡散されたビアプラグと、
前記ビアプラグと接続され、前記第２の絶縁膜上に形成された第３の絶縁膜中に設けられた第２の金属配線と、
を有する構成である。
【００７３】
この場合、前記ビアプラグと前記第２の金属配線とが一体であることとしてもよい。
【００７４】
また、上記本発明の半導体装置において、シリコンが前記ビアプラグ全体に拡散されていることとしてもよく、前記ビアプラグはシリコン濃度が上面で最も高いこととしてもよく、前記ビアプラグはシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００７５】
また、上記本発明の半導体装置において、前記ビアプラグは、金属シリサイド層を含有しないシリコン含有金属ビアプラグであることとしてもよい。
【００７６】
また、上記本発明の半導体装置において、シリコンが前記第１の金属配線の配線全体に拡散されていることとしてもよく、前記第１の金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記第１の金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００７７】
また、上記本発明の半導体装置において、前記第１の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００７８】
また、上記本発明の半導体装置において、シリコンが前記第２の金属配線の配線全体に拡散されていることとしてもよく、前記第２の金属配線はシリコン濃度が上面で最も高いこととしてもよく、前記第２の金属配線はシリコン濃度が８ａｔｏｍｓ％以下であることとしてもよい。
【００７９】
また、上記本発明の半導体装置において、前記第２の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線であることとしてもよい。
【００８０】
また、上記本発明の半導体装置において、前記第１の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを有することとしてもよく、前記第２の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを有することとしてもよい。
【００８１】
また、上記本発明の半導体装置において、前記第１の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第１の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００８２】
また、上記本発明の半導体装置において、前記第１の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００８３】
また、上記本発明の半導体装置において、前記第２の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第２の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００８４】
また、上記本発明の半導体装置において、前記第２の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００８５】
また、上記本発明の半導体装置において、前記第３の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいることとしてもよく、前記第３の絶縁膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいることとしてもよい。
【００８６】
また、上記本発明の半導体装置において、前記第３の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有することとしてもよい。
【００８７】
また、上記本発明の半導体装置において、前記梯子型水素化シロキサンはＬ−Ｏｘであることとしてもよく、前記梯子型水素化シロキサンは膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下であることとしてもよく、前記梯子型水素化シロキサンは６３３ｎｍ波長での膜の屈折率が１．３８以上１．４０以下であることとしてもよい。
【００８８】
また、上記本発明の半導体装置において、前記第１の金属配線が銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記第１の金属配線が水素を含有することとしてもよい。さらに、前記第１の金属配線が炭素を含有することとしてもよい。
【００８９】
また、上記本発明の半導体装置において、前記第１の金属配線がバリアメタルを有することとしてもよい。
【００９０】
また、上記本発明の半導体装置において、前記第２の金属配線および前記ビアプラグが銅および銅の合金のうち少なくとも一つを含有することとしてもよい。この場合、前記第２の金属配線および前記ビアプラグが水素を含有することとしてもよい。さらに、前記第２の金属配線および前記ビアプラグが炭素を含有することとしてもよい。
【００９１】
また、上記本発明の半導体装置において、前記第２の金属配線および前記ビアプラグがバリアメタルを有することとしてもよい。
【００９２】
さらに、上記本発明の半導体装置において、前記銅の合金は、Ａｌ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、およびＦｅのうち少なくとも一つを含有することとしてもよく、前記バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つを有することとしてもよい。
【００９３】
（作用）
上記のように構成される本発明では、金属配線にシリコンを拡散させているため、シリコンを拡散させない場合に比べて、金属拡散防止膜との密着性がよくなる。また、シリコンを拡散させるため、製造工程中におけるマイグレーションが抑制される。また、配線のエレクトロマイグレーションおよびストレスマイグレーション耐性が向上する。さらに、シリコンが拡散された金属配線は酸化耐性が高いため、エッチング時における配線表面の劣化が抑制される。
【００９４】
また、本発明では、ビアプラグ内にもシリコンを拡散させているため、製造工程中におけるマイグレーション抑制効果がさらに向上する。また、配線のエレクトロマイグレーションおよびストレスマイグレーションの耐性がさらに向上する。
【００９５】
また、本発明では、金属配線上面でシリコン濃度が高いため、上層となる金属拡散防止膜との密着性がより向上する。
【００９６】
また、本発明では、金属配線中のシリコン濃度が８ａｔｏｍｓ％以下であるため、シリサイド層より配線抵抗の大きくなるのが抑制される。
【００９７】
また、本発明では、金属配線表面に形成された酸化防止層を除去してから金属拡散防止膜を金属配線上に形成するまで金属配線を酸素雰囲気に曝すことがないため、配線表面だけでなく金属の結晶粒界面に沿って発生する金属の酸化が抑制される。そのため、配線表面だけでなく結晶粒に沿った深さ方向に対してもシリコンを拡散でき、配線底部までシリコンを含有したシリコン含有金属配線を形成できる。
【００９８】
また、本発明では、酸化防止層の除去のための加熱処理を２５０℃から４００℃の温度範囲で行っているため、プラズマ処理の場合のプラズマにより加熱された配線表面のみがシリコンと反応してシリサイド層が形成されることを防止できる。
【００９９】
また、本発明では、シリコンの拡散処理を２５０℃から４００℃の温度範囲で行っているため、金属配線表面にシリサイド層が形成されることなく金属配線にシリコンが拡散される。
【０１００】
また、本発明では、酸化防止層を除去する工程とシリコンを拡散させる工程の温度が等しいため、温度条件が異なる場合に必要な、温度安定までの待機時間を低減でき、酸化層除去からシリコン拡散までのスループットが向上する。
【０１０１】
また、本発明では、同じ層の配線同士を絶縁するための絶縁膜に、梯子型水素化シロキサンまたはポーラス梯子型水素化シロキサンを含んでいるので、配線間容量を酸化膜より低減できる。また、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、または、６３３ｎｍ波長での膜の屈折率が１．３８以上１．４０以下であると誘電率がさらに低くなる。
【０１０２】
また、本発明では、金属拡散防止膜にＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つ用いているため、シリコンが拡散された金属配線と金属拡散防止膜の密着性がよい。
【０１０３】
また、本発明では、エッチングストッパー膜を用いているため、オーバーエッチングを防ぎ、エッチング処理毎に形成される溝の形状が一定になる。
【０１０４】
また、本発明では、異なる配線層を絶縁するための絶縁膜に、ＳｉＯ２、ＳｉＯＣおよび有機膜のうち少なくとも一つ用いているため、窒化膜に比べて配線間容量を低減できる。
【０１０５】
また、本発明では、エッチングストッパー膜に、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つ用いているため、窒化膜に比べて配線間容量を低減できる。
【０１０６】
また、本発明では、ベンゾトリアゾールまたはベンゾトリアゾール誘導体を含む膜を用いているため、金属の腐食防止効果が高い。
【０１０７】
また、本発明では、金属配線が銅および銅の合金のうち少なくとも一つを含有する配線であるため、配線抵抗が小さくなり、またエレクトロマイグレーション耐性が向上する。
【０１０８】
さらに、本発明では、金属配線が水素を含有しているため、金属配線の酸化を抑制し、金属シリサイドの析出を防止する。
【０１０９】
【発明の実施の形態】
（第１実施例）
本発明の第１実施例の半導体装置の構成について説明する。
【０１１０】
図１は本発明の半導体装置の構造を示す断面図である。
【０１１１】
図１に示すように、本実施例の半導体装置は、Ｃｕ配線にシリコンが拡散されたシリコン含有銅（Ｃｕ）配線８が半導体基板（不図示）上に成膜された下地絶縁膜１上のＳｉＯ２絶縁膜２に形成された溝部に設けられた構成である。シリコン含有Ｃｕ配線８の側面と底面はＴａ／ＴａＮ膜５に覆われており、シリコン含有Ｃｕ配線８の上面には、Ｃｕ拡散防止膜であるＳｉＣＮ膜９、および配線層間の絶縁性確保のためのＳｉＯ２層間絶縁膜１０が順に形成されている。図１に示すシリコン含有Ｃｕ配線８の他、不図示のトランジスタ、ダイオード、抵抗、およびキャパシタなどから半導体装置が構成される。
【０１１２】
次に、第１実施例の半導体装置の製造過程において、シリコン含有Ｃｕ配線８およびＳｉＣＮ膜９などの膜形成に用いられる平行平板型プラズマＣＶＤ装置について説明する。なお、ここでは、半導体基板上に膜形成する場合で説明する。
【０１１３】
図２は第１実施例に用いられる平行平板型プラズマＣＶＤ装置の構成の一実施例を模式的に示す断面図である。
【０１１４】
上記プラズマＣＶＤ装置は、半導体基板１００上に成膜処理を行うための処理室３０と、処理室３０内に載置された半導体基板１００の温度を一定に保つためのヒータ３２と、半導体基板１００を処理室３０に搬入し、処理室３０から搬出する搬送手段（不図示）と、処理室３０内の圧力を一定に保つための排気手段３４と、処理室３０に複数種類の反応ガスを供給するためのガス供給部３６と、処理室３０内に高周波を発生させるための高周波発生機４２と、ヒータ３２、搬送手段（不図示）、排気手段３４、ガス供給部３６および高周波発生機４２を制御するコンピュータ３８とを備える構成である。
【０１１５】
ガス供給部３６は、数種類の反応ガスを供給するための複数のガス配管３５、およびガス流量制御手段３７を介して処理室３０に接続されている。
【０１１６】
処理室３０には上部平板電極４０と下部平板電極４１が対向して設けられ、上部平板電極４０および下部平板電極４１は上記高周波発生機４２に接続されている。また、下部平板電極４１には上記ヒータ３２が内蔵されている。高周波発生機４２は、所定の周波数および高周波電力（ＲＦパワー）の高周波を上部平板電極４０と下部平板電極４１の間に発生させる。
【０１１７】
上記構成のプラズマＣＶＤ装置により、例えば、ＳｉＣＮ膜９を形成する場合、下部平板電極４１上に載置された半導体基板１００をヒータ３２により所望の温度にし、反応ガスの種類および流量を調節して処理室３０内を所望のガス雰囲気で所望の処理圧力にし、所望の高周波のＲＦパワーを印加することで処理室３０内に反応ガスのプラズマを発生させて、半導体基板１００上にＳｉＣＮ膜９を形成する。
【０１１８】
なお、上記プラズマＣＶＤ装置において、シリコン含有Ｃｕ配線８形成のためのシリコン拡散、およびＳｉＣＮ膜９などの膜形成だけでなく、上記ガス雰囲気、処理圧力、処理温度、およびＲＦパワーなどの処理条件を調節することにより、半導体基板１００上に形成された膜を除去することも可能となる。半導体基板１００上に形成された膜の除去を可能にするため、上記プラズマＣＶＤ装置は半導体基板１００を一枚ずつ処理する枚様式タイプである。
【０１１９】
次に、上記プラズマＣＶＤ装置を用いた、第１実施例の半導体装置の製造方法について説明する。
【０１２０】
図３は第１実施例の半導体装置の製造工程手順を示す断面図である。
【０１２１】
トランジスタおよびキャパシタなどの半導体素子が形成された半導体基板（不図示）上の下地絶縁膜１上にプラズマＣＶＤ法により膜厚５００ｎｍのＳｉＯ２絶縁膜２を成膜する。成膜したＳｉＯ２絶縁膜２上にフォトレジスト３を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト３に溝配線用レジストパターン４を形成する（図３（ａ））。
【０１２２】
次に、ドライエッチング技術により、溝配線用レジストパターン４からＳｉＯ２絶縁膜２をエッチングして、ＳｉＯ２絶縁膜２に溝配線用パターンを形成する。その後、酸素プラズマ処理を行うＯ２ドライアッシングと、レジスト残渣除去のためのウェット剥離とによりフォトレジスト３を除去する。
【０１２３】
次に、図３（ｂ）に示すように、露出した下地絶縁膜１、およびＳｉＯ２絶縁膜２上に、バリアメタルとしてＴａ／ＴａＮ膜５を膜厚３０ｎｍで成膜し、成膜したＴａ／ＴａＮ膜５上に、電解メッキ法の陰極側下地層となるＣｕ層を膜厚１００ｎｍでスパッタリング法により成膜する。その後、電解メッキ法によりＣｕ層６を溝配線用パターンに埋め込んでから、結晶化のために４００℃の熱処理を行う。
【０１２４】
続いて、ＣＭＰ法によりＳｉＯ２絶縁膜２上のＣｕ層６とＴａ／ＴａＮ膜５を除去して、Ｃｕ配線７を形成する。ＣＭＰ法処理の後、Ｃｕ配線７上面に付着した砥粒を洗浄処理により除去すると、洗浄処理に用いられた水によりＣｕ配線７の上面にＣｕ酸化層が形成される。その後、Ｃｕ酸化層露出面をＢＴＡの１％希釈溶液にさらすと、ＢＴＡとＣｕ酸化層が反応して酸化防止層となるＢＴＡ層１１が形成される（図３（ｃ））。
【０１２５】
なお、ＢＴＡ層１１の下層に未反応のＣｕ酸化層が残る場合もあるが、ＢＴＡ層１１を形成する前に、シュウ酸等によりＣｕ酸化層を除去することによりＣｕ酸化層を数ｎｍ以下に制御できる。本実施例では、図に示すように、Ｃｕ配線７上にＢＴＡ層１１が形成された場合で説明する。
【０１２６】
次に、Ｃｕ配線７上のＢＴＡ層１１を熱分解により除去するため、上記プラズマＣＶＤ装置で、処理温度２５０〜４００℃、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下の条件で２分間、熱処理を行う。
【０１２７】
次に、Ｃｕ酸化層が除去されたＣｕ配線７の露出面を酸素にさらすことなく、上記プラズマＣＶＤ装置内において、ＳｉＨ４ガス流量１０〜５００ｓｃｃｍ、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下の条件でＣｕ配線７に１２０秒間熱処理を行い、シリコン含有Ｃｕ配線８を形成する。ここで、シリコン含有Ｃｕ配線８を形成する際、ＳｉＨ４の熱処理条件によってはＳｉＯ２絶縁膜２上にＳｉが析出して、析出したＳｉがＣｕ配線７間の短絡を起こす可能性がある。そのため、シリコン含有Ｃｕ配線８形成後、シリコン含有Ｃｕ配線８の露出面を酸素にさらすことなく、上記プラズマＣＶＤ装置内において、ＮＨ３ガス流量５０〜１０００ｓｃｃｍ、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下、ＲＦパワー５０〜５００Ｗの条件で３秒間プラズマ処理を行い、シリコン含有Ｃｕ配線８およびＳｉＯ２絶縁膜２の表面に析出したＳｉを窒化する。
【０１２８】
次に、上記窒化処理の後、シリコン含有Ｃｕ配線８を酸素にさらすことなく、上記プラズマＣＶＤ装置内で、ＳｉＨ（ＣＨ３）３、ＮＨ３、およびＨｅの反応ガスを用いたプラズマＣＶＤ法により、Ｃｕ拡散防止膜としてＳｉＣＮ膜９を膜厚５０ｎｍで、表面を窒化したシリコン含有Ｃｕ配線８およびＳｉＯ２絶縁膜２の上に成膜する。
【０１２９】
その後、上記プラズマＣＶＤ装置により、層間絶縁膜としてＳｉＯ２層間絶縁膜１０を膜厚５００ｎｍでＳｉＣＮ膜９上に成膜して、シリコン含有Ｃｕ配線８上の層間絶縁膜を形成する。（図３（ｄ））。
【０１３０】
なお、上記シリコン含有Ｃｕ配線８の形成については、原料ガスとしてＳｉＨ４を用いたが、Ｓｉ２Ｈ６やＳｉＨ２Ｃｌ２といった無機シランガスであればよく、かつＯ２を含まないガス雰囲気中で、処理温度２５０℃以上４００℃以下、処理圧力２０Ｔｏｒｒ以下にて行えばよい。
【０１３１】
また、Ｃｕ配線７にシリコンが拡散されているため、上層のＣｕ拡散防止膜との密着性がよくなる。なお、Ｃｕ拡散防止膜との密着性をより向上させるために、シリコン含有Ｃｕ配線８のシリコン濃度が配線上面で最も高くなるようにすることが望ましい。また、配線抵抗が大きくなるのを抑制するために、シリコン含有Ｃｕ配線８中のシリコン濃度を８ａｔｏｍｓ％以下にすることが望ましい。
【０１３２】
ここで、Ｃｕシリサイドとシリコン含有Ｃｕ配線の違いについて説明する。
【０１３３】
図４はシリコンとＣｕの状態を示す相図である。図４に示す、ＣｕとＳｉとの相図からＣｕとＳｉの比率が９２：８以下のＳｉ含有量ではＣｕシリサイドが形成されず、シリコン含有Ｃｕ層が形成される。このシリコン含有Ｃｕ層による配線がシリコン含有Ｃｕ配線となる。
【０１３４】
次に、Ｃｕシリサイドの形成方法とシリコン含有Ｃｕ膜の形成方法の違いについて説明する。
【０１３５】
Ｃｕシリサイドの形成方法は上記特開２０００―１５０５１７号公報に、以下のように開示されている。この公報には、半導体集積回路装置の製造方法として、（ａ）半導体基板上に形成された層間絶縁膜に溝パターンを形成する工程と、（ｂ）前記層間絶縁膜の上層にバリア層およびＣｕ膜を順次形成する工程と、（ｃ）前記Ｃｕ膜の表面および前記バリア層の露出した表面を化学的機械研磨法によって平坦化し、前記溝パターンに前記Ｃｕ膜および前記バリア層を埋め込む工程と、（ｄ）０．１Ｔｏｒｒ以下の減圧状態においてシラン系ガス雰囲気中で半導体基板に熱処理を施し、前記Ｃｕ膜の表面をシリサイド化する工程とを有することが記載されている。この方法によりＣｕシリサイドを容易に形成できる。
【０１３６】
一方、上記Ｃｕシリサイドに対してＣｕ中におけるシリコン濃度が８ａｔｏｍｓ％以下となるシリコン含有Ｃｕ膜を、上記公報に開示された方法で形成することは困難である。上述したように、本発明におけるシリコン含有Ｃｕ膜形成方法は、特開２０００−１５０５１７号公報の上記（ａ）〜（ｃ）の工程の後、（ｄ）’Ｃｕ膜の表面に酸化防止層を形成する工程と、（ｅ）’熱処理を行い酸化防止層を除去する工程と、（ｆ）’酸化雰囲気に曝さずに減圧状態でシラン系ガス雰囲気中で半導体基板に熱処理を施し、上記Ｃｕ膜をシリコン含有Ｃｕ膜にする工程とを有することを特徴とする。以下に、上記（ｅ）’と（ｆ）’の工程の処理条件について詳細に説明する。なお、シラン系ガスとしてＳｉＨ４を用い、ＳｉＨ４ガスによる処理をＳｉＨ４処理と称する。
【０１３７】
図５に酸化防止層除去とＳｉＨ４処理の処理条件についての実験の結果を示す。図５（ａ）はＣｕシリサイド析出の熱処理温度依存性を示すグラフであり、図５（ｂ）はＢＴＡ脱離の熱処理温度依存性を示すグラフであり、図５（ｃ）はＣｕ膜へのシリコン拡散の熱処理温度依存性を示す表である。
【０１３８】
図５（ａ）のグラフは、Ｃｕ膜の酸化防止層としてＣｕ膜上にＢＴＡを形成した場合（●印）と、ＢＴＡを形成しない場合（□印）について、ＣＶＤ装置の処理室となるチャンバー内で酸化防止層を除去するための熱処理を行い、さらにＳｉＨ４処理を行った後の微細Ｃｕ配線部のＣｕシリサイド析出数を示している。実験ではＳｉＨ４処理に複数の温度条件を設けた。温度条件は、温度２００℃から４５０℃の範囲について、ＢＴＡを形成したサンプルでは１１条件であり、ＢＴＡを形成しなかったサンプルでは４条件であった。Ｃｕシリサイド析出数の計測は、面積約５００μｍ□の観察エリアを光学顕微鏡で行った。グラフの横軸はＳｉＨ４処理の温度であり、縦軸はＣｕシリサイド析出数である。
【０１３９】
図５（ａ）に示すように、ＢＴＡを形成した場合、ＳｉＨ４処理の温度が４００℃以下でＣｕシリサイドの析出は起こらず、シリコン含有Ｃｕ膜を形成できた。そして、４２５℃以上ではＣｕ配線上面で部分的にＣｕシリサイド析出物が発生し、４５０℃ではＣｕシリサイド析出物が２０００個以上発生してしまった。したがって、ＢＴＡを用いる場合には、シラン系ガスにＣｕ膜を曝すときの温度は４００℃以下が好ましい。
【０１４０】
一方、ＢＴＡを形成しなかった場合、ＳｉＨ４処理の温度が２５０℃でもＣｕシリサイドが析出してしまった。そのため、酸化防止層をＣｕ膜の上に形成しなければ、ＳｉＨ４処理の温度が２５０℃以上でＣｕシリサイドが形成されることがわかった。
【０１４１】
図５（ｂ）は、Ｃｕ膜上にＢＴＡが形成されたサンプルに熱処理をかけながら、ＡＰＩ−ＭＳ法によりＢＴＡに相当する質量数１１９の昇温脱離スペクトルを測定した結果を示すグラフである。グラフの横軸は処理温度であり、縦軸は脱離強度を示す。
【０１４２】
図５（ｂ）に示すように、処理温度を上げていくと、ＢＴＡの脱離は１８０℃から始まり、２５０℃で脱離強度が最大となるピークを持ち、２７０℃以上でそのピークが下がり始める。この結果からＢＴＡの脱離が始まる１８０℃以上のＳｉＨ４処理でＣｕ膜中にシリコンが拡散するか否かを確認したので、以下に説明する。
【０１４３】
図５（ｃ）はＣｕ膜中のシリコン含有の有無を示す表である。図５（ｃ）に示すように、図５（ｂ）に示したＡＰＩ−ＭＳ（Ａｔｏｍｏｓｐｈｅｒｉｃ Ｐｒｅｓｓｕｒｅ Ｉｏｎ−Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）法による測定結果にほぼ対応して、処理温度２００℃と２２５℃ではＣｕ膜中でのシリコンの含有を確認できなかったが、２５０℃以上でＣｕ膜中のシリコンの含有を確認できた。
【０１４４】
上述の実験結果から、温度２５０℃以上の熱処理であればＢＴＡを充分に脱離させることができ、温度２５０℃以上４００℃以下のＳｉＨ４処理であればＣｕシリサイドが析出せずに、シリコンをＣｕ膜中に拡散させることが可能である。
【０１４５】
したがって、酸化防止層にＢＴＡを用いた場合、好ましくは、特開２０００−１５０５１７号公報の上記（ａ）〜（ｃ）の工程の後、（ｄ）’Ｃｕ膜の表面にＢＴＡ層を形成する工程と、（ｅ）’ＣＶＤ装置のチャンバー内で温度２５０℃以上４００℃以下で熱処理を行って酸化防止層を除去する工程と、（ｆ）’酸化防止層除去工程と同じ温度で酸化雰囲気に曝さずに減圧状態でシラン系ガス雰囲気中で半導体基板に熱処理を施すことにより、Ｃｕ膜をシリコン含有Ｃｕ膜にする工程とを有する。そして、（ｅ）’と（ｆ）’の工程の温度を等しくすれば、温度条件が異なる場合に必要な、温度安定までの待機時間を低減でき、酸化層除去からシリコン拡散までのスループットが向上する。
【０１４６】
なお、ここではデータとして示さなかったがＢＴＡを用いた場合、ＳｉＨ４処理前に還元性ガスを用いたプラズマ処理を行うと、プラズマにより加熱された配線表面のみがシリコンと反応して、よりＣｕシリサイド異常析出が形成されてしまい好ましくない。また、ＳｉＨ４ガス処理後に還元性ガスを用いたプラズマ処理をすることはＣｕシリサイド析出とは関係がないので問題はない。
【０１４７】
図３に示した製造工程手順において、シリコン含有Ｃｕ配線８形成後、シリコン含有Ｃｕ配線８およびＳｉＯ２絶縁膜２の表面に析出したＳｉをプラズマ処理により窒化しているが、ＨｅガスまたはＡｒガスを用いたプラズマ処理により表面をエッチングしてＳｉの析出を除去するＳｉエッチングを行ってもよく、Ｓｉの析出がなければ上記窒化処理および上記Ｓｉエッチング処理を省略してもよい。
【０１４８】
また、Ｃｕ拡散防止膜としてＳｉＣＮ膜９を用いたが、ＳｉＣ膜、または有機膜でも良い。有機膜は、例えば、プラズマＣＶＤ法により形成可能なテフロン系有機高分子膜およびアモルファスカーボン膜である。
【０１４９】
また、シリコン含有Ｃｕ配線８に酸化防止効果もあるため、Ｃｕ拡散防止膜として、ＳｉＣ膜およびＳｉＣＮ膜の代わりにＳｉＯＣ膜などのＯを含む絶縁膜を用いても良い。
【０１５０】
また、Ｃｕ配線７表面のＢＴＡ層１１を除去するための熱処理をＮ２ガス雰囲気で行っているが、反応ガスにＮＨ３、Ｈ２、Ｈｅ、ＡｒおよびＳｉＨ４のうち少なくとも一つのガスを含み、かつＯ２ガスを含まない雰囲気による熱処理であればよい。さらに、いずれのガスも流さずに真空下における熱処理でもよい。この熱処理の際、温度２５０℃以上４００℃以下、圧力２０Ｔｏｒｒ以下であれば、ＢＴＡ層１１を除去可能である。
【０１５１】
本実施例では、Ｃｕ配線７上のＣｕ酸化層露出面に酸化防止層を形成した後、密閉された処理室で、酸化防止層の除去からＣｕ拡散防止膜形成までの処理を行っており、Ｃｕ配線およびシリコン含有Ｃｕ配線を酸素にさらすことがないため、Ｃｕ配線およびシリコン含有Ｃｕ配線の上面に酸化層が形成されることがない。そのため、シリコン含有Ｃｕ配線８とＣｕ拡散防止膜の密着性がよくなり、シリコン含有Ｃｕ配線８中のＣｕ粒子が移動するのを防ぎ、エレクトロマイグレーション耐性が向上する。また、上層に形成される保護膜などの応力によるシリコン含有Ｃｕ配線８の断線を防ぎ、ストレスマイグレーションの耐性が向上する。したがって、配線寿命の長い配線を形成できる。
【０１５２】
なお、上記Ｃｕ層６は水素含有のＣｕ層である方が好ましい。それは、Ｃｕ層へのＣＭＰ処理であるＣｕ−ＣＭＰ処理の後に、バリア絶縁膜となるＳｉＣＮ膜９の成膜前のＳｉＨ４ガスの曝露中に水素がＣｕ配線中から脱離することが望ましいからである。その理由について、詳細に説明する。
【０１５３】
ＳｉＣＮ膜９の成膜装置であるプラズマＣＶＤ装置内に微量の残留酸素があると、Ｃｕ配線中のグレイン界面で酸化が進み、Ｃｕ−ＣＭＰ処理後にＳｉＨ４ガスに曝露する際、Ｃｕ配線表面に不均一に形成された金属酸化物がＣｕシリサイドの析出物を発生させやすくしてしまう。これに対して、Ｃｕ層が水素を含有していれば、Ｃｕ−ＣＭＰ処理後のＳｉＣＮ膜成膜前のＢＴＡ除去やＳｉＨ４処理で、プラズマＣＶＤ装置中に微量の残留酸素があっても、Ｃｕ配線から水素が脱離するためＣｕ配線中のグレイン界面の酸化が進行せず、Ｃｕ配線表面状態が均一になり、Ｃｕシリサイドの析出物が発生せず、シリコン含有Ｃｕ配線が形成される。このことは、水素を含有するＣｕ層に限らず、水素含有Ｃｕ合金層であっても同様である。Ｃｕ層中における水素の含有については、ＴＤＳ（昇温脱離ガス法）により質量数２のガスの脱離として確認できた。また、ＳＩＭＳ（二次イオン質量分析）によりＣｕ層中の水素を分析すると、バックグランドレベルよりも２桁以上大きいカウント数を確認した。
【０１５４】
また、厳密にいえば、Ｃｕ層６の埋設性向上のため、Ｃｕ層６形成の際に有機成分を添加（１００ｐｐｍ以下）したＣｕめっき液を使用している。そのため、Ｃｕ層６中には微量の炭素が含有されており、上記Ｃｕ層６は炭素含有Ｃｕ層であってもよい。
【０１５５】
（第２実施例）
本発明の第２実施例は、ＶＦ法によるデュアルダマシン構造の二層配線にシリコン含有銅配線を適用し、その配線層間絶縁膜に低誘電率層間絶縁膜を適用したことを特徴とする。
【０１５６】
第２実施例の構成について説明する。
【０１５７】
図６は本実施例の半導体装置の構造を示す断面図である。
【０１５８】
図６に示すように、本実施例の半導体装置は、第１のシリコン含有銅配線２１０がビアプラグを介して第２のシリコン含有銅配線２２３に接続された構成である。
【０１５９】
第１のシリコン含有銅配線２１０は積層膜に形成された溝部に設けられている。その溝部は、半導体基板（不図示）上に成膜された下地絶縁膜２０１、ＳｉＣＮ膜２０２、梯子型の水素化シロキサン（Ｈｙｄｒｏｇｅｎ Ｓｉｌｏｘａｎｅ）であるＬａｄｄｅｒ Ｏｘｉｄｅ膜２０３およびＳｉＯ２膜２０４からなる積層膜に形成されている。第１のシリコン含有銅配線２１０の側面と底面はＴａ／ＴａＮ膜２０８に覆われている。なお、以下では、Ｌａｄｄｅｒ ＯｘｉｄｅをＬ−Ｏｘ（ＮＥＣエレクトロニクス株式会社の商標（出願中））と称する。
【０１６０】
ビアプラグは、ＳｉＯ２膜２０４上のＳｉＣＮ膜２１１およびＳｉＯ２膜２１２からなる積層膜に形成された孔部に設けられている。その孔部の側面と底面はＴａ／ＴａＮ膜２２０に覆われ、その中がシリコン含有銅で埋め込まれている。
【０１６１】
第２のシリコン含有銅配線２２３は積層膜に形成された溝部に設けられている。その溝部は、ＳｉＯ２膜２１２、ＳｉＣＮ膜２１３、Ｌ−Ｏｘ膜２１６およびＳｉＯ２膜２１７からなる積層膜に形成されている。第２のシリコン含有銅配線２２３の側面はＴａ／ＴａＮ膜２２０に覆われ、第２のシリコン含有銅配線２２３の上面にはＳｉＣＮ膜２２２が形成されている。
【０１６２】
なお、第１のシリコン含有銅配線２１０、ビアプラグおよび第２のシリコン含有銅配線２２３の他、不図示のトランジスタ、ダイオード、抵抗、およびキャパシタなどから半導体装置が構成される。
【０１６３】
次に、本実施例の半導体装置の製造方法について説明する。
【０１６４】
図７〜図１０は第２実施例の半導体装置の製造工程を示す断面図である。なお、第１実施例と同様な工程については、その詳細な説明は省略する。
【０１６５】
本実施例の半導体装置の製造方法では、半導体素子を有する基板上に成膜された下地絶縁膜２０１上に、第１溝配線の溝部形成のためのエッチングストッパー膜としてＳｉＣＮ膜２０２をプラズマＣＶＤ法により５０ｎｍ成膜する。次に、第１の銅溝配線の層間絶縁膜として低誘電率層間絶縁膜であるＬ−Ｏｘ膜２０３を塗布法により３００ｎｍ成膜し、４００℃の焼成をＮ２雰囲気で３０分行う。次に、ＳｉＯ２膜２０４をプラズマＣＶＤ法により１００ｎｍ成膜する。次に、成膜したＳｉＯ２膜２０４上に第１溝配線用レジストパターン２０６を形成する（図７（ａ））。
【０１６６】
さらに、ドライエッチング技術により第１溝配線用レジストパターンからＳｉＯ２膜２０４とＬ−Ｏｘ膜２０３をエッチングして、第１溝配線パターン２０７を形成する。その後、Ｏ２ドライアッシングによりフォトレジスト２０５と反射防止膜２２５を除去する（図７（ｂ））。
【０１６７】
次に、ドライエッチングによりエッチングストッパー膜であるＳｉＣＮ膜２０２のエッチバックを行い、下地半導体素子との導通面を開口し、エッチング残渣除去のためのウェット剥離を行い、第１溝配線パターン２０７を形成する。次に、バリアメタルとしてＴａ／ＴａＮ膜２０８を３０ｎｍスパッタリング法により成膜し、続いて、Ｔａ／ＴａＮ膜２０８の上にＣｕ膜２０９を膜厚１００ｎｍでスパッタリング法により成膜する。その後、電解メッキ法によりＣｕ膜２０９を７００ｎｍ成膜し、第１溝配線パターン２０７を埋め込んでから、結晶化のためにＮ２雰囲気で４００℃、３０分の熱処理を行う（図７（ｃ））。
【０１６８】
次に、ＳｉＯ２膜２０４上のＣｕ膜２０９およびＴａ／ＴａＮ膜２０８をＣＭＰ法により除去し、さらにＢＴＡ溶液による表面処理を行うことによりＣｕ表面がＢＴＡ層で酸化防止処理された第１の銅溝配線を形成する（図７（ｄ））。
【０１６９】
次に、第１の銅溝配線上のＢＴＡ層を熱分解により除去するため、第１実施例と同様にして、プラズマＣＶＤ装置内で、処理温度２５０〜４００℃、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下の条件で２分間、熱処理を行う。さらに、ＢＴＡ層除去後、第１の銅溝配線を酸素にさらすことなく、ＳｉＨ４ガス流量１０〜５００ｓｃｃｍ、Ｎ２ガス流量１００〜５０００ｓｃｃｍ、処理圧力２０Ｔｏｒｒ以下の条件で第１の銅溝配線に２４０秒間熱処理を行い、第１のシリコン含有銅配線２１０を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２１１を膜厚５０ｎｍ成膜する。
【０１７０】
なお、ここで、第１のシリコン含有銅配線２１０におけるシリコン濃度の測定結果を示す。図１１は第１のシリコン含有銅配線２１０における深さ方向のシリコン濃度を示すグラフである。図１１に示すように、シリコン濃度は、配線の表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０１７１】
次に、異層間絶縁膜としてＳｉＯ２膜２１２を４００ｎｍ、エッチングストッパー膜としてＳｉＣＮ膜２１３を５０ｎｍ成膜する。その上に第２溝配線の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ２膜２１７を１００ｎｍ成膜する。次に、反射防止膜２２５とフォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、フォトレジストにビア用レジストパターン２１５を形成する（図８（ｅ））。
【０１７２】
次に、ドライエッチング技術により、ビア用レジストパターン２１５から、層間絶縁膜および異層間絶縁膜までをエッチングして、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１上で止める（図８（ｆ））。このとき、ＳｉＣＮ膜２１１でエッチングが止まったビアも存在すれば、ＳｉＣＮ膜２１１でエッチングが止まらずに、ビア底で第１のシリコン含有銅配線２１０がむき出しになるビアも存在した。
【０１７３】
その後、Ｏ２ドライアッシングとウェット剥離により反射防止膜２２５、フォトレジスト２１４、およびレジスト残査を除去する。このとき、ＳｉＣＮ膜２１１が抜けてしまったビアでは、ビア底の第１のシリコン含有銅配線２１０が酸化もしくは腐食されてしまうが、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜２２４が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０１７４】
次に、反射防止膜２２５を塗布・焼成し、フォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジストに第２溝配線用レジストパターン２１９を形成する（図９（ｇ））。
【０１７５】
続いて、ドライエッチング技術により、第２溝配線用レジストパターン２１９から、ＳｉＯ２膜２１７、Ｌ−Ｏｘ膜２１６、および反射防止膜２２５をエッチングストッパー膜となるＳｉＣＮ膜２１３までエッチングする。その後、Ｏ２ドライアッシングを行い、第２溝配線用のフォトレジスト２１８および反射防止膜２２５を除去し、エッチバックを行い、ビア底のＳｉＣＮ膜２１１を除去する。次に、ウェット剥離によりエッチング残渣を除去する（図９（ｈ））。このとき、ビアエッチング工程でＳｉＣＮ膜２１１が抜けてしまったビアでは、ビア底の第１のシリコン含有銅配線２１０がさらに酸化もしくは腐食されてしまうが、上述したように、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０１７６】
その後、ビア底の自己整合的に形成されたＳｉＯ２をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜２２１を１００ｎｍ成膜する。しかる後に、電解メッキ法によりＣｕ膜２２１を７００ｎｍ成膜する（図９（ｉ））。次に、図１０（ｊ）に示すように、ＣＭＰ法により、第２の銅溝配線とビアプラグを形成する。
【０１７７】
次に、第１の銅溝配線と同様にして、ＢＴＡ層を除去しＳｉＨ４を照射することにより第２のシリコン含有銅配線２２３を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２２２を膜厚５０ｎｍ成膜した（図１０（ｋ））。この際、上述したように、シリコン濃度は、配線の表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０１７８】
上述のように、本実施例にて形成されたシリコン含有銅配線は、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２が自己整合的に形成されるので、エッチング工程における銅の酸化および腐食が防止できる。さらに、Ｃｕシリサイドを形成した場合と比較すると膜中にシリコンを拡散させているため、配線表面がエッチングされても、銅の酸化防止効果が高い。
【０１７９】
次に、本実施例による半導体装置のビアチェーン歩留まりの評価結果について説明する。
【０１８０】
図１２は二層配線によるビアチェーン歩留まりの評価結果を示すグラフである。
【０１８１】
図１２に示すグラフから、Ｃｕシリサイドが形成された銅配線（以下、シリサイド銅配線と称する）と同様に、純銅（ｐｕｒｅ Ｃｕ）配線よりも良好な歩留まりが得られたことがわかる。なお、シリサイド銅配線として、例えば、米国特許ＵＳＰ６２１１０８４に開示されているものがある。
【０１８２】
次に、エレクトロマイグレーションおよびストレスマイグレーションの耐性の評価結果について説明する。
【０１８３】
図１３はエレクトロマイグレーションおよびストレスマイグレーションの耐性を評価した結果を示すグラフである。
【０１８４】
図１３に示すグラフから、シリコン含有銅配線は、純銅配線およびシリサイド銅配線に比べて、エレクトロマイグレーションおよびストレスマイグレーションの耐性が１桁高いことがわかる。
【０１８５】
上述の評価結果に示されるように、本実施例にて形成されたシリコン含有銅配線は、配線全体にシリコンを拡散させシリコン含有金属配線を形成することにより、最表面のみにシリサイド層を形成する場合よりも、金属配線の金属粒子の移動を抑制する効果が向上する。
【０１８６】
ここで、上記Ｌ−Ｏｘの物性について説明する。
【０１８７】
同じ層の配線同士を絶縁するための配線層間絶縁膜や、下層配線および上層配線の間の異層間絶縁膜として、様々な低誘電率材料を用いることができるが、配線遅延防止の観点から、誘電率は２．９以下が望ましく、また、膜密度は低いものが望ましい。例えば、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下、６３３ｎｍの波長の屈折率が１．３８以上１．４０以下であることが望ましい。こうした絶縁膜材料の具体例として、上述のＬ−Ｏｘを挙げることができる。
【０１８８】
図１４はＬ−Ｏｘの物性データを示す表である。
【０１８９】
図１４に示すように、Ｌ−Ｏｘの誘電率は２．９で、屈折率は１．３９である。このことから、Ｌ−Ｏｘは配線層間絶縁膜および異層間絶縁膜として好ましい材料であることがわかる。なお、絶縁膜として、Ｌ−Ｏｘを単体で用いるだけでなく、ＳｉＯ２膜等との積層膜であってもよい。ＳｉＯ２膜は窒化膜に比べて誘電率が低いからである。
【０１９０】
次に、梯子型水素化シロキサンの構造について説明する。
【０１９１】
図１５は梯子型水素化シロキサン構造を有するＬ−Ｏｘの構造を示す模式図である。図１５に示すｎは１以上の正の数である。
【０１９２】
Ｌ−Ｏｘは図１５に示すような梯子型の分子構造を有するポリマーである。このように、Ｌ−Ｏｘが図１５に示す構造を有することについて、物質の同定および定性分析を行うＦＴ−ＩＲの観測結果で説明する。
【０１９３】
図１６はＦＴ−ＩＲの観測結果を示すグラフである。
【０１９４】
図１６に示すチャートで特徴的なのは、波数約８３０ｃｍ−１に現れるシャープなＳｉ−Ｈ結合のスペクトルである。このスペクトルの急峻さが、Ｌ−Ｏｘが２次元構造を有することを示唆している。また、この急峻なスペクトルの高波数側となる波数８７０ｃｍ−１付近にもう一つのＳｉ−Ｈ結合のピークと想定されるものがあるが、このスペクトルは極端に小さい。このことも測定対象物質が２次元構造を有していることを示すと考えられる。
【０１９５】
次に、Ｌ−Ｏｘの物性の焼成温度条件依存性について説明する。
【０１９６】
図１７は焼成条件の変化に伴う物性の変動を示すグラフである。図１７中に黒丸印で示すＲ．Ｉ．は６３３ｎｍの波長での屈折率を示し、白四角印は密度を示す。実験は、窒素等の不活性ガス雰囲気、温度２００℃以上４５０℃以下で焼成した。
【０１９７】
屈折率は誘電率に直接影響するパラメータであり、１．３８〜１．４０の間で推移する。屈折率は、２００℃未満の温度および４００℃よりも高い温度では１．４０を超える値を示した。
【０１９８】
密度は、２００℃以上４００℃以下で焼成したＬ−Ｏｘは１．５０〜１．５８ｇ／ｃｍ３を示した。４００℃を超える温度では、１．６０ｇ／ｃｍ３を超える値を示した。４００℃を超える焼成温度では、密度の上昇が顕著となる。
【０１９９】
なお、２００℃未満では測定できなかった。２００℃未満では、図に示さないＦＴ−ＩＲのチャートから、波数約３６５０ｃｍ−１に現れるＳｉ−ＯＨ（シラノール）と想定される結合のスペクトルが観測されており、Ｓｉ−ＯＨ（シラノール）が物性に影響を与えていると考えられる。
【０２００】
以上のことから、Ｌ−Ｏｘを含む絶縁膜の成膜の際、２００℃以上４００℃以下の雰囲気温度で焼成することにより、低誘電率の優れた特性のＬ−Ｏｘを安定して得られることがわかる。
【０２０１】
次に、従来知られている３次元的な構造をもつ水素化シルセスオキサン構造のＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ。以下、ＨＳＱと称する。）とＬ−Ｏｘとの構造の違いについて説明する。
【０２０２】
図１８はＨＳＱの分子骨格を示す模式図である（「ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｔｅｃｈｎｏｌｏｇｙ ｏｕｔｌｏｏｋ １９９８年：ｐ．４３１−４３５」より引用）。
【０２０３】
上記二つの構造の材料は、製造プロセスにおける膜安定性が大きく相違し、Ｌ−Ｏｘの方が顕著に優れた膜安定性を示す。これは、ＨＳＱに比べてＬ−Ｏｘの方がＳｉ−Ｈ減少量が少ないことによるものと考えられる。また、絶縁膜中の水素原子の結合の態様が異なることも原因となっているものと考えられる。すなわち、ＨＳＱにおいては、その立方体構造の角部分に水素原子が結合しているのに対し、Ｌ−Ｏｘでは、梯子構造の側面に水素原子が結合している。したがって、ＨＳＱの方が水素原子の周りの密度が低く、ＨＳＱの水素結合はＬ−Ｏｘに比較し反応性に富む構造となっているものと考えられる。
【０２０４】
次に、Ｌ−ＯｘとＨＳＱの膜安定性の相違について説明する。
【０２０５】
Ｌ−ＯｘおよびＨＳＱを用いて２種類の配線構造を作製し、ＳｉＨ４照射によるシリコン添加プロセスを実施したところ、膜質の耐性が大きく相違することを確認した。以下、実験データに基づいて説明する。
【０２０６】
なお、ＳｉＨ４照射はプラズマＣＶＤ装置のチャンバー内で行い、照射条件は、処理温度２５０〜４００℃、処理圧力２０Ｔｏｒｒ以下、ガス流量ＳｉＨ４＝１０〜５００ｓｃｃｍ、Ｎ２＝１００〜５０００ｓｃｃｍである。実験で用いたＨＳＱおよびＬ−Ｏｘは、塗布後、約２００℃のホットプレートでベークし、さらに、拡散炉で窒素雰囲気中３５０℃、３０ｍｉｎで焼成したのもので、それぞれ３００ｎｍの膜厚のブランクウエハーを使用した。膜厚、屈折率の測定は分光エリプソメータで行った。誘電率は、水銀プローブ装置にて測定したキャパシタの値、および上記分光エリプソメータで測定した膜厚の値を用いて計算した。
【０２０７】
図１９（ａ）はＳｉＨ４照射時間に対する膜厚収縮率変化量を示すグラフ、（ｂ）はＳｉＨ４照射時間に対する屈折率変化量を示すグラフ、（ｃ）はＳｉＨ４照射時間に対する誘電率変化量を示すグラフである。
【０２０８】
膜厚収縮率については、図１９（ａ）に示すように、Ｌ−Ｏｘの膜厚は、０ｓから１２０ｓまでのＳｉＨ４照射時間に依存せず、初期値に対して９９％でほぼ変化がなかった。一方、ＨＳＱの膜厚は、ＳｉＨ４照射時間が長くなるにつれて減少し、照射時間１２０ｓでは初期値の約８０％まで減少した。
【０２０９】
屈折率変化については、図１９（ｂ）に示すように、波長６３３ｎｍによる測定で、ＨＳＱでは、１２０ｓ照射すると、屈折率が初期値の１．３９から１．４２まで変化した。これに対して、Ｌ−Ｏｘでは、照射時間０ｓから１２０ｓまで、屈折率が初期値の１．３９から変化しなかった。
【０２１０】
誘電率の変化については、図１９（ｃ）に示すように、ＨＳＱは、ＳｉＨ４照射処理を行うと、初期値の２．９から、１２０ｓ照射で３．４まで上昇してしまう。一方、Ｌ−Ｏｘは、１２０ｓ照射しても初期値の２．９から変化しなかった。
【０２１１】
上述の結果から、膜厚、屈折率、および誘電率のいずれについても、ＳｉＨ４照射に対する耐性はＬ−Ｏｘの方が優れていることが明らかになった。こうしたＳｉＨ４照射処理耐性の違いは、上述した水素結合の反応性の違いによるものと考えられる。
【０２１２】
以上のことから、ＳｉＨ４照射処理を行う場合、層間膜としてＨＳＱよりもＬ−Ｏｘが好ましい。また、このＬ−Ｏｘをポーラスにした、誘電率２．５のポーラスＬ−ＯｘでもＳｉＨ４照射処理の耐性はＬ−Ｏｘと同様であることが確認された。
【０２１３】
さらに、Ｌ−ＯｘとＨＳＱの薬液耐性について比較実験をしたので、その結果について説明する。
【０２１４】
図２０（ａ）は一定量エッチングした後の膜厚を示す表であり、（ｂ）はウエハ中の測定位置を示す模式図である。実験は、弗化アンモニウムおよび希釈されたＨＦからなるエッチング液にウエハを一定時間浸漬した後、図２０（ｂ）に示す５点▲１▼〜▲５▼の位置のエッチング量を測定した。表中の数値の単位はオングストローム（×１０−８ｃｍ）である。
【０２１５】
図２０に示すように、弗化アンモニウムおよび希釈されたＨＦに対するエッチング速度を比較すると、Ｌ−Ｏｘの方がＨＳＱに比べてエッチング速度が大きいことが分かった。
【０２１６】
次に、ＨＳＱ膜およびＬ−Ｏｘ膜を実際のダマシン配線構造の配線層間絶縁膜に適用して、ＳｉＨ４照射処理をした結果について説明する。
【０２１７】
配線密度の高い場所では、ＣＭＰ処理の研磨速度が大きいため、ＣＭＰ処理後、マスクＳｉＯ２膜が無くなっているか、または薄くなっていた。そのため、配線にＳｉＨ４照射処理をすると、プラズマＳｉＯ２膜の下層のＨＳＱ膜およびＬ−Ｏｘ膜にもＳｉＨ４照射処理をすることになる。ライン／スペース＝０．２／０．２マイクロメートルの配線構造にＳｉＨ４照射処理をした場合の配線間容量を比較すると、ＨＳＱではＳｉＯ２に対して２〜３％しか低下しないのに対し、Ｌ−ＯｘではＳｉＯ２に対して８〜１２％の十分な低減が確認された。さらに、ポーラスＬ−Ｏｘ（ｋ＝２．５）の場合では、ＳｉＯ２膜に対して１５〜２０％程度の低減が確認された。
【０２１８】
上述のことから、実際の配線構造においても、ＨＳＱに比べ、Ｌ−ＯｘまたはポーラスＬ−Ｏｘの方が好ましいことが確認された。
【０２１９】
また、その他の、炭素を含有している材料であるＭＳＱ（Ｍｅｔｈｙｌ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）、および炭素が主構造となっているＯｒｇａｎｉｃＰｏｌｙｍｅｒについても、実際のダマシン構造を用いてＬ−Ｏｘ膜およびポーラスＬ−Ｏｘ膜と比較した。ＭＳＱおよびＯｒｇａｎｉｃ Ｐｏｌｙｍｅｒのように、炭素を含有している材料を用いた場合のダマシン構造では、銅配線と、キャップ膜であるＳｉＣＮ膜界面で、薄い酸化銅膜が確認されたのに対し、Ｌ−Ｏｘ膜層間またはポーラスＬ−Ｏｘでは酸化銅膜は確認されなかった。この理由として、ＳｉＣＮ膜の成膜前のチャンバー内の熱によりＬ−Ｏｘから微量の水素が脱離し、この水素がもともとＣＭＰ後に存在していた酸化銅層を還元したと考えられる。
【０２２０】
また、炭素を含有した膜は、ＳｉＣＮ膜の成膜前のチャンバー内の熱では、Ｌ−Ｏｘに比較して水素単独のガス量は少なく、炭化水素ガスのデガス量が多いことにより、酸化銅層を十分還元できなかったと予想される。さらに、酸化銅が膜中に存在する場合、これが原因で、エレクトロマイグレーションやストレスマイグレーションなどの耐性が悪くなることが予想される。すなわち、炭素含有絶縁膜よりも、Ｌ−Ｏｘ膜またはポーラスＬ−Ｏｘ膜を層間膜に使用することが好ましい。
【０２２１】
（第３実施例）
本発明の第３実施例は、ＭＦ法によるデュアルダマシン構造の二層配線にシリコン含有銅配線を適用し、その配線層間絶縁膜に低誘電率層間絶縁膜を適用したことを特徴とする。なお、本実施例の半導体装置の構成については、第２実施例と同様なため、その詳細な説明を省略する。
【０２２２】
本実施例の半導体装置の製造方法について説明する。
【０２２３】
図２１〜図２３は第３実施例の半導体装置の製造工程を示す断面図である。なお、第１実施例および第２実施例と同様な工程については、その詳細な説明は省略する。
【０２２４】
本実施例の半導体装置の製造方法では、まず第２実施例と同様にして第１のシリコン含有銅配線２１０まで形成する。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。次に、第２実施例と同様にしてＳｉＣＮ膜２１１、異層間絶縁膜であるＳｉＯ２膜２１２までを順に形成する。さらに、その上に第２のエッチングストッパー膜としてＳｉＣＮ膜２１３を５０ｎｍ形成する（図２１（ａ））。
【０２２５】
次に、その第２のエッチングストッパー膜であるＳｉＣＮ膜２１３のみビアのパターンにエッチングするため、フォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１４にビア用レジストパターン２１５を形成する（図２１（ｂ））。
【０２２６】
次に、そのフォトレジスト２１４をマスクにして、ドライエッチング技術によりＳｉＣＮ膜２１３をエッチングする。その後、Ｏ２ドライアッシングおよびウェット剥離を行い、フォトレジスト２１４およびエッチング残渣を除去する。次に、第２溝配線の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ２膜２１７を１００ｎｍ成膜する（図２１（ｃ））。次に、フォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１８に第２溝配線用レジストパターン２１９を形成する（図２２（ｄ））。
【０２２７】
次に、ドライエッチング技術により、フォトレジスト２１８をマスクにして、第２溝配線の層間絶縁膜であるＳｉＯ２膜２１７とＬ−Ｏｘ膜２１６、そして、ビア形状のパターンが形成された第２のエッチングストッパー膜であるＳｉＣＮ膜２１３をエッチングマスクにして、異層間絶縁膜のＳｉＯ２膜２１２をエッチングし、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１上で止めた。その後、Ｏ２ドライアッシングによりフォトレジスト２１８を除去したのち、エッチバックを行い、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１および第２のエッチングストッパー膜のＳｉＣＮ膜２１３を除去する。その後、ウェット剥離を行いエッチング残渣の除去を行った（図２２（ｅ））。
【０２２８】
このとき、ビア底部では第２実施例で述べたのと同様に、ＳｉＯ２膜２１２のエッチング工程でＳｉＣＮ膜２１１が抜けてしまったビアでは、ビア底の銅配線がさらに酸化もしくは腐食されてしまうが、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０２２９】
その後、ビア底の自己整合的に形成されたＳｉＯ２膜をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜２２１を１００ｎｍ成膜する。しかる後に、電解メッキ法によりＣｕ膜２２１を７００ｎｍ成膜する（図２２（ｆ））。次に、図２３（ｇ）に示すように、ＣＭＰ法により、第２の銅溝配線とビアプラグを形成する。
【０２３０】
次に、第１の銅溝配線と同様にして、ＢＴＡ層を除去しＳｉＨ４を照射することにより第２のシリコン含有銅配線２２３を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２２２を膜厚５０ｎｍ成膜した（図２３（ｈ））。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０２３１】
なお、本実施例によるＭＦ法の場合、エッチングストッパー膜であるＳｉＣＮ膜にフォトリソグラフィー工程を行う必要があるが、ＳｉＣＮ膜は表面が疎水性であるため塗布膜である反射防止膜の濡れ性が悪く塗布ムラが発生しやすいこと、ＳｉＣＮ膜上の反射防止膜を除去する際にＳｉＣＮ膜がエッチングのダメージを受けることなどから反射防止膜を使用できない。また、第２溝配線のフォトリソグラフィー工程において、エッチングストッパー膜のエッチング段差部に反射防止膜が厚く堆積されて、ドライエッチング工程で支障をきたすことから、第２溝配線のフォトリソグラフィー工程でも反射防止膜を使用できない。このため、従来の銅配線では、下層からのＣｕ膜の反射を抑えられず、ビアの焦点深度（ＤＯＦ：Ｄｅｐｔｈ ｏｆ Ｆｏｃｕｓ）の低下を招き、問題となっていた。しかし、本実施例にて形成されたシリコン含有銅配線は、従来の銅配線と比較してフォトリソグラフィー工程における反射防止効果が高いことから、ＭＦ法におけるエッチングストッパー膜のフォトリソグラフィー工程を改善し、製品歩留まり、信頼性を向上できる。
【０２３２】
ここで、シリコン含有量と反射率との関係について説明する。
【０２３３】
図２４はシリコン含有濃度と反射率との関係を示すグラフである。なお、反射率測定には、標準サンプルとしてシリコンを含有しないＣｕ膜を用い、シリコンを含有させたサンプルとして種々の膜厚のＣｕ膜に同じ量のシリコンを含有させたものを用いた。測定は、波長２６０ｎｍのレーザーを照射した際に得られる反射率を分光光度計を用いて行った。
【０２３４】
図２４に示すグラフから、シリコンを含有しない銅表面の反射率は３２％であるが、シリコン含有率の上昇と共に反射率は低下し、シリコン含有率０．０５％程度では反射率は２％まで低下した。また、それ以上シリコンを含有させても反射率はほとんど変化しなかった。この結果から、シリコン含有率が０．０５％以上あれば、効果があることが分かった。
【０２３５】
なお、上記第２実施例および本実施例において、溝の形成方法として層間絶縁膜のドライエッチング後、Ｏ２ドライアッシングによるレジスト除去を行ってからＳｉＣＮ膜のエッチバックを行い、それからウェット剥離によるエッチング残渣除去を行っているが、層間絶縁膜のドライエッチング後、Ｏ２ドライアッシングとウェット剥離によるレジスト除去とエッチング残渣除去を行ってから、ＳｉＣＮ膜をエッチバックしてもよい。
【０２３６】
（第４実施例）
本発明の第４実施例は、ＴＦ法によるデュアルダマシン構造の二層配線にシリコン含有銅配線を適用し、その配線層間絶縁膜に低誘電率層間絶縁膜を適用したことを特徴とする。なお、本実施例の半導体装置の構成については、第２実施例と同様なため、その詳細な説明を省略する。
【０２３７】
本実施例の半導体装置の製造方法について説明する。
【０２３８】
図２５〜図２７は第４実施例の半導体装置の製造工程を示す断面図である。なお、第１乃至３実施例と同様な工程については、その詳細な説明は省略する。
【０２３９】
本実施例の半導体装置の製造方法では、まず第２実施例と同様にして第１のシリコン含有銅配線２１０まで形成する。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。次に、第２実施例と同様にしてＳｉＣＮ膜２１１、異層間絶縁膜であるＳｉＯ２膜２１２までを順に形成する。さらに、その上に第２のエッチングストッパー膜としてＳｉＣＮ膜２１３を５０ｎｍ形成する。
【０２４０】
次に、その上に第２溝配線の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ２膜２１７を１００ｎｍ成膜する。次に、反射防止膜２２５とフォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１８に第２溝配線用レジストパターン２１９を形成する（図２５（ａ））。
【０２４１】
次に、ドライエッチング技術により、フォトレジスト２１８をマスクにして、第２溝配線の層間絶縁膜であるＳｉＯ２膜２１７とＬ−Ｏｘ膜２１６をエッチングする。次に、Ｏ２ドライアッシングとウェット剥離によりフォトレジスト２１８、反射防止膜２２５、およびエッチング残渣を除去する（図２５（ｂ））。次に、全面エッチバックにより、第２のエッチングストッパー膜のＳｉＣＮ膜２１３を除去する（図２５（ｃ））。
【０２４２】
次に、フォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１４にビア用レジストパターン２１５を形成する（図２６（ｄ））。
【０２４３】
次に、ドライエッチング技術により、フォトレジスト２１４をマスクにして、異層間絶縁膜のＳｉＯ２膜２１２をエッチングし、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１上で止めた。その後、Ｏ２ドライアッシングによりフォトレジストを除去する（図２６（ｅ））。次に、第１のシリコン含有銅配線２１０上のＳｉＣＮ膜２１１をエッチバックした。その後、ウェット剥離を行い、エッチング残渣の除去を行った（図２６（ｆ））。
【０２４４】
このとき、ビア底部では第３実施例で述べたのと同様に、ＳｉＯ２膜２１２のエッチング工程でＳｉＣＮ膜２１１が抜けてしまったビアでは、ビア底の銅配線がさらに酸化または腐食されてしまうが、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜２２４が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０２４５】
その後、ビア底の自己整合的に形成されたＳｉＯ２膜２２４をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜２２１を１００ｎｍ成膜する。しかる後に、電解メッキ法によりＣｕ膜２２１を７００ｎｍ成膜する（図２７（ｇ））。次に、図２７（ｈ）に示すように、ＣＭＰ法により、第２の銅溝配線とビアプラグを形成する。
【０２４６】
次に、第１の銅溝配線と同様にして、ＢＴＡ層を除去しＳｉＨ４を照射することにより第２のシリコン含有銅配線２２３を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２２２を膜厚５０ｎｍ成膜した（図２７（ｉ））。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０２４７】
なお、本実施例によるＴＦ法の場合、第２溝配線の溝部を形成した後、ビアのフォトリソグラフィー工程を行う必要があるが、反射防止膜を用いると配線溝部分が反射防止膜により埋め込まれ、下層の異層間絶縁膜であるＳｉＯ２膜がエッチングできなくなるため反射防止膜を使用できない。このため、従来の銅配線では、下層からのＣｕ膜の反射を抑えられず、ビアのＤＯＦの低下を招き、問題となっていた。しかし、本実施例にて形成されたシリコン含有銅配線は、従来の銅配線と比較してリソグラフィー工程における反射防止効果が高いことから、ＴＦ法におけるビアのリソグラフィー工程を改善し、製品歩留まり、信頼性を向上することができる。
【０２４８】
また、上記第２実施例から本実施例までについて、エッチングストッパー膜を用いているが、エッチングストッパー膜の上層膜のエッチング工程で、下層膜までエッチングしないように処理時間を制御することで、エッチングストッパー膜を省略しても良い。エッチングストッパー膜を省略することにより、配線間容量を低減することができる。
【０２４９】
（第５実施例）
本発明の第５実施例は、シングルダマシン構造の二層配線にシリコン含有銅配線を適用し、その配線層間絶縁膜に低誘電率層間絶縁膜を適用したことを特徴とする。
【０２５０】
第５実施例の構成について説明する。
【０２５１】
図２８は本実施例の半導体装置の構造を示す断面図である。
【０２５２】
図２８に示すように、本実施例の半導体装置は、第１のシリコン含有銅配線２１０がシリコン含有銅プラグ２２８を介して第２のシリコン含有銅配線２２３に接続された構成である。
【０２５３】
第１のシリコン含有銅配線２１０は積層膜に形成された溝部に設けられている。その溝部は、半導体基板（不図示）上に成膜された下地絶縁膜２０１、ＳｉＣＮ膜２０２、Ｌ−Ｏｘ膜２０３およびＳｉＯ２膜２０４からなる積層膜に形成されている。第１のシリコン含有銅配線２１０の側面と底面はＴａ／ＴａＮ膜２０８に覆われている。
【０２５４】
シリコン含有銅プラグ２２８は、ＳｉＯ２膜２０４上のＳｉＣＮ膜２１１およびＳｉＯ２膜２１２からなる積層膜に形成された孔部に設けられている。その孔部の側面と底面はＴａ／ＴａＮ膜２２６に覆われている。
【０２５５】
第２のシリコン含有銅配線２２３は積層膜に形成された溝部に設けられている。その溝部は、ＳｉＣＮ膜２１３、Ｌ−Ｏｘ膜２１６およびＳｉＯ２膜２１７からなる積層膜に形成されている。第２のシリコン含有銅配線２２３の側面と底面はＴａ／ＴａＮ膜２２０に覆われ、第２のシリコン含有銅配線２２３の上面にはＳｉＣＮ膜２２２が形成されている。
【０２５６】
なお、第１のシリコン含有銅配線２１０、シリコン含有銅プラグ２２８および第２のシリコン含有銅配線２２３の他、不図示のトランジスタ、ダイオード、抵抗、およびキャパシタなどから半導体装置が構成される。
【０２５７】
次に、本実施例の半導体装置の製造方法について説明する。
【０２５８】
図２９〜図３２は第５実施例の半導体装置の製造工程を示す断面図である。なお、第１乃至４実施例と同様な工程については、その詳細な説明は省略する。
【０２５９】
本実施例の半導体装置の製造方法では、まず第２実施例と同様にして第１のシリコン含有銅配線２１０まで形成する。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０２６０】
次に、第２実施例と同様にしてＳｉＣＮ膜２１１、異層間絶縁膜であるＳｉＯ２膜２１２までを順に形成する（図２９（ａ））。
【０２６１】
次に、成膜したＳｉＯ２膜２１２上に反射防止膜２２５とフォトレジスト２１４を塗布し、フォトリソグラフィー技術を用いて、ビア用レジストパターン２１５を形成する（図２９（ｂ））。
【０２６２】
さらに、ドライエッチング技術によりビア用レジストパターンからＳｉＯ２膜２１２をエッチングして、ビア用パターンを形成する。その後、Ｏ２ドライアッシングを行い、フォトレジスト２１４と反射防止膜２２５を除去する（図２９（ｃ））。次に、ビア底のＳｉＣＮ膜２１１をエッチバックする。次に、ウェット剥離によりエッチング残渣を除去する（図２９（ｄ））。
【０２６３】
このとき、ビアエッチング工程ではＳｉＣＮ膜２１１が抜けてしまったビア底の銅配線がさらに酸化もしくは腐食されてしまうが、シリコン含有銅配線の場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜２２４が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０２６４】
その後、ビア底の自己整合的に形成されたＳｉＯ２膜２２４をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２６を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２６の上にシード用のＣｕ膜２２７を１００ｎｍ成膜する。その後、電解メッキ法によりＣｕ膜２２７を７００ｎｍ成膜し、ビアパターンに埋め込んでから、結晶化のために４００℃の熱処理を行う（図３０（ｅ））。
【０２６５】
次に、ＳｉＯ２膜２１２上のＣｕ膜２２７およびＴａ／ＴａＮ膜２２６をＣＭＰ法により除去し、さらにＢＴＡ溶液による表面処理を行うことによりＣｕ表面がＢＴＡ層で酸化防止処理された銅ビアプラグを形成した（図３０（ｆ））。
【０２６６】
次に、第２実施例で第１のシリコン含有銅配線２１０を形成した際と同じ工程によりシリコン含有銅プラグ２２８を形成し、第２のＣｕ拡散防止膜としてＳｉＣＮ膜２１３を５０ｎｍ成膜する（図３０（ｇ））。
【０２６７】
次に、第２の層間絶縁膜としてＬ−Ｏｘ膜２１６を３００ｎｍ塗布・焼成し、その上にＳｉＯ２膜２１７を１００ｎｍ成膜する。次に、反射防止膜２２５とフォトレジスト２１８を塗布し、フォトリソグラフィー技術を用いて、フォトレジスト２１８に第２溝配線用レジストパターン２１９を形成する（図３１（ｈ））。
【０２６８】
次に、ドライエッチング技術により、フォトレジスト２１８をマスクにして、第２溝配線の層間絶縁膜であるＳｉＯ２膜２１７とＬ−Ｏｘ膜２１６をエッチングする。次に、Ｏ２ドライアッシングによりフォトレジスト２１８と反射防止膜２２５を除去する。次に、全面エッチバックにより、第２のＣｕ拡散防止膜のＳｉＣＮ膜２１３を除去する。次に、ウェット剥離によりエッチング残渣を除去する（図３１（ｉ））。
【０２６９】
このとき、第２溝配線の底部ではビアエッチング工程と同様に、ドライエッチング工程でＳｉＣＮ膜が抜けてしまいビアプラグが露出していると、酸化もしくは腐食されてしまうが、シリコン含有銅プラグの場合、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２膜が自己整合的に形成されるので、銅の酸化および腐食は防止される。
【０２７０】
その後、ビアプラグ上面に自己整合的に形成されたＳｉＯ２膜をバリアスパッタ前のＲＦエッチング処理により除去し、大気に曝さずに、スパッタリング法により、Ｔａ／ＴａＮ膜２２０を３０ｎｍ成膜し、Ｔａ／ＴａＮ膜２２０の上にシード用のＣｕ膜２２１を１００ｎｍ成膜する。次に、電解メッキ法によりＣｕ膜２２１を７００ｎｍ成膜する（図３１（ｊ））。次に、ＣＭＰ法により、第２の銅溝配線を形成し、ＢＴＡ溶液による表面処理を行った（図３２（ｋ））。
【０２７１】
次に、第１のシリコン含有銅配線２１０およびシリコン含有銅プラグ２２８と同様にして、ＢＴＡ層を除去し、ＳｉＨ４を照射することにより第２のシリコン含有銅配線２２３を形成し、Ｃｕ拡散防止膜としてＳｉＣＮ膜２２２を膜厚５０ｎｍ成膜する（図３２（ｌ））。この際、シリコン濃度は、配線表面で最も高く、底面方向に深くなるにつれて低くなっている。
【０２７２】
上述のように、本実施例にて形成された配線は、配線全体にシリコンを拡散させ、シリコン含有金属配線を形成することにより、最表面のみにシリサイド層を形成する場合よりも、金属配線の金属粒子の移動を抑制する効果が向上できる。
【０２７３】
また、本実施例にて形成されたシリコン含有銅配線は、電気陰性度の違いから、シリコンが先に酸化され、安定なＳｉＯ２が自己整合的に形成されるので、エッチング工程における銅の酸化および腐食が防止できるため、純銅配線よりも製品歩留まりが向上できる。
【０２７４】
さらに、本実施例では、シングルダマシン構造により、第１溝配線、第２溝配線およびビアプラグのそれぞれの上面でシリコン濃度が高いシリコン含有銅配線を形成しているため、デュアルダマシン構造でシリコン含有銅配線を形成した場合より、ビア内部でのシリコン濃度を高くできる。
【０２７５】
ここで、エレクトロマイグレーションおよびストレスマイグレーションの耐性評価の結果を説明する。
【０２７６】
図３３はエレクトロマイグレーションおよびストレスマイグレーションの耐性を評価した結果を示すグラフである。
【０２７７】
図３３に示すように、本実施例によるシリコン含有銅配線は、デュアルダマシン構造で形成されたシリコン含有銅配線よりも、エレクトロマイグレーションおよびストレスマイグレーションの耐性がさらに向上している。
【０２７８】
なお、上記第４実施例および本実施例において、溝およびビアの形成方法として層間絶縁膜のドライエッチング後、Ｏ２ドライアッシングによるレジスト除去を行ってからＳｉＣＮ膜のエッチバックを行い、それからウェット剥離によるエッチング残渣除去を行っているが、層間絶縁膜のドライエッチング後、Ｏ２ドライアッシングとウェット剥離によるレジスト除去とエッチング残渣除去を行ってから、ＳｉＣＮ膜をエッチバックしてもよい。
【０２７９】
上記第２実施例から本実施例までについて、異層間絶縁膜にＳｉＯ２膜を用いているが、溝配線層間絶縁膜と同様にＬ−Ｏｘ膜とＳｉＯ２膜の積層構造を用いてもよい。また、Ｌ−Ｏｘ膜のマスク絶縁膜としてＳｉＯ２膜を用いているが、Ｌ−Ｏｘとのエッチング選択性に優れ、Ｏ２ドライアッシングおよびウェット剥離液に対する耐性が優れていれば、ＳｉＣ膜、ＳｉＣＮ膜、およびＳｉＯＣ膜などの絶縁膜を用いても良い。さらに、低誘電率層間絶縁膜としてＬ−Ｏｘを用いているが、ＳｉＯＦ膜、ＳｉＯＣ膜、および有機膜などの、ＳｉＯ２膜より比誘電率が低い絶縁膜であればよい。
【０２８０】
上記第１実施例から第５実施例について銅配線を用いたが、配線中にＡｌ、Ａｇ（銀）、Ｗ（タングステン）、Ｍｇ（マグネシウム）、Ｂｅ（ベリリウム）、Ｚｎ（亜鉛）、Ｐｄ（パラジウム）、Ｃｄ（カドミウム）、Ａｕ（金）、Ｈｇ（水銀）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｔｉ（チタン）、Ｓｎ（スズ）、Ｎｉ（ニッケル）およびＦｅ（鉄）といった異種元素のうち少なくとも一つと合金を形成した銅の合金を含有する金属配線のような、銅に他の金属を含有する配線でもよく、また他の金属の配線にも適用可能である。この場合においても、金属配線におけるエレクトロマイグレーションおよびストレスマイグレーションの耐性を低減させることはない。
【０２８１】
上記第１実施例から第５実施例についてバリアメタルにＴａ／ＴａＮ膜を用いたが、バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つ有する構成であればよい。この場合においても、金属配線におけるエレクトロマイグレーションおよびストレスマイグレーションの耐性を低減させることはない。
【０２８２】
また、配線表面に酸化防止膜を形成するためにＢＴＡを用いているが、ＢＴＡより溶解度の高いＢＴＡ誘導体であってもよい。
【０２８３】
また、本発明の半導体装置は、銅配線を有する半導体装置であるが、トランジスタ、ダイオード、抵抗およびキャパシタなどを有していなくてもよい。
【０２８４】
【発明の効果】
本発明は以上説明したように構成されているので、以下に記載する効果を奏する。
【０２８５】
本発明の半導体装置の製造方法は、シリコン含有金属配線と金属拡散防止膜の密着性がよいため、金属配線の金属粒子を安定化して金属粒子が移動するのを防ぎ、エレクトロマイグレーション耐性が向上する。また、上層に形成される保護膜などの応力による金属配線の断線を防ぎ、ストレスマイグレーションの耐性が向上する。したがって、配線寿命の長い金属配線を形成できる。
【０２８６】
また、本発明のように、配線全体にシリコンを拡散させシリコン含有金属配線を形成することにより、最表面のみにシリサイド層を形成する場合より、金属配線の金属粒子の移動を抑制する効果が向上し、かつ、シリサイド層を形成するよりも配線全体のシリコン含有量を低くできるため配線抵抗の上昇を抑制できる。
【０２８７】
また、配線表面だけではなく結晶粒に沿った深さ方向に対してもシリコンを拡散させることができるため、配線底部までシリコンを含有したシリコン含有金属配線を形成できる。
【０２８８】
また、本発明のシリコン含有銅配線は、エッチング工程における銅の酸化および腐食が防止できる。さらにＣｕシリサイド層を形成した場合と比較すると膜中にシリコンを拡散させているため、配線表面がエッチングされても、銅の酸化防止効果が高く、エッチングによる配線の劣化を抑制できるため製品の歩留まりを向上できる。
【０２８９】
また、本発明のシリコン含有銅配線は、リソグラフィー工程における反射防止効果が高いことから、反射防止膜を用いることが出来ないリソグラフィー工程においても、製品歩留まり、信頼性を向上することができる。
【０２９０】
さらに、金属配線にＣｕ配線を用いることにより、配線サイズが縮小化されても、配線抵抗の上昇が抑制される。
【図面の簡単な説明】
【図１】第１実施例の半導体装置の構造を示す断面図である。
【図２】第１実施例に用いられる平行平板型プラズマＣＶＤ装置の構成の一実施例を模式的に示す断面図である。
【図３】第１実施例の半導体装置の製造工程を示す断面図である。
【図４】シリコンと銅の状態を示す相図である。
【図５】酸化防止層除去とＳｉＨ４処理の処理条件についての実験の結果を示すグラフおよび表である。
【図６】第２実施例の半導体装置の構造を示す断面図である。
【図７】第２実施例の半導体装置の製造工程を示す断面図である。
【図８】第２実施例の半導体装置の製造工程を示す断面図である。
【図９】第２実施例の半導体装置の製造工程を示す断面図である。
【図１０】第２実施例の半導体装置の製造工程を示す断面図である。
【図１１】本発明のシリコン含有銅配線を半導体基板側よりＳＩＭＳ分析を行い、銅配線中にシリコンが拡散されていることを示す実験データ図である。
【図１２】本発明の第２実施例により形成された製品と従来構造の製品のビアチェーン歩留まりを比較した実験データ図である。
【図１３】本発明の第２実施例により形成された製品と従来構造の製品のビアＥＭを比較した実験データ図である。
【図１４】Ｌ−Ｏｘの物性データを示す表である。
【図１５】Ｌ−Ｏｘの構造を示す模式図である。
【図１６】ＦＴ−ＩＲの観測結果を示すグラフである。
【図１７】焼成条件の変化に伴う物性の変動を示すグラフである。
【図１８】ＨＳＱの構造を示す模式図である。
【図１９】本発明のＳｉＨ４照射処理時間に対する、ＨＳＱとＬ−Ｏｘの膜厚収縮率変化量、屈折率変化量および比誘電率変化量についての実験データ図である。
【図２０】一定量エッチングした後の膜厚測定結果を示す表、および測定点を示す模式図である。
【図２１】第３実施例の半導体装置の製造工程を示す断面図である。
【図２２】第３実施例の半導体装置の製造工程を示す断面図である。
【図２３】第３実施例の半導体装置の製造工程を示す断面図である。
【図２４】本発明のシリコン含有銅配線においてシリコン濃度と反射率の関係を調べた実験データ図である。
【図２５】第４実施例の半導体装置の製造工程を示す断面図である。
【図２６】第４実施例の半導体装置の製造工程を示す断面図である。
【図２７】第４実施例の半導体装置の製造工程を示す断面図である。
【図２８】第５実施例の半導体装置の構造を示す断面図である。
【図２９】第５実施例の半導体装置の製造工程を示す断面図である。
【図３０】第５実施例の半導体装置の製造工程を示す断面図である。
【図３１】第５実施例の半導体装置の製造工程を示す断面図である。
【図３２】第５実施例の半導体装置の製造工程を示す断面図である。
【図３３】本発明のシリコン含有銅配線によるデュアルダマシン構造とシングルダマシン構造の製品のビアＥＭを比較した実験データ図である。
【図３４】従来の溝配線の構造の一実施例を示す断面図である。
【図３５】従来のＶＦ法の製造工程を示す断面図である。
【図３６】従来のＶＦ法の製造工程を示す断面図である。
【図３７】従来のＶＦ法の製造工程を示す断面図である。
【図３８】従来のＶＦ法により形成された製品について、ビアチェーン歩留まりと第２溝配線のフォトリソグラフィー工程のリワーク回数との関係を示す実験データ図である。
【符号の説明】
１、１０１、２０１、３０１ 下地絶縁膜
２、１０２ ＳｉＯ２絶縁膜
３、２０５、２１４、２１８、３１４、３１８ フォトレジスト
４ 溝配線用レジストパターン
５、２０８、２２０、２２６、３２０ Ｔａ／ＴａＮ膜
６ Ｃｕ層
７、１０７ Ｃｕ配線
８ シリコン含有Ｃｕ配線
９、２０２、２１１、２１３、２２２、３０２、３１１、３１３、３２２ ＳｉＣＮ膜
１０、１１０ ＳｉＯ２層間絶縁膜
１１ ＢＴＡ層
１２、１１２ ＳｉＮ膜
３０ 処理室
３２ ヒータ
３４ 排気手段
３５ ガス配管
３６ ガス供給部
３７ ガス流量制御手段
３８ コンピュータ
４０ 上部平板電極
４１ 下部平板電極
４２ 高周波発生機
１００ 半導体基板
１０５ バリアメタル
２０４、２１２、２１７、３０４、３１２、３１７ ＳｉＯ２膜
２０９、２２１、２２７、３２１ Ｃｕ膜
２０３、２１６ Ｌ−Ｏｘ
２０６ 第１溝配線用レジストパターン
２０７ 第１溝配線パターン
２１５、３１５ ビア用レジストパターン
２１０ 第１のシリコン含有銅配線
２１９、３１９ 第２溝配線用レジストパターン
２２３ 第２のシリコン含有銅配線
２２４ 自己整合的に形成されたＳｉＯ２膜
２２５、３２５ 反射防止膜
２２８ シリコン含有銅プラグ
３３０ 第１の銅配線
３３１ 銅の酸化層
３３２ 第２の銅配線
Claims (109)
- 半導体基板上に形成された絶縁膜の溝部内に、上面が露出する金属配線を形成する工程と、
前記金属配線上面からシリコンを拡散させる工程と、
前記金属配線の露出面に金属拡散防止膜を形成する工程と、
を有する半導体装置の製造方法。 - 半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜および第３の絶縁膜を順に形成する工程と、
前記第１の金属配線上面が露出するまで、前記第１の金属拡散防止膜、前記第２の絶縁膜および前記第３の絶縁膜を連通する開孔を形成する工程と、
前記第３の絶縁膜に、前記開孔につながる第１の溝部を形成する工程と、
前記開孔および前記第１の溝部に金属を埋め込み、前記第１の溝部内に形成される第２の金属配線と前記第１の金属配線とを接続するためのビアプラグを形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有する半導体装置の製造方法。 - 半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜および第３の絶縁膜を順に形成する工程と、
前記第３の絶縁膜を選択的にエッチングして第１の溝部を形成する工程と、
前記第１の金属配線の上面が露出するまで、前記第１の金属拡散防止膜、前記第２の絶縁膜および前記第３の絶縁膜を連通し、かつ前記第１の溝部につながる開孔を形成する工程と、
前記第１の溝部および前記開孔に金属を埋め込み、前記第１の溝部内に形成される第２の金属配線と前記第１の金属配線とを接続するためのビアプラグを形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有する半導体装置の製造方法。 - 半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜およびエッチングストッパー膜を順に形成する工程と、
前記第２の絶縁膜が露出するまで前記エッチングストッパー膜を選択的にエッチングして第１の開孔を形成する工程と、
前記第２の絶縁膜および前記エッチングストッパー膜の露出面上に第３の絶縁膜を形成する工程と、
前記第３の絶縁膜に、前記第１の開孔と幅が同等以上で、前記第１の開孔につながる第１の溝部を形成する工程と、
前記第１の開孔を含む位置に、前記第１の金属配線が露出するまで、前記第１の金属拡散防止膜、前記第２の絶縁膜および前記第３の絶縁膜を連通する第２の開孔を形成する工程と、
前記第１の溝部、前記第１の開孔および前記第２の開孔に金属を埋め込み、前記第１の溝部内に形成される第２の金属配線と前記第１の金属配線とを接続するためのビアプラグを形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有する半導体装置の製造方法。 - 半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線上面からシリコンを拡散させる工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第１の金属拡散防止膜を形成する工程と、
前記第１の金属拡散防止膜上に第２の絶縁膜を形成する工程と、
前記第１の金属配線が露出するまで前記第１の金属拡散防止膜および前記第２の絶縁膜を連通する開孔を形成する工程と、
前記開孔に金属を埋め込んでビアプラグを形成する工程と、
前記ビアプラグおよび前記第２の絶縁膜の露出面を覆う第３の絶縁膜を形成する工程と、
前記第２の絶縁膜が露出するまで前記第３の絶縁膜を選択的にエッチングして、前記ビアプラグとつながる第１の溝部を形成する工程と、
前記第１の溝部に金属を埋め込んで第２の金属配線を形成する工程と、
前記第２の金属配線の上面からシリコンを拡散させる工程と、
前記第２の金属配線の露出面に第２の金属拡散防止膜を形成する工程と、
を有する半導体装置の製造方法。 - 前記ビアプラグにシリコンを拡散させる請求項２乃至５のいずれか１項記載の半導体装置の製造方法。
- 半導体基板上に形成された第１の絶縁膜の溝部内に設けられた第１の金属配線と、前記第１の金属配線を覆う第２の絶縁膜上に設けられた第２の金属配線と、前記第１の金属配線と前記第２の金属配線とを接続するためのビアプラグとを有する半導体装置の製造方法であって、
半導体基板上に形成された第１の絶縁膜の溝部内に、上面が露出する第１の金属配線を形成する工程と、
前記第１の金属配線および前記第１の絶縁膜の露出面に第２の絶縁膜を形成する工程と、
前記第１の金属配線が露出するまで前記第２の絶縁膜を選択的にエッチングして開孔を形成する工程と、
前記開孔に金属を埋め込んで前記ビアプラグを形成する工程と、
前記ビアプラグ上面からシリコンを拡散させる工程と、
前記ビアプラグの露出面を覆う前記第２の金属配線を形成する工程と、
を有する半導体装置の製造方法。 - 前記金属配線の配線全体にシリコンを拡散させる請求項１記載の半導体装置の製造方法。
- 前記金属配線は、シリコン濃度が上面で最も高い請求項８記載の半導体装置の製造方法。
- 前記金属配線は、シリコン濃度が８ａｔｏｍｓ％以下である請求項８または９記載の半導体装置の製造方法。
- 前記金属配線は、金属シリサイド層を含有しないシリコン含有金属配線である請求項１０記載の半導体装置の製造方法。
- 前記第１の金属配線の配線全体にシリコンを拡散させる請求項２乃至６のいずれか１項記載の半導体装置の製造方法。
- 前記第１の金属配線は、シリコン濃度が上面で最も高い請求項１２記載の半導体装置の製造方法。
- 前記第１の金属配線は、シリコン濃度が８ａｔｏｍｓ％以下である請求項１２または１３記載の半導体装置の製造方法。
- 前記第１の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線である請求項１４記載の半導体装置の製造方法。
- 前記第２の金属配線の配線全体にシリコンを拡散させる請求項２乃至６のいずれか１項記載の半導体装置の製造方法。
- 前記第２の金属配線は、シリコン濃度が上面で最も高い請求項１６記載の半導体装置の製造方法。
- 前記第２の金属配線は、シリコン濃度が８ａｔｏｍｓ％以下である請求項１６または１７記載の半導体装置の製造方法。
- 前記第２の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線である請求項１８記載の半導体装置の製造方法。
- 前記ビアプラグは、シリコン濃度が上面で最も高い請求項６または７記載の半導体装置の製造方法。
- 前記ビアプラグは、シリコン濃度が８ａｔｏｍｓ％以下である請求項２０記載の半導体装置の製造方法。
- 前記ビアプラグは、金属シリサイド層を含有しないシリコン含有金属ビアプラグである請求項２１記載の半導体装置の製造方法。
- 前記絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいる請求項１記載の半導体装置の製造方法。
- 前記絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいる請求項１記載の半導体装置の製造方法。
- 前記絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有する請求項１記載の半導体装置の製造方法。 - 前記第１の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいる請求項２乃至７のいずれか１項記載の半導体装置の製造方法。
- 前記第１の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいる請求項２乃至７のいずれか１項記載の半導体装置の製造方法。
- 前記第１の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有する請求項２乃至７のいずれか１項記載の半導体装置の製造方法。 - 前記第３の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいる請求項２乃至６のいずれか１項記載の半導体装置の製造方法。
- 前記第３の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいる請求項２乃至６のいずれか１項記載の半導体装置の製造方法。
- 前記第３の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有する請求項２乃至６のいずれか１項記載の半導体装置の製造方法。 - 前記金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいる請求項１記載の半導体装置の製造方法。
- 前記第１の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいる請求項２乃至６のいずれか１項記載の半導体装置の製造方法。
- 前記第２の金属拡散防止膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいる請求項２乃至６のいずれか１項記載の半導体装置の製造方法。
- 前記第２の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいる請求項２乃至７のいずれか１項記載の半導体装置の製造方法。
- 前記第２の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいる請求項２乃至７のいずれか１項記載の半導体装置の製造方法。
- 前記第２の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有する請求項２乃至７のいずれか１項記載の半導体装置の製造方法。 - 前記梯子型水素化シロキサンはＬ−Ｏｘである請求項２４、２５、２７、２８、３０、３１、３６および３７のいずれか１項記載の半導体装置の製造方法。
- 前記梯子型水素化シロキサンは、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下である請求項２４、２５、２７、２８、３０、３１、３６および３７のいずれか１項記載の半導体装置の製造方法。
- 前記梯子型水素化シロキサンは、６３３ｎｍ波長での膜の屈折率が１．３８以上１．４０以下である請求項２４、２５、２７、２８、３０、３１、３６および３７のいずれか１項記載の半導体装置の製造方法。
- 前記第２の絶縁膜はエッチングストッパー膜を有する請求項２、３および５のいずれか１項記載の半導体装置の製造方法。
- 前記エッチングストッパー膜は、ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを含んでいる請求項４または４１記載の半導体装置の製造方法。
- 前記絶縁膜の溝部に前記金属配線を形成する工程の後、前記金属配線上面に酸化防止層を形成し、該酸化防止層が酸素に曝された後、密閉された処理室内で、前記酸化防止層を加熱することにより除去し、前記金属配線を酸素に曝すことなく、前記金属配線上面からシリコンを拡散させる請求項１記載の半導体装置の製造方法。
- 前記シリコンを拡散させる工程の後、前記金属配線を酸素に曝すことなく、前記金属拡散防止膜を形成する請求項４３記載の半導体装置の製造方法。
- 前記第１の絶縁膜の溝部に前記第１の金属配線を形成する工程の後、前記第１の金属配線上面に酸化防止層を形成し、該酸化防止層が酸素に曝された後、密閉された処理室内で、前記酸化防止層を加熱することにより除去し、前記第１の金属配線を酸素に曝すことなく、前記第１の金属配線上面からシリコンを拡散させる請求項２乃至６のいずれか１項記載の半導体装置の製造方法。
- 前記シリコンを拡散させる工程の後、前記第１の金属配線を酸素に曝すことなく、前記第１の金属拡散防止膜を形成する請求項４５記載の半導体装置の製造方法。
- 前記第１の溝部に前記第２の金属配線を形成する工程の後、前記第２の金属配線上面に酸化防止層を形成し、該酸化防止層が酸素に曝された後、密閉された処理室内で、前記酸化防止層を加熱することにより除去し、前記第２の金属配線を酸素に曝すことなく、前記第２の金属配線上面からシリコンを拡散させる請求項２乃至６のいずれか１項記載の半導体装置の製造方法。
- 前記シリコンを拡散させる工程の後、前記第２の金属配線を酸素に曝すことなく、前記第２の金属拡散防止膜を形成する請求項４７記載の半導体装置の製造方法。
- 前記酸化防止層は、
ベンゾトリアゾールおよびベンゾトリアゾール誘導体のうち少なくとも一つを含む膜である請求項４３乃至４８のいずれか１項記載の半導体装置の製造方法。 - 前記酸化防止層を除去する工程の温度が２５０℃以上４００℃以下である請求項４９記載の半導体装置の製造方法。
- 前記シリコンを拡散させる工程の温度が２５０℃以上４００℃以下である請求項４９または５０記載の半導体装置の製造方法。
- 前記酸化防止層を除去する工程と前記シリコンを拡散させる工程の温度が等しい請求項５１記載の半導体装置の製造方法。
- 前記シリコンを拡散させる工程で、ＳｉＨ４、Ｓｉ２Ｈ６およびＳｉＨ２Ｃｌ２のガスのうち少なくとも一つを用いる請求項１乃至５２のいずれか１項記載の半導体装置の製造方法。
- 前記金属配線が銅および銅の合金のうち少なくとも一つを含有する請求項１記載の半導体装置の製造方法。
- 前記金属配線が水素を含有する請求項５４記載の半導体装置の製造方法。
- 前記金属配線が炭素を含有する請求項５５の後１記載の半導体装置の製造方法。
- 前記金属配線がバリアメタルを有する請求項１記載の半導体装置の製造方法。
- 前記第１の金属配線が銅および銅の合金のうち少なくとも一つを含有する請求項２乃至７のいずれか１項記載の半導体装置の製造方法。
- 前記第１の金属配線が水素を含有する請求項５８記載の半導体装置の製造方法。
- 前記第１の金属配線が炭素を含有する請求項５９の後１記載の半導体装置の製造方法。
- 前記第１の金属配線がバリアメタルを有する請求項２乃至７のいずれか１項記載の半導体装置の製造方法。
- 前記第２の金属配線および前記ビアプラグが銅および銅の合金のうち少なくとも一つを含有する請求項２乃至７のいずれか１項記載の半導体装置の製造方法。
- 前記第２の金属配線および前記ビアプラグが水素を含有する請求項６２記載の半導体装置の製造方法。
- 前記第２の金属配線および前記ビアプラグが炭素を含有する請求項６３記載の半導体装置の製造方法。
- 前記第２の金属配線および前記ビアプラグがバリアメタルを有する請求項２乃至７のいずれか１項記載の半導体装置の製造方法。
- 前記銅の合金は、Ａｌ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、およびＦｅのうち少なくとも一つを含有する請求項５４、５８および６２のいずれか１項記載の半導体装置の製造方法。
- 前記バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つを有する請求項５７、６１および６５のいずれか１項記載の半導体装置の製造方法。
- 半導体基板上に形成された第１の絶縁膜中の溝部内に設けられ、シリコンが拡散された第１の金属配線と、
前記第１の金属配線の露出面を覆う第１の金属拡散防止膜と、
を有する半導体装置。 - 前記第１の金属配線の上面に接続され、前記第１の金属拡散防止膜、および前記第１の金属拡散防止膜上に形成された第２の絶縁膜の中に設けられたビアプラグと、
前記ビアプラグと接続され、前記第２の絶縁膜上に形成された第３の絶縁膜中に設けられ、シリコンが拡散された第２の金属配線と、
前記第２の金属配線の露出面を覆う第２の金属拡散防止膜と、
を有する請求項６８記載の半導体装置。 - 前記ビアプラグと前記第２の金属配線との間に、該ビアプラグと該第２の金属配線とを分離するバリアメタルを有する請求項６９記載の半導体装置。
- 前記ビアプラグにシリコンが拡散されている請求項６９または７０記載の半導体装置。
- 半導体基板上に形成された第１の絶縁膜中の溝部内に設けられた第１の金属配線と、
前記第１の金属配線の上面に接続され、前記第１の絶縁膜上に形成された第２の絶縁膜に設けられ、シリコンが拡散されたビアプラグと、
前記ビアプラグと接続され、前記第２の絶縁膜上に形成された第３の絶縁膜中に設けられた第２の金属配線と、
を有する半導体装置。 - 前記ビアプラグと前記第２の金属配線とが一体である請求項７２記載の半導体装置。
- シリコンが前記ビアプラグ全体に拡散されている請求項７１乃至７３のいずれか１項記載の半導体装置。
- 前記ビアプラグは、シリコン濃度が上面で最も高い請求項７４記載の半導体装置。
- 前記ビアプラグは、シリコン濃度が８ａｔｏｍｓ％以下である請求項７４または７５記載の半導体装置。
- 前記ビアプラグは、金属シリサイド層を含有しないシリコン含有金属ビアプラグである請求項７６記載の半導体装置。
- シリコンが前記第１の金属配線の配線全体に拡散されている請求項６８、６９および７２のいずれか１項記載の半導体装置。
- 前記第１の金属配線は、シリコン濃度が上面で最も高い請求項７８記載の半導体装置。
- 前記第１の金属配線は、シリコン濃度が８ａｔｏｍｓ％以下である請求項７８または７９記載の半導体装置。
- 前記第１の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線である請求項８０記載の半導体装置。
- シリコンが前記第２の金属配線の配線全体に拡散されている請求項６９または７２記載の半導体装置。
- 前記第２の金属配線は、シリコン濃度が上面で最も高い請求項８２記載の半導体装置。
- 前記第２の金属配線は、シリコン濃度が８ａｔｏｍｓ％以下である請求項８２または８３記載の半導体装置。
- 前記第２の金属配線は、金属シリサイド層を含有しないシリコン含有金属配線である請求項８４記載の半導体装置。
- 前記第１の金属拡散防止膜は、
ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを有する請求項６８または６９記載の半導体装置。 - 前記第２の金属拡散防止膜は、
ＳｉＣＮ膜、ＳｉＣ膜、ＳｉＯＣ膜および有機膜のうち少なくとも一つを有する請求項６９記載の半導体装置。 - 前記第１の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいる請求項６８、６９および７２のいずれか１項記載の半導体装置。
- 前記第１の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいる請求項６８、６９および７２のいずれか１項記載の半導体装置。
- 前記第１の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有する請求項６８、６９および７２のいずれか１項記載の半導体装置。 - 前記第２の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいる請求項６９または７２記載の半導体装置。
- 前記第２の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいる請求項６９または７２記載の半導体装置。
- 前記第２の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有する請求項６９または７２記載の半導体装置。 - 前記第３の絶縁膜は、ＳｉＯ２、ＳｉＯＣ、および有機膜のうち少なくとも一つを含んでいる請求項６９または７２記載の半導体装置。
- 前記第３の絶縁膜は、梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを含んでいる請求項６９または７２記載の半導体装置。
- 前記第３の絶縁膜は、下層膜、および該下層膜上に形成される上層膜からなる積層膜を有し、
前記下層膜は梯子型水素化シロキサンおよびポーラス梯子型水素化シロキサンのうち少なくとも一つを有し、
前記上層膜はＳｉＯ２を有する請求項６９または７２記載の半導体装置。 - 前記梯子型水素化シロキサンはＬ−Ｏｘである請求項８９、９０、９２、９３、９５および９６のいずれか１項記載の半導体装置。
- 前記梯子型水素化シロキサンは、膜密度が１．５０ｇ／ｃｍ３以上１．５８ｇ／ｃｍ３以下である請求項８９、９０、９２、９３、９５および９６のいずれか１項記載の半導体装置。
- 前記梯子型水素化シロキサンは、６３３ｎｍ波長での膜の屈折率が１．３８以上１．４０以下である請求項８９、９０、９２、９３、９５および９６のいずれか１項記載の半導体装置。
- 前記第１の金属配線が銅および銅の合金のうち少なくとも一つを含有する請求項６８、６９および７２のいずれか１項記載の半導体装置。
- 前記第１の金属配線が水素を含有する請求項１００記載の半導体装置。
- 前記第１の金属配線が炭素を含有する請求項１０１記載の半導体装置。
- 前記第１の金属配線がバリアメタルを有する請求項６８、６９および７２のいずれか１項記載の半導体装置。
- 前記第２の金属配線および前記ビアプラグが銅および銅の合金のうち少なくとも一つを含有する請求項６９または７２記載の半導体装置。
- 前記第２の金属配線および前記ビアプラグが水素を含有する請求項１０４記載の半導体装置。
- 前記第２の金属配線および前記ビアプラグが炭素を含有する請求項１０５記載の半導体装置。
- 前記第２の金属配線および前記ビアプラグがバリアメタルを有する請求項６９または７２記載の半導体装置。
- 前記銅の合金は、Ａｌ、Ａｇ、Ｗ、Ｍｇ、Ｂｅ、Ｚｎ、Ｐｄ、Ｃｄ、Ａｕ、Ｈｇ、Ｐｔ、Ｚｒ、Ｔｉ、Ｓｎ、Ｎｉ、およびＦｅのうち少なくとも一つを含有する請求項１００または１０４記載の半導体装置。
- 前記バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、およびＴａＳｉＮのうち少なくとも一つを有する請求項１０３または１０７記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003130484A JP4034227B2 (ja) | 2002-05-08 | 2003-05-08 | 半導体装置の製造方法 |
| US10/650,193 US7687917B2 (en) | 2002-05-08 | 2003-08-28 | Single damascene structure semiconductor device having silicon-diffused metal wiring layer |
| US11/647,187 US7737555B2 (en) | 2002-05-08 | 2006-12-29 | Semiconductor method having silicon-diffused metal wiring layer |
| US11/750,116 US7842602B2 (en) | 2002-05-08 | 2007-05-17 | Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method |
| US12/773,493 US8115318B2 (en) | 2002-05-08 | 2010-05-04 | Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method |
| US13/348,364 US8642467B2 (en) | 2002-05-08 | 2012-01-11 | Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002132780 | 2002-05-08 | ||
| JP2002302841 | 2002-10-17 | ||
| JP2003130484A JP4034227B2 (ja) | 2002-05-08 | 2003-05-08 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007107084A Division JP5117755B2 (ja) | 2002-05-08 | 2007-04-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193544A true JP2004193544A (ja) | 2004-07-08 |
| JP4034227B2 JP4034227B2 (ja) | 2008-01-16 |
Family
ID=32830529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003130484A Expired - Fee Related JP4034227B2 (ja) | 2002-05-08 | 2003-05-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4034227B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347299A (ja) * | 2002-05-24 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| JP2006237257A (ja) * | 2005-02-24 | 2006-09-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007134425A (ja) * | 2005-11-09 | 2007-05-31 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2007235125A (ja) * | 2006-02-06 | 2007-09-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2008047817A (ja) * | 2006-08-21 | 2008-02-28 | Fujitsu Ltd | 半導体装置 |
| WO2008081824A1 (ja) * | 2006-12-28 | 2008-07-10 | Tokyo Electron Limited | 半導体装置およびその製造方法 |
| JP2008235480A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2009010016A (ja) * | 2007-06-26 | 2009-01-15 | Fujitsu Microelectronics Ltd | 配線の形成方法及び半導体装置の製造方法 |
| JP2009277683A (ja) * | 2008-05-12 | 2009-11-26 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| JP2010050303A (ja) * | 2008-08-22 | 2010-03-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2011014872A (ja) * | 2009-06-04 | 2011-01-20 | Tokyo Electron Ltd | アモルファスカーボン膜の形成方法および形成装置 |
| JP2012064713A (ja) * | 2010-09-15 | 2012-03-29 | Toshiba Corp | 半導体装置の製造方法 |
| JP2012519373A (ja) * | 2009-02-27 | 2012-08-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのメタライゼーションシステムにおいて優れたエレクトロマイグレーション性能を提供すること及び敏感な低ｋ誘電体の劣化を低減すること |
| US8299621B2 (en) | 2008-06-03 | 2012-10-30 | Renesas Electronics Corporation | Semiconductor device having wiring layer with a wide wiring and fine wirings |
| CN111433896A (zh) * | 2017-10-03 | 2020-07-17 | 马特森技术有限公司 | 使用有机自由基对硅或硅锗表面的表面处理 |
-
2003
- 2003-05-08 JP JP2003130484A patent/JP4034227B2/ja not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003347299A (ja) * | 2002-05-24 | 2003-12-05 | Renesas Technology Corp | 半導体集積回路装置の製造方法 |
| US7745937B2 (en) | 2005-02-24 | 2010-06-29 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
| JP2006237257A (ja) * | 2005-02-24 | 2006-09-07 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4516447B2 (ja) * | 2005-02-24 | 2010-08-04 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2007134425A (ja) * | 2005-11-09 | 2007-05-31 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| JP2007235125A (ja) * | 2006-02-06 | 2007-09-13 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2008047817A (ja) * | 2006-08-21 | 2008-02-28 | Fujitsu Ltd | 半導体装置 |
| KR101076470B1 (ko) * | 2006-12-28 | 2011-10-25 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2008182174A (ja) * | 2006-12-28 | 2008-08-07 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
| WO2008081824A1 (ja) * | 2006-12-28 | 2008-07-10 | Tokyo Electron Limited | 半導体装置およびその製造方法 |
| US8017519B2 (en) | 2006-12-28 | 2011-09-13 | Tokyo Electron Limited | Semiconductor device and manufacturing method thereof |
| JP2008235480A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2009010016A (ja) * | 2007-06-26 | 2009-01-15 | Fujitsu Microelectronics Ltd | 配線の形成方法及び半導体装置の製造方法 |
| JP2009277683A (ja) * | 2008-05-12 | 2009-11-26 | Fujitsu Microelectronics Ltd | 半導体装置及びその製造方法 |
| US8299621B2 (en) | 2008-06-03 | 2012-10-30 | Renesas Electronics Corporation | Semiconductor device having wiring layer with a wide wiring and fine wirings |
| US8426975B2 (en) | 2008-06-03 | 2013-04-23 | Renesas Electronics Corporation | Semiconductor device having wiring layer with a wide wiring and fine wirings |
| JP2010050303A (ja) * | 2008-08-22 | 2010-03-04 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| JP2012519373A (ja) * | 2009-02-27 | 2012-08-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体デバイスのメタライゼーションシステムにおいて優れたエレクトロマイグレーション性能を提供すること及び敏感な低ｋ誘電体の劣化を低減すること |
| JP2011014872A (ja) * | 2009-06-04 | 2011-01-20 | Tokyo Electron Ltd | アモルファスカーボン膜の形成方法および形成装置 |
| JP2012064713A (ja) * | 2010-09-15 | 2012-03-29 | Toshiba Corp | 半導体装置の製造方法 |
| CN111433896A (zh) * | 2017-10-03 | 2020-07-17 | 马特森技术有限公司 | 使用有机自由基对硅或硅锗表面的表面处理 |
| CN111433896B (zh) * | 2017-10-03 | 2023-04-21 | 玛特森技术公司 | 使用有机自由基对硅或硅锗表面的表面处理 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4034227B2 (ja) | 2008-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7088003B2 (en) | Structures and methods for integration of ultralow-k dielectrics with improved reliability | |
| US9385085B2 (en) | Interconnects with fully clad lines | |
| US6255217B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| KR100516337B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| US7378350B2 (en) | Formation of low resistance via contacts in interconnect structures | |
| US6656840B2 (en) | Method for forming silicon containing layers on a substrate | |
| US8115318B2 (en) | Semiconductor device having silicon-diffused metal wiring layer and its manufacturing method | |
| US10854508B2 (en) | Interconnection structure and manufacturing method thereof | |
| US7482263B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4647184B2 (ja) | 半導体装置の製造方法 | |
| US20070059919A1 (en) | Method of manufacturing semiconductor device | |
| US20050245100A1 (en) | Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects | |
| JP4034227B2 (ja) | 半導体装置の製造方法 | |
| US7960279B2 (en) | Semiconductor device and manufacturing method therefor | |
| KR20070045986A (ko) | 낮은 Ｋ 금속간 유전체 및 에칭 스톱과의 통합을 위한무전해 Ｃｏ 합금막 상에서의 산화를 환원시키고 접착력을강화시키는 방법 | |
| JP5117755B2 (ja) | 半導体装置 | |
| US7202160B2 (en) | Method of forming an insulating structure having an insulating interlayer and a capping layer and method of forming a metal wiring structure using the same | |
| JP2004235548A (ja) | 半導体装置およびその製造方法 | |
| JP4684866B2 (ja) | 半導体装置の製造方法 | |
| US20040185668A1 (en) | Method of fabricating semiconductor device using Plasma-Enhanced CVD | |
| US20060017166A1 (en) | Robust fluorine containing Silica Glass (FSG) Film with less free fluorine | |
| JP2004253780A (ja) | 半導体装置およびその製造方法 | |
| KR101138082B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성방법 | |
| KR20010003953A (ko) | 반도체 장치의 비아 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050120 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050120 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070926 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4034227 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |