KR101076470B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101076470B1
KR101076470B1 KR1020097014781A KR20097014781A KR101076470B1 KR 101076470 B1 KR101076470 B1 KR 101076470B1 KR 1020097014781 A KR1020097014781 A KR 1020097014781A KR 20097014781 A KR20097014781 A KR 20097014781A KR 101076470 B1 KR101076470 B1 KR 101076470B1
Authority
KR
South Korea
Prior art keywords
film
gas
forming
wiring layer
amorphous carbon
Prior art date
Application number
KR1020097014781A
Other languages
English (en)
Other versions
KR20090088963A (ko
Inventor
히라쿠 이시카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20090088963A publication Critical patent/KR20090088963A/ko
Application granted granted Critical
Publication of KR101076470B1 publication Critical patent/KR101076470B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 기판과, 기판 상에 형성된 구리 또는 구리 합금으로 이루어지는 배선층과, 상기 배선층 상에 형성되고, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 성막된 비결정 탄소막으로 이루어지는 구리 확산 배리어막과, 상기 구리 확산 배리어막 상에 형성된 저유전율 절연막을 구비한 것을 특징으로 하는 반도체 장치이다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 기판 상에 비결정 탄소막을 가지는 반도체 장치 및 해당 반도체 장치의 제조 방법에 관한 것이다.
근래, 반도체 디바이스의 제조 공정에서는 디자인 룰의 미세화가 점점 더 진행되고 있다. 이에 수반하여, 고속화의 관점에서 층간 절연막으로서 저유전율의 유기막, 이른바 Low－k막이 이용되고 있고, 배선층으로서 종래의 Al 대신에 보다 전기 저항이 낮은 Cu가 이용되고 있다.
층간 절연층을 개재시켜서 Cu 배선층을 다층으로 형성할 경우, 예를 들면 소정의 층이 형성된 반도체 웨이퍼(이하, 간단히「웨이퍼」라고 기재한다)에 층간 절연막으로서, 예를 들면 폴리머로 이루어지는 Low－k막이 형성되고, 레지스트층 등을 마스크로 이용하여 비아 에칭이 행해지며, 레지스트 및 폴리머가 제거된 후, 희생층이 형성되고, 레지스트층을 마스크로 이용하여　트렌치 에칭이 행해지며, 다시 레지스트 및 폴리머가 제거되고, 드라이　애싱 및 세정이 행해지고, 희생막 및 스토퍼층이 에칭 제거되고, Cu 배선층 및 플러그가 형성된다.
그 후, CMP(Chemical Mechanical Polishing)에 의해 Cu 배선층이 연마된다. 이어서, 표면의 Cu 산화막이 플라즈마 처리 또는 웨트 처리로 제거되고, 그 후, 그 위에 층간 절연막으로서 Low－k막이 추가로 성막된다.
이 경우, Cu는 확산되기 쉽기 때문에 Low－k막의 성막 시의 승온에 의해 Cu가 Low－k막 중으로 확산된다. 이것이 디바이스에 악영향을 미친다. 그래서 CMP 후, Cu 확산 방지막으로서 SiN, SiO2, SiC, SiCO, SiCN 중 어느 하나를 플라즈마 CVD에 의해 웨이퍼 전면(全面)에 성막함으로써, Cu의 확산을 방지하는 기술이 제안되어 있다(예를 들면, T. Saito et al. in proceeding of IITC, 2001 PP15-17 참조).
그러나, 이들 재료는 유전율이 높기 때문에(예를 들면 SiN에서는 비유전율이 7 정도), 층간 절연막으로서 비유전율이 2 ~ 3 정도인 Low－k막을 이용해도 그 효과가 감쇄된다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, Cu의 확산을 방지할 수 있고, 또한, 층간 유전율이 높아지는 것을 억제할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.
또한, 이러한 방법을 실행하기 위한 프로그램이 기억된 기억 매체를 제공하는 것도 목적으로 한다.
본 발명의 제 1 관점에서는, 기판과, 기판 상에 형성된 구리 또는 구리 합금으로 이루어지는 배선층과, 상기 배선층 상에 형성되고, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 성막된 비결정 탄소막으로 이루어지는 구리 확산 배리어막과, 상기 구리 확산 배리어막 상에 형성된 저유전율 절연막을 구비한 것을 특징으로 하는 반도체 장치가 제공된다.
이 특징에 의하면, 구리 또는 구리 합금으로 이루어지는 배선층 상에 구리 확산 배리어막으로서 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막이 성막되고, 그 위에 저유전율 절연막이 성막되어 있다. 이와 같이 성막된 비결정 탄소막은, 배선층으로부터 저유전율 절연막으로의 구리 확산의 배리어로서 기능하고, 또한, 비유전율이 2.6으로 종래의 배리어막 재료인 SiC 등보다 낮으므로, 배선층간의 유전율이 높아지는 것을 억제할 수 있다. 또한, 이러한 비결정 탄소막은, 종래의 SiC 막 등보다 배선층과의 밀착성을 높일 수도 있다.
본 발명의 제 2 관점에서는, 기판과, 기판 상에 형성된 구리 또는 구리 합금으로 이루어지는 배선층과, 상기 배선층 상에 형성된 금속막과, 상기 금속막 상에 형성되고, 탄화수소 가스를 포함하는 처리 가스를 이용하여 성막된 비결정 탄소로 이루어지는 구리 확산 배리어막과, 상기 구리 확산 배리어막 상에 형성된 저유전율 절연막을 가지는 것을 특징으로 하는 반도체 장치가 제공된다.
배선층 상에 비결정 탄소막이 성막된 후에, 400℃ 이상에서 웨이퍼 처리가 행해지는 경우에는, 배선층과 비결정 탄소막이 촉매 반응을 일으켜 비결정 탄소막의 막감소가 발생한다. 이에 대해, 상기 특징에 의하면, 배선층과 비결정 탄소막의 사이에 금속막이 성막되어 있기 때문에 비결정 탄소막의 막감소가 억제될 수 있다.
본 발명의 제 2 관점에서, 상기 금속막의 두께는 1 ~ 5 nm일 수 있다. 또한, 예를 들면 상기 금속막은 하지(下地)의 배선층과 합금화되어 있다. 또한, 예를 들면 상기 금속막은 Co, Ni, W, Al, In, Sn, Mn, Zn, Zr 중 적어도 1 종을 포함한다.
본 발명의 제 3 관점에서는, 기판과, 기판 상에 형성된 구리 또는 구리 합금으로 이루어지는 배선층과, 상기 배선층 상에 형성된 실리사이드막과, 상기 실리사이드막 상에 형성되고, 탄화수소 가스를 포함하는 처리 가스를 이용하여 성막된 비결정 탄소로 이루어지는 구리 확산 배리어막과, 상기 구리 확산 배리어막 상에 형성된 저유전율 절연막을 가지는 것을 특징으로 하는 반도체 장치가 제공된다.
이 특징에 의하면, 즉, 금속막 대신에 실리사이드막을 형성함으로써 비결정 탄소막의 막감소를 억제할 수 있다. 또한, 실리사이드막은 금속막에 비해 막 형성의 선택성이 높아, 배선층에 대하여 선택적으로 성막할 수 있다고 하는 이점을 가진다. 또한, 실리사이드막의 성막은, 저온에서 Si 함유 가스를 배선층으로 공급하는 간이(簡易)한 수법으로 행할 수 있다. 이 때문에, 실리사이드막의 형성과 비결정 탄소막의 형성을 진공 상태를 유지한 채로 동일한 장치 내에서(in-situ) 행할 수 있다는 이점도 있다.
본 발명의 제 3 관점에서, 상기 실리사이드막은 Si 함유 가스를 상기 배선층에 공급하는 것에 의해, 상기 배선층 중의 구리와 Si가 반응함으로써 형성될 수 있다. 또한, 상기 실리사이드막의 두께는 100 nm 이하인 것이 바람직하다.
상기 제 1 내지 제 3 관점에서, 상기 구리 확산 배리어막의 두께는 5 nm 이하일 수 있다. 또한, 예를 들면 상기 구리 확산 배리어막은, 아세틸렌 가스와 수소 가스를 포함하는 처리 가스를 이용하여 성막된 비결정 탄소막으로 이루어진다. 혹은, 예를 들면 상기 구리 확산 배리어막은, 화학식이 C4H6로 표시되는 가스를 포함하는 처리 가스를 이용하여 성막된 비결정 탄소막으로 이루어진다. 이 경우, 예를 들면 화학식이 C4H6로 표시되는 상기 가스는, 2-부틴 및 부타다이엔 중 적어도 1종이다.
본 발명의 제 4 관점에서는, 기판 상에 구리 또는 구리 합금으로 이루어지는 배선층을 형성하는 공정과, 상기 배선층 상에, 구리 확산 배리어막으로서, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막을 성막하는 공정과, 상기 구리 확산 배리어막 상에 저유전율 절연막을 성막하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이 특징에 의하면, 구리 또는 구리 합금으로 이루어지는 배선층 상에 구리 확산 배리어막으로서 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막이 성막되고, 그 위에 저유전율 절연막이 성막된다. 이와 같이 성막되는 비결정 탄소막은, 배선층으로부터 저유전율 절연막으로의 구리 확산의 배리어로서 기능하고, 또한, 비유전율이 2.6으로 종래의 배리어막 재료인 SiC 등보다 낮으므로, 배선층간의 유전율이 높아지는 것을 억제할 수 있다. 또한, 이러한 비결정 탄소막은, 종래의 SiC 막 등보다 배선층과의 밀착성을 높일 수도 있다.
또한, 본 발명의 제 5 관점에서는, 기판 상에 구리 또는 구리 합금으로 이루어지는 배선층을 형성하는 공정과, 상기 배선층 상에 금속막을 형성하는 공정과, 상기 금속막 상에, 구리 확산 배리어막으로서, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막을 성막하는 공정과, 상기 구리 확산 배리어막 상에 저유전율 절연막을 성막하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이 특징에 의하면, 배선층과 비결정 탄소막의 사이에 금속막이 성막되어 있기 때문에, 비결정 탄소막의 막감소가 억제될 수 있다.
본 발명의 제 5 관점에서, 상기 금속막은 그 두께가 1 ~ 5 nm가 되도록 성막될 수 있다. 또한, 예를 들면 상기 금속막은 하지의 배선층과 합금화된다. 또한, 예를 들면 상기 금속막은 Co, Ni, W, Al, In, Sn, Mn, Zn, Zr 중 적어도 1 종을 포함한다. 또한, 상기 금속막은 도금 처리 또는 CVD 처리에 의해 형성될 수 있다. 상기 금속막이 도금 처리에 의해 형성되는 경우, 예를 들면 상기 금속막은 W, Co, Ni 중 적어도 1 종을 포함한다. 상기 금속막이 CVD 처리에 의해 형성되는 경우, 예를 들면 상기 금속막은 W, Al 중 적어도 1 종을 포함한다.
또한, 본 발명의 제 6 관점에서는, 기판 상에 구리 또는 구리 합금으로 이루어지는 배선층을 형성하는 공정과, 상기 배선층 상에 실리콘 함유 가스를 공급하여 상기 배선층 중의 구리와 실리콘과의 반응에 의해 실리사이드막을 형성하는 공정과, 상기 실리사이드막 상에, 구리 확산 배리어막으로서, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막을 성막하는 공정과, 상기 구리 확산 배리어막 상에 저유전율 절연막을 성막하는 공정을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이 특징에 의하면, 즉, 금속막 대신에 실리사이드막을 형성함으로써 비결정 탄소막의 막감소를 억제할 수 있다. 또한, 실리사이드막은 금속막에 비해 막 형성의 선택성이 높아, 배선층에 대하여 선택적으로 성막할 수 있다고 하는 이점을 가진다. 또, 실리사이드막의 성막은, 저온에서 Si 함유 가스를 배선층으로 공급하는 간이한 수법으로 행할 수 있다. 이 때문에, 실리사이드막의 형성과 비결정 탄소막의 형성을 진공 상태를 유지한 채로 동일한 장치 내에서(in-situ) 행할 수 있다는 이점도 있다.
본 발명의 제 6 관점에서, 상기 실리사이드막은 그 두께가 100 nm 이하가 되도록 성막되는 것이 바람직하다. 또한, 상기 실리콘 함유 가스는, SiH4 가스, Si2H6 가스, Si(CH3)4 가스, SiH(CH3)3 가스, SiH2(CH3)2 가스, SiH3(CH3) 가스, (SiH3)3N 가스로 이루어지는 군으로부터 선택된 것이 바람직하다. 또한, 상기 실리사이드막을 형성하는 공정과 상기 비결정 탄소막을 성막하는 공정은, 각각 진공 처리에 의해 행해지고 또한, 두 공정의 사이에도 진공 상태가 유지되는 것이 바람직하다. 이 경우, 상기 실리사이드막을 형성하는 공정과 상기 비결정 탄소막을 성막하는 공정은, 동일한 챔버 내에서 행해질 수 있다.
상기 제 4 내지 제 6 관점에서, 상기 배선층의 표면의 산화막을 제거하는 공정을 더 구비하는 것이 바람직하다.
이 특징에 의하면, 즉, 배선층의 형성 후에 해당 배선층 표면의 자연 산화막을 제거하여 청정화함으로써, 더욱 반도체 장치의 특성을 양호하게 할 수 있다.
본 발명의 제 7 관점에서는, 기판 상에 구리 또는 구리 합금으로 이루어지는 배선층을 형성하는 공정과, 상기 배선층의 표면의 산화막을 제거하는 공정과, 상기 배선층 상에 실리콘 함유 가스를 공급하여 상기 배선층 중의 구리와 실리콘과의 반응에 의해 실리사이드막을 형성하는 공정과, 상기 실리사이드막 상에, 구리 확산 배리어막으로서, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막을 성막하는 공정을 구비하고, 이들 공정은 모두 진공 처리에 의해 행해지고 또한, 이들 공정의 사이에도 진공 상태가 유지되는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
이 특징에 의하면, 산소 또는 수분의 영향을 받지 않고 매우 효율적으로 반도체 장치를 제조할 수 있다.
본 발명의 제 7 관점에서, 상기 배선층의 표면의 산화막을 제거하는 공정과, 상기 실리사이드막을 형성하는 공정과, 상기 비결정 탄소막을 성막하는 공정은, 동일한 챔버 내에서 행해질 수 있다.
상기 제 4 내지 제 7 관점에서, 상기 비결정 탄소막은, 구리 확산 배리어막의 두께가 5 nm 이하가 되도록 성막될 수 있다. 또한, 상기 처리 가스는, 예를 들면 아세틸렌 가스와 수소 가스를 포함하고 있다. 혹은, 상기 처리 가스는, 예를 들면 화학식이 C4H6로 표시되는 가스를 포함하고 있다. 이 경우, 화학식이 C4H6로 표시되는 상기 가스는, 예를 들면 2-부틴, 및 부타다이엔 중 적어도 1 종이다.
본 발명의 제 8 관점에서는, 컴퓨터 상에서 동작하여 반도체 장치의 제조 시스템을 제어하는 프로그램이 기억된 기억 매체로서, 상기 프로그램은, 실행 시에, 청구항 13 항 내지 32 항 중 어느 한 항에 기재된 반도체 장치의 제조 방법이 행해지도록, 컴퓨터에 상기 반도체 장치의 제조 시스템을 제어시키는 것을 특징으로 하는 기억 매체가 제공된다.
도 1a 내지 도 1f는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법에 이용되는 반도체 장치 제조 시스템의 개략 구성을 도시한 도이다.
도 3은 도 2의 반도체 장치 제조 시스템에 이용되는 비결정 탄소막의 성막 장치의 일례를 도시한 단면도이다.
도 4는 Cu 배선층에 비결정 탄소막을 직접 성막했을 때에 생기는 비결정 탄소막의 막 감소에 관한 실험을 행하기 위한 실험용 웨이퍼의 구조를 도시한 단면도이다.
도 5는 도 4의 실험용 웨이퍼를 어닐링 처리하기 전의 깊이 방향의 SIMS 프로파일을 나타낸 도이다.
도 6은 도 4의 실험용 웨이퍼를 350℃에서 어닐링 처리한 후의 SIMS 프로파일을 나타낸 도이다.
도 7은 도 4의 실험용 웨이퍼를 400℃에서 어닐링 처리한 후의 SIMS 프로파일을 나타낸 도이다.
도 8a 내지 도 8g는 본 발명의 제 2의 실시예에 따른 반도체 장치의 제조 방 법을 설명하기 위한 공정도이다.
도 9는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법에 이용되는 반도체 장치 제조 시스템의 개략 구성을 도시한 도이다.
도 10a 내지 도 10g는 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
도 11은 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 방법에 이용되는 반도체 장치 제조 시스템의 개략 구성을 도시한 도이다.
도 12는 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 방법에 이용되는 반도체 장치 제조 시스템의 다른 예의 개략 구성을 도시한 도이다.
도 13a 내지 도 13c는 자연 산화막 제거, 실리사이드막 형성, 비결정 탄소막 성막의 적합한 예를 도시한 공정도이다.
도 14는 자연 산화막 제거, 실리사이드막 형성, 비결정 탄소막 성막을 동일한 챔버에서 실행 가능한 장치를 도시한 개략도이다.
이하, 첨부 도면을 참조하면서 본 발명의 실시예에 대하여 설명한다.
도 1a 내지 도 1f는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
본 실시예에서는 우선, 도 1a에 도시한 바와 같이, 하층 배선(1) 상에 층간 절연막으로서, 예를 들면 폴리머로 이루어지는 저유전율 절연막(Low－k막)(2)이 성막된다. 이 때의 성막은 스핀 코팅이어도 좋고 CVD(Chemical Vapor Deposition)여 도 좋다.
이어서, 도 1b에 도시한 바와 같이, 레지스트층(도시하지 않음) 등을 마스크로 이용하여 비아 에칭이 행해진다. 그리고, 레지스트 및 폴리머가 제거된 후, 희생층(도시하지 않음)이 형성된다. 다음으로, 레지스트층을 마스크로 이용하여 트렌치 에칭이 행해진다. 그리고, 다시 레지스트 및 폴리머가 제거되고, 드라이 애싱 및 세정이 행해지고, 희생막 및 스토퍼층(도시하지 않음)이 추가로 에칭 제거된다. 이에 의해, 비아홀(3), 트렌치(4)가 형성된다.
그 후, 도 1c에 도시한 바와 같이, 비아홀(3) 및 트렌치(4)의 내측에 배리어 메탈막(5)이 성막된다.
이어서, 도 1d에 도시한 바와 같이, 비아홀(3) 및 트렌치(4)가 Cu 도금 등으로 매립되어 Cu 배선층(6)이 형성된다. 형성된 Cu 배선층(6)은 CMP에 의해 연마된다. 여기서, 얻어진 반도체 장치의 특성을 양호하게 한다고 하는 관점에서, Cu 배선층(6)의 표면의 자연 산화막이 제거되는 것이 바람직하다. 자연 산화막의 제거는 플라즈마 처리 또는 희(希)불소산을 이용한 웨트 세정 처리에 의해 행할 수도 있지만, H2 가스 등의 환원 가스를 이용하여 행하는 것이 특히 바람직하다. 환원 가스로서는 H2 가스 외에 NH3(암모니아) 등을 이용할 수 있다.
다음으로, 도 1e에 도시한 바와 같이, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막(7)이 성막된다. 이 비결정 탄소의 성막에 대해서는 나중에 상세하게 설명한다.
그 후, 도 1f에 도시한 바와 같이, 비결정 탄소막(7) 상에 Low－k막(8)이 스핀 코팅 또는 CVD에 의해 성막된다. 그리고, 통상의 방법(공정)에 따라 후 공정이 실시된다. 이에 의해 원하는 반도체 장치가 얻어진다.
이상과 같은 구조의 반도체 장치는 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 성막된 비결정 탄소막(7)이 Cu 배선층(6)로부터 Low－k막(8)으로의 Cu의 확산 배리어로서 기능한다.
종래의 구조에서는 Cu 확산 배리어로서 SiN 또는 SiC, SiCN 등이 이용되었다. 그러나, 이들 재료는 유전율이 높다(예를 들면 SiN에서는 7 정도, SiC에서는 3.6 정도, SiCN에서는 3.0 정도). 따라서, 층간 절연막으로서 유전율이 2 ~ 3 정도인 Low－k막을 이용해도 그 효과가 감쇄된다고 하는 문제가 생겼다.
이에 대하여, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 성막된 비결정 탄소막(7)은 충분한 배리어 기능을 가지고, 또한, 유전율이 2.6 정도로 종래의 배리어막 재료인 SiC 등보다 현저하게 낮다. 이로부터, 배선층간의 유전율이 높아지는 것을 억제한다고 하는 효과를 가져온다.
또한, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 성막된 비결정 탄소막(7)은 치밀한 벌크막이기 때문에, 종래의 다공질의 SiC 막 등에 비해 배선층과의 밀착성을 높일 수도 있다.
다음으로, 제 1 실시예에 따른 방법을 실현하기 위한 시스템의 예에 대하여 설명한다. 도 2는 본 발명의 제 1 실시예에 따른 반도체 장치의 제조 방법에 이용되는 반도체 장치 제조 시스템의 개략 구성을 도시한 도이다.
이 반도체 장치 제조 시스템은 비결정 탄소막 성막 장치(101)와, Cu막 성막 장치(102)와, Low－k막 성막 장치(103)를 가지는 처리부(100)를 구비하고 있다. 또한, 이 반도체 장치 제조 시스템은 프로세스 콘트롤러(111), 유저 인터페이스(112), 기억부(113)를 포함하는 메인 제어부(110)를 구비하고 있다. 또한, 처리부(100)의 각 장치 간에 웨이퍼(W)를 반송하는 방법으로는 오퍼레이터에 의한 반송 방법, 또는 도시하지 않은 반송 장치에 의한 반송 방법 등이 이용된다.
처리부(100)의 각 장치는, CPU를 구비한 프로세스 콘트롤러(111)에 접속되어 해당 프로세스 콘트롤러(111)에 의해 제어되는 구성으로 되어 있다. 프로세스 콘트롤러(111)에는 키보드 또는 디스플레이 등으로 이루어지는 유저 인터페이스(112)가 접속되어 있다. 예를 들면, 키보드는 공정 관리자가 처리부(100)의 각 장치를 관리하기 위하여 커멘드의 입력 조작 등을 행하기 위해서 이용된다. 예를 들면, 디스플레이는 처리부(100)의 각 장치의 가동 상황을 가시화하여 표시하기 위해서 이용된다. 또한, 프로세스 콘트롤러(111)에는 기억부(113)가 접속되어 있다. 기억부(113)에는 처리부(100)에서 실행되는 각종 처리를 프로세스 콘트롤러(111)의 제어로 실현하기 위한 제어 프로그램 또는 처리 조건 데이터 등이 기록된 레시피가 저장되어 있다.
필요에 따라, 유저 인터페이스(112)로부터의 지시 등에 기초하여 임의의 레시피가 기억부(113)로부터 호출되어 프로세스 콘트롤러(111)에서 실행된다. 이에 따라, 프로세스 콘트롤러(111)의 제어하에 처리부(100)에서 원하는 각종 처리가 행해진다. 또한, 상기 레시피는 기억부(113) 중의 기억 매체에 기억되어도 좋다. 기 억 매체는, 하드 디스크 또는 반도체 메모리여도 좋고, CD-ROM, DVD 등의 휴대 가능한 기억 매체에 수용된 상태로 기억부(113)의 소정 위치에 세트되어도 좋다. 또한, 외부의 장치로부터, 예를 들면 전용 회선을 통해 수시로 대상이 되는 레시피가 전송되어 온라인에서 이용되어도 좋다.
또한, 메인 제어부(110)에 의해 모든 제어가 행해져도 좋지만, 메인 제어부(110)는 전체적인 제어만을 행하고, 각 장치별 또는 소정의 장치 군별로 하위의 제어부가 설치되어, 해당 제어부에 의해 하위 제어가 행해져도 좋다.
또한, 비결정 탄소막 성막 장치(101)는 나중에 상세하게 설명하는 바와 같이, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD법에 의해 웨이퍼(W) 상에 비결정 탄소막을 형성하는 장치이다.
또한, Cu막 성막 장치(102)는 배선 홈 등에 Cu를 매립하기 위한 장치이며, 예를 들면 도금 장치이다. 혹은, PVD에 의해 배선 홈을 매립하는 장치여도 좋다. 이 경우에는 배선 재료로서 Cu 합금을 이용할 수 있다.
또한, Low－k막 성막 장치(103)는 구리 확산 배리어막으로서의 비결정 탄소막을 성막한 후에, Low－k막을 성막하기 위한 장치이다. Low－k막 성막 장치(103)로서는 SOD(Spin On Dielectric)의 수법을 이용하여 스핀 코팅에 의해 Low－k막을 성막하는 SOD 장치 또는 CVD 장치를 이용할 수 있다.
이어서, 본 실시예에서 중요한 역할을 하는 비결정 탄소막 성막 장치(101)에 대하여 상세하게 설명한다. 도 3은 반도체 장치 제조 시스템에 이용되는 비결정 탄소막의 성막 장치의 일례를 도시한 단면도이다. 이 비결정 탄소막 성막 장치(101) 는 대략 원통 형상의 챔버(21)를 가지고 있다.
챔버(21)의 내부에는 피처리체인 웨이퍼(W)를 수평으로 지지하기 위한 서셉터(22)가 그 중앙 하부에 설치된 원통 형상의 지지 부재(23)에 의해 지지된 상태로 배치되어 있다. 서셉터(22)의 외연부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(24)이 설치되어 있다. 또한, 서셉터(22)에는 히터(25)가 내장되어 있다. 이 히터(25)는 히터 전원(26)으로부터 급전됨으로써, 피처리 기판인 웨이퍼(W)를 소정의 온도로 가열하도록 되어 있다. 또한, 서셉터(22)에는 열전대(熱電對)(27)가 매설되어 있다. 열전대(27)의 검출 신호에 기초하여 히터 전원(26)으로부터 히터(25)로의 출력이 제어되도록 되어 있다. 서셉터(22)의 표면 근방에는 전극(28)이 매설되어 있으며, 이 전극(28)은 접지되어 있다. 또한, 서셉터(22)에는 웨이퍼(W)를 지지하여 승강시키기 위한 3 개의 웨이퍼 지지 핀(도시하지 않음)이 서셉터(22)의 표면에 대하여 돌출 및 함몰이 가능하게 설치되어 있다.
챔버(21)의 천벽(天壁)(21a)에는 절연 부재(29)를 개재하여 샤워 헤드(30)가 설치되어 있다. 이 샤워 헤드(30)는 내부에 가스 확산 공간(39)을 가지는 원통 형상으로 형성되어 있다. 그리고, 이 샤워 헤드(30)는 상면에 처리 가스를 도입하는 가스 도입구(31)를 하면에 다수의 가스 토출구(吐出口)(32)를 가지고 있다. 샤워 헤드(30)의 가스 도입구(31)에는 가스 배관(33)을 개재하여 비결정 탄소막을 형성하기 위한 처리 가스를 공급하는 가스 공급 기구(34)가 접속되어 있다.
또한, 샤워 헤드(30)에는 정합기(35)를 개재하여 고주파 전원(36)이 접속되어 있다. 이에 따라, 고주파 전원(36)으로부터 샤워 헤드(30)로 고주파 전력이 공 급되도록 되어 있다. 이와 같이 고주파 전원(36)으로부터 고주파 전력을 공급함으로써, 샤워 헤드(30)를 개재하여 챔버(21) 내에 공급되는 가스를 플라즈마화할 수 있도록 되어 있다.
챔버(21)의 저벽(底壁)(21b)에는 배기관(37)이 접속되어 있다. 이 배기관(37)에는 진공 펌프를 포함하는 배기 장치(38)가 접속되어 있다. 이 배기 장치(38)를 작동시킴으로써, 챔버(21) 내를 소정의 진공도까지 감압할 수 있도록 되어 있다. 또한, 챔버(21)의 측벽에는 웨이퍼(W)의 반입출을 행하기 위한 반입출구(40)와, 이 반입출구(40)를 개폐하는 게이트 밸브(41)가 설치되어 있다.
비결정 탄소막 성막 장치(101)의 각 구성부, 예를 들면 히터 전원(26), 가스 공급 기구(34), 고주파 전원(36), 배기 장치(38) 등은 장치 콘트롤러(42)에 접속되어 있다. 장치 콘트롤러(42)는 상기 프로세스 콘트롤러(111)에 접속되어 있다. 이 구성에 의해, 프로세스 콘트롤러(111)의 지령에 기초하여, 장치 콘트롤러(42)가 비결정 탄소막 성막 장치(101)의 각 구성부를 제어하도록 되어 있다.
다음으로, 이상과 같이 구성된 비결정 탄소막 성막 장치(101)를 이용한 비결정 탄소막의 성막 동작에 대하여 설명한다.
도 1d에 도시한 구조를 가지는 웨이퍼(W)가 챔버(21) 내에 반입되어 서셉터(22) 상에 재치된다. 그리고, 가스 공급 기구(34)로부터 가스 배관(33) 및 샤워 헤드(30)를 통해 플라즈마 생성 가스로서, 예를 들면 Ar 가스가 흐르게 된다. 이와 동시에, 배기 장치(38)에 의해 챔버(21) 내가 배기되어 챔버(21) 내는 소정의 감압 상태로 유지된다. 또한, 히터(25)에 의해 서셉터(22)가 100 ~ 200℃의 소정 온도로 가열된다. 그리고, 고주파 전원(36)으로부터 샤워 헤드(30)로 고주파 전력이 인가되어 샤워 헤드(30)와 전극(28)의 사이에 고주파 전계가 발생하고, 플라즈마 생성 가스가 플라즈마화된다.
이 상태에서, 가스 공급 기구(34)로부터 비결정 탄소막을 성막하기 위한 탄화수소 가스를 포함하는 처리 가스가 가스 배관(33) 및 샤워 헤드(30)를 통해 챔버(21) 내에 도입된다.
이에 따라, 해당 처리 가스는, 챔버(21) 내에 형성되어 있는 플라즈마에 의해 여기되고, 웨이퍼(W) 상에서 가열되어 분해된다. 이에 따라, 도 1e에 도시한 바와 같이, 소정의 두께가 얇은 비결정 탄소막(7)이 성막된다. 이 경우, 비결정 탄소막(7)의 막 두께는 5 nm 이하가 바람직하고, 특히 1 ~ 5 nm인 것이 바람직하다.
탄화수소 가스를 포함하는 처리 가스로는, 구체적으로는 아세틸렌과 수소 가스를 혼합한 가스를 이용할 수 있다. 혹은, 그 외에 화학식이 C4H6으로 표시되는 가스를 이용할 수 있다. 이 경우, 구체적인 화합물로는 2-부틴 또는 부타다이엔을 이용할 수 있다. 또한, 처리 가스에는 Ar 가스 등의 불활성 가스가 포함되어 있어도 좋다.
또한, 비결정 탄소막의 성막 시의 챔버 내 압력은 2.7 Pa(20 mTorr) 이하가 바람직하다.
또한, 비결정 탄소막을 성막할 때의 웨이퍼 온도(성막 온도)는 200℃ 이하가 바람직하고, 100 ~ 200℃가 보다 바람직하다.
샤워 헤드(30)에 인가되는 고주파 전력의 주파수 및 파워는 필요한 반응성에 따라 적절히 설정될 수 있다. 이러한 고주파 전력의 인가에 의해, 챔버(21) 내에 고주파 전계가 형성되어 처리 가스가 플라즈마화될 수 있다. 이에 따라, 플라즈마 CVD에 의한 비결정 탄소막의 성막을 실현할 수 있다. 플라즈마화된 가스는 반응성이 높기 때문에, 성막 온도를 더욱 저하시킬 수 있다. 또한, 플라즈마원으로는 상기한 바와 같은 고주파 전력에 의한 용량 결합형인 것에 한정되지 않고, 유도 결합형인 플라즈마원이어도 좋고, 마이크로파를 도파관 및 안테나를 통해 챔버(21) 내에 도입하여 플라즈마를 형성하는 타입인 것이어도 좋다. 또한, 플라즈마생성은 필수가 아니고, 반응성이 충분한 경우에는 열 CVD에 의한 성막을 채용해도 좋다.
이상과 같이 하여 성막되는 비결정 탄소막은 탄소와 수소로 이루어지는 CHx막(0.8 < x < 1.2)이며, 기존의 low－k층간 절연막 및 Cu 등의 금속과의 밀착성이 높다. 또한, 종래 이용되었던 SiN, SiC, SiCN막 등은 막 중에 포함되는 홀(pores)의 비율을 증가시킴으로써 유전율을 낮추는 것이 가능하지만, 이 경우에는 Cu의 확산에 대한 배리어성이 저하된다. 이에 대하여, 본 실시예에서 성막된 비결정 탄소막은 막 중에 포러스가 포함되지 않으며 치밀한 벌크 막이기 때문에, 저유전율이면서 배리어성이 높아, 막 두께가 5 nm 이하여도 배리어 기능을 발휘할 수 있다.
다음으로, 본 발명의 제 2 실시예에 대하여 설명한다.
반도체 디바이스의 제조 공정에서는 각 층(막)의 변질 또는 치수의 변화 등의 발생을 방지하는 것을 목적으로 하고, 또는 공정 상의 요청으로 막을 형성한 후에 어닐링 처리 등의 가열 처리를 행하는 경우가 많다.
그러나, 비결정 탄소막이 Cu 배선층의 표면에 직접 성막된 경우, 어닐링 처리 등의 가열 처리가 소정 온도 이상으로 행해지면, 비결정 탄소막에 막 감소가 발생한다고 하는 것이 판명되었다.
이를 확인하기 위하여 행한 실험에 대해 설명한다.
도 4에 비결정 탄소막의 가열 시험에 이용된 실험용 웨이퍼의 구조를 도시한다. 도 4에 도시한 바와 같이, 하지에 Si 기판(51)이 이용되고, 그 위에 차례로 P-SiN막(52), Cu막(53), 비결정 탄소막(54)이 성막되어 실험용 웨이퍼(TW)가 제작되었다. 이 실험용 웨이퍼(TW)에 대하여, 어닐링 처리하기 전과, 350℃에서 어닐링 처리한 후와, 400℃에서 어닐링 처리한 후에, SIMS(2차 이온 질량 분석)에 의한 측정이 이루어졌다. 도 5가 어닐링 처리하기 전, 도 6이 350℃에서 어닐링 처리한 후, 도 7이 400(C에서 어닐링 처리한 후의 측정 결과를 나타내고 있다.
도 5와 도 6을 비교하면, 350℃에서 어닐링 처리한 후는 어닐링 처리하기 전에 비해, Cu 및 탄소의 두께 방향의 프로파일이 거의 변화하지 않았다. 이로부터, 350℃의 어닐링 처리에서는 Cu막(53) 및 비결정 탄소막(54)의 막 두께는 거의 변화하지 않는 것으로 판단된다.
이에 대하여, 도 5와 도 7을 비교하면, 400℃에서 어닐링 처리한 후는 어닐링 처리하기 전에 비해, Cu의 두께 방향의 프로파일은 변화하지 않았지만, 탄소에 대해서는 두께 방향의 프로파일이 변화하고 있다. 구체적으로는, 비결정 탄소막에 상당하는 부분의 2차 이온 강도가 현저하게 감소하고 있다. 이로부터, 비결정 탄소막(54)의 막 두께가 감소하고 있는 것으로 판단된다. 즉, 400℃에서 어닐링 처리하 는 경우에는 비결정 탄소막에 의해 Cu의 확산을 방지할 수는 있지만, 비결정 탄소막이 막감소하는 것으로 확인되었다.
본 발명의 제 2 실시예에서는 이러한 막 감소를 방지하는 것이 고려된다.
도 8a 내지 도 8g는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다. 본 실시예에서는, 도 8a 내지 도 8d에 도시한 바와 같이, 도 1a 내지 도 1d와 완전히 동일하게 Cu 배선층(6)이 형성된 후, 도 8e에 도시한 바와 같이, Cu 배선층(6)의 표면에 선택적으로 금속막(9)이 성막된다. 그 후, 제 1 실시예의 경우와 마찬가지로 비결정 탄소막(7)이 성막되고(도 8f), Low－k막(8)이 추가로 성막되어 도 8g에 도시한 구조가 된다.
본 실시예와 같이, Cu 배선층(6)과 비결정 탄소막(7)의 사이에 금속막(9)을 개재시키면, 400℃ 이상의 가열 처리를 하는 경우에도, 비결정 탄소막(7)의 막 감소가 발생하는 것을 방지할 수 있다.
금속막(9)은 선택 도금 또는 선택 CVD에 의해, 선택성이 있는 금속을 얇게 성막함으로써 형성할 수 있다. 혹은, 금속막(9)은 Cu 배선층(6)을 포함하는 웨이퍼(W)의 표면에, 전면에 걸쳐서 PVD에 의해 금속을 스퍼터링한 후에 열처리함으로써, 해당 금속을 Cu 배선층에 대하여 합금화하고, 합금화하지 않은 부분을 웨트 에칭 등으로 제거하는 수법에 의해서도 형성할 수 있다. 또한, 금속막(9)의 막 두께는 1 ~ 5 nm가 바람직하고, 2 ~ 5 nm가 보다 바람직하다.
금속막(9)을 형성할 때에 이용되는 선택성이 있는 금속으로는, Co, Ni, W, Al, In, Sn, Mn, Zn, Zr 중 적어도 1 종을 이용할 수 있다. 금속막(9)을 선택 도금 에 의해 성막하는 경우에는 이들 중에서 Co, Ni, W를 이용할 수 있다. 도금 처리가 무전해 도금인 경우에는 이들 금속 중에 환원제 성분인 B, P 등이 포함되는 경우도 있다. 한편, 선택 CVD에 의해 금속막(9)을 형성하는 경우에는, Al 또는 W를 이용할 수 있다.
합금화에 관해서는, 구체적으로는 금속으로서 Al를 이용하는 경우에는 CuAl2, In을 이용하는 경우에는 CuIn2, Sn을 이용하는 경우에는 CuSn2, Mn을 이용하는 경우에는 CuMn2, Zn을 이용하는 경우에는 CuZn, Zr을 이용하는 경우에는 CuZr2을 합금예로서 예시할 수 있다.
다음으로, 제 2 실시예에 따른 방법을 실현하기 위한 시스템의 예에 대하여 설명한다. 도 9는 본 발명의 제 2 실시예에 따른 반도체 장치의 제조 방법에 이용되는 반도체 장치 제조 시스템의 개략 구성을 도시한 도이다. 이 반도체 장치 제조 시스템에서는 처리부(100)가 비결정 탄소 성막 장치(101)와, Cu막 성막 장치(102)와, Low－k막 성막 장치(103)에 더하여, 금속막 성막 장치(104)를 추가로 가지고 있다. 도 9의 처리 시스템은 이 점만 도 2의 처리 시스템과 상이하고, 그 외는 완전히 동일하게 구성되어 있다.
금속막 성막 장치(104)는 Cu 배선층 상에 선택적으로 금속막을 형성하기 위한 장치이다. 이 금속막 성막 장치(104)로는 도금에 의해 금속막을 성막하는 도금 장치 또는 CVD에 의해 금속막을 성막하는 CVD 장치를 이용할 수 있다. 금속막과 Cu 배선층을 합금화하는 경우에는, 금속막을 성막하는 PVD 장치, 합금화하기 위한 열 을 가하는 가열 처리 장치 및 합금화하지 않은 부분을 제거하는 웨트 에칭 장치 등의 제거 장치를 부가한 장치가 이용된다.
다음으로, 본 발명의 제 3 실시예에 대하여 설명한다.
본 실시예에서는 막감소 방지의 목적으로, 상기 제 2 실시예의 금속막(9) 대신에 실리사이드막(10)이 형성된다. 도 10a 내지 도 10g는 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정도이다. 본 실시예에서는 도 10a 내지 도 10d는 제 2 실시예에서의 도 8a 내지 도 8d와 완전히 동일하며 Cu 배선층(6)이 형성된다. 그 후, 도 10e에 도시한 바와 같이, Cu 배선층(6)의 표면에 선택적으로 실리사이드막(Cu5Si)(10)이 형성된다.
실리사이드막(10)의 형성에 있어서는 Cu 배선층(6)의 표면에 Si 함유 가스를 공급함으로써, Cu 배선층(6)의 표면에 Si를 확산시킨다. 이에 따라, Cu와 Si가 반응하여 Cu5Si로 이루어지는 실리사이드막이 형성된다. Si 함유 가스로는 SiH4(실란) 가스, Si2H6(디실란) 가스, Si(CH3)4(테트라메틸실란) 가스, SiH(CH3)3(트리메틸실란 가스, SiH2(CH3)2(디메틸실란) 가스, SiH3(CH3)(모노메틸실란) 가스, (SiH3)3N(트리시릴아민) 가스로부터 선택된 것을 적합하게 이용할 수 있다. 특히, (SiH3)3N 가스는 양호한 반응성을 가지고 있어 바람직하다.
이상의 실리사이드막(10)의 형성 공정은 기판 온도를, 예를 들면 150 ~ 200℃의 범위로 해서 행할 수 있다. 실리사이드막(10)의 막 두께는 100 nm 이하인 것 이 바람직하고, 원하는 효과가 발휘되는 한 얇은 편이 바람직하다. 보다 바람직하게는 5 ~ 20 nm, 더욱 바람직하게는 5 ~ 10 nm이다.
이상과 같은 실리사이드막(10)은 금속막(9)에 비해 Cu 배선층(6)에 대한 선택성이 높다. 즉, Cu 배선층(6) 이외의 Low－k막(2) 부분에는 거의 성막되지 않는다. 따라서, 불필요한 실리사이드막을 제거하는 공정(수고)을 생략할 수 있다. 또한, 상기 서술한 바와 같이, 금속막(9)의 성막 프로세스보다 저온인 150 ~ 200℃라는 온도에서 처리할 수 있는 것도 이점이다. 또한, 실리사이드막(10)은 Cu 배선층(6) 중에 미량으로 존재하는 산화물(CuO) 중의 산소와 반응하여 산화물을 형성하는데, 이것은 산소가 Cu 배선층(6)으로부터 외부로 확산되는 것을 차단하는 기능으로서 유리하게 평가할 수 있다.
따라서, 제 2 실시예의 금속막(9)을 이용하는 것보다, 본 실시예와 같이 Cu 배선층(6) 상에 실리사이드막(10)을 형성하는 편이 보다 유리하다.
다음으로, 제 3 실시예에 따른 방법을 실현하기 위한 시스템의 예에 대하여 설명한다. 도 11은 본 발명의 제 3 실시예에 따른 반도체 장치의 제조 방법에 이용되는 반도체 장치 제조 시스템의 개략 구성을 도시한 도이다. 이 반도체 장치 제조 시스템은 처리부(100)가 비결정 탄소 성막 장치(101)와, Cu막 성막 장치(102)와, Low－k막 성막 장치(103)에 더하여, 실리사이드 형성 장치(105)를 추가로 가지고 있다. 도 11의 처리 시스템은 이 점만 도 2의 처리 시스템과 상이하고, 그 외는 완전히 동일하게 구성되어 있다.
실리사이드 형성 장치(105)는 상술한 바와 같이, 웨이퍼를 바람직하게는 150 ~ 200℃ 정도로 가열하면서 Cu 배선층(6)의 표면에 Si 함유 가스를 공급하는 장치이다. 실란(SiH4) 가스 등의 Si 함유 가스는 반응성이 높기 때문에, 상술한 바와 같이, 150 ~ 200℃로 가열하면, 플라즈마 등의 보조가 없어도 가스 공급만으로 실리사이드막(10)을 형성시킬 수 있다.
실리사이드 형성 장치(105)는 이와 같이 Si 함유 가스를 도입하는 것만으로도 실리사이드를 형성할 수 있다. 이 때문에, 독립된 장치로서 설치되는 태양 외에, 도 12에 도시한 바와 같이, 비결정 탄소막 성막 장치(101)에 Si 함유 가스 도입 기능을 부여하여 실리사이드 형성·비결정 탄소막 성막 장치(106)로 할 수도 있다. 이 경우, 실리사이드막 형성 시에는 처리 온도를 비결정 탄소막 성막시와 동일한 200℃ 이하로 하고, Si 함유 가스를 공급하는 것만으로도 된다. 즉, 챔버 내에 SiH4 가스 등의 Si 함유 가스와, C4H6 가스와 같은 비결정 탄소막 성막용의 가스를 공급할 수 있도록 해 두면, 실리사이드 형성 공정과 비결정 탄소막 성막 공정을 진공 상태를 유지한 채로 동일한 장치 내에서(in-situ) 행할 수 있다.
이 경우에, 자연 산화막의 제거 처리를 H2 가스와 같은 환원 가스를 이용하여 행한다면, 도 13a 내지 도 13c에 도시한 바와 같이, 자연 산화막의 제거 처리(도 13a), 실리사이드막(10)의 형성(도 13b), 비결정 탄소막(7)의 형성(도 13c)을 가스 종을 바꾸는 것만으로도 행할 수 있다. 또한, 각 공정 모두 200℃ 이하의 온도에서 행할 수 있다.
특히, 실리사이드 형성·비결정 탄소 성막 장치(106)에 환원 가스 공급 기능 을 갖게 하면, 이들 모든 공정을 진공 상태를 유지한 채로 동일한 장치 내에서(in-situ) 행할 수 있어 매우 바람직하다.
도 14는 환원 가스 공급 기능을 부여한 실리사이드 형성·비결정 탄소막 성막 장치(106)를 도시한 도이다. 이 장치의 기본 구조는, 도 3에 도시한 비결정 탄소막 성막 장치와 동일하다. 동일한 구조 부분에는 동일한 부호를 부여하고, 설명은 생략한다.
도 14의 실리사이드 형성·비결정 탄소막 성막 장치(106)는, 상술한 환원 가스를 공급하는 환원 가스 공급원(61), 상술한 바와 같은 Si 함유 가스를 공급하는 Si 함유 가스 공급원(62), 상기 서술한 바와 같은 비결정 탄소막을 형성하기 위한 가스를 공급하는 성막용 가스 공급원(63)을 가지는 가스 공급 기구(60)를 구비하고 있다. 그리고, 환원 가스 공급원(61)으로부터 H2 가스와 같은 환원 가스를 가스 배관(33) 및 샤워 헤드(30)를 통해 챔버(21) 내로 공급함으로써, 웨이퍼의 표면에 존재하는 Cu 배선층의 자연 산화막이 제거된다. 이어서, Si 함유 가스 공급원(62)으로부터 SiH4 가스 등을 가스 배관(33) 및 샤워 헤드(30)를 통해 챔버 내로 공급함으로써, 청정한 Cu 배선층의 표면에 실리사이드막이 형성된다. 그 후, 성막용 가스 공급원(63)으로부터 비결정 탄소막을 성막하기 위한 탄화수소 가스를 포함하는 처리 가스를 가스 배관(33) 및 샤워 헤드(30)를 통해 챔버(21) 내에 도입함으로써, 실리사이드막 상에 비결정 탄소막이 성막된다.
이러한 장치를 이용함으로써, 자연 산화막 제거, 실리사이드막 형성, 비결정 탄소막의 성막이라고 하는 각 공정을, 동일 챔버 내에서 행할 수 있다.
단, 진공 상태를 유지한 채로(진공을 파괴하지 않고) 동일한 장치 내에서(in-situ)의 처리를 희망하는 경우에도, 반드시 하나의 챔버에서 각 처리를 행할 필요는 없고, 각 처리를 별개로 행하는 복수의 처리 챔버를 구비한 멀티 챔버 타입의 장치를 이용할 수도 있다.
실리사이드 형성·비결정 탄소막 성막 장치(106)가 환원 가스를 공급하는 기능을 가지고 있지 않은 경우에는, 적절한 자연 산화막 제거 장치에서 Cu 배선층(6) 상의 자연 산화막이 제거된 후에, 실리사이드 형성·비결정 탄소 성막 장치(106)에 의해 실리사이드막 형성 공정과 비결정 탄소막의 성막 공정이 연속해서 행해질 수 있다.
또한, 본 발명은 상기의 각 실시예에 한정되지 않으며, 다양한 변형이 가능하다. 예를 들면, 상기의 각 실시예에서는 금속 박막을 형성할 때에 선택 도금 또는 CVD 법이 이용되고 있지만, 금속 박막을 형성하는 것이라면 이에 한정되지 않고, 다른 방법을 이용해도 좋다. 또한, 피처리 기판으로서 반도체 웨이퍼를 예시하고 있지만, 이에 한정되지 않으며, 액정 표시 장치(LCD)로 대표되는 플랫 패널 디스플레이(FPD) 용의 글래스 기판 등 다른 기판에도 본 발명은 적용 가능하다.

Claims (33)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 기판 상에 구리 또는 구리 합금으로 이루어지는 배선층을 형성하는 공정과,
    상기 배선층 상에, 구리 확산 배리어막으로서, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막을 성막하는 공정과,
    상기 구리 확산 배리어막 상에 저유전율 절연막을 성막하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  14. 기판 상에 구리 또는 구리 합금으로 이루어지는 배선층을 형성하는 공정과,
    상기 배선층 상에 금속막을 형성하는 공정과,
    상기 금속막 상에, 구리 확산 배리어막으로서, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막을 성막하는 공정과,
    상기 구리 확산 배리어막 상에 저유전율 절연막을 성막하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 금속막은 그 두께가 1 ~ 5 nm가 되도록 성막되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제 14 항 또는 제 15 항에 있어서,
    상기 금속막은 하지의 배선층과 합금화되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제 14 항 또는 제 15 항에 있어서,
    상기 금속막은 Co, Ni, W, Al, In, Sn, Mn, Zn, Zr 중 적어도 1 종을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제 14 항 또는 제 15 항에 있어서,
    상기 금속막은 도금 처리 또는 CVD 처리에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 금속막은 도금 처리에 의해 형성되고, W, Co, Ni 중 적어도 1 종을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제 18 항에 있어서,
    상기 금속막은 CVD 처리에 의해 형성되고, W, Al 중 적어도 1 종을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  21. 기판 상에 구리 또는 구리 합금으로 이루어지는 배선층을 형성하는 공정과,
    상기 배선층 상에 실리콘 함유 가스를 공급하여 상기 배선층 중의 구리와 실리콘과의 반응에 의해 실리사이드막을 형성하는 공정과,
    상기 실리사이드막 상에, 구리 확산 배리어막으로서, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막을 성막하는 공정과,
    상기 구리 확산 배리어막 상에 저유전율 절연막을 성막하는 공정
    을 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  22. 제 21 항에 있어서,
    상기 실리사이드막은 그 두께가 100 nm 이하가 되도록 성막되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  23. 제 21 항 또는 제 22 항에 있어서,
    상기 실리콘 함유 가스는, SiH4 가스, Si2H6 가스, Si(CH3)4 가스, SiH(CH3)3 가스, SiH2(CH3)2 가스, SiH3(CH3) 가스, (SiH3)3N 가스로 이루어지는 군으로부터 선택된 것인 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 제 21 항 또는 제 22 항에 있어서,
    상기 실리사이드막을 형성하는 공정과, 상기 비결정 탄소막을 성막하는 공정은, 각각 진공 처리에 의해 행해지고, 또한, 두 공정의 사이에도 진공 상태가 유지되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 제 24 항에 있어서,
    상기 실리사이드막을 형성하는 공정과, 상기 비결정 탄소막을 성막하는 공정은, 동일한 챔버 내에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  26. 제 13 항, 제 14 항, 제 15 항, 제 21 항 및 제 22 항 중 어느 한 항에 있어서,
    상기 배선층의 표면의 산화막을 제거하는 공정
    을 더 구비한 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 기판 상에 구리 또는 구리 합금으로 이루어지는 배선층을 형성하는 공정과,
    상기 배선층의 표면의 산화막을 제거하는 공정과,
    상기 배선층 상에 실리콘 함유 가스를 공급하여 상기 배선층 중의 구리와 실리콘과의 반응에 의해 실리사이드막을 형성하는 공정과,
    상기 실리사이드막 상에, 구리 확산 배리어막으로서, 탄화수소 가스를 포함하는 처리 가스를 이용한 CVD에 의해 비결정 탄소막을 성막하는 공정
    을 구비하고,
    이들 공정은 모두 진공 처리에 의해 행해지고, 또한, 이들 공정 사이에도 진공 상태가 유지되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  28. 제 27 항에 있어서,
    상기 배선층의 표면의 산화막을 제거하는 공정과, 상기 실리사이드막을 형성하는 공정과, 상기 비결정 탄소막을 성막하는 공정은, 동일한 챔버 내에서 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  29. 제 13 항, 제 14 항, 제 15 항, 제 21 항, 제 22항, 제 27 항 및 제 28 항 중 어느 한 항에 있어서,
    상기 비결정 탄소막은, 구리 확산 배리어막의 두께가 5 nm 이하가 되도록 성막되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  30. 제 13 항, 제 14 항, 제 15 항, 제 21 항, 제 22항, 제 27 항 및 제 28 항 중 어느 한 항에 있어서,
    상기 처리 가스는, 아세틸렌 가스와 수소 가스를 포함하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 제 13 항, 제 14 항, 제 15 항, 제 21 항, 제 22항, 제 27 항 및 제 28 항 중 어느 한 항에 있어서,
    상기 처리 가스는, 화학식이 C4H6로 표시되는 가스를 포함하고 있는 것을 특징으로 하는 반도체 장치의 제조 방법.
  32. 제 31 항에 있어서,
    화학식이 C4H6로 표시되는 상기 가스는, 2-부틴 및 부타다이엔 중 적어도 1종인 것을 특징으로 하는 반도체 장치의 제조 방법.
  33. 컴퓨터 상에서 동작하여 반도체 장치의 제조 시스템을 제어하는 프로그램이 기억된 기억 매체로서,
    상기 프로그램은, 실행 시에 제 13 항, 제 14 항, 제 15 항, 제 21 항, 제 22항, 제 27 항 및 제 28 항 중 어느 한 항에 기재된 반도체 장치의 제조 방법이 행해지도록, 컴퓨터에 상기 반도체 장치의 제조 시스템을 제어시키는 것을 특징으로 하는 기억 매체.
KR1020097014781A 2006-12-28 2007-12-26 반도체 장치 및 그 제조 방법 KR101076470B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006355132 2006-12-28
JPJP-P-2006-355132 2006-12-28
JPJP-P-2007-130142 2007-05-16
JP2007130142A JP5154140B2 (ja) 2006-12-28 2007-05-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
KR20090088963A KR20090088963A (ko) 2009-08-20
KR101076470B1 true KR101076470B1 (ko) 2011-10-25

Family

ID=39588506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097014781A KR101076470B1 (ko) 2006-12-28 2007-12-26 반도체 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8017519B2 (ko)
EP (1) EP2112685A4 (ko)
JP (1) JP5154140B2 (ko)
KR (1) KR101076470B1 (ko)
TW (1) TW200834733A (ko)
WO (1) WO2008081824A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5133852B2 (ja) * 2008-11-13 2013-01-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法及び半導体装置
JP5351948B2 (ja) * 2009-06-04 2013-11-27 東京エレクトロン株式会社 アモルファスカーボン膜の形成方法および形成装置
JP2011014872A (ja) * 2009-06-04 2011-01-20 Tokyo Electron Ltd アモルファスカーボン膜の形成方法および形成装置
DE102011010973A1 (de) 2011-02-10 2012-08-16 Trw Automotive Gmbh Gurtaufroller für einen Fahrzeug-Sicherheitsgurt
US8461683B2 (en) * 2011-04-01 2013-06-11 Intel Corporation Self-forming, self-aligned barriers for back-end interconnects and methods of making same
US8524329B2 (en) 2011-12-13 2013-09-03 Lam Research Corporation Electroless copper deposition
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
JP6469435B2 (ja) * 2014-10-30 2019-02-13 太陽誘電ケミカルテクノロジー株式会社 構造体及び構造体製造方法
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof
JP6462899B2 (ja) * 2016-09-06 2019-01-30 ザ グッドシステム コーポレーション 高出力素子用放熱板材
KR102217242B1 (ko) 2017-03-08 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10276505B2 (en) 2017-03-08 2019-04-30 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
JP2018159102A (ja) * 2017-03-22 2018-10-11 株式会社東芝 金属パターンの形成方法
TWI723282B (zh) * 2017-09-16 2021-04-01 美商應用材料股份有限公司 藉由矽化法之含金屬薄膜體積膨脹
SG11202009289PA (en) * 2018-05-03 2020-11-27 Applied Materials Inc Pulsed plasma (dc/rf) deposition of high quality c films for patterning
TWI757659B (zh) * 2018-11-23 2022-03-11 美商應用材料股份有限公司 碳膜的選擇性沉積及其用途
US20240304432A1 (en) * 2021-12-14 2024-09-12 Lg Chem, Ltd. Remote Chamber And Dart-MS System Using Same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193544A (ja) * 2002-05-08 2004-07-08 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2005050859A (ja) * 2003-07-29 2005-02-24 Renesas Technology Corp 半導体装置の製造方法
JP2006294941A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2997371B2 (ja) * 1992-10-27 2000-01-11 川崎製鉄株式会社 集積回路装置
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
JP2809196B2 (ja) * 1996-05-30 1998-10-08 日本電気株式会社 半導体装置の製造方法
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
US6492266B1 (en) * 1998-07-09 2002-12-10 Advanced Micro Devices, Inc. Method of forming reliable capped copper interconnects
US6331481B1 (en) * 1999-01-04 2001-12-18 International Business Machines Corporation Damascene etchback for low ε dielectric
US6342733B1 (en) * 1999-07-27 2002-01-29 International Business Machines Corporation Reduced electromigration and stressed induced migration of Cu wires by surface coating
JP2001062605A (ja) * 1999-08-30 2001-03-13 Sumitomo Electric Ind Ltd 非晶質カーボン被覆工具
US6153935A (en) * 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
JP2001144090A (ja) * 1999-11-11 2001-05-25 Nec Corp 半導体装置の製造方法
US6815329B2 (en) * 2000-02-08 2004-11-09 International Business Machines Corporation Multilayer interconnect structure containing air gaps and method for making
US6417092B1 (en) * 2000-04-05 2002-07-09 Novellus Systems, Inc. Low dielectric constant etch stop films
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6905964B2 (en) * 2003-01-09 2005-06-14 Chartered Semiconductor Manufacturing Ltd. Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer
US6977218B2 (en) * 2003-07-17 2005-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating copper interconnects
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
US7407893B2 (en) * 2004-03-05 2008-08-05 Applied Materials, Inc. Liquid precursors for the CVD deposition of amorphous carbon films
JP5180426B2 (ja) * 2005-03-11 2013-04-10 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2006324584A (ja) * 2005-05-20 2006-11-30 Sharp Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193544A (ja) * 2002-05-08 2004-07-08 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2005050859A (ja) * 2003-07-29 2005-02-24 Renesas Technology Corp 半導体装置の製造方法
JP2006294941A (ja) * 2005-04-12 2006-10-26 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008182174A (ja) 2008-08-07
EP2112685A4 (en) 2012-01-04
JP5154140B2 (ja) 2013-02-27
KR20090088963A (ko) 2009-08-20
EP2112685A1 (en) 2009-10-28
US20100323516A1 (en) 2010-12-23
US8017519B2 (en) 2011-09-13
WO2008081824A1 (ja) 2008-07-10
TW200834733A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
KR101076470B1 (ko) 반도체 장치 및 그 제조 방법
US9418889B2 (en) Selective formation of dielectric barriers for metal interconnects in semiconductor devices
KR100743775B1 (ko) 확산을 감소시키도록 낮은 유전상수 ｋ의 유전층을 처리하기 위한 방법 및 장치
KR20200079339A (ko) 자기 제한 성장
CN103443906B (zh) 触点清洁的方法
US20130323930A1 (en) Selective Capping of Metal Interconnect Lines during Air Gap Formation
US6326690B2 (en) Method of titanium/titanium nitride integration
KR101130086B1 (ko) 어모퍼스 카본막의 처리 방법, 그것을 이용한 반도체 장치의 제조 방법 및 그와 관련된 컴퓨터 판독 가능한 기억 매체
US10438847B2 (en) Manganese barrier and adhesion layers for cobalt
US10418236B2 (en) Composite dielectric interface layers for interconnect structures
US20090017621A1 (en) Manufacturing method for semiconductor device and manufacturing device of semiconductor device
US20040127002A1 (en) Method of forming metal line in semiconductor device
US20090026626A1 (en) Method for fabricating semiconductor device and semiconductor device
US20070111528A1 (en) Method of cleaning semiconductor substrate conductive layer surface
US20230298896A1 (en) Metal-based liner protection for high aspect ratio plasma etch
CN101548375A (zh) 半导体装置以及其制造方法
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
JPWO2004017396A1 (ja) 半導体基体上の絶縁膜を形成する方法
US20210062330A1 (en) Selective cobalt deposition on copper surfaces
KR20010007527A (ko) 반도체 장치내에 실리사이드를 형성하는 방법 및 이를이용한 프로세서 판독가능 저장매체
JP4423021B2 (ja) 半導体素子の製造方法
TW202225442A (zh) 間隙填充的非晶碳
TW202429539A (zh) 用於邏輯元件之低電阻率間隙填充
WO2019236909A1 (en) Reduction of diffusion across film interfaces

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee