JP2006237257A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006237257A
JP2006237257A JP2005049502A JP2005049502A JP2006237257A JP 2006237257 A JP2006237257 A JP 2006237257A JP 2005049502 A JP2005049502 A JP 2005049502A JP 2005049502 A JP2005049502 A JP 2005049502A JP 2006237257 A JP2006237257 A JP 2006237257A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
semiconductor substrate
gas
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005049502A
Other languages
English (en)
Other versions
JP4516447B2 (ja
Inventor
Tatsuya Usami
達矢 宇佐美
Koichi Ooto
光市 大音
Toshiyuki Takewaki
利至 竹脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005049502A priority Critical patent/JP4516447B2/ja
Priority to US11/355,003 priority patent/US7745937B2/en
Priority to CN2006100094729A priority patent/CN1832130B/zh
Publication of JP2006237257A publication Critical patent/JP2006237257A/ja
Application granted granted Critical
Publication of JP4516447B2 publication Critical patent/JP4516447B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 従来の半導体装置の製造方法においては、シランがアンモニアプラズマ処理の際に反応することにより、半導体基板の表面にシリコン析出物として残留し、それにより配線間のリーク電流が増大するという問題がある。
【解決手段】 真空チャンバにシリコン含有化合物からなる処理ガス（第１のガス）を導入し、チャンバ内に配された半導体基板１０を第１のガス雰囲気に晒す（シリコン処理工程）。次に、真空チャンバ内の圧力を、シリコン処理工程を開始する直前のチャンバ内の圧力よりも低い圧力まで減圧する（減圧工程）。続いて、真空チャンバに窒素含有化合物からなる処理ガス（第２のガス）を導入し、そのプラズマを半導体基板１０に照射する（窒素プラズマ処理工程）。
【選択図】 図４

Description

本発明は、半導体装置およびその製造方法に関する。
近年、半導体装置における配線間隔の縮小化に伴い、半導体装置の信頼性の低下につながる様々な現象の発生が問題となっている。かかる現象の１つに、経時絶縁破壊（ＴＤＤＢ：Time Dependent Dielectric Breakdown）がある。配線間のＴＤＤＢ耐性は、配線間隔が狭くなるほど低下してしまう。すなわち、配線間隔が狭くなるほど、配線の加工に使用されるレジストのエッチング耐性が低下する。それにより、加工が困難になり、配線のＬＥＲ（Line Edge Roughness）が大きくなるため、ＴＤＤＢが発生し易くなってしまうのである。
ＴＤＤＢ耐性は、アンモニアプラズマ処理、すなわち表面に配線が露出した半導体基板にアンモニアプラズマを照射する処理によって改善することができる。しかし、その場合、配線として銅配線が用いられた半導体装置においては、応力誘起ボイド（ＳＩＶ：Stress Induced Void）が発生し易くなってしまう。このＳＩＶも、半導体装置の信頼性の低下につながる現象の１つである。
これに対して、特許文献１〜３には、銅配線が表面に露出した半導体基板をシラン雰囲気に晒すシラン処理の後に、アンモニアプラズマ処理を実行する半導体装置の製造方法が開示されている。非特許文献１，２には、アンモニアプラズマ処理をシラン処理の後だけでなく、前にも実行する製造方法が開示されている。また、特許文献４には、シラン処理の前にのみアンモニアプラズマ処理を実行する製造方法が開示されている。
特開平１０−１８９６０４号公報 特開平１１−２０４５２３号公報 特開２００４−１９３５４４号公報 米国特許第６５９９８２７号明細書 Laurent G. Gosset et al., "Integration and characterization of a self-aligned barrier to Cu diffusion based on copper silicide", 2003 Advanced Metallization Conference Proceedings, USA, Materials Research Society, Oct.21 2003, p. 321-328 L. G. Gosset et al., "Integration and performances of an alternative approach using copper silicide as a self-aligned barrier for 45 nm technology node Cu interconnects", 2004 International Interconnect Technology Conference Proceedings, USA, IEEE, June 2004
シラン処理の後にアンモニアプラズマ処理を実行する製造方法によれば、ＴＤＤＢおよびＳＩＶの発生が共に抑制された半導体装置を得ることができる。しかしながら、その一方で、シランがアンモニアプラズマ処理の際に反応することにより、半導体基板の表面にシリコン析出物として残留し、それにより配線間のリーク電流が増大するという問題がある。かかるリーク電流の増大もまた、半導体装置の信頼性の低下につながってしまう。
本発明による半導体装置の製造方法は、一方の面に銅含有金属からなる導電膜が露出した半導体基板を真空チャンバ内に配する準備工程と、上記半導体基板が配された上記真空チャンバにシリコン含有化合物からなる第１のガスを導入し、上記半導体基板を当該第１のガス雰囲気に晒すシリコン処理工程と、上記シリコン処理工程の後に、上記真空チャンバ内の圧力を、上記シリコン処理工程を開始する直前の上記真空チャンバ内の圧力である第１の圧力よりも低い第２の圧力まで減圧する減圧工程と、上記減圧工程の後に、上記真空チャンバに窒素含有化合物からなる第２のガスを導入し、上記半導体基板に当該第２のガスのプラズマを照射する窒素プラズマ処理工程と、を含むことを特徴とする。
この製造方法は、シリコン処理工程と窒素プラズマ処理工程との間に減圧工程を含んでいる。この減圧工程においては、真空チャンバ内の圧力がシリコン処理工程の直前よりも低い圧力まで減圧される。これにより、減圧工程後の窒素プラズマ処理工程において半導体基板の上記一方の面に残留するシリコン析出物の量が低減する。このため、この製造方法によれば、配線間のリーク電流が小さく抑えられた半導体装置を得ることができる。また、シリコン処理工程と、その後に実行される窒素プラズマ処理工程とが含まれているため、この製造方法により得られる半導体装置はＴＤＤＢ耐性およびＳＩＶ耐性共に優れる。
また、本発明による半導体装置は、半導体基板と、上記半導体基板上に設けられた絶縁膜と、上記絶縁膜に設けられた凹部に埋設された、銅含有金属からなる導電膜と、上記導電膜の表層に形成された、銅およびシリコンを含む合金層と、上記絶縁膜の表層に均一な厚みで形成され、上記絶縁膜が窒化されてなる窒化層と、を備えることを特徴とする。
この半導体装置においては、絶縁膜の表層に窒化層が形成されているため、高いＴＤＤＢ耐性が実現される。また、導電膜の表層には銅およびシリコンを含む合金層が形成されているため、この半導体装置はＳＩＶ耐性にも優れる。さらに、窒化層は均一な厚みで形成されているため、配線間のリーク電流が小さく抑えられた半導体装置が実現される。
本発明によれば、信頼性に優れた半導体装置およびその製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明による半導体装置の第１実施形態を示す断面図である。半導体装置１は、半導体基板１０、絶縁膜２０、導電膜３０、合金層３２、および窒化層４０を備えている。半導体基板１０には、例えばトランジスタ等の回路素子（図示せず）が形成されている。
半導体基板１０上には、絶縁膜２０が形成されている。絶縁膜２０は、半導体基板１０上に順に積層された絶縁膜２２，２４，２６，２８を含んで構成されている。これらのうち絶縁膜２４，２８は、それぞれエッチングストッパおよびＣＭＰ保護膜として機能する。本実施形態においては特に、絶縁膜２２，２６として、ポーラス膜を用いている。
絶縁膜２０には、凹部２０ａが形成されている。凹部２０ａは、絶縁膜２８，２６，２４を貫通し、絶縁膜２２まで達している。この凹部２０ａには、銅含有金属からなる導電膜３０が埋め込まれている。導電膜３０は、銅単体であってもよく、銅を含む合金であってもよい。後者の例としては、銅とアルミニウムの合金等が挙げられる。この導電膜３０は、半導体装置１において配線として機能する。
導電膜３０の表層には、合金層３２が形成されている。合金層３２は、銅とシリコンとを含んでいる。また、絶縁膜２８の表層（絶縁膜２０の表層）には、窒化層４０が形成されている。窒化層４０は、絶縁膜２８が窒化されたものである。すなわち、絶縁膜２８の表層には窒素が偏在しており、この部分が窒化層４０となっている。この窒化層４０は、絶縁膜２８の表層に均一な厚みで形成されている。
図２〜図４を参照しつつ、本発明による半導体装置の製造方法の第１実施形態として、半導体装置１の製造方法を説明する。図４は、本実施形態に係る製造方法のタイミングチャートを示している。同図において、「First gas」および「Second gas」は、それぞれ後述する第１および第２のガスを真空チャンバに導入するタイミングを示す。また、「Power」はプラズマを発生させるための電力をかけるタイミングを示し、「Pressure」は真空チャンバ内の圧力の大きさを示す。
まず、一方の面に導電膜３０が露出した半導体基板１０（図２）を準備し、それを図示しない真空チャンバに配する（準備工程）。図２に示す構造体は、例えば、エッチングにより絶縁膜２０に凹部２０ａを形成し、ダマシン法を用いて、その凹部２０ａに導電膜３０となる銅膜を埋め込むことにより得ることができる。
次に、真空チャンバにシリコン含有化合物からなる処理ガス（第１のガス）を導入し、チャンバ内の半導体基板１０を第１のガス雰囲気に晒す（シリコン処理工程）。第１のガスとしては、例えば、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）またはジクロロシラン（ＳｉＨ２Ｃｌ２）等を用いることができる。このとき、真空チャンバ内の圧力は、例えば５．２×１０２〜６．５×１０２Ｐａ（４〜５Ｔｏｒｒ）程度とされる。この状態を一定時間保持することにより、導電膜３０の表層に合金層３２が形成される（図３）。
次に、第１のガスの供給を止めた後、真空チャンバ内の圧力を減圧する（減圧工程）。この減圧工程においては、チャンバ内の圧力を、上記シリコン処理工程を開始する直前のチャンバ内の圧力（Ｐ１：第１の圧力）よりも低い圧力（Ｐ２：第２の圧力）まで減圧する（図４参照）。ここで、圧力Ｐ２は、０．１３Ｐａ（１ｍＴｏｒｒ）以下であることが好ましい。なお、圧力Ｐ１は、例えば１３Ｐａ（０．１Ｔｏｒｒ）程度である。また、本例においては特に、真空チャンバ内の圧力が飽和するまで減圧している。チャンバ内の圧力がＰ２である状態は、一定時間（例えば１０秒以上）保持される。
次に、真空チャンバに窒素含有化合物からなる処理ガス（第２のガス）を導入する。第２のガスとしては、好ましくは、アンモニア（ＮＨ３）または窒素（Ｎ２）が用いられる。このとき、真空チャンバ内の圧力は、例えば５．２×１０２〜６．５×１０２Ｐａ（４〜５Ｔｏｒｒ）程度とされる。また、チャンバに第２のガスが供給されている状態で、第２のガスのプラズマを発生させるための電力をかける。これにより発生したプラズマは、半導体基板１０に照射される（窒素プラズマ処理工程）。この照射を一定時間行うことにより、絶縁膜２８の表層に窒化層４０が形成され、図１に示す半導体装置１を得る。
なお、窒素プラズマ処理工程よりも後に、半導体基板１０の一方の面（導電膜３０が露出する側の面）を覆うように拡散防止膜５０（図５参照）を形成する拡散防止膜形成工程を実行してもよい。拡散防止膜の材料としては、例えば、ＳｉＣ、ＳｉＣＮまたはＳｉＯＣ等を用いることができる。
本実施形態の効果を説明する。本実施形態に係る製造方法は、シリコン処理工程と窒素プラズマ処理工程との間に減圧工程を含んでいる。この減圧工程においては、真空チャンバ内の圧力がシリコン処理工程の直前の圧力Ｐ１よりも低い圧力Ｐ２まで減圧される。これにより、減圧工程後の窒素プラズマ処理工程において絶縁膜２０の表面に残留するシリコン析出物の量が低減する。このため、この製造方法によれば、配線間のリーク電流が小さく抑えられた半導体装置１を得ることができる。
また、シリコン処理工程と、その後に実行される窒素プラズマ処理工程とが含まれているため、この製造方法により得られる半導体装置１はＴＤＤＢ耐性およびＳＩＶ耐性共に優れている。すなわち、シリコン処理工程において形成される合金層３２が半導体装置１のＳＩＶ耐性を向上させ、窒素プラズマ処理工程において形成される窒化層４０が半導体装置１のＴＤＤＢ耐性を向上させる。これに対して、シリコン処理を行わずに窒素プラズマ処理のみを行った場合、ＳＩＶが発生し易くなってしまう。その理由は、ＣｕにＮが結合することによって何らかの脆弱現象が生じてしまうからであると考えられる。一方、本実施形態の製造方法のように、シリコン処理により導電膜３０の表層に合金層３２を形成した後に、窒素プラズマ処理を行うことにより、かかる脆弱現象の発生を抑えることができる。
さらに、本製造方法によれば、絶縁膜２０の表面に残留するシリコン析出物が少ない状態で絶縁膜２０の表層を窒化することができるため、窒化層４０の厚みの均一性を高めることができる。窒化層４０の厚みの均一性が高いことは、半導体装置１のＴＤＤＢを効果的に防止する点で好ましい。以上のように、本実施形態においては、信頼性に優れた半導体装置１およびその製造方法が実現されている。
これに対して、シリコン処理工程と窒素プラズマ処理工程との間に上述の減圧工程を実行しない場合には、配線間リークが増大してしまう。すなわち、図６のタイミングチャートに示すようにシリコン処理工程の後にチャンバ内の圧力をＰ２まで減圧しない場合、同工程の終了後もチャンバ内に第１のガスが残り、そのガスが窒素プラズマ処理の際に絶縁膜２０上で反応する。そのため、図７に示すように、絶縁膜２０上にシリコン析出物９０（Ｓｉ−Ｓｉ結合化合物）が残留してしまう。このシリコン析出物９０は、配線間リークの増大の原因となる。そのうえ、絶縁膜２０の表面のうちシリコン析出物９０が残留した部分では、窒素プラズマの照射が妨げられるため、窒化層４０の均一性が低くなってしまう。一方、本実施形態によれば、上述の通り、減圧工程においてチャンバ内の圧力をＰ２まで減圧することにより、配線間リークの増大を抑制するとともに、均一性の高い窒化層４０を得ることができる。
特に、減圧工程における減圧後の圧力Ｐ２を０．１３Ｐａ以下とした場合には、上記シリコン析出物の量を実質的にゼロとすることができる。したがって、配線間リークが一層低減される。また、この場合、均一な厚みの窒化層４０を形成できるため、ＴＤＤＢ耐性が特に優れた半導体装置１を得ることができる。
拡散防止膜５０（図５参照）を形成した場合、絶縁膜２０の表面からの金属の拡散を防ぐことができるため、半導体装置１の信頼性が一層向上する。特に、拡散防止膜５０をＳｉＣ、ＳｉＣＮまたはＳｉＯＣ等の低誘電率材料により形成した場合、半導体装置１の特性を向上させることができる。
絶縁膜２２，２６としてポーラス膜を用いている。このように低誘電率膜を用いることにより、導電膜３０間の寄生容量を小さく抑えることができる。ところで、絶縁膜２２，２６として低誘電率膜を用いた場合、導電膜３０と絶縁膜２０との界面に電界が集中することになるため、ＴＤＤＢの問題が顕著となる。したがって、この場合、優れたＴＤＤＢ耐性をもつ半導体装置１が特に有用となる。なお、絶縁膜２２，２６としてポーラス膜を用いることは必須ではない。
（第２実施形態）
図８は、本発明による半導体装置の第２実施形態を示す断面図である。半導体装置２は、半導体基板１０、絶縁膜２０、導電膜３０、合金層３４、および窒化層４０を備えている。これらのうち、半導体基板１０、絶縁膜２０、導電膜３０および窒化層４０の各構成は、図１に示したものと同様である。本実施形態において、導電膜３０の表層には、ＣｕＳｉＮからなる合金層３４が形成されている。
図９および図１０を参照しつつ、本発明による半導体装置の製造方法の第２実施形態として、半導体装置２の製造方法を説明する。図１０は、本実施形態に係る製造方法のタイミングチャートを示している。同図において、各文言の意味は図４と同様である。
まず、一方の面に導電膜３０が露出した半導体基板１０（図２参照）を準備し、それを真空チャンバに配する（準備工程）。次に、真空チャンバに窒素含有化合物からなる処理ガス（第２のガス）を導入する。その後、所定の電力をかけて第２のガスのプラズマを発生させ、そのプラズマを半導体基板１０に照射する（前処理工程）。
次に、真空チャンバにシリコン含有化合物からなる処理ガス（第１のガス）を導入し、チャンバ内の半導体基板１０を第１のガス雰囲気に晒す（シリコン処理工程）。この状態を一定時間保持することにより、導電膜３０の表層に銅のシリサイド（ＣｕｘＳｉ）３５を形成する（図９）。
続いて、第１のガスの供給を止めた後、真空チャンバ内の圧力をＰ２まで減圧する（減圧工程）。その後、真空チャンバに第２のガスを導入し、そのプラズマを半導体基板１０に照射する（窒素プラズマ処理工程）。この照射を一定時間行うことにより、導電膜３０の表層に合金層３４が形成されるとともに絶縁膜２８の表層に窒化層４０が形成され、図８に示す半導体装置２を得る。
本実施形態の効果を説明する。本実施形態に係る製造方法も、シリコン処理工程と窒素プラズマ処理工程との間に減圧工程を含んでいる。これにより、減圧工程後の窒素プラズマ処理工程において絶縁膜２０の表面に残留するシリコン析出物の量が低減するため、配線間のリーク電流が小さく抑えられた半導体装置２を得ることができる。また、シリコン処理工程と、その後に実行される窒素プラズマ処理工程とが含まれているため、この製造方法により得られる半導体装置２はＴＤＤＢ耐性およびＳＩＶ耐性共に優れている。さらに、絶縁膜２０の表面に残留するシリコン析出物が少ない状態で絶縁膜２０の表層を窒化することができるため、窒化層４０の厚みの均一性を高めることができる。以上のように、本実施形態においても、信頼性に優れた半導体装置２およびその製造方法が実現されている。
これに対して、図１１のタイミングチャートに示すようにシリコン処理工程と窒素プラズマ処理工程との間に上述の減圧工程を実行しない場合には、窒素プラズマ処理の際、絶縁膜２０上にシリコン析出物９０が残留してしまう（図１２）。それにより、配線間リークが増大するとともに、窒化層４０の均一性が低くなってしまう。一方、本実施形態によれば、配線間リークの増大を抑制するとともに、厚みの均一性が高い窒化層４０を得ることができる。
また、本実施形態においては、前処理工程を実行している。ダマシン法によって導電膜３０を形成する場合、ＣＭＰの後に、導電膜３０の表層に酸化銅（ＣｕＯ）が形成されることがある。前処理工程を実行することにより、この酸化銅を還元することができる。
本発明による半導体装置およびその製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においては導電膜３０の一例として配線を示したが、導電膜３０はビアプラグであってもよい。
本発明による半導体装置の第１実施形態を示す断面図である。 図１の半導体装置の製造方法を説明するための工程図である。 図１の半導体装置の製造方法を説明するための工程図である。 図１の半導体装置の製造方法を説明するためのタイミングチャートである。 図１の半導体装置の変形例を示す断面図である。 第１実施形態の比較例を説明するためのタイミングチャートである。 第１実施形態の比較例を説明するための断面図である。 本発明による半導体装置の第２実施形態を示す断面図である。 図８の半導体装置の製造方法を説明するための工程図である。 図８の半導体装置の製造方法を説明するためのタイミングチャートである。 第２実施形態の比較例を説明するためのタイミングチャートである。 第２実施形態の比較例を説明するための断面図である。
符号の説明
１ 半導体装置
２ 半導体装置
１０ 半導体基板
２０ 絶縁膜
２０ａ 凹部
２２，２４，２６，２８ 絶縁膜
３０ 導電膜
３２ 合金層
３４ 合金層
４０ 窒化層
５０ 拡散防止膜

Claims (6)

  1. 一方の面に銅含有金属からなる導電膜が露出した半導体基板を真空チャンバ内に配する準備工程と、
    前記半導体基板が配された前記真空チャンバにシリコン含有化合物からなる第１のガスを導入し、前記半導体基板を当該第１のガス雰囲気に晒すシリコン処理工程と、
    前記シリコン処理工程の後に、前記真空チャンバ内の圧力を、前記シリコン処理工程を開始する直前の前記真空チャンバ内の圧力である第１の圧力よりも低い第２の圧力まで減圧する減圧工程と、
    前記減圧工程の後に、前記真空チャンバに窒素含有化合物からなる第２のガスを導入し、前記半導体基板に当該第２のガスのプラズマを照射する窒素プラズマ処理工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第２の圧力は０．１３Ｐａ以下である半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記第２のガスは、アンモニアまたは窒素である半導体装置の製造方法。
  4. 請求項１乃至３いずれかに記載の半導体装置の製造方法において、
    前記窒素プラズマ処理工程よりも後に、前記半導体基板の前記一方の面を覆うように、ＳｉＣ、ＳｉＣＮまたはＳｉＯＣからなる拡散防止膜を形成する拡散防止膜形成工程を含む半導体装置の製造方法。
  5. 半導体基板と、
    前記半導体基板上に設けられた絶縁膜と、
    前記絶縁膜に設けられた凹部に埋設された、銅含有金属からなる導電膜と、
    前記導電膜の表層に形成された、銅およびシリコンを含む合金層と、
    前記絶縁膜の表層に均一な厚みで形成され、前記絶縁膜が窒化されてなる窒化層と、
    を備えることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、
    前記絶縁膜はポーラス膜である半導体装置。
JP2005049502A 2005-02-24 2005-02-24 半導体装置の製造方法 Expired - Fee Related JP4516447B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005049502A JP4516447B2 (ja) 2005-02-24 2005-02-24 半導体装置の製造方法
US11/355,003 US7745937B2 (en) 2005-02-24 2006-02-16 Semiconductor device and method of manufacturing the same
CN2006100094729A CN1832130B (zh) 2005-02-24 2006-02-23 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005049502A JP4516447B2 (ja) 2005-02-24 2005-02-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006237257A true JP2006237257A (ja) 2006-09-07
JP4516447B2 JP4516447B2 (ja) 2010-08-04

Family

ID=36911824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005049502A Expired - Fee Related JP4516447B2 (ja) 2005-02-24 2005-02-24 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7745937B2 (ja)
JP (1) JP4516447B2 (ja)
CN (1) CN1832130B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010016A (ja) * 2007-06-26 2009-01-15 Fujitsu Microelectronics Ltd 配線の形成方法及び半導体装置の製造方法
JP2009130369A (ja) * 2007-11-27 2009-06-11 Interuniv Micro Electronica Centrum Vzw Ｃｕキャップ層としてＣｕゲルマナイドおよびＣｕシリサイドを集積および作製する方法
US9595601B2 (en) 2014-12-03 2017-03-14 Joled, Inc. Method of fabricating thin-film semiconductor substrate

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749896B2 (en) * 2005-08-23 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for forming the same
EP2064737A1 (en) * 2006-09-04 2009-06-03 Nxp B.V. CuSiN/SiN DIFFUSION BARRIER FOR COPPER IN INTEGRATED-CIRCUIT DEVICES
WO2008074672A1 (en) * 2006-12-20 2008-06-26 Nxp B.V. Improving adhesion of diffusion barrier on cu containing interconnect element
JP4294696B2 (ja) * 2007-02-02 2009-07-15 東京エレクトロン株式会社 半導体装置の製造方法および製造装置、ならびに記憶媒体
JP2008258431A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 半導体装置、およびその製造方法
WO2009055450A1 (en) * 2007-10-25 2009-04-30 Applied Materials, Inc. Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
JP6318188B2 (ja) * 2016-03-30 2018-04-25 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204523A (ja) * 1998-01-07 1999-07-30 Toshiba Corp 半導体装置の製造方法
JP2001053076A (ja) * 1999-08-10 2001-02-23 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
JP2004096052A (ja) * 2002-03-13 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法ならびに金属配線
JP2004193544A (ja) * 2002-05-08 2004-07-08 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2004296515A (ja) * 2003-03-25 2004-10-21 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW379387B (en) 1996-11-29 2000-01-11 Texas Instruments Inc A process for encapsulation of copper surfaces
US6596631B1 (en) 2000-07-26 2003-07-22 Advanced Micro Devices, Inc. Method of forming copper interconnect capping layers with improved interface and adhesion
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US6599827B1 (en) 2001-05-02 2003-07-29 Advanced Micro Devices, Inc. Methods of forming capped copper interconnects with improved electromigration resistance
CN1254854C (zh) * 2001-12-07 2006-05-03 东京毅力科创株式会社 绝缘膜氮化方法、半导体装置及其制造方法、基板处理装置和基板处理方法
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
US7187081B2 (en) * 2003-01-29 2007-03-06 International Business Machines Corporation Polycarbosilane buried etch stops in interconnect structures
JP2004292641A (ja) * 2003-03-27 2004-10-21 Shin Etsu Chem Co Ltd 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜、及び半導体装置
DE10314504B4 (de) * 2003-03-31 2007-04-26 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer nitridhaltigen Isolationsschicht durch Kompensieren von Stickstoffungleichförmigkeiten

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204523A (ja) * 1998-01-07 1999-07-30 Toshiba Corp 半導体装置の製造方法
JP2001053076A (ja) * 1999-08-10 2001-02-23 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2002246391A (ja) * 2001-02-21 2002-08-30 Nec Corp 半導体装置の製造方法
JP2004096052A (ja) * 2002-03-13 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法ならびに金属配線
JP2004193544A (ja) * 2002-05-08 2004-07-08 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2004296515A (ja) * 2003-03-25 2004-10-21 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010016A (ja) * 2007-06-26 2009-01-15 Fujitsu Microelectronics Ltd 配線の形成方法及び半導体装置の製造方法
JP2009130369A (ja) * 2007-11-27 2009-06-11 Interuniv Micro Electronica Centrum Vzw Ｃｕキャップ層としてＣｕゲルマナイドおよびＣｕシリサイドを集積および作製する方法
US9595601B2 (en) 2014-12-03 2017-03-14 Joled, Inc. Method of fabricating thin-film semiconductor substrate

Also Published As

Publication number Publication date
CN1832130B (zh) 2011-08-03
US20060186549A1 (en) 2006-08-24
JP4516447B2 (ja) 2010-08-04
CN1832130A (zh) 2006-09-13
US7745937B2 (en) 2010-06-29

Similar Documents

Publication Publication Date Title
JP4516447B2 (ja) 半導体装置の製造方法
US7858519B2 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
US7964496B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US8440562B2 (en) Germanium-containing dielectric barrier for low-K process
US20100090342A1 (en) Metal Line Formation Through Silicon/Germanium Soaking
JP4638140B2 (ja) 半導体素子の銅配線形成方法
TWI438865B (zh) 半導體裝置及其製造方法
US20040152336A1 (en) Semiconductor device and its manufacturing method
JP2007180408A (ja) 半導体装置およびその製造方法
JP2011082308A (ja) 半導体装置の製造方法
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
KR101152203B1 (ko) 반도체 장치 및 그의 제조 방법
JP2004207604A (ja) 半導体装置およびその製造方法
US20040219795A1 (en) Method to improve breakdown voltage by H2 plasma treat
JP2006179645A (ja) 半導体装置及びその製造方法
JP2005129849A (ja) 半導体装置の製造方法
JPH1041471A (ja) 半導体装置およびその製造方法
JP2006203019A (ja) 半導体装置及びその形成方法
JP2006237163A (ja) 半導体装置の製造方法
JP2005032854A (ja) 半導体装置の製造方法
JP2007019283A (ja) 半導体装置の製造方法
JP2006080451A (ja) 半導体装置の製造方法
JP2007220795A (ja) 半導体装置の製造方法
JP2006100462A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees