KR101152203B1 - 반도체 장치 및 그의 제조 방법 - Google Patents

반도체 장치 및 그의 제조 방법 Download PDF

Info

Publication number
KR101152203B1
KR101152203B1 KR1020090055994A KR20090055994A KR101152203B1 KR 101152203 B1 KR101152203 B1 KR 101152203B1 KR 1020090055994 A KR1020090055994 A KR 1020090055994A KR 20090055994 A KR20090055994 A KR 20090055994A KR 101152203 B1 KR101152203 B1 KR 101152203B1
Authority
KR
South Korea
Prior art keywords
film
forming
conductive layer
gas
semiconductor device
Prior art date
Application number
KR1020090055994A
Other languages
English (en)
Other versions
KR20100011899A (ko
Inventor
타카아키 마츠오카
신지 이데
요시유키 키쿠치
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100011899A publication Critical patent/KR20100011899A/ko
Application granted granted Critical
Publication of KR101152203B1 publication Critical patent/KR101152203B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 장치의 제조 방법에 관한 것이며, 기판 상에 층간막을 형성하는 공정, 층간막에 개구를 형성하는 공정, 상기 개구를 채워서 도전층을 형성하는 공정 및 도전층 표면에 캡막을 형성하는 공정을 포함한다. 캡막을 형성하는 공정에 있어서, 도전층 표면의 환원(reduction) 공정과 막형성 공정이 동시에 행해진다.
반도체 장치, 캡막

Description

반도체 장치 및 그의 제조 방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR}
본 발명은 반도체 장치 및 그의 제조 방법에 관한 것이며, 특히 구리를 주로 함유하는 배선(wiring)을 갖는 반도체 장치 및 그의 제조 방법에 관한 것이다.
최근 몇 년 동안, 반도체 집적 회로의 고속화 및 고집적화로 인하여, 트랜지스터와 같은 소자의 소형화가 진행되고 있다. 이 소형화에 대응하여, 배선 지연을 개선하고자 배선의 소형화가 시도되고 있다.
이러한 이유로, 종래의 LSI(Large Scale Integration)의 배선 재료로 사용된 알루미늄 합금을 대신하여, 저(低)저항과 고 EM(Electro-migration) 저항 특성을 갖는 구리(Cu)를 사용하는 배선이 활발하게 개발되고 있다.
그러나, 구리를 주로 함유하는 배선에서는, 그 배선 위에 형성된 절연체 내로 구리가 확산 되는 것을 억제하기 위하여 배선 위에 캡막(cap film)을 형성한다. 한편, 구리는 쉽게 산화되는 특성이 있기 때문에, 캡막을 형성하기 전에, 산화물을 배선 표면에 형성시킬 수도 있다. 이것은 배선과 캡막 사이의 접착성을 감소시킬 수도 있다. 그러므로, 배선 상에, 양호한 접착성을 갖는 캡막을 형성하는 방법이 개발되고 있다. 이하는 전술한 목적을 얻기 위한 종래 기술의 예들이다.
일본 특허공개공보 제2003-347299호에는, 구리를 주로 함유하는 배선을 형성한 후에 막형성 가스로서 유기실란(organosilane) 가스를 사용하는 화학기상증착법에 의하여 배선 상에 절연체를 적층하고, 암모니아 플라즈마 처리를 가하고, 구리의 혼입을 억제 또는 방지하기 위하여 배선 표면에 제1 원자의 고용화 열처리(solution heat treatment)를 가하는 방법에 의하여 배선 상에 캡막을 형성하는 기술을 개시하고 있다.
일본 특허공개공보 제2006-165597호에는, 주로 구리로 이루어진 배선의 도전성 배리어막을 산화시키지 않고 배선 캡핑용 절연체를 형성하는 기술을 개시하고 있다. 더욱 자세하게는, 제2 매복층 배선(L2)에 환원 플라즈마 처리를 행할 때, 웨이퍼를 유지하는 제1 전극에 인가되는 전력을, 그 웨이퍼와 마주하는 제2 전극과 비교하여 낮은 값으로 감소시키거나 또는 0으로 떨어뜨린다. 이렇게 하여, 제2 매복층 배선(L2)의 도전성 배리어막(17a)의 노출면을 질소와 화합시켜서, 도전성 배리어막(17a)의 노출부가 산화되는 것을 억제하거나 방지할 수 있는 기술이 개시되어 있다.
일본 특허공개공보 제2006-294679호에는 반도체 장치의 제조 방법을 개시하고 있으며, 이 방법은 3 이하의 비유전율을 갖는 절연체를 기판 상에 형성하는 단계, 절연체 내에 Cu로 이루어진 배선을 형성하는 단계, 배선의 표면에 환원 가스를 공급하는 단계, 및 환원 가스를 공급한 후에 배선 상에 배리어막을 형성하는 단계를 포함한다. 즉, 이것은 배리어막을 형성하기 전에 배선 표면에 플라즈마를 공급 하지 않고 배리어막을 형성하는 것을 특징으로 한다.
일본 특허공개공보 제2003-142579호에는, 트리메톡시실란 가스와 산화질소 가스의 혼합가스를 사용하는 플라즈마 CVD 법에 의하여 형성된, 예를 들어 SiON막에 의하여 배선 캡핑용 절연체(15b)를 형성할 때, 구리를 구비하는 매복 배선 구조를 갖는 반도체 장치에서 제2 매복층 배선(L2)의 도전성 배리어막(17a)이 산화되는 것을 방지하는 기술이 개시되어 있다. 더욱 자세히 말하면, 제1 도전막이 산화되는 것을 방지하기 위하여 적어도 배선 상에 제2 절연층을 적층한 후, 산소함유가스를 사용하는 화학기상증착법에 의하여 제2 절연체 상에 제3 절연체(절연체(15b))를 적층시킨다.
그러나, 전술한 종래 기술 중 어떤 것도, 공정 또는 실질적인 처리 과정 수의 증가로 인하여, 간단한 공정(처리 과정)으로 도전층의 표면에 캡막을 형성하는 것을 실현하지 못하고 있다. 예를 들어, 일본 특허공개공보 제2003-347299호에서는, 암모니아 플라즈마 처리를 가한 후 제1 원자의 고용화 열처리 공정을 요구하고 있으며, 따라서 공정(처리 과정) 수의 증가를 피할 수 없다. 이러한 이유로, 좀 더 간단한 공정(처리 과정)을 사용하여 도전층 표면 상에 캡막을 형성할 수 있는 기술의 개발이 요구된다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판 위에 층간막을 형성하는 단계, 층간막에 개구를 만드는 단계, 그 개구에 도전층을 생성하는 단계 및 도전층의 표면에 캡막(cap film)을 형성하는 단계를 포함하며, 캡막을 형성하는 단계는 도전층 표면의 환원(reduction) 처리 및 막형성 처리를 포함하며, 이것은 동시에 행해진다.
본 발명에 따른 반도체 장치의 제조 방법에 따르면, 캡막의 막형성 처리 및 구리를 함유하는 도전층 표면의 환원 처리가 동시에 행해진다. 이러한 이유로, 바람직한 캡막이 한 번의 처리에 의하여 도전층 표면상에 형성될 수 있다. 즉, 도전층 표면의 산화막 제거 및 캡막의 형성이 동시에 시작되기 때문에, 캡막의 형성은, 도전층의 표면이 다시 산화되지 않은 상태에서, 시작될 수 있다. 결국, 바람직한 접착성을 갖는 캡막이 도전층 상에 형성될 수 있다. 그러므로, 도전층을 이루고 있는 금속 원자가, 도전층 상에 형성된 층간막으로 확산되는 것을 억제하고, 높은 신뢰성을 갖는 반도체 장치가 제조될 수 있다.
본 발명에 따르면 반도체 장치의 제조 방법에 있어서, 도전층은 구리를 포함할 수도 있다. 이 실시형태에서는, 저 저항 배선이 형성될 수 있다. 더욱 자세하게 말하면, 구리는 쉽게 산화되는 금속이지만, 환원 처리 및 막형성 처리를 동시에 행함으로써, 층간막으로 구리 원자가 확산되는 것이 억제된 반도체 장치가 제공될 수 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 캡막을 형성하기 위한 공정에서 원료 가스 또는 공급 가스 중 하나 이상의 가스의 플라즈마를 발생시킨 후에, 기판에 플라즈마 처리를 행할 수도 있다. 실시형태에 따르면, 캡막을 형성 하는 공정에서 환원 처리 또는 막형성 처리 중 하나 이상의 처리를 위한 가스의 플라즈마를 생성한 후에 기판에 플라즈마 처리를 행한다. 이러한 이유로, 기판과 같이 플라즈마에 직접 노출되는 부재에 대한 손상은, 기판의 존재하에서 플라즈마를 생성시켜 플라즈마 처리를 가하는 경우와 비교하여, 최소화될 수 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 캡막을 형성하는 단계는, 캡막을 형성하면서 기판에 인가되는 바이어스 전력을 변화시키는 단계를 포함할 수도 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 보호막을 형성하는 공급 가스는 하나 이상의 수소 원자를 함유하는 유기 실리콘 화합물을 포함할 수도 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 보호막을 형성하는 공급 가스는 적어도 트리메틸실란을 포함할 수도 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 보호막을 형성하는 공급 가스는 질소를 포함하는 화합물을 포함할 수도 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 개구를 형성한 후 도전층을 형성하기 전에 개구의 내부면 상에 배리어막을 형성하는 것이 바람직하다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 배리어막은 적어도 탄탈을 포함할 수도 있다.
본 발명에 따른 반도체 장치의 제조 방법은, 기판 위에 절연체를 형성하는 단계, 절연체 내에 개구를 형성하는 단계, 개구에 도전층을 형성하는 단계, 및 적 어도 도전층의 표면에 보호막을 형성하는 단계를 포함하며, 보호막을 형성하는 단계는 도전층의 표면에 대한 산화 처리 및 보호막의 막형성 처리를 포함하며, 보호막을 위한 공급 가스는 환원종(reduction species)의 원료 가스로서 사용된다.
본 발명에 따른 반도체 장치의 제조 방법에 따르면, 보호막을 형성하는 공급 가스는, 도전층 표면의 환원 처리를 위한 환원종을 발생시키기 위한 원료 가스로서 사용될 수도 있다. 이러한 이유로, 바람직한 보호막이 하나의 처리에 의하여 도전층 표면상에 형성될 수 있다. 일반적으로, 공급 가스는, 도전층 표면상의 산화막을 제거하고 보호막을 형성하기 위하여 교체해 줄 필요가 있다. 그러나, 본 발명은 공급 가스의 교체를 요구하지 않을 수도 있다. 결국, 도전층 표면의 환원 및 보호막의 형성이 좀 더 간단한 방법으로 행해질 수 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 도전층은 주성분으로 구리를 함유할 수도 있다.
이 실시형태에 따르면, 저(低)저항 배선이 형성될 수 있다. 더욱 자세하게 말하면, 구리는 쉽게 산화되는 금속이지만, 환원 처리 및 막형성 처리를 동시에 행함으로써 층간막으로 구리원자가 확산되는 것이 억제된 반도체 장치를 제공할 수 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 보호막을 형성하는 공정에서 공급 가스의 플라즈마를 생성한 후에, 환원 처리 또는 막형성 처리 중 어느 하나가 기판에 행해진다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 보호막을 형성하기 위한 공급 가스는 하나 이상의 수소 원자를 포함하는 유기 실리콘 화합물을 포함할 수도 있다.
이 실시형태에 따르면, 공급 가스로 사용된 유기 실리콘 화합물에 있는 수소 원자는 플라즈마를 생성하는 공정 중에 분리된다. 이 분리된 성분은 환원종으로서 기능할 수 있다. 이러한 이유로, 도전층 표면의 환원 및 캡막 형성이, 이 유기 실리콘 화합물을 사용함으로써 동시에 행해진다. 또한, 본 발명에서 언급된 유리 실리콘 산화물은 C-Si 본드를 갖는 유기 화합물일 수도 있다. 또한 CxHy가스(이 식의 x,y는 자연수이다.)가 캡막 형성에 사용될 수도 있다. CxHy가스가 캡막 형성에 사용될 경우에는, α-C 막이 형성될 수 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 보호막을 형성하는 공급 가스는 적어도 트리메틸실란을 포함할 수도 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 보호막을 형성하는 공급 가스는 질소를 함유하는 화합물을 포함할 수도 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 배리어막은, 도전층을 형성하기 전에, 개구의 내면 상에 형성될 수도 있다.
본 발명에 따른 반도체 장치의 제조 방법에 있어서, 배리어막은 적어도 탄탈을 포함할 수도 있다.
이하, 본 발명의 실시형태를 설명한다.
(반도체 장치)
도 1 및 2를 참조하여, 본 발명의 실시형태에 관련된 반도체 장치를 설명한다. 도 1 및 2는 실시형태에 따른 반도체 장치를 설명하는 단면도이다. 도 1 및 2에 도시된 바와 같이, 이 실시형태에 따른 반도체 장치(100)는 기판(10), 층간막(20), 도전부(30) 및 캡막(40)을 포함한다. 또한, 층간막(20)의 구조는 도 1에 도시된 반도체 장치와 도 2에 도시된 반도체 장치가 상이하다. 양자의 반도체 장치의 공통 부재에는 동일한 도면부호가 주어지며 상세한 설명은 생략한다.
층간막(20)이 기판(10) 상에 제공된다. 도 1에서는 상세하게 설명되지는 않았으나, 많은 반도체 소자, 또 다른 배선 및 또 다른 층간막(미도시)이 기판(10)과 층간막(20) 사이에 형성될 수도 있다. 이 층간막(20)은 도 1 에 도시된 바와 같이 한 형태의 절연 물질을 사용하여 형성될 수도 있으며, 또는 도 2에 도시된 바와 같이 복수 형태의 절연 물질이 사용될 수도 있다. 도전부(30)는 배리어 금속(32) 및 주로 구리를 함유하는 도전층(34)으로 형성된다. 캡막(40)은 적어도 도전층(34)을 커버하며, 본 실시형태에서는 도전부(30) 및 층간막(20) 상에 제공된다. 부수적으로, 도전층(34)은 콘택트 플러그 또는 비아(via) 플러그일 수도 있다. "콘택트 플러그"는, 반도체 기판에 형성된, 소스, 드레인 또는 게이트와 같은 도전성 영역을 반도체 기판에 형성된 배선층과 전기적으로 접속하는 도전층을 의미한다. "비아 플러그"는 반도체 기판 상의 배선층을 상호 전기적으로 연결하는 도전층을 의미한다. 또한 캡막(40)은 보호층(40)으로 표시될 수도 있다.
기판(10)은 반도체 기판이며, 단결정 실리콘 기판 또는 다양한 합성물의 반 도체 기판이 사용될 수도 있다.
층간막(20)으로서, 실리콘산화물(SiO2), 실리콘질화물(SixNy), 실리콘카바이드(SiC) 및 실리콘탄화질화물(SiCN), SiON막, SiCO막, SiCHO막 또는 α?C 또는 α?C：Si막과 같은 절연 물질이 사용될 수 있다. 절연층(20)은 도 1에 도시된 바와 같이 한 형태의 절연 물질로 형성될 수도 있으며, 또는 도 2에 도시된 바와 같이 서로 상이한 복수의 절연물질층이 적층될 수도 있다.
도 2에 도시된 바와 같이, 서로 상이한 복수의 절연물질층이 적층되어 있는 경우에는, 복수의 절연층의 일부분을 저 유전율 물질로 만들어진 막으로 하는 것이 바람직하다. 저 유전율 물질 중에는, 강도가 낮아서 그 자체만으로는 사용하기 어려운 물질들이 있다. 그러나, 층간막의 일부분으로 저 유전율층을 사용함으로써, 배선 지연의 개선에 기여하도록 한다. 적층 구조를 갖는 층간막(20)은 도 2를 참조하여 이후에 설명될 것이다.
도 2에 도시된 바와 같이, 층간막(20)은 제1 절연체(22), 저유전율막(24) 및 제2 절연체(26)가 연속으로 적층되게 구성된다. 제1 절연체(22) 및 제2 절연체(26)로는, 실리콘산화물(SiO2), 실리콘질화물(SixNy), 실리콘카바이드(SiC) 및 질화탄소규소(SiCN), SiON막, SiCO막, SiCHO막 또는 α?C 또는 α?C：Si막과 같은 절연 물질이 사용될 수도 있다. 제1 절연체(22) 및 제2 절연체(26)는 동일한 물질 일 수도 있으며 또는 서로 상이한 물질일 수도 있다. 제2 절연체(26)는, 개구(31)를 형성할 때의 패터닝시에 저유전율막(24)의 하드마스크로서 작용한다.
탄소 함유 실리콘산화막, 다공성 산화실리콘막, 탄소, 산소 및 수소 함유막(SiCOH 막), 탄소(C)와 불소(F)의 화합물인 불소첨가 탄소막(이후 불화탄소막이라 함)이 저유전율막(24)으로서 고려될 수도 있다. 좀 더 상세하게 말하면, 비유전율이 낮은 불화탄소막이 바람직하다. 이때 불화탄소막은, 일반적으로 (-CxFy-)n(여기서 x, y, n은 자연수)으로 표시되는 CF계 물질이다.
도전부(30)는 층간막(20)을 통과한다. 그리고 하부층 배선(미도시)과 상부층 배선(미도시)을 연결하는 기능을 한다. 구체적으로, 도전부(30)는, 층간막(20)을 관통하는 개구(31), 개구(31)의 내면을 커버하는 배리어막(32) 및 개구(31)를 채우는 도전층(34)으로 구성된다. 부가적으로 개구(31)는 콘택트홀, 또는 비아홀 또는 관통홀 중 어느 하나일 수 있다. "콘택트홀"은 반도체 기판에 형성된, 소스, 드레인 또는 게이트와 같은 도전성 영역과 반도체 기판 상에 형성된 배선층을 전기적으로 연결하는 도전층으로 채워지는 개구를 의미한다. "비아홀" 또는 "관통홀"은 반도체 기판 상의 배선층을 상호 전기적으로 연결하는 도전층으로 채워지는 개구이다.
배리어막(32)은 도전층(34)을 구성하는 금속물질과 층간막(20)의 접착성을 증가시키고 금속 물질이 층간막(20)으로 확산되는 것을 억제하는 기능을 한다. 배리어막(32)으로서는, 고융점 금속 또는 고융점 금속화합물이 사용될 수도 있다. 더 자세하게는, Ta, TaN, Ti, TiN이 고려될 수도 있다. 배리어막의 막두께는 10nm보다 작은 것이 바람직하다.
주로 구리를 함유하는 도전성 물질을 갖는 도전층(34)을 형성하는 것이 바람직하다. 이것은 저저항 배선을 실현하다.
캡막(40)은 적어도 도전층(34) 상에 형성된다. 캡막(40)은 도전성 물질이 도전부(30) 상에 형성된 층간막(미도시)으로 확산되는 것을 억제하고, 콘택트를 형성하는 주요 구성성분의 확산을 억제하기 위한 층이다. 보다 상세하게는, 캡막(40)의 막 두께는 10 내지 30 nm가 바람직하다. 그러나, 캡막(40)의 막 두께는 10nm 미만일 수도 있다. 캡막(40)으로서는, SiCN막, SiC막 및 α-C 막 또는 α-C:Si가 사용될 수도 있다. 또한, 본 실시형태의 캡막(40)은 보호막(40)으로 언급될 수도 있다.
(반도체 장치의 제조 방법)
다음으로, 본 발명에 따른 반도체 장치의 제조 방법을 설명한다. 본 발명의 반도체 장치의 제조 방법은 기판 상에 층간막을 형성하는 공정, 층간막 상에 개구를 형성하는 공정, 그 개구를 채워서 도전층을 형성하는 공정, 및 도전층의 표면상에 캡막을 형성하는 공정을 포함한다. 캡막을 형성하는 공정에 있어서, 도전층의 표면의 환원 및 캡막의 형성이 동시에 행해진다. 또한, 본 발명에 따른 반도체 장치의 제조 방법은, 캡막을 형성하는 공정에서 도전층의 표면을 환원시키는 환원종을 생성(공급)하는 환원 가스 및 막형성 가스가 동일한 것을 특징으로 한다.
이하, 도 3 내지 6을 참조하여, 본 발명에 따른 제조 방법의 실시형태를 설명한다. 도 3 내지 6은 실시형태와 관련된 반도체 장치의 제조 방법의 공정을 설명하는 단면도이다. 또한, 불화탄소막이 저유전율막(24)으로 적용되어 있는 도 2에 도시된, 반도체 장치의 제조 방법이 이하에 설명된다. 말할 필요도 없이, 본 발명의 범위는 그런 층간막의 구조에 한정되지는 않는다.
우선, 층간막(20)은 도 3에 도시된 바와 같이 기판(10) 상에 형성된다. 좀 더 상세하게 말하면, 제1 절연체(22)가 형성된다. 제1 절연체(22)로 사용될 수 있는 절연 물질은 전술한 것과 동일하며, SiCN이 바람직하다. 형성 방법으로서는, 예를 들어, CVD법이 적용될 수 있다. 한 경우로서, SiCN이 제1 절연체(22)로서 형성되는 경우에는, 메탄 및 실란, 모노메틸 실란(1MS), 디메틸 실란(2MS), 트리메틸 실란(3MS), 테트라메틸 실란(4MS) 및 실라제인이 막형성 가스로서 고려될 수도 있다. 가스는 그것들을 혼합하여 사용될 수도 있다. 또한, 전술한 가스에 부가하여, 질소(N2) 및 암모니아(NH3)를 첨가하여 증착을 행할 수도 있다. 이 첨가된 가스는 첨가 가스로서 이하에서 언급될 것이다.
다음, 불화탄소막(24)이 제1 절연체(22) 상에 형성된다. 불화탄소막(24)의 형성방법은, 예를 들어, CVD법이다. 한 경우로서, CVD법으로 형성될 때, C2F4, C2F6, C3F8, C4F8 및 C6F6가 원료 가스(막형성 가스)로서 고려될 수도 있다. 이때, CVD 장치로서, 평행판 CVD 장치 또는 RLSA(Radial Line Slot Antenna)를 사용하는 마이크로 플라즈마를 사용하는 CVD 장치가 사용될 수도 있다. 또한 불화탄소막(24)의 막두께는 약 100nm가 바람직하다.
다음, 제2 절연체(26)가 불화탄소막(24) 상에 형성된다. 제2 절연체(26)는 제1 절연체(22)와 유사하게 형성될 수도 있다. 이 제2 절연체(26)는 이후에 설명 되는 개구를 형성할 때 하드마스크로서, 또는 도전부(30)를 형성할 때 에칭 마스크 또는 CMP 스토퍼로 기능한다.
다음, 층간막(20)의 개구(31)가 도 4에 도시된 바와 같이 형성된다. 이 공정에서는, 좀 더 상세하게는, 층간막(20) 상의 소정 영역에 개구를 갖는 마스크(M1)가 형성된다. 마스크(M1)로서는, 예를 들어, 수지가 사용될 수도 있다. 다음, 개구(31)가 마스크로서 마스크(M1)를 사용하여 층간막(20)을 에칭함으로써 형성될 수도 있다. 층간막(20)의 에칭은, 예를 들어, 습식 에칭법 또는 건식 에칭법으로 형성될 수도 있다.
다음, 도전부(30)는 개구(31) 상에 형성된다. 도전부(30)를 형성할 때, 우선 배리어막(32)을 도 5에 도시된 바와 같이 적어도 개구(31)의 내면 상에 형성한다. 배리어막(32)은, 예를 들어, 스퍼터링법에 의하여 형성될 수도 있다. 다음, 도전층(34)이 될 도전물질층(35)을, 개구(31) 내부 및 층간막(20) 상을 커버하도록 형성한다. 도전물질층(35)은 주로 구리로 구성되는 것이 바람직하다. 스퍼터링법 또는 도금법이, 도전물질층(35)을 형성하기 위해 사용될 수도 있다.
다음, 도전물질층(35)의 일부 및 배리어층(32)의 일부를, 층간막(20)의 상면이 노출될 때까지 제거하여, 도 6에 도시된 바와 같이 되게 한다. 도전물질층(35) 및 배리어막(32)의 제거는 CMP(Chemical Mechanical Polishing)법으로 행해질 수도 있다. 이렇게 하여, 도전부(30)가 개구(31)의 내부에 형성될 수 있다.
다음, 캡막(40)이, 도 1 또는 2에서 언급된 바와 같이 도전부(30) 상에 적어도 형성된다. 캡막(40)에 대해서는, 예를 들어, SiCN막, SiC막 또는 α-C 막 또는 α-C:Si로 형성될 수도 있다. 이 캡막(40)은, 도전부(30)를 구성하는 도전물질이 도전부(30) 상에 형성된 층간막(미도시)으로 확산되는 것을 방지하는 역할을 한다. 캡막(40)을 형성하는 방법은 이하에서 상세하게 설명될 것이다.
본 실시형태에 따른 반도체 장치의 제조 방법에서, 도전부(30)의 노출면의 환원 공정 및 캡막(40)의 형성이 캡막(40)의 형성 공정에서 동시에 행해진다. 또한, 본 실시형태와 관련된 반도체 장치의 제조 방법에서, 도전부(30)의 노출면의 환원 공정은 캡막(40)을 형성하는 분위기를 유지하는 조건하에서 행해진다.
캡막(40)의 형성은 플라즈마CVD 법에 의하여 행해질 수도 있다. 한편, 환원 공정은 플라즈마 상태의 환원종을 포함하는 분위기에 기판을 노출시킴으로써 행해진다. 즉, 본 실시형태에 따른 반도체 장치의 제조 방법에 있어서, 캡막(40)의 형성과 환원 공정을 동시에 행한다는 것은 또한 막형성 가스와 환원 가스를 플라즈마 처리 챔버에 동시에 공급한다는 것을 의미한다.
이때, 플라즈마 처리 챔버는 플라즈마화된 막형성 가스, 또는 환원종 공급 가스의 분위기에서 기판을 노출할 수 있는 환경을 의미한다. 예를 들어, 플라즈마 CVD 장치의 경우에, 막형성 챔버는 플라즈마 처리 챔버와 동일하다. 막형성 가스 또는 환원종 공급 가스를 플라즈마화하는 방법으로서, 평행판 플라즈마 발생 장치 또는 RLSA(Radial Line Slot Antenna)를 사용하는 마이크로파 플라즈마 발생장치가 사용될 수도 있다.
또한, 본 실시형태에 따른 반도체 장치에서, 막형성 가스 및 환원종 공급 가스의 플라즈마 분위기에 기판(10)을 노출시킬 때, 먼저 공급 가스 및 막형성 가스 의 플라즈마를 발생시킨 후에, 기판(10)과 접촉되도록 하는 것이 바람직하다. 이렇게 하여, 기판(10)에 대한 손상을 감소시킬 수 있다.
그러므로, 먼저 플라즈마를 발생시키는 방법으로서 RLSA(Radial Line Slot Antenna)를 사용하는 마이크로파 플라즈마 소스를 사용하는 것이 바람직하다. 이에 따라서, 고밀도의 저 전자온도 플라즈마가 발생될 수 있다. 이 RLSA 플라즈마를 사용함으로써, 환원종의 발생을 좀 더 안정하게 행할 수 있다.
환원종 공급 가스 및 막형성 가스로서, 하나 이상의 수소 원자를 함유하는 유기 실리콘 화합물(이후 "특정 유기 실리콘 화합물" 이라고도 함)이 사용될 수도 있다. 그런 유기 실리콘 화합물로서, 모노메틸 실란(1MS), 디메틸 실란(2MS), 트리메틸 실란(3MS) 및 테트라메틸 실란(4MS)이 사용될 수도 있다. 또한 환원종 공급 가스 및 막형성 가스로서, 하나 이상의 수소원자를 함유하는 탄화수소가 사용될 수도 있다. 그런 탄화수소로서, CH4, C2H2, C5H10, C5H8 및 C4H6이 사용될 수도 있다. 또한, 막형성 가스로서, 유기 실란 화합물 및 탄화수소 이외의 첨가 가스가 필요에 따라서 사용될 수도 있다. 첨가 가스로서는, NH3, N2 및 Ar이 예가 될 수도 있다. 그리고, 기판이 환원종 공급 가스 및 막형성 가스의 플라즈마 분위기에 노출된다.
본 실시형태에 따른 반도체 장치의 제조 방법에 있어서, 캡막(40)용 막형성 가스가 환원종 공급 가스로서 사용될 수도 있다. 그런 막형성 가스로서는, 특정 유기 실리콘 화합물이 고려될 수도 있다. 특정 유기 실리콘 화합물은 화합물에 하나 이상의 수소 원자를 포함한다. 수소원자는 이것을 플라즈마화함으로써 분리되 고, 그렇게 함으로써 이 수소원자는 도전부(30) 표면의 환원 공정을 행한다. 이렇게 하여, 이 실시형태에 따른 반도체 장치의 제조 방법에 따르면, 환원 가스와 막형성 가스를 교체할 필요가 없다. 따라서, 캡막(40)이 간단한 공정으로 도전부(30) 상에 형성된다.
환원 공정 및 막형성 공정을 위한 온도는 200 내지 400℃가 바람직하다. 처리 챔버 내의 압력은 50mTorr 내지 500mTorr가 바람직하며, 유기 실리콘 화합물인 트리메틸 실란의 유동율은 20 내지 50sccm 이 바람직하다.
캡막(40)을 형성하는 공정에서, 바이어스 전원이 기판(10)에 인가될 수도 있다. 또한, 바이어스 전원이 캡막(40)의 형성 중에 연속적으로 혹은 간헐적으로 인가될 수도 있으며, 또는 바이어스 전원은 공정 중에 시작하거나 멈출 수도 있다. 기판에 인가된 바이어스 전원은 10 내지 120W가 바람직하다.
유기 실리콘 화합물 이외의 첨가 가스가 막형성 가스로서 사용되는 경우에, 그 가스를 공급하는 시간은 유기 실리콘 화합물이 공급되는 시간과 동시일 수도 있다. 그러나, 가스를 공정 분위기로 공급하는 것은 유기 실리콘 화합물을 공급한 후로 늦추는 것이 바람직하다. 좀 더 상세하게 말하면, 도전부(30) 표면의 환원이 완료될 무렵에 유기 실리콘 화합물 이외의 막형성 가스를 공급하는 것이 바람직하다. 이것은, 도전부(30)의 표면이 그 막에 의하여 완전하게 커버된 후이다. 이때, 가스를 플라즈마화한 후에 공정 대기압으로 유기 실리콘 화합물 이외의 막형성 가스를 공급하는 것이 바람직하다.
또한, 첨가 가스를 막형성 가스로서 사용하고 바이어스 전력을 기판(10)에 인가하는 경우에는, 도전부(30) 표면이 그 막으로 완전히 커버된 후에 첨가 가스를 공급하기 시작하고, 캡막(40)의 막형성 공정이 시작될 때 바이어스 전력을 인가하고, 첨가 가스가 공급되기 시작할 때 바이어스 전력의 인가를 정지하는 것이 바람직하다. 이 실시형태에서는, 바이어스 전력을 인가하지 않는 것과 비교하여, 밀폐 성능이 더 강화되는 장점을 갖는다.
이 실시형태의 반도체 장치의 제조 방법에 따르면, 캡막(40)의 형성 및 도전층(34) 표면의 환원 공정을 캡막(40)의 형성공정에서 동시에 행한다. 이러한 이유로, 캡막(40)이, 한 번의 공정에 의하여, 도전층(34, 도전부(30)) 표면상에 바람직하게 형성될 수 있다. 즉, 캡막의 형성이, 도전층(34)의 표면상에 산화막의 제거와 동시적으로 시작되기 때문에, 캡막(40)의 형성은 도전층(34) 표면이 다시 산화되지 않은 상태에서 시작될 수 있다. 결국, 바람직한 접착성을 갖는 캡막(40)이 도전층(34) 상에 형성될 수 있다. 이것에 의하여, 도전층(34)을 구성하는 금속원자가, 도전층(34) 상에 배치된 층간막으로 확산되는 것을 억제하며, 따라서 높은 신뢰성을 갖는 반도체 장치가 형성될 수 있다.
또한, 전술한 실시형태는 싱글 다마신법(single damascene method)에 의하여 도전부(30)를 형성하는 방법을 개시하고 있지만, 본 발명의 실시형태는 이것에 한정되지는 않는다. 예를 들어, 듀얼 다마신법이 사용될 수도 있다. 그런 경우에는, 도 7에 도시된 바와 같이, 도전부(30) 및 배선(50)은 층간막(20) 내에 유닛으로서 형성되며, 캡막(40)이 그 위에 형성된다.
도 1은 본 발명의 실시형태와 관련된 제조 방법에 의하여 제조된 반도체 장치를 설명하는 단면도이다.
도 2는 실시형태와 관련된 반도체 장치의 제조 방법의 공정을 보여주는 단면도이다.
도 3은 실시형태와 관련된 반도체 장치의 제조 방법의 공정을 보여주는 단면도이다.
도 4는 실시형태와 관련된 반도체 장치의 제조 방법의 공정을 보여주는 단면도이다.
도 5는 실시형태와 관련된 반도체 장치의 제조 방법의 공정을 보여주는 단면도이다.
도 6은 실시형태와 관련된 반도체 장치의 제조 방법의 공정을 보여주는 단면도이다.
도 7은 실시형태와 관련된 반도체 장치의 제조 방법의 공정을 보여주는 단면도이다.
* 도면의 주요 부분에 대한 부호의 설명
10: 기판 20: 층간막
30: 도전부 32: 배리어 금속
34: 플러그 40: 캡막

Claims (17)

  1. 기판 위에 층간막을 형성하는 단계;
    상기 층간막에 개구를 형성하는 단계;
    상기 개구에 도전층을 생성하는 단계; 및
    상기 도전층의 표면에 캡막(cap film)을 형성하는 단계
    를 포함하며,
    상기 캡막을 형성하는 단계는, 상기 도전층의 표면에 대한 환원(reduction) 처리 및 막형성 처리를 포함하며, 상기 환원 처리 및 막형성 처리가 동시에 행해지는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 도전층은 구리를 포함하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 환원 처리용 플라즈마 가스 또는 상기 막형성 처리용 가스 중 하나 이상을 생성한 후에, 상기 캡막을 형성하는 단계에서 상기 기판에 플라즈마 처리를 가하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 캡막을 형성하는 단계는 상기 캡막을 형성하는 동안 상기 기판에 인가 된 바이어스 전력을 변화시키는 것을 포함하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서,
    상기 캡막은, 막을 형성하기 위한 공급 가스로서 하나 이상의 수소원자를 함유하는 유기 실리콘 화합물을 사용하여 형성되는 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 막을 형성하기 위한 공급 가스는 적어도 트리메틸실란을 포함하는 반도체 장치의 제조 방법.
  7. 제6항에 있어서,
    상기 막을 형성하기 위한 공급 가스는 질소를 함유하는 화합물을 포함하는 반도체 장치의 제조 방법.
  8. 제7항에 있어서,
    상기 도전층을 형성하기 전에, 상기 개구 내면에 배리어막을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 배리어막은 적어도 Ta를 포함하는 반도체 장치의 제조 방법.
  10. 기판 위에 절연체를 형성하는 단계;
    상기 절연체에 개구를 형성하는 단계;
    상기 개구에 도전층을 생성하는 단계; 및
    적어도 상기 도전층의 표면에 보호막을 형성하는 단계
    를 구비하며,
    상기 보호막을 형성하는 단계는 상기 도전층의 표면에 대한 환원 처리 및 상기 보호막의 막형성 처리를 포함하며, 상기 보호막용의 공급 가스는 환원종(reduction species)의 원료 가스(source gas)로서 사용됨으로써 상기 환원 처리 및 막형성 처리가 동시에 행해지는 반도체 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 도전층은 구리를 포함하는 반도체 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 환원 처리를 위한 가스와 상기 막형성 처리를 위한 가스의 플라즈마를 발생시킨 후에, 상기 환원 처리 또는 막형성 처리 중 적어도 어느 하나가 행해지는 반도체 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 보호막을 형성하기 위한 공급 가스는 하나 이상의 수소 원자를 포함하는 유기 실리콘 화합물을 포함하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 보호막을 형성하는 공급 가스는 적어도 트리메틸실란을 포함하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 보호막을 형성하기 위한 공급 가스는 질소를 함유하는 화합물을 포함하는 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 도전층을 형성하기 전에 상기 개구의 내면에 배리어막을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 배리어막은 적어도 Ta를 포함하는 반도체 장치의 제조 방법.
KR1020090055994A 2008-07-24 2009-06-23 반도체 장치 및 그의 제조 방법 KR101152203B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/220,555 US8334204B2 (en) 2008-07-24 2008-07-24 Semiconductor device and manufacturing method therefor
US12/220,555 2008-07-24

Publications (2)

Publication Number Publication Date
KR20100011899A KR20100011899A (ko) 2010-02-03
KR101152203B1 true KR101152203B1 (ko) 2012-06-15

Family

ID=41569013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090055994A KR101152203B1 (ko) 2008-07-24 2009-06-23 반도체 장치 및 그의 제조 방법

Country Status (4)

Country Link
US (1) US8334204B2 (ko)
JP (1) JP2010034517A (ko)
KR (1) KR101152203B1 (ko)
TW (1) TW201019398A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120106453A (ko) * 2011-03-18 2012-09-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP6523091B2 (ja) * 2015-07-24 2019-05-29 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN115241322A (zh) * 2022-06-22 2022-10-25 通威太阳能（安徽）有限公司 电极的去氧化方法、电池的制备方法、电池和电子产品

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070021323A (ko) * 2003-08-15 2007-02-22 동경 엘렉트론 주식회사 반도체 장치 및 그 제조 방법과 기판 처리 시스템
KR20070026128A (ko) * 2005-08-31 2007-03-08 소니 가부시끼 가이샤 반도체 장치의 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233630A (ja) 1998-02-18 1999-08-27 Sony Corp 半導体装置の製造方法およびこれを用いた半導体装置
US6368988B1 (en) * 1999-07-16 2002-04-09 Micron Technology, Inc. Combined gate cap or digit line and spacer deposition using HDP
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP2002110679A (ja) 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
KR100550505B1 (ko) * 2001-03-01 2006-02-13 가부시끼가이샤 도시바 반도체 장치 및 반도체 장치의 제조 방법
JP2003142579A (ja) 2001-11-07 2003-05-16 Hitachi Ltd 半導体装置の製造方法および半導体装置
JP2003347299A (ja) 2002-05-24 2003-12-05 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4647184B2 (ja) * 2002-12-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4746829B2 (ja) * 2003-01-31 2011-08-10 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004296476A (ja) 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
JP4357434B2 (ja) * 2005-02-25 2009-11-04 株式会社東芝 半導体装置の製造方法
JP4655725B2 (ja) * 2005-04-01 2011-03-23 パナソニック株式会社 半導体装置の製造方法
JP2006294679A (ja) 2005-04-06 2006-10-26 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
CN102148217A (zh) * 2005-06-20 2011-08-10 国立大学法人东北大学 层间绝缘膜、布线结构以及它们的制造方法
JP5022900B2 (ja) 2005-08-15 2012-09-12 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US20070173071A1 (en) * 2006-01-20 2007-07-26 International Business Machines Corporation SiCOH dielectric
JP4535505B2 (ja) 2006-02-10 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070021323A (ko) * 2003-08-15 2007-02-22 동경 엘렉트론 주식회사 반도체 장치 및 그 제조 방법과 기판 처리 시스템
KR20070026128A (ko) * 2005-08-31 2007-03-08 소니 가부시끼 가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
TW201019398A (en) 2010-05-16
JP2010034517A (ja) 2010-02-12
US8334204B2 (en) 2012-12-18
KR20100011899A (ko) 2010-02-03
US20100022048A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
US7968436B1 (en) Low-K SiC copper diffusion barrier films
JP4328725B2 (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
US8669181B1 (en) Diffusion barrier and etch stop films
US7239017B1 (en) Low-k B-doped SiC copper diffusion barrier films
US7163721B2 (en) Method to plasma deposit on organic polymer dielectric film
US7858519B2 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
US6617244B2 (en) Etching method
US7811926B2 (en) Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
US6514855B1 (en) Semiconductor device manufacturing method having a porous insulating film
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
JP5671253B2 (ja) 半導体装置の製造方法
US20090104774A1 (en) Method of manufacturing a semiconductor device
US7022602B2 (en) Nitrogen-enriched low-k barrier layer for a copper metallization layer
US20080136037A1 (en) Method for manufacturing semiconductor device and semiconductor device
JP2010118513A (ja) 半導体装置の製造方法及び半導体装置
US20100090342A1 (en) Metal Line Formation Through Silicon/Germanium Soaking
JP2001223269A (ja) 半導体装置およびその製造方法
JPH11176814A (ja) 半導体装置の製造方法
KR101152203B1 (ko) 반도체 장치 및 그의 제조 방법
US20040152336A1 (en) Semiconductor device and its manufacturing method
US20120276301A1 (en) Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer
JP5217272B2 (ja) 配線の形成方法及び半導体装置の製造方法
US7902641B2 (en) Semiconductor device and manufacturing method therefor
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
CN112435958A (zh) 集成电路结构及其形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee