JP4357434B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4357434B2
JP4357434B2 JP2005050939A JP2005050939A JP4357434B2 JP 4357434 B2 JP4357434 B2 JP 4357434B2 JP 2005050939 A JP2005050939 A JP 2005050939A JP 2005050939 A JP2005050939 A JP 2005050939A JP 4357434 B2 JP4357434 B2 JP 4357434B2
Authority
JP
Japan
Prior art keywords
film
sico
sicn
dielectric constant
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005050939A
Other languages
English (en)
Other versions
JP2006237349A (ja
Inventor
秀史 宮島
秀顯 増田
努 島山
俊一 渋木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Sony Corp
Original Assignee
Toshiba Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Sony Corp filed Critical Toshiba Corp
Priority to JP2005050939A priority Critical patent/JP4357434B2/ja
Priority to TW095106349A priority patent/TWI309443B/zh
Priority to US11/360,703 priority patent/US20060199373A1/en
Publication of JP2006237349A publication Critical patent/JP2006237349A/ja
Application granted granted Critical
Publication of JP4357434B2 publication Critical patent/JP4357434B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Description

本発明は、配線等の周囲に絶縁膜を積層して設ける成膜技術に係り、特にいわゆる低比誘電率膜からなり配線等が埋め込まれる層間絶縁膜と、これに積層して設けられて配線等が埋め込まれる他の絶縁膜との界面付近における強度の向上が図られた半導体装置の製造方法に関する。
近年、半導体装置の微細化や高集積化あるいは高速化等に伴い、半導体装置内部の配線構造の微細化や多層化が進み、内部配線構造の主流が単層構造から多層構造に移りつつある。中には、５層以上の多層金属配線構造を有する半導体装置も開発および生産されている。ところが、内部配線構造の微細化が進むにつれて、いわゆる配線間寄生容量と配線抵抗とに基づく信号伝達遅延が問題となりつつある。また、内部配線構造の多層化に伴い、多層配線構造に起因する信号伝達遅延が半導体装置の高速化を妨げるケースが増大している。現在、これらの信号伝達遅延に対して、様々な回避策が検討されている。
一般的に、信号伝達遅延は、配線間寄生容量と配線抵抗との積で表すことができる。したがって、この信号伝達遅延を低減するためには、配線間寄生容量および配線抵抗のうちの少なくとも一方を低減すればよい。具体的には、配線抵抗を低減するために、配線の材料をアルミニウムから、より抵抗が低い銅へ移行させる技術が試みられている。ただし、アルミニウム配線を形成する場合と異なり、銅配線をドライエッチング法により形成することは現状の技術では極めて困難である。このため、内部配線として銅配線を用いる場合には、いわゆる埋め込み配線（ダマシン配線）構造を採用するのが一般的である。
また、配線間の寄生容量を低減するために、一般的な絶縁膜に代えて、いわゆる低比誘電率膜を層間絶縁膜に適用する技術が試みられている（例えば特許文献１および非特許文献１参照）。具体的には、ＣＶＤ法により形成されるＳｉＯ2 等の酸化珪素膜の代わりに、ＣＶＤ法により形成されるＳｉＯＦ膜や、スピンコート法により形成されるいわゆるＳＯＧ（Spin on Glass）膜、あるいはポリマー等からなる有機樹脂膜等を、層間絶縁膜に適用する技術が試みられている。例えば、一般的なＳｉＯ2 膜の比誘電率がおおよそ３．９であるのに対し、ＳｉＯＦ膜はその比誘電率を３．３程度まで下げることが可能とされている。ただし、ＳｉＯＦ膜の比誘電率を３．３よりも低く下げるのは、膜の安定性の観点から実用的には極めて困難である。これに対して、スピンコート法等の塗布法により設けられる低比誘電率塗布膜は、その比誘電率を２．０程度まで下げることが可能とされている。このため、低比誘電率塗布膜を層間絶縁膜に適用する研究が、現在盛んに進められている。
ここで、埋め込み配線の代表的な形成方法として、下層配線としての埋め込み配線が予め形成されている下地膜の上に、さらに上層配線を埋め込み配線として形成する場合を例に挙げて簡潔に説明する。なお、層間絶縁膜として低比誘電率膜を用いることとする。
先ず、下層配線としての埋め込み配線が予め形成されている下地膜の上に、エッチングストッパ膜を形成する。続けて、エッチングストッパ膜の上に、低比誘電率膜からなる層間絶縁膜を形成する。続けて、層間絶縁膜の上に、キャップ膜を形成する。続けて、キャップ膜の上に、ヴィアホール形成用レジストマスク膜を形成する。続けて、ヴィアホール形成用レジストマスク膜、キャップ膜、および層間絶縁膜の内部にエッチングによりヴィアホールを形成する。この後、ヴィアホール用レジストマスク膜を除去する。
次に、ヴィアホールが形成されたキャップ膜の上に、配線溝形成用レジストマスク膜を形成する。続けて、配線溝形成用レジストマスク膜の内部にエッチングにより配線溝を形成する。続けて、キャップ膜および層間絶縁膜の内部にエッチングにより配線溝を形成する。続けて、エッチングによりヴィアホールをさらに掘り下げてエッチングストッパ膜を開孔し、下層配線の表面を露出させる。この後、配線溝形成用レジストマスク膜を除去する。
次に、ヴィアホールおよび配線溝の内部に、バリアメタル膜および上層配線の下地膜となるシードＣｕ膜を連続して形成する。続けて、シードＣｕ膜の上に上層配線の本体となるＣｕ膜をめっき法により形成し、ヴィアホールおよび配線溝の内部をバリアメタル膜およびＣｕ膜により埋め込む。最後に、キャップ膜の表面をＣＭＰ法により研磨して平坦化する。これにより、下層配線としての埋め込み配線が予め形成されている下地膜の上に、上層配線としての埋め込みＣｕ配線が形成される。
以上説明した上層配線の形成工程において、層間絶縁膜となる低比誘電率膜には、一般的にはＳｉＯ2 にメチル基（−ＣＨ3 ）を含む低比誘電率膜が用いられる。それとともに、キャップ膜には、一般的にはＳｉＯ2 膜が用いられる。このキャップ膜は、一般的にはＴＥＯＳ／Ｏ2 もしくはＳｉＨ4 ／Ｎ2Ｏ を原料ガスとして用いて、プラズマＣＶＤ法により形成される。ところが、このような場合、キャップ膜を形成する際に発生する酸素（Ｏ）を含むプラズマが、下地膜である低比誘電率層間絶縁膜の表層部を酸化する。すると、層間絶縁膜の内部から有機成分が除去されて、層間絶縁膜の表層部にダメージ層が形成される。このダメージ層は層間絶縁膜の他の部分に比べて脆く、キャップ膜形成後に、キャップ膜と低比誘電率層間絶縁膜との界面付近における脆弱層となる。この結果、キャップ膜（ＳｉＯ2 膜）の表面にＣＭＰ法を施す際に、キャップ膜と低比誘電率層間絶縁膜との界面付近において膜剥がれが生じるおそれが極めて高くなる。
特許第３４３６２２１号公報 H. Kudo et al., "Copper Dual Damascene Interconnects with Very Low-k Dielectrics Targeting for 130 nm Node", Proceeding of the IEEE 2000 International Interconnect technology Conference, pp 270-272, 2000, (San Francisco, CA, USA)
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、低比誘電率膜を用いて形成される層間絶縁膜とこれに直接または間接的に積層して設けられる他の絶縁膜との界面付近における密着性や強度が向上された半導体装置を容易に製造することができる半導体装置の製造方法を提供することにある。
前記課題を解決するために、本発明の一態様に係る半導体装置の製造方法は、少なくとも酸素を含むとともに比誘電率が３．３以下であり、かつ、導電体が埋め込まれる低比誘電率膜を基板上に設け、前記低比誘電率膜を成膜した処理室とは別の処理室であって内部が酸素以外の元素から構成される材料により覆われているとともに実質的に酸素フリーの雰囲気下に設定された処理室内に、前記低比誘電率膜が設けられた前記基板を収容した後、希ガスを主成分とするガスの放電によるプラズマ処理を前記低比誘電率膜に施し、酸素を含む材料および酸素と反応する元素を含む材料の少なくとも一方の材料からなるとともに導電体が埋め込まれる第１の絶縁膜を、プラズマＣＶＤ法により前記低比誘電率膜上に設ける、半導体装置の製造方法であって、前記第１の絶縁膜を設けるのに先立って、酸素以外の元素から構成されるとともに導電体が埋め込まれる第２の絶縁膜を、前記処理室内で前記低比誘電率膜に前記プラズマ処理を施しつつ、前記プラズマ処理により前記処理室の内部を覆っている酸素以外の元素から構成される材料自体を前記低比誘電率膜の表面に堆積させることで前記低比誘電率膜上に設けるとともに、前記低比誘電率膜が設けられた前記基板を前記第２の絶縁膜の成膜が終了するまで酸素と非接触の雰囲気下に保持することを特徴とするものである。
本発明に係る半導体装置の製造方法によれば、低比誘電率膜を用いて形成される層間絶縁膜とこれに直接または間接的に積層して設けられる他の絶縁膜との界面付近における密着性や強度が向上された半導体装置を容易に製造することができる。
以下、本発明に係る各実施形態を図面を参照しつつ説明する。
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図４を参照しつつ詳しく説明する。図１〜図３は、それぞれ本実施形態に係る半導体装置の製造方法を示す工程断面図である。また、図４は、本実施形態に係る半導体装置の製造装置を簡略化して示す断面図である。
図１（ａ）に示すように、図示しない素子分離領域や各種半導体素子等が形成されている半導体基板（ウェーハ）１上に、第ｎ層目（ｎは１以上の整数）の絶縁膜（層間絶縁膜）２が設けられている。この第ｎ層目の層間絶縁膜（Inter-level Dielectrics：ＩＬＤ）２は、後述する第ｎ＋１層目の層間絶縁膜６と同様に、いわゆる低比誘電率膜により形成されても構わない。具体的には、第ｎ層目の層間絶縁膜２は、ＳｉＣＯ：Ｈ膜により形成されても構わない。そして、この第ｎ層目の層間絶縁膜２の表層部には、例えばＣｕからなる下層配線３が埋め込まれている。それとともに、第ｎ層目の層間絶縁膜２の表層部には、例えばＴａＮからなるバリアメタル膜４が下層配線３を覆って埋め込まれている。以後、所定の成膜処理やエッチング処理等を行うことにより、低比誘電率膜からなる第ｎ＋１層目の層間絶縁膜６を第ｎ層目の層間絶縁膜２上に設けるとともに、下層配線３に電気的に接続される上層配線１５を第ｎ＋１層目の層間絶縁膜６中に埋め込む。
先ず、図１（ａ）に示すように、これら下層配線３およびバリアメタル膜４の表面（露出面）を覆って、層間絶縁膜２の表面上にプラズマＣＶＤ法によりＳｉＣＮ：Ｈ膜５を設ける。このＳｉＣＮ：Ｈ膜５を成膜するに際して、有機シラン（アルキルシラン）およびＮＨ3 を含むガスを成膜原料（原料ガス）として用いる。ＳｉＣＮ：Ｈ膜５は、その膜厚が約５０ｎｍとなるまで層間絶縁膜２上に堆積される。このＳｉＣＮ：Ｈ膜５は、後述するヴィアホール１０を形成する際にオーバーエッチングにより下層配線３がエッチングされるのを防止するためのエッチングストッパー膜となる。
次に、図１（ｂ）に示すように、ＳｉＣＮ：Ｈ膜５の表面上にプラズマＣＶＤ法により第ｎ＋１層目の層間絶縁膜としてのＳｉＣＯ：Ｈ膜６を設ける。このＳｉＣＯ：Ｈ膜６を成膜するに際して、環状構造を有する有機シランおよびＯ2 を含むガスを原料ガスとして用いる。また、ＳｉＣＯ：Ｈ膜６を成膜する際の成膜温度（基板温度）は、約３５０℃に設定される。ＳｉＣＯ：Ｈ膜６は、その膜厚が約３５０ｎｍとなるまでＳｉＣＮ：Ｈ膜５上に堆積される。ＳｉＣＯ：Ｈ膜６はいわゆる低比誘電率膜（low-k 膜）であり、低比誘電率層間絶縁膜とも称される。ＳｉＣＯ：Ｈ膜６の比誘電率は、一般的な層間絶縁膜である二酸化珪素膜（ＳｉＯ2 膜）の比誘電率が約４．０程度であるのに対して、約２．５程度に低減されている。続けて、ＳｉＣＯ：Ｈ膜６の表面上に、後述する第１の絶縁膜８を設けるのに先立って、酸素以外の元素から構成される第２の絶縁膜７を設ける。具体的には、ＳｉＣＯ：Ｈ膜６の表面上に、第１の絶縁膜としてのＳｉＯ2 膜８を設けるのに先立って、第２の絶縁膜としてのＳｉＣＮ：Ｈ膜７を設ける。
本実施形態では、ＳｉＣＮ：Ｈ膜７を、ＳｉＣＮ：Ｈ膜５やＳｉＣＯ：Ｈ膜６と同様にプラズマ処理により成膜する。ただし、ＳｉＣＮ：Ｈ膜７は、ＳｉＣＮ：Ｈ膜５やＳｉＣＯ：Ｈ膜６を成膜した図示しない処理室（反応容器）とは異なる処理室において、ＳｉＣＮ：Ｈ膜５やＳｉＣＯ：Ｈ膜６とは異なる成膜方法（処理方法）により成膜される。また、ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１は、ＳｉＣＯ：Ｈ膜６の表層部が酸素（Ｏ）により酸化されてその膜質が劣化しないように、ＳｉＣＮ：Ｈ膜７の成膜が終了するまで酸素と非接触の雰囲気下に保持される。すなわち、ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１は、ＳｉＣＯ：Ｈ膜６の表層部に脆弱層が形成されないように、ＳｉＣＮ：Ｈ膜７の成膜が終了するまで大気等と非接触の雰囲気下に保持される。以下、ＳｉＣＮ：Ｈ膜７の成膜工程について詳しく説明する。
先ず、図４を参照しつつ、ＳｉＣＮ：Ｈ膜７を成膜するための本実施形態に係る半導体装置の製造装置１８について説明する。この半導体装置の製造装置１８は、具体的には成膜装置の一種であるプラズマＣＶＤ装置である。すなわち、ＳｉＣＮ：Ｈ膜７はプラズマＣＶＤ法により成膜される。ただし、ＳｉＣＮ：Ｈ膜７の成膜に用いられるプラズマＣＶＤ法は、前述したＳｉＣＮ：Ｈ膜５やＳｉＣＯ：Ｈ膜６を成膜する際に用いられる一般的なプラズマＣＶＤ法とは異なっている。
図４に示すように、プラズマＣＶＤ装置１８は、上部本体１９ａおよび下部本体１９ｂからなる装置本体１９を備えている。上部本体１９ａは、装置本体１９の蓋部および側壁部を構成する。また、下部本体１９ｂは、装置本体１９の底部を構成する。装置本体１９は、反応容器、真空容器（ベルジャー）、あるいはチャンバー等とも称される。装置本体１９の内部は、ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１が搬入されてプラズマＣＶＤ法によるＳｉＣＮ：Ｈ膜７の成膜処理が行われる処理室２０となっている。
処理室２０には、ともに略平板形状に形成されている第１の電極としての上部電極２１と第２の電極としての下部電極２２とが、それぞれの対向面を互いに平行に対向させられて配置されている。したがって、プラズマＣＶＤ装置１８は、詳しくは平行平板型プラズマＣＶＤ装置とも称される。上部電極２１は、図示しない整合器を介して高周波電源（交流電源）２３に電気的に接続されている。これに対して、下部電極２２は接地されている。これにより、上部電極２１と下部電極２２との間に高周波の高電界を発生させて、処理室２０の内部で高周波放電を実現することができる。また、下部電極２２の内部には、温度調節機としてのヒータ２４が設けられている。後述するように、成膜処理が施される際に下部電極２２上に載置された半導体基板１は、その基板温度をヒータ２４により適正な成膜温度まで加熱されて保持される。
また、図４に示すように、上部電極２１は、その内部を気体（ガス）が流動可能な中空形状に形成されている。それとともに、上部電極２１は、上部本体１９ａを貫通して処理室２０の内部から外部に延出されて、処理室２０の外部に設けられている図示しないガス供給装置に接続されている。そして、上部電極２１の下部電極２２と対向する側の面には、図４中白抜き矢印で示すように、ガス供給装置から送られてくるガスを上部電極２１の内部を通過させて処理室２０の内部に導入するための給気孔２１ａが複数個設けられている。このように、上部電極２１は、処理室２０の内部に所定のガスを供給するための給気管（給気ノズル、分散ノズル）としての機能を兼ね備えている。例えば、処理室２０の内部には、ＳｉＣＮ：Ｈ膜７の原料ガス（反応ガス）が上部電極２１を介して導入される。それとともに、処理室２０の内部には、プラズマＣＶＤ法によるＳｉＣＮ：Ｈ膜７の成膜処理に用いるプラズマイオン（プラズマガス）の原料ガスが上部電極２１を介して導入される。
また、図４に示すように、本体下部１９ｂには、ＳｉＣＮ：Ｈ膜７の成膜処理に不要な気体（ガス）を処理室２０の内部から外部に排出（排気）するための排気管（排気ノズル）２５が設けられている。この排気管２５には、処理室２０内の圧力を所望の大きさに設定するための圧力調整装置としての圧力調整弁（圧力調整バルブ）２６が設けられている。さらに、図示は省略するが、処理室２０の外部には、処理室２０内の気体を処理室２０の外に吸い出すための排気装置（吸引装置）としての真空ポンプが設けられている。排気管２５は、真空ポンプに圧力調整バルブ２６を介して接続されている。処理室２０の内部に存在する空気やＳｉＣＮ：Ｈ膜７の成膜処理に寄与しない余分な原料ガス等は、図４中黒塗り矢印で示すように、ＳｉＣＮ：Ｈ膜７の成膜処理を行うのに先立って排気管２５、圧力調整バルブ２６、および真空ポンプを介して処理室２０の外に排気される。
次に、図４および図１（ｂ）を参照しつつ、プラズマＣＶＤ装置１８を用いるＳｉＣＮ：Ｈ膜７の成膜方法について説明する。先ず、本実施形態では、図４に示すように、処理室２０内でＳｉＣＮ：Ｈ膜（第２の絶縁膜）７の成膜処理を行うのに先立って、酸素以外の元素から構成される材料２７により処理室２０の内部を予め略全面的に覆う。具体的には、ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１を処理室２０の内部に搬入（配置）するのに先立って、第２の絶縁膜７と同じ材質であるＳｉＣＮ：Ｈからなるプリコート膜２７を処理室２０の内部に略全面的にコーティングする。なお、ここでいう処理室２０の内部には、処理室２０の内壁面のみならず、上部および下部の各電極２１，２２の表面等も含まれる。ここで、ＳｉＣＮ：Ｈ膜７の成膜方法について説明する前に、プリコート膜（ＳｉＣＮ：Ｈ膜）２７のコーティング方法について説明する。
先ず、前述したようにＳｉＣＮ：Ｈ膜７の成膜処理が終了するまでＳｉＣＯ：Ｈ膜６に酸素を接触させないために、図４中黒塗り矢印で示すように、ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１を処理室２０の内部に搬入するのに先立って、処理室２０の内部に存在する空気等を予め排気管２５、圧力調整バルブ２６、および真空ポンプを介して処理室２０の外に排気する。これにより、プリコート膜２７をコーティングするのに先立って、処理室２０の内部を予め酸素が殆ど存在しない高真空状態に設定する。
続けて、図４中白抜き矢印で示すように、プリコート膜２７の原料を、給気ノズル（上部電極）２１の給気孔２１ａを介して処理室２０の内部に導入する。本実施形態では、前述したようにプリコート膜２７を第２の絶縁膜７と同様にＳｉＣＮ：Ｈ膜により形成する。このため、プリコート膜２７の原料には第２の絶縁膜７と同じ原料を用いる。また、処理室２０の内部に酸素が殆ど存在しない状態を保持するために、プリコート膜２７の原料として酸素以外の元素から構成される原料を用いる。具体的には、ともにガス状のトリメチルシラン（ＨＳｉ（ＣＨ3）3）のような有機シランとアンモニア（ＮＨ3 ）との混合ガスをプリコート膜２７の原料として用いる。トリメチルシランガスとアンモニアガスとは、約３：１の比率で混合されて処理室２０の内部に導入される。予め設定されている所定量のトリメチルシランガスおよびアンモニアガスが処理室２０の内部に導入された時点で、処理室２０内へのトリメチルシランガスおよびアンモニアガスの供給を停止する。この後、圧力調整バルブ２６および真空ポンプ等を作動させて、処理室２０内の圧力および温度をそれぞれ予め設定されている所定の大きさに設定する。
続けて、高周波電源２３を用いて上部電極２１に約１３．５６ＭＨｚの高周波電圧を印加する。これにより、上部電極２１と下部電極２２との間に高周波の高電界を発生させて、処理室２０の内部で高周波放電を実現する。この高周波放電により、処理室２０内のトリメチルシランガスおよびアンモニアガスからなる混合ガスをプラズマ状態にして、そのプラズマガス中に含まれる各種プラズマイオン同士を反応させる。これにより、処理室２０内にＳｉＣＮ：Ｈ分子が生成されるとともに、生成されたＳｉＣＮ：Ｈ分子が処理室２０の内部に付着し始める。すなわち、処理室２０の内部でプリコート膜としてのＳｉＣＮ：Ｈ膜２７の成膜が始まる。
ＳｉＣＮ：Ｈ膜２７が処理室２０の内部に略全面的に付着するとともに、付着したＳｉＣＮ：Ｈ膜２７の膜厚が予め設定されている所望の膜厚に達した時点で上部電極２１への高周波電圧の印加を停止する。これにより、処理室２０内のトリメチルシランガスおよびアンモニアガスからなる混合ガス（雰囲気）をプラズマ状態から解除して、ＳｉＣＮ：Ｈ膜２７の成膜処理を終了する。すなわち、処理室２０の内部のプリコートを終了する。この後、処理室２０内に残存しているトリメチルシランガスおよびアンモニアガスの混合ガスならびに余分なＳｉＣＮ：Ｈ分子等を、図４中黒塗り矢印で示すように、排気管２５、圧力調整バルブ２６、および真空ポンプを用いて処理室２０内から吸い出して処理室２０の外に排気する。
これまでの工程により、処理室２０の内部は、上部および下部の各電極２１，２２の表面等も含めて、所望の膜厚からなるＳｉＣＮ：Ｈ膜２７により略全面的にコーティングされる。この後、ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１を処理室２０の内部に搬入（配置）し、第２の絶縁膜としてのＳｉＣＮ：Ｈ膜７の成膜を開始する。
次に、ＳｉＣＮ：Ｈ膜７の成膜方法について説明する。先ず、ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１を、酸素と非接触の状態を保持しつつ、プリコート膜（ＳｉＣＮ：Ｈ膜）２７のコーティングが終了したプラズマＣＶＤ装置１８の処理室２０の内部に搬入する。具体的には、ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１を空気（大気）等に曝露することなく、ＳｉＣＯ：Ｈ膜６の成膜処理を行った図示しないＣＶＤ装置（ＣＶＤ成膜処理室）から搬出するとともに、プリコート膜２７のコーティングが施された処理室２０の内部に搬入する。この際、処理室２０の内部は、圧力調整バルブ２６および真空ポンプ等により高真空状態に保持されている。すなわち、処理室２０の内部は、酸素原子、酸素分子、酸素イオン、ひいては酸素原子を含んだ物質等が実質的に殆ど存在しない酸素フリーの雰囲気に設定されている。
図４に示すように、処理室２０の内部に搬入された半導体基板１は、上部電極２１と、この上部電極２１の対向電極である下部電極２２との間に配置される。この際、半導体基板１は、その上に設けられているＳｉＣＯ：Ｈ膜６を上部電極２１に対向させられて、ウェーハ側の電極である下部電極２２の上部電極２１と対向する側の主面上に載置される。この後、ＳｉＣＮ：Ｈ膜７の成膜処理を実質的に開始する。
先ず、図４中白抜き矢印で示すように、ＳｉＣＮ：Ｈ膜７の成膜処理（スパッタリング処理）に用いるプラズマイオン（プラズマガス）の原料ガスを、給気ノズル（上部電極）２１の給気孔２１ａを介して処理室２０内に導入する。本実施形態では、ＳｉＣＮ：Ｈ膜７の成膜処理に用いるプラズマイオンの原料として、希ガス族の一元素であるアルゴン（Ａｒ）を用いる。また、圧力調整バルブ２６および真空ポンプ等を作動させて、アルゴンガスが導入された処理室２０内の圧力および温度をそれぞれ予め設定されている所定の大きさに設定する。予め設定されている所定量のアルゴンガスを処理室２０内に導入した後、高周波電源２３により上部電極２１に高周波電圧を印加する。これにより、上部電極２１と下部電極２２との間に高周波の高電界を発生させて、処理室２０の内部で高周波放電を実現する。この高周波放電により、処理室２０内のアルゴンガスがプラズマ状態となり、アルゴン原子がプラズマイオン化する。ただし、この工程において、本実施形態では処理室２０の内部に成膜性のガスを導入しないので、一般的なプラズマＣＶＤ法のような単純な成膜現象は起きない。すなわち、本実施形態では、ＳｉＣＮ：Ｈからなる薄膜７のＳｉＣＯ：Ｈ膜６上への単純な堆積現象を用いること無く、ＳｉＣＮ：Ｈ膜７をＳｉＣＯ：Ｈ膜６上に成膜する。以下、詳しく説明する。
上部電極２１に印加された高周波電圧により上部電極２１と下部電極２２との間に高周波の高電界が発生し、処理室２０の内部に高周波放電が発生すると、いわゆるセルフバイアスと呼ばれる負の電位（電圧）が上部電極２１に掛かる。すると、プラズマイオン化したアルゴン原子（アルゴンイオン：Ａｒ+）２９が、上部電極２１に向けて高速に加速されつつ引き寄せられる。そして、図４中実線矢印で示すように、上部電極２１に引き寄せられたアルゴンイオン２９は、上部電極２１の表面上に堆積しているＳｉＣＮ：Ｈ膜（プリコート膜、コーティング膜）２７のうち、主に上部電極２１の下部電極２２と対向する側の主面上に堆積しているＳｉＣＮ：Ｈ膜２７に高速で衝突する。これにより、図４中実線矢印で示すように、主に上部電極２１の下部電極２２と対向する側の主面上に堆積しているＳｉＣＮ：Ｈ膜２７からＳｉＣＮ：Ｈ分子３０が叩き出される（弾き出される）。ＳｉＣＮ：Ｈ膜２７から叩き出されたＳｉＣＮ：Ｈ分子３０は、下部電極２２の上部電極２１と対向する側の主面上に載置されている半導体基板１上のＳｉＣＯ：Ｈ膜６の表面上に再び付着（堆積）し始める。すなわち、第２の絶縁膜としてのＳｉＣＮ：Ｈ膜７の成膜が始まる。なお、本実施形態においては、ＳｉＣＯ：Ｈ膜６上にＳｉＣＮ：Ｈ膜７を成膜する際の成膜温度は、ＳｉＣＯ：Ｈ膜６を半導体基板１上に成膜する際の成膜温度と同様に約３５０℃に設定される。また、ＳｉＣＯ：Ｈ膜６上にＳｉＣＮ：Ｈ膜７を成膜する際の半導体基板１の基板温度も、下部電極２２に内蔵されているヒータ２４により約３５０℃に設定される。
図１（ｂ）に示すように、ＳｉＣＮ：Ｈ膜７は、その膜厚が約２ｎｍとなるまでＳｉＣＯ：Ｈ膜６の表面上に堆積される。ＳｉＣＮ：Ｈ膜７の膜厚が約２ｎｍに達した時点で上部電極２１への高周波電圧の印加を停止する。これにより、処理室２０内のアルゴンガス（雰囲気）をプラズマ状態から解除して、ＳｉＣＮ：Ｈ膜７の成膜処理を終了する。このＳｉＣＮ：Ｈ膜７の成膜処理が終了した後、処理室２０内に残存しているアルゴンガスは、図４中黒塗り矢印で示すように、排気管２５、圧力調整バルブ２６、および真空ポンプを用いて処理室２０内から吸い出され、処理室２０の外に排気される。
ＳｉＣＯ：Ｈ膜６上のＳｉＣＮ：Ｈ膜７は、その上に後述する第１の絶縁膜であるＳｉＯ2 膜８を設ける際にＳｉＣＯ：Ｈ膜６が酸化されるのを抑制するための、いわゆる犠牲膜（バリア膜）となる。本発明者らが行った実験によれば、ＳｉＣＮ：Ｈ膜７はその膜厚が約２ｎｍと極めて薄いため、ＳｉＯ2 膜８が設けられる際に消失する可能性が高いことが分かった。そして、図１（ｃ）に示すように、ＳｉＣＯ：Ｈ膜６の上方にＳｉＯ2 膜８が設けられた後もＳｉＣＯ：Ｈ膜６とＳｉＯ2 膜８との間にＳｉＣＮ：Ｈ膜７が残存している状態は、ＳｉＣＮ：Ｈ膜７を極めて厚膜に成膜した場合であることが分かった。
ＳｉＣＮ：Ｈ膜７は、その膜厚が厚くなるにつれてＳｉＣＯ：Ｈ膜６が酸化されるのを抑制するバリア機能が高くなる。したがって、ＳｉＣＮ：Ｈ膜７は、その膜厚が厚くなるにつれてその目的を達成し易くなる。ところが、ＳｉＣＮ：Ｈ膜７は、低比誘電率絶縁膜であるＳｉＣＯ：Ｈ膜６と異なり、比誘電率が高い一般的な絶縁膜である。したがって、ＳｉＣＮ：Ｈ膜７の膜厚が厚くなるにつれて、層間絶縁膜の大部分を占める部材としてＳｉＣＯ：Ｈ膜６を採用することにより半導体装置の高速化を図るという目的を達成し難くなる。このようなトレードオフの関係にある両効果について、高い水準でバランスよく両立できるＳｉＣＮ：Ｈ膜７の膜厚を見出すべく、本発明者らは更なる実験を行った。その結果、ＳｉＣＮ：Ｈ膜７の膜厚は約５ｎｍ以下が好ましいことが分かった。すなわち、本発明者らが行った実験によれば、ＳｉＣＮ：Ｈ膜７の膜厚が約５ｎｍ以下であれば、ＳｉＣＯ：Ｈ膜６の酸化抑制機能と半導体装置の高速化とを高い水準でバランスよく両立できることが分かった。
また、低比誘電率絶縁膜であるＳｉＣＯ：Ｈ膜６は多孔質状（ポーラス状）の絶縁膜であり、通常の絶縁膜であるＳｉＣＮ：Ｈ膜７に比べて膜密度が低い。このため、ＳｉＣＯ：Ｈ膜６はＳｉＣＮ：Ｈ膜７に比べて機械的強度（物理的強度）も低い。ところが、前述したように、本実施形態では、ＳｉＣＯ：Ｈ膜６の上にＳｉＣＮ：Ｈ膜７を成膜する工程において、ＳｉＣＯ：Ｈ膜６の表層部に酸素イオン等が実質的に排除された雰囲気下でアルゴンイオン２９によるプラズマ処理が施されている。これにより、ＳｉＣＯ：Ｈ膜６は、その表層部が表層部以外の部分に比べて緻密化（高密度化）されている。具体的には、図１（ｂ）に示すように、ＳｉＣＯ：Ｈ膜６上にＳｉＣＮ：Ｈ膜７を成膜する際に、プラズマ処理により、併せてＳｉＣＯ：Ｈ膜６の表層部に緻密層６ａが形成されている。すなわち、プラズマ処理が施されたＳｉＣＯ：Ｈ膜６は、図１（ｂ）に示すように、互いに膜質が異なる表層部の緻密層６ａおよび表層部以外の多孔質層６ｂからなる、実質的に２層構造の低比誘電率絶縁膜として形成されている。
次に、図１（ｃ）に示すように、第２の絶縁膜であるＳｉＣＮ：Ｈ膜７の表面上に、酸素を含む材料および酸素と反応する元素を含む材料の少なくとも一方の材料からなる第１の絶縁膜８を設ける。具体的には、第１の絶縁膜としてのＳｉＯ2 膜８を、通常のプラズマＣＶＤ法によりＳｉＣＮ：Ｈ膜７の表面上に設ける。このＳｉＯ2 膜８は、その膜厚が約１００ｎｍとなるまでＳｉＣＮ：Ｈ膜７上に堆積される。このＳｉＯ2 膜８は、層間絶縁膜であるＳｉＣＯ：Ｈ膜６に対するいわゆるキャップ膜となる。なお、ＳｉＯ2 膜８を成膜する際には、ガス状のＳｉＨ4 およびガス状のＮ2Ｏからなる混合ガスを原料ガスとして用いる。
次に、図１（ｄ）に示すように、ＳｉＯ2 膜８の表面上に第１の凹部形成用レジスト膜９を設ける。続けて、このレジスト膜９に、下層配線３の表面に連通する第１の凹部１０のパターンを、光リソグラフィー法によりパターニングする。続けて、このパターニングされたレジスト膜９をマスクとして、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、およびＳｉＣＯ：Ｈ膜６を反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法により加工する。これにより、下層配線３の上方において、レジスト膜９、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、およびＳｉＣＯ：Ｈ膜６を貫通して所定のパターンからなる第１の凹部１０が形成される。なお、前述したように、ＳｉＣＯ：Ｈ膜６と下層配線３との間には、下層配線３の表面を覆ってエッチングストッパー膜としてのＳｉＣＮ：Ｈ膜５が設けられている。このため、このエッチング工程においては、第１の凹部１０はその下端がＳｉＣＮ：Ｈ膜５の表面を露出する深さに形成される。
第１の凹部１０の内部には、後述するように下層配線３に電気的に接続される第１の導電体としてのプラグ（ヴィアプラグ、コンタクトプラグ）１６が設けられる。したがって、第１の凹部とは、具体的にはプラグ用凹部（プラグ用溝、ヴィアホール、コンタクトホール）１０である。同様に、第１の凹部形成用レジスト膜は、具体的にはプラグ用凹部形成用レジスト膜（プラグ用溝形成用レジスト膜、ヴィアホール形成用レジスト膜、コンタクトホール形成用レジスト膜）９である。以下の説明においては、第１の凹部形成用レジスト膜９、第１の凹部１０、および第１の導電体１６を、それぞれ単にヴィアホール形成用レジスト膜９、ヴィアホール１０、およびヴィアプラグ１６と称することとする。
次に、図１（ｅ）に示すように、ヴィアホール１０が形成されたＳｉＯ2 膜８上から、放電されたＯ2 ガスを用いてヴィアホール形成用レジスト膜９を剥離させて除去する。
次に、図２（ａ）に示すように、ヴィアホール１０の内部およびヴィアホール１０が形成されたＳｉＯ2 膜８上に、第２の凹部形成用レジスト膜１１を設ける。
次に、図２（ｂ）に示すように、レジスト膜１１に、ヴィアホール１０に連通する第２の凹部１２のパターンを、光リソグラフィー法によりパターニングする。
次に、図２（ｃ）に示すように、パターニングされたレジスト膜１１をマスクとして、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、およびＳｉＣＯ：Ｈ膜６をＲＩＥ法により加工する。これにより、下層配線３の上方において、レジスト膜１１、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、およびＳｉＣＯ：Ｈ膜６の内部に、所定のパターンからなる第２の凹部１２がヴィアホール１０に連通して形成される。第２の凹部１２は、その下端がＳｉＣＯ：Ｈ膜６の中間部に位置する深さに形成される。
第２の凹部１２の内部には、後述するようにヴィアプラグ１６を介して下層配線３に電気的に接続される第２の導電体としての配線（上層配線）１５が設けられる。したがって、第２の凹部とは、具体的には配線用凹部（配線用溝、上層配線用凹部、上層配線用溝）１２である。同様に、第２の凹部形成用レジスト膜は、具体的には配線用凹部形成用レジスト膜（配線用溝形成用レジスト膜、上層配線用凹部形成用レジスト膜、上層配線用溝形成用レジスト膜）１１である。以下の説明においては、第２の凹部形成用レジスト膜１１、第２の凹部１２、および第２の導電体１５を、それぞれ単に上層配線用凹部形成用レジスト膜１１、上層配線用凹部１２、および上層配線１５と称することとする。
次に、図２（ｄ）に示すように、上層配線用凹部１２が形成されたＳｉＯ2 膜８上から、放電されたＯ2 ガスを用いて上層配線用凹部形成用レジスト膜１１を剥離させて除去する。
次に、図３（ａ）に示すように、ヴィアホール１０がその底部を形成しているＳｉＣＮ：Ｈ膜５を貫通するまで、ＳｉＣＮ：Ｈ膜５をＲＩＥ法により加工する。これにより、下層配線３の表面がヴィアホール１０内に露出される。それとともに、ヴィアホール１０および上層配線用凹部１２の内部に埋め込まれるヴィアプラグ１６および上層配線１５の下地が仕上がる。
次に、図３（ｂ）に示すように、ヴィアホール１０および上層配線用凹部１２の内部、ならびにＳｉＯ2 膜８上に、スパッタリング法によりバリアメタル膜１３を設ける。本実施形態においては、バリアメタル膜１３をＴａＮにより形成する。続けて、同じくスパッタリング法により、上層配線１５およびヴィアプラグ１６を設ける際の基礎となる下地層（下地膜）１４ａをＴａＮ膜１３の表面上に設ける。本実施形態においては、上層配線１５およびヴィアプラグ１６をＣｕにより形成する。したがって、下地層１４ａもＣｕにより形成する。
次に、図３（ｃ）に示すように、ヴィアホール１０および上層配線用凹部１２の内部が埋まるまで、Ｃｕ下地層１４ａの表面上に上層配線１５およびヴィアプラグ１６の主要部となるＣｕ膜１４ｂを設ける。具体的には、Ｃｕ下地層１４ａをシード層として、電解メッキ法によりＣｕ下地層１４ａの表面上にＣｕメッキ膜１４ｂを設ける。この際、Ｃｕシード層（Ｃｕ下地層）１４ａは、Ｃｕメッキ膜１４ｂと一体化して単体のＣｕ膜１４となる。
次に、図３（ｄ）に示すように、ＳｉＯ2 膜８の表面上のＴａＮ膜１３およびＣｕ膜１４を、化学的機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により研磨して除去する。これにより、ヴィアホール１０および上層配線用凹部１２の内部にＴａＮ膜１３およびＣｕ膜１４を埋め込む。この結果、上層配線用凹部１２およびヴィアホール１０の内部に、Ｃｕ膜１４により一体に形成された上層配線１５およびヴィアプラグ１６が設けられる。すなわち、いわゆるデュアルダマシン構造からなるＣｕ上層配線１５およびＣｕヴィアプラグ１６が、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、ＳｉＣＯ：Ｈ膜６、およびＳｉＣＮ：Ｈ膜５の各膜の内部に埋め込まれる。埋め込み配線としてのＣｕ上層配線１５は、Ｃｕヴィアプラグ１６およびＴａＮ膜１３を介して下層配線３に電気的に接続される。これまでの工程により、図３（ｄ）に示すように、所望の埋め込み配線構造を有する半導体装置１７を得る。
以上説明したように、この第１実施形態によれば、通常の絶縁膜に比べて膜密度が低く機械的強度も弱いＳｉＣＯ：Ｈ膜６が、図１（ｂ）〜図３（ｄ）に示すように、表層部の緻密層６ａおよび表層部以外の多孔質層６ｂからなる、実質的に２層構造の低比誘電率絶縁膜として形成されている。表層部の緻密層６ａは、多孔質層６ｂに比べて機械的強度が強くなっている。これにより、本実施形態の半導体装置１７においては、低比誘電率層間絶縁膜であるＳｉＣＯ：Ｈ膜６と、このＳｉＣＯ：Ｈ膜６に直接または間接的に積層して設けられる他の一般的な絶縁膜であるＳｉＣＮ：Ｈ膜７やＳｉＯ2 膜８との界面付近における密着性や強度が向上されている。この結果、本実施形態の半導体装置１７においては、ＳｉＣＯ：Ｈ膜６とＳｉＣＮ：Ｈ膜７やＳｉＯ2 膜８との界面付近における膜剥がれが低減されている。したがって、この第１実施形態によれば、ＳｉＣＯ：Ｈ膜６、ＳｉＣＮ：Ｈ膜７、およびＳｉＯ2 膜８の各膜同士の界面付近において外力による膜剥がれが生じ難い半導体装置１７を容易に製造することができる。
ここで、本実施形態に対する比較例としての半導体装置およびその製造方法について、図９を参照しつつ簡潔に説明する。図９は、本実施形態に対する比較例としての半導体装置を示す断面図である。
図９に示すように、先ず、半導体基板１０１上に層間絶縁膜１０２を設ける。続けて、この層間絶縁膜１０２の表層部に下層配線１０３および下層配線１０３を覆うバリアメタル膜１０４を埋め込む。続けて、下層配線１０３およびバリアメタル膜１０４の表面を覆って、層間絶縁膜１０２上にプラズマＣＶＤ法によりＳｉＣＮ：Ｈ膜１０５を設ける。このＳｉＣＮ：Ｈ膜１０５を成膜する際には、有機シラン（アルキルシラン）およびＮＨ3 を原料ガスとして用いる。続けて、ＳｉＣＮ：Ｈ膜１０５上にプラズマＣＶＤ法により低比誘電率層間絶縁膜としてのＳｉＣＯ：Ｈ膜１０６を設ける。このＳｉＣＯ：Ｈ膜１０６を成膜する際には、アルキルシランあるいは環状構造を有する有機シラン等の有機シランおよびＯ2 を原料ガスとして用いる。続けて、ＳｉＣＯ：Ｈ膜１０６上にプラズマＣＶＤ法によりＳｉＯ2 膜１０７を設ける。このＳｉＯ2 膜１０７を成膜する際には、ＳｉＨ4 ＋ Ｎ2Ｏを原料ガスとして用いる。
続けて、通常の光リソグラフィー法や反応性イオンエッチング（Reactive Ion Etching：ＲＩＥ）法によりＳｉＯ2 膜１０７およびＳｉＣＯ：Ｈ膜１０６を加工し、下層配線１０３の上方でＳｉＯ2 膜１０７およびＳｉＣＯ：Ｈ膜１０６の内部にヴィアホール１０８を形成する。続けて、通常の光リソグラフィー法やＲＩＥ法によりＳｉＯ2 膜１０７およびＳｉＣＯ：Ｈ膜１０６を加工し、それら各膜１０６，１０７の内部にヴィアホール１０８に連通する配線溝１０９を形成する。続けて、ヴィアホール１０８がその底部を形成しているＳｉＣＮ：Ｈ膜１０５を貫通するまでＳｉＣＮ：Ｈ膜１０５をＲＩＥ法により加工し、下層配線１０３の表面を露出させる。
続けて、ヴィアホール１０８および配線溝１０９の内部、ならびにＳｉＯ2 膜１０７上にバリアメタル膜１１０を設ける。続けて、ヴィアホール１０８および配線溝１０９の内部が埋まるまで、バリアメタル膜１１０上にＣｕ膜１１１を設ける。続けて、ＳｉＯ2 膜１０７上のバリアメタル膜１１０およびＣｕ膜１１１を、化学的機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により除去し、ヴィアホール１０８および配線溝１０９の内部にバリアメタル膜１１０およびＣｕ膜１１１を埋め込む。この結果、Ｃｕ膜１１１により一体に形成された上層配線１１２およびヴィアプラグ１１３が、バリアメタル膜１１０を介して下層配線１０３に電気的に接続されてヴィアホール１０８および配線溝１０９の内部に設けられる。すなわち、ＳｉＯ2 膜１０７、ＳｉＣＯ：Ｈ膜１０６、およびＳｉＣＮ：Ｈ膜１０５の内部にいわゆるデュアルダマシン構造からなるＣｕ上層配線１１２が埋め込まれた、埋め込み配線構造を有する半導体装置１１４を得る。
ところが、本発明者らが行った実験によれば、前述した製造方法により半導体装置１１４を製造しようとすると、ＣＭＰ法を行う際に、図９に示すように、ＳｉＯ2 膜１０７とＳｉＣＯ：Ｈ膜１０６との界面において膜剥がれが非常に高い確率で生じることが分かった。そして本発明者らが鋭意検討した結果、ＳｉＯ2 膜１０７とＳｉＣＯ：Ｈ膜１０６との界面における膜剥がれは、次に述べる理由によることが判明した。
前述した製造方法によれば、プラズマＣＶＤ法によりＳｉＯ2 膜１０７をＳｉＣＯ：Ｈ膜１０６上に成膜する。この際、ＳｉＯ2 膜１０７の下地膜となるＳｉＣＯ：Ｈ膜１０６の表層部がプラズマ状態のＯ2 ガス（酸素のプラズマイオン）により酸化されて、次の化学反応式（１）により表される化学反応が起きることが判明した。
≡Ｓｉ−ＣＨ3 ＋ ２Ｏ2 → ≡Ｓｉ−ＯＨ ＋ ＣＯ2 ＋ Ｈ2Ｏ ・・・（１）
この化学反応式（１）において、≡Ｓｉ−ＣＨ3 はＳｉＣＯ：Ｈ膜１０６中に含まれるメチル基である。また、この化学反応により生成された ≡Ｓｉ−ＯＨ基は、水分（Ｈ2Ｏ）を吸着するいわゆる吸湿サイトとして働く。この≡Ｓｉ−ＯＨ基により、下層膜のＳｉＣＯ：Ｈ膜１０６と上層膜のＳｉＯ2 膜１０７との界面であるＳｉＣＯ：Ｈ膜１０６の表層部に、図９に示すように、水分（Ｈ2Ｏ）が吸着した脆弱な層１０６ａが形成される。この脆弱層１０６ａは、ＳｉＣＯ：Ｈ膜１０６の他の部分に比べて脆く、機械的強度（物理的強度）が低い。すなわち、脆弱層１０６ａは、ＳｉＣＯ：Ｈ膜１０６の他の部分に比べて、外力によるストレスに対する耐久性が低い。このため、ＳｉＯ2 膜１０７形成工程の後工程であるＣＭＰ工程においてＳｉＣＯ：Ｈ膜１０６とＳｉＯ2 膜１０７との界面である脆弱層１０６ａにストレスが掛かると、図９に示すように、脆弱層１０６ａとＳｉＯ2 膜１０７との間に膜剥がれが容易に生じてしまう。
脆弱層１０６ａとＳｉＯ2 膜１０７との間に膜剥がれが生じると、その後のＣＭＰ工程の続行が事実上不可能となる。すなわち、Ｃｕ上層配線１１２およびＣｕヴィアプラグ１１３からなる埋め込み配線構造の実現が事実上不可能となる。ひいては半導体装置１１４の製造が事実上不可能となる。また、たとえＣＭＰ工程を続行してＣｕ上層配線１１２およびＣｕヴィアプラグ１１３からなる埋め込み配線構造を実現できたとしても、膜剥がれが生じた箇所からＳｉＣＯ：Ｈ膜１０６、ＳｉＯ2 膜１０７、バリアメタル膜１１０、Ｃｕ上層配線１１２、およびＣｕヴィアプラグ１１３等の劣化が容易に始まる。このような現象は、配線やヴィアプラグの材料に酸化（腐蝕）され易いＣｕを用いた場合、特に顕著である。
このように、層間絶縁膜１０６付近において膜剥がれが生じると、埋め込み配線構造の品質や信頼性等が低下する。ひいては、半導体装置１１４全体の品質、信頼性、および性能等が低下し、半導体装置１１４は所望される機能を十分かつ適正に発揮することが困難になる。したがって、層間絶縁膜１０６付近において膜剥がれが生じた半導体装置１１４は、不良品とみなされて製品として市場に出荷することはできなくなる。すなわち、半導体装置１１４の歩留まりや生産効率が低下する。
以上説明した比較例としての半導体装置１１４およびその製造方法に対して、前述した本発明の第１実施形態に係る半導体装置１７およびその製造方法は、次に述べるような利点を多数有している。以下、詳細に説明する。
先ず、本実施形態では、前述したように、低比誘電率層間絶縁膜であるＳｉＣＯ：Ｈ膜６と、その上に設ける通常の絶縁膜であるＳｉＣＮ：Ｈ膜７およびＳｉＯ2 膜８とを、同一の反応容器（成膜装置）内で連続して成膜しない。それとともに、ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１を、ＳｉＣＯ：Ｈ膜６上へのＳｉＣＮ：Ｈ膜７の成膜が終了するまで酸素と非接触の状態に保持する。また、ＳｉＣＯ：Ｈ膜６上にＳｉＣＮ：Ｈ膜７を成膜するのに先立って、ＳｉＣＮ：Ｈ膜７を成膜する反応容器１９の内部を少なくとも酸素を含まないプリコート膜（ＳｉＣＮ：Ｈ膜）２７により略全面的にコーティングする。これにより、図示しない隙間等を介して反応容器１９の外部から反応容器１９の内部（処理室２０）に酸素が侵入するおそれを殆ど無くすことができる。
このように、酸素分子（Ｏ2）等の存在を実質的に断った酸素フリーの雰囲気下においてアルゴンガスを主成分とする酸素を含まないガスをプラズマ放電させ、このプラズマ状態のアルゴンガスを用いてＳｉＣＯ：Ｈ膜６にプラズマ処理を施す。そして、プラズマ状態のアルゴンガス（アルゴンイオン２９）によるプラズマ処理をＳｉＣＯ：Ｈ膜６に施しつつ、酸素以外の元素から構成されるＳｉＣＮ：Ｈ膜７をＳｉＣＯ：Ｈ膜６上に成膜する。このような成膜方法によれば、ＳｉＣＮ：Ｈ膜７を成膜する際に、処理室２０内にプラズマ放電により酸素のプラズマイオン（プラズマ状態のＯ2 ガス）が生成されるおそれを殆ど無くすことができる。ひいては、プラズマ状態のアルゴンガスの中に酸素が混入して酸素イオンとなり、この酸素イオンがＳｉＣＯ：Ｈ膜６の表層部と化学反応するおそれを殆ど無くすことができる。
また、ＳｉＣＮ：Ｈ膜７には、酸素原子（Ｏ）と反応し易い炭素原子（Ｃ）や窒素原子（Ｎ）が含まれている。通常、それら酸素と反応し易い元素を含む膜をＳｉＣＯ：Ｈ膜６上に直接接触させて設けると、ＳｉＣＯ：Ｈ膜６中の酸素原子が炭素原子や窒素原子と結合して、ＳｉＣＯ：Ｈ膜６の表層部にＳｉＯ2 膜やＳｉＯＮ膜等の水分（Ｈ2Ｏ）を吸着し易い膜が生じる。この結果、前述した比較例としての半導体装置１１４と同様に、ＳｉＣＯ：Ｈ膜６の表層部が酸化されてＳｉＣＯ：Ｈ膜６の表層部に脆弱層ができ、ＳｉＣＯ：Ｈ膜６とその上層膜との界面において膜剥がれ等が極めて生じ易くなる。ところが前述したように、本実施形態では、ＳｉＣＯ：Ｈ膜６上にＳｉＣＮ：Ｈ膜７を設ける際に、酸素が実質的に存在しない雰囲気下においてＳｉＣＯ：Ｈ膜６にプラズマ処理を施す。これにより、ＳｉＣＯ：Ｈ膜６の表層部に緻密層６ａが形成されるので、ＳｉＣＯ：Ｈ膜６の表層部の酸素原子はもちろんのこと、多孔質層６ｂ中の酸素原子もＳｉＣＮ：Ｈ膜７中の炭素原子や窒素原子と結合するおそれは殆ど無くなる。
また、低比誘電率絶縁膜は一般的に多孔質状（ポーラス状）の絶縁膜であり、通常の絶縁膜に比べて膜密度が低い。このため、低比誘電率絶縁膜は、通常の絶縁膜に比べて機械的強度（物理的強度）も低い。ところが、本実施形態においては、前述したように低比誘電率絶縁膜であるＳｉＣＯ：Ｈ膜６の表層部には緻密層６ａが形成されている。これにより、ＳｉＣＯ：Ｈ膜６の表層部６ａがＳｉＣＯ：Ｈ膜６の周囲の雰囲気中の酸素分子や酸素イオン等と結合し難くなる。すなわち、ＳｉＣＯ：Ｈ膜６の表層部６ａは酸化され難くなる。本発明者らが行った実験によれば、緻密層６ａはその膜厚が少なくとも約１０ｎｍもあれば多孔質層６ｂの酸化、すなわち脆弱化を十分に抑制できることが分かった。より好ましくは、緻密層６ａはその膜厚が約５０ｎｍあると、ＳｉＣＯ：Ｈ膜６全体の比誘電率の上昇を良好に抑制することができ、より理想的であることが分かった。
これらの結果、本実施形態においては、ＳｉＣＮ：Ｈ膜７を成膜する際にＳｉＣＯ：Ｈ膜６の表層部に水分（Ｈ2Ｏ）が吸着して酸化され、ＳｉＣＮ：Ｈ膜７の下地膜となるＳｉＣＯ：Ｈ膜６の表層部６ａに脆弱層が形成されるおそれを殆ど無くすことができる。したがって、本実施形態の成膜方法によれば、ＳｉＣＯ：Ｈ膜６の膜質を劣化させることなく、適正な膜質からなるＳｉＣＯ：Ｈ膜６にプラズマ処理を施しつつ、ＳｉＣＯ：Ｈ膜６上にＳｉＣＮ：Ｈ膜７を設けることができる。これにより、ＳｉＣＯ：Ｈ膜６とＳｉＣＮ：Ｈ膜７との界面における密着性が低下するおそれは殆ど無い。
また、処理室２０の内部をコーティングするプリコート膜２７の材料として、処理室２０の内部で成膜される第２の絶縁膜７と同質のＳｉＣＮ：Ｈを用いる。これにより、適正な膜質からなるＳｉＣＮ：Ｈ膜７を成膜するのを妨げる原因となる物質が、処理室２０の内部に発生するおそれも抑制することができる。すなわち、ＳｉＣＮ：Ｈ膜７自体の膜質を変質もしくは劣化させたり、あるいはＳｉＣＮ：Ｈ膜７の下地膜となるＳｉＣＯ：Ｈ膜６の膜質を変質もしくは劣化させたりする原因となる物質が、処理室２０の内部に発生するおそれを殆ど無くすことができる。具体的には、金属汚染の原因となる金属粒子や、粒子状汚染の原因となる塵埃やパーティクル、あるいはＳｉＣＮ：Ｈ膜７の成膜に寄与しない有機物や無機物からなる様々な汚染物質等が、プラズマ放電により処理室２０を囲っている装置本体（反応容器）１９等から発生するおそれを殆ど無くすことができる。
また、本実施形態によれば、処理室２０の内壁面のみならず、上部および下部の各電極２１，２２の表面等もＳｉＣＮ：Ｈ膜２７により略全面的にコーティングされる。そして、前述したように、上部電極２１の下部電極２２と対向する側の主面上に堆積しているＳｉＣＮ：Ｈ膜２７からアルゴンイオン２９の衝突により叩き出されたＳｉＣＮ：Ｈ分子３０をＳｉＣＯ：Ｈ膜６の表面上に再び堆積させる。これにより、ＳｉＣＯ：Ｈ膜６の表面上にＳｉＣＮ：Ｈ膜７を成膜する。このような現象は、図示しない一般的なスパッタリング装置の内部で起きている現象と略同じ現象である。通常のプラズマＣＶＤ法によれば、ＳｉＣＮ：Ｈ膜の成膜は有機シランガスおよびＮＨ3 ガスの混合ガスを用いて放電することにより行われる。ところが、この方法では、ＳｉＣＮ：Ｈ膜の成膜の際にＮＨ3 ガスの放電により下地膜であるＳｉＣＯ：Ｈ膜がダメージを受けてしまう。これにより、ＳｉＣＯ：Ｈ膜の表層部が脆弱化されて、ＳｉＣＮ：Ｈ膜の成膜工程の後工程において、前述したような層間絶縁膜付近における剥離不良が引き起こされることがある。これに対して、前述したようにアルゴンイオン２９によるスパッタリング現象を利用する本実施形態の半導体装置の製造方法によれば、ＮＨ3 ガス等の放電は一切生じない。このため、ＳｉＣＯ：Ｈ膜６上にＳｉＣＮ：Ｈ膜７を成膜する際に、ＳｉＣＯ：Ｈ膜６がダメージを受けるおそれを殆ど無くすことができる。
このように、本実施形態によれば、ＳｉＣＮ：Ｈ膜７の下地膜となるＳｉＣＯ：Ｈ膜６の表層部に脆弱層を形成したり、あるいはＳｉＣＯ：Ｈ膜６の膜質を劣化させたりするおそれを殆ど無くして、適正な膜質からなるＳｉＣＮ：Ｈ膜７を成膜することができる。ひいては、ＳｉＣＯ：Ｈ膜６とＳｉＣＮ：Ｈ膜７との界面における機械的強度が低下するおそれを殆ど無くして、ＳｉＣＯ：Ｈ膜６とＳｉＣＮ：Ｈ膜７との界面における密着性を向上させることができる。
また、本実施形態では、ＳｉＣＯ：Ｈ膜６の表層部（緻密層）６ａの膜密度は、プラズマ処理により、ＣＭＰ工程の際に表層部６ａに加えられる外力（ストレス）に、表層部６ａが耐え得る程度に高められている。この結果、緻密層６ａの機械的強度は、ＣＭＰ工程の際に緻密層６ａに加えられるストレスに、緻密層６ａが耐え得る程度に高められている。ひいては、ＳｉＣＯ：Ｈ膜６の緻密層６ａとＳｉＣＮ：Ｈ膜７との界面における密着性は、ＣＭＰ工程の際に緻密層６ａに加えられるストレスにより、緻密層６ａとＳｉＣＮ：Ｈ膜７とが膜剥がれしない程度に高められている。なお、ＳｉＣＯ：Ｈ膜６の表層部（緻密層）６ａの機械的強度は、表層部６ａに比べて空疎な膜構造を有するＳｉＣＯ：Ｈ膜６の表層部６ａ以外の多孔質状の部分（多孔質層）６ｂの機械的強度に比べて高められているのはもちろんである。
さらに、前述したように、ＳｉＣＯ：Ｈ膜６の表層部には緻密層６ａが形成されているので、ＳｉＣＯ：Ｈ膜６の周囲の雰囲気中の酸素分子や酸素イオン等は、ＳｉＣＯ：Ｈ膜６の多孔質層（ポーラス層）６ｂに殆ど到達することができない。すなわち、緻密層６ａは、酸素分子や酸素イオン等が多孔質層６ｂに到達するのを防ぐバリア層（バリア膜）となる。これにより、多孔質層６ｂは、緻密層６ａと同程度に酸化され難く、その膜質が劣化し難い。ひいては、ＳｉＣＯ：Ｈ膜６は、その機械的強度や下地膜であるＳｉＣＮ：Ｈ膜５との界面における密着性が低下するおそれが殆ど無い。
また、ＳｉＯ2 膜８およびＳｉＯ2 膜８の直下のＳｉＣＮ：Ｈ膜７は、低比誘電率膜（low-k 膜）であるＳｉＣＯ：Ｈ膜６と異なり、ともに比誘電率が低比誘電率膜よりも高い一般的な絶縁膜である。したがって、ＳｉＯ2 膜８およびＳｉＣＮ：Ｈ膜７は、ＳｉＣＯ：Ｈ膜６よりも膜密度および機械的強度が高い。それとともに、ＳｉＯ2 膜８とＳｉＣＮ：Ｈ膜７との界面における密着性は、前述した背景技術に係るＳｉＯ2 膜１０７とＳｉＣＯ：Ｈ膜１０６との界面における密着性よりも高い。このため、ＣＭＰ工程によりＳｉＯ2 膜１０７とＳｉＣＯ：Ｈ膜１０６との界面に膜剥がれが生じた比較例としての半導体装置１１４と異なり、ＳｉＯ2 膜８とＳｉＣＮ：Ｈ膜７との界面には、ＣＭＰ工程においても膜剥がれが生じるおそれは殆ど無い。
また、前述したように、ＳｉＣＯ：Ｈ膜６とＳｉＯ2 膜８との間には、犠牲膜としてのＳｉＣＮ：Ｈ膜７が設けられている。このＳｉＣＮ：Ｈ膜７は、酸素を含む材料からなるＳｉＯ2 膜８をＳｉＣＯ：Ｈ膜６の上方に成膜する際に、その原料ガスの一つであるＮ2Ｏガスから発生するプラズマ状態の酸素イオンがＳｉＣＯ：Ｈ膜６の表層部（緻密層）６ａに到達するのをブロックするバリア膜（層）となる。このため、ＳｉＯ2 膜８を成膜する際にＮ2Ｏガスからプラズマ状態の酸素イオンが発生しても、酸素イオンがＳｉＣＯ：Ｈ膜６の表層部６ａに到達するおそれは殆ど無い。すなわち、ＳｉＯ2 膜８を成膜する際に、プラズマ状態の酸素イオンがＳｉＣＯ：Ｈ膜６と反応して、水分（Ｈ2Ｏ）がＳｉＣＯ：Ｈ膜６の表層部６ａに吸着されるおそれは殆ど無い。
したがって、前述した比較例としての半導体装置１１４と異なり、ＳｉＣＯ：Ｈ膜６の上方にＳｉＯ2 膜８を成膜する際に、ＳｉＣＯ：Ｈ膜６の表層部６ａがプラズマ状態の酸素イオンにより酸化されて、ＳｉＣＯ：Ｈ膜６の表層部６ａに脆弱層（ダメージ層）が形成されるおそれは殆ど無い。この結果、ＳｉＣＯ：Ｈ膜６の上方にＳｉＯ2 膜８を形成しても、ＳｉＣＯ：Ｈ膜６の表層部に形成された緻密層６ａの機械的強度はＣＭＰ工程の際に加えられるストレスに耐え得る程度に高められたままであり、低下するおそれは殆ど無い。同様に、ＳｉＣＯ：Ｈ膜６の表層部（緻密層）６ａとＳｉＣＮ：Ｈ膜７との界面における密着性もＣＭＰ工程の際に加えられるストレスに耐え得る程度に高められたままであり、低下するおそれは殆ど無い。
なお、本実施形態では、ＳｉＣＯ：Ｈ膜６の上方に設けられる第１の絶縁膜として、前述したように酸素を含む材料からなるＳｉＯ2 膜８を設ける設定とした。しかし、本実施形態のように、酸素が実質的に存在しない酸素フリーの雰囲気下においてＳｉＣＯ：Ｈ膜６にプラズマ処理を施しつつＳｉＣＯ：Ｈ膜６と第１の絶縁膜との間にＳｉＣＮ：Ｈ膜７を設ける工程によれば、第１の絶縁膜はＳｉＯ2 膜８には限定されない。例えば、第１の絶縁膜として、ＳｉＣＮ：Ｈ膜７のように酸素原子そのものではなく酸素と反応する元素を含む材料からなる膜をＳｉＣＯ：Ｈ膜６の上方に設けても、本実施形態と同様の効果を得ることができる。以下、簡潔かつ具体的に説明する。
図示は省略するが、酸素と反応する元素を含む材料からなる第１の絶縁膜として、例えばＳｉＣ膜あるいはＳｉＮ膜等をＳｉＣＯ：Ｈ膜６の上方に設けるとする。この際、前述した比較例としての半導体装置１１４のように、ＳｉＣＯ：Ｈ膜６に対して酸素が実質的に存在しない雰囲気下においてプラズマ処理を施さないとする。あるいは、ＳｉＣＯ：Ｈ膜６とＳｉＣ膜やＳｉＮ膜との間にバリア膜となるＳｉＣＮ：Ｈ膜７を設けないとする。すると、ＳｉＣＯ：Ｈ膜６中の酸素原子（Ｏ）が、ＳｉＣ膜中の炭素原子（Ｃ）やＳｉＮ膜中の窒素原子（Ｎ）と結合して、ＳｉＣＯ：Ｈ膜６の表層部にＳｉＯ2 膜やＳｉＯＮ膜等の水分（Ｈ2Ｏ）を吸着し易い膜が生じる。この結果、半導体装置１１４と同様に、ＳｉＣＯ：Ｈ膜６の表層部に脆弱層ができ、ＳｉＣＯ：Ｈ膜６とＳｉＣ膜やＳｉＮ膜との界面において膜剥がれ等が極めて生じ易くなる。
ところが前述したように、本実施形態では、酸素が実質的に存在しない雰囲気下においてＳｉＣＯ：Ｈ膜６にプラズマ処理を施すことにより、ＳｉＣＯ：Ｈ膜６の表層部に緻密層６ａを形成する。それとともに、ＳｉＣＯ：Ｈ膜６上にバリア膜となるＳｉＣＮ：Ｈ膜７を直接接触させて設ける。これにより、ＳｉＣＯ：Ｈ膜６の表層部の酸素原子はもちろんのこと、多孔質層６ｂ中の酸素原子もＳｉＣＮ：Ｈ膜７上ＳｉＣ膜中の炭素原子やＳｉＮ膜中の窒素原子と殆ど結合できなくなる。したがって、本実施形態によれば、ＳｉＣＯ：Ｈ膜６の上方に設ける第１の絶縁膜として、酸素を含む材料からなるＳｉＯ2 膜８や、酸素と反応する元素を含む材料からなるＳｉＣ膜およびＳｉＮ膜等のいずれの膜を採用しても、ＳｉＣＯ：Ｈ膜６の表層部に脆弱層が形成されるおそれを殆ど無くすことができる。ひいては、ＳｉＣＯ：Ｈ膜６とその上方に設けられる他の絶縁膜との間に膜剥がれが生じるおそれを殆ど無くすことができる。
このように、本実施形態によれば、低比誘電率層間絶縁膜であるＳｉＣＯ：Ｈ膜６と、ＳｉＣＯ：Ｈ膜６に直接接触して設けられる他の一般的な絶縁膜であるＳｉＣＮ：Ｈ膜７との界面付近における密着性や機械的強度は、ＣＭＰ工程の際に生じるストレスに十分に耐え得る程度に向上されている。それとともに、ＳｉＣＯ：Ｈ膜６と、ＳｉＣＯ：Ｈ膜６にＳｉＣＮ：Ｈ膜７を介して間接的に積層して設けられる他の一般的な絶縁膜であるＳｉＯ2 膜８との間の密着性や、ＳｉＣＯ：Ｈ膜６、ＳｉＣＮ：Ｈ膜７、およびＳｉＯ2 膜８の３層の絶縁膜からなる積層膜の機械的強度も、ＣＭＰ工程の際に生じるストレスに十分に耐え得る程度に向上されている。すなわち、ＳｉＣＯ：Ｈ膜６、ＳｉＣＮ：Ｈ膜７、およびＳｉＯ2 膜８は、それぞれＣＭＰ法等により加えられるストレス（外力）に対する耐久性が高められている。このため、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、ＳｉＣＯ：Ｈ膜６、およびＳｉＣＮ：Ｈ膜５の内部にＣｕ上層配線１５およびＣｕヴィアプラグ１６をＣＭＰ法により埋め込む際に、ＳｉＣＯ：Ｈ膜６からＳｉＯ2 膜８までの各膜６，７，８の界面（膜間）において膜剥がれが生じるおそれは殆ど無い。
本発明者らが行った実験によれば、前述した比較例としての半導体装置１１４と異なり、本実施形態のＳｉＣＯ：Ｈ膜６、ＳｉＣＮ：Ｈ膜７、およびＳｉＯ2 膜８のそれぞれの界面には、成膜工程の後工程であるＣＭＰ工程において膜剥がれは生じなかった。すなわち、本実施形態に係る半導体装置の製造方法（成膜方法）によれば、低比誘電率絶縁膜からなる層間絶縁膜６およびこの層間絶縁膜６に接触して設けられる他の絶縁膜７の内部にＣＭＰ法により導電体１４を埋め込む際に層間絶縁膜６と絶縁膜７との界面付近に生じ易い、膜剥がれ不良を回避できることが判明した。なお、本実施形態の半導体装置１７においては、低比誘電率層間絶縁膜であるＳｉＣＯ：Ｈ膜６とその下地膜となる一般的な絶縁膜であるＳｉＣＮ：Ｈ膜５との界面にＣＭＰ工程において膜剥がれが生じなかったのはもちろんである。また、Ｃｕ下層配線３が埋め込まれる第ｎ層目の層間絶縁膜２を第ｎ＋１層目の層間絶縁膜６と同様に低比誘電率膜（ＳｉＣＯ：Ｈ膜）で形成した場合にも、ＳｉＣＮ：Ｈ膜５と第ｎ層目の層間絶縁膜２との界面にＣＭＰ工程において膜剥がれが生じなかったのはもちろんである。
また、本発明者らが行った実験によれば、ＳｉＣＯ：Ｈ膜６に対するアルゴンガス（アルゴンイオン）を用いるプラズマ処理を、ＳｉＣＮ：Ｈ膜５上にＳｉＣＯ：Ｈ膜６を堆積させた後、そのＳｉＣＯ：Ｈ膜６を成膜したプラズマＣＶＤ装置の反応容器内で連続して行った場合には、本実施形態と同様の効果を得ることはできなかった。それどころか、かえってＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、およびＳｉＣＯ：Ｈ膜６の各膜同士の界面における膜剥がれ不良の程度が悪化したり、あるいは膜剥がれ不良が発生する確率が高まったりした。この理由を本発明者らが詳しく調べた結果、次に述べる現象が起きることが原因であることが判明した。
ＳｉＣＯ：Ｈ膜６をプラズマＣＶＤ法により成膜すると、半導体基板１の上だけでなく、反応容器の内部にもＳｉＣＯ：Ｈ膜６が堆積する。そのような反応容器内でスパッタリング処理を行うと、反応容器の内部、特にウェーハ側電極の対向電極であるターゲット側の電極上に堆積していたＳｉＣＯ：Ｈ膜６中のＳｉＣＯ：Ｈ分子がプラズマイオンによりスパッタされる。そして、スパッタされたＳｉＣＯ：Ｈ分子がプラズマ雰囲気中で励起され、酸素イオンが生成される。すると、生成された酸素イオンが半導体基板１上のＳｉＣＯ：Ｈ膜６と反応し、前述した比較例において示した化学反応式（１）により表される化学反応が起きることが分かった。そして、この化学反応が起きる結果、水分（Ｈ2Ｏ）が半導体基板１上のＳｉＣＯ：Ｈ膜６の表層部に吸着され、ＳｉＣＯ：Ｈ膜６の表層部が酸化されることが分かった。
このような現象が起きるため、ＳｉＣＯ：Ｈ膜６に対するプラズマ処理をＳｉＣＯ：Ｈ膜６を成膜した反応容器内で連続して行うと、かえってＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、およびＳｉＣＯ：Ｈ膜６の各膜同士の界面における膜剥がれ不良の程度が悪化したり、あるいは膜剥がれ不良が発生する確率が高まったりすると考えられる。したがって、前述した本実施形態の効果を得るためには、ＳｉＣＯ：Ｈ膜６に対するプラズマ処理を、ＳｉＣＯ：Ｈ膜６の成膜処理を行った後、ＳｉＣＯ：Ｈ膜６を堆積させた反応容器内で連続して行ってはいけないことが分かった。
さらに、本発明者らが行った実験によれば、ＳｉＯ2 膜８をプラズマＣＶＤ法により成膜するのに先立って、その前処理としてＳｉＯ2 膜８を堆積させる反応容器内に予め酸素を含まない材料からなるプリコート膜をコーティングしても、本実施形態と同様の効果を得られることが分かった。例えば、ＳｉＯ2 膜８を堆積させる反応容器内にＳｉＯ2 膜以外のプリコート膜をコーティングした後、その反応容器内でプラズマＣＶＤ法によりＳｉＯ2 膜８を連続して成膜しても、本実施形態と同様の効果が得られることが分かった。
以上説明したように、この第１実施形態によれば、図３（ｄ）に示すように、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、ＳｉＣＯ：Ｈ膜６、およびＳｉＣＮ：Ｈ膜５の各膜の内部にデュアルダマシン構造からなるＣｕ上層配線１５およびＣｕヴィアプラグ１６が埋め込まれており、かつ、少なくともＳｉＣＯ：Ｈ膜６とＳｉＣＮ：Ｈ膜７およびＳｉＯ2 膜８との各膜間に膜剥がれが生じていない半導体装置１７を容易に得ることができる。すなわち、この第１実施形態によれば、低比誘電率層間絶縁膜であるＳｉＣＯ：Ｈ膜６と、このＳｉＣＯ：Ｈ膜６に直接または間接的に積層して設けられる他の一般的な絶縁膜であるＳｉＣＮ：Ｈ膜７やＳｉＯ2 膜８との界面付近における密着性や強度が向上されており、かつ、それら各絶縁膜６，７，８同士の界面付近において外力による膜剥がれが生じていない半導体装置１７を、容易に製造することができる。
また、本実施形態の半導体装置１７においては、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、ＳｉＣＯ：Ｈ膜６、およびＳｉＣＮ：Ｈ膜５の各膜の界面に膜剥がれが生じていないので、それら各膜５，６，７，８の内部に埋め込まれたＣｕ上層配線１５およびＣｕヴィアプラグ１６が劣化（腐蝕）するおそれは殆ど無い。すなわち、半導体装置１７が備える埋め込み配線（Ｃｕ上層配線）１５の品質や信頼性等が低下するおそれは殆ど無い。ひいては、半導体装置１７全体の品質、信頼性、および性能等が低下するおそれは殆ど無い。これにより、半導体装置１７は、所望される機能を長期間にわたり十分かつ適正に発揮することができる。すなわち、半導体装置１７は長寿命である。さらに、前述したように、半導体装置１７は膜剥がれ不良の発生率が低減されているので、歩留まりや生産効率が高い。
（第２の実施の形態）
次に、本発明に係る第２実施形態を図５を参照しつつ説明する。図５は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
この第２実施形態においては、前述した第１実施形態と異なり、低比誘電率層間絶縁膜とその上に設けられる他の一般的な絶縁膜との界面（膜間）における膜剥がれを防止するために、低比誘電率層間絶縁膜の表層部にプラズマ処理を施しつつ、低比誘電率層間絶縁膜上に他の一般的な絶縁膜を設ける、という工程は採用しない。本実施形態においては、低比誘電率層間絶縁膜上に他の一般的な絶縁膜を設けるのに先立って、低比誘電率層間絶縁膜を第１の低比誘電率膜および第２の低比誘電率膜からなる２層構造に形成する。この際、第１の低比誘電率膜上に設けられる第２の低比誘電率膜には、その膜密度が第１の低比誘電率膜の膜密度より高く、より緻密な膜構造を有するとともに、比誘電率が第１の低比誘電率膜より高い低比誘電率膜を用いる。そして、これら第１および第２の低比誘電率膜に対して電子線を照射した後、第２の低比誘電率膜上に他の一般的な絶縁膜を設ける。これにより、低比誘電率層間絶縁膜とその上に設けられる他の一般的な絶縁膜との界面（膜間）における膜剥がれを防止する。以下、詳しく説明する。
先ず、図５（ａ）に示すように、Ｃｕ下層配線３や膜厚が約５０ｎｍのエッチングストッパー膜としてのＳｉＣＮ：Ｈ膜５等が設けられた半導体基板１上に、第１実施形態と同様に、プラズマＣＶＤ法により第１の低比誘電率膜としてのＳｉＣＯ：Ｈ膜６を設ける。続けて、同じくプラズマＣＶＤ法により、ＳｉＣＯ：Ｈ膜６の表面上に第２の低比誘電率膜としての他のＳｉＣＯ：Ｈ膜３１を設ける。
このＳｉＣＯ：Ｈ膜３１の比誘電率は、一般的な層間絶縁膜である二酸化珪素膜（ＳｉＯ2 膜）の比誘電率がおおよそ４．０程度であるのに対して、おおよそ２．９程度に低減されている。第１実施形態において述べたように、ＳｉＣＯ：Ｈ膜６は、その比誘電率がおおよそ２．５程度である。したがって、ＳｉＣＯ：Ｈ膜３１は、ＳｉＣＯ：Ｈ膜６よりも比誘電率が高い。これに関連して、ＳｉＣＯ：Ｈ膜３１はその膜密度がＳｉＣＯ：Ｈ膜６の膜密度よりも高められており、ＳｉＣＯ：Ｈ膜６より緻密な膜構造を有している。具体的には、ＳｉＣＯ：Ｈ膜６の膜密度が約１．１ｇ／ｃｃであるのに対して、ＳｉＣＯ：Ｈ膜３１の膜密度は約１．２ｇ／ｃｃであり、ＳｉＣＯ：Ｈ膜６の膜密度よりも若干高くなっている。
また、ＳｉＣＯ：Ｈ膜３１を成膜するに際しては、ＳｉＣＯ：Ｈ膜６を成膜する際に用いた原料ガスとは異なり、環状構造を有する有機シランを含むガスは用いない。具体的には、ＳｉＣＯ：Ｈ膜３１は、例えばトリメチルシラン等の分子量が比較的小さい有機材料を含むガスを原料ガスとして用いて成膜される。また、ＳｉＣＯ：Ｈ膜３１を成膜する際の成膜温度（基板温度）は、ＳｉＣＯ：Ｈ膜６を成膜する際の成膜温度と同様に、約３５０℃に設定される。ＳｉＣＯ：Ｈ膜３１は、その膜厚が約５ｎｍとなるまでＳｉＣＯ：Ｈ膜６上に堆積される。これにより、図５（ａ）に示すように、下層低比誘電率層間絶縁膜としてのＳｉＣＯ：Ｈ膜６および上層低比誘電率層間絶縁膜としてのＳｉＣＯ：Ｈ膜３１の２層構造の低比誘電率膜の積層膜からなる、第ｎ＋１層目の低比誘電率層間絶縁膜３２が形成される。以下の説明においては、ＳｉＣＯ：Ｈ膜６とＳｉＣＯ：Ｈ膜３１とを区別し易くするために、ＳｉＣＯ：Ｈ膜６およびＳｉＣＯ：Ｈ膜３１をそれぞれ下層ＳｉＣＯ：Ｈ膜６および上層ＳｉＣＯ：Ｈ膜３１と称することとする。
なお、上層ＳｉＣＯ：Ｈ膜３１の成膜処理は、下層ＳｉＣＯ：Ｈ膜６を成膜した後、下層ＳｉＣＯ：Ｈ膜６を成膜する際に用いた反応容器１９（成膜装置１８）内で連続して行ってもよい。あるいは、上層ＳｉＣＯ：Ｈ膜３１の成膜処理は、反応容器１９内で下層ＳｉＣＯ：Ｈ膜６を成膜した後、下層ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１を反応容器１９内から図示しない他の反応容器（成膜装置）内に移して行ってもよい。上層ＳｉＣＯ：Ｈ膜３１を成膜するに際して、半導体基板１の周囲の雰囲気を、上層ＳｉＣＯ：Ｈ膜３１の成膜原料ガスと下層ＳｉＣＯ：Ｈ膜６の成膜原料ガスとが実質的に混在しない状態に設定できればよい。また、下層ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１は、少なくとも上層ＳｉＣＯ：Ｈ膜３１の成膜処理が終了するまで大気等に曝露されない状態で保持されることが好ましい。さらに、下層ＳｉＣＯ：Ｈ膜６および上層ＳｉＣＯ：Ｈ膜３１が設けられた半導体基板１は、少なくとも後述する電子線照射が終了するまで大気等に曝露されない状態で保持されることがより好ましい。
次に、図５（ｂ）に示すように、上層ＳｉＣＯ：Ｈ膜３１および下層ＳｉＣＯ：Ｈ膜６等に対して、電子線（Electron Beam：ＥＢ）を照射する。この電子線照射は、次に述べる設定で行われる。第１に、上層ＳｉＣＯ：Ｈ膜３１および下層ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１を、気圧が約５ Torr に減圧されたアルゴンガスからなる雰囲気下に配置する。第２に、上層ＳｉＣＯ：Ｈ膜３１および下層ＳｉＣＯ：Ｈ膜６が設けられた半導体基板１の温度（基板温度）を約３５０℃に設定する。このような設定の下、ドーズ量を約１３０μＣ／ｃｍ2 に設定して、上層ＳｉＣＯ：Ｈ膜３１および下層ＳｉＣＯ：Ｈ膜６に対して電子線を照射する。
この電子線照射により、下層ＳｉＣＯ：Ｈ膜６の表層部６ａに形成された脆弱層の膜構造を緻密化（高密度化）させて、脆弱層を実質的に消滅させる。この結果、上層ＳｉＣＯ：Ｈ膜３１が設けられた下層ＳｉＣＯ：Ｈ膜６の表層部６ａは、上層ＳｉＣＯ：Ｈ膜３１と同程度に膜密度が高く緻密な膜構造となる。すなわち、下層ＳｉＣＯ：Ｈ膜６の表層部６ａは、電子線が照射されることにより膜密度が約１．２ｇ／ｃｃの緻密層に変質されている。したがって、電子線が照射された本実施形態の下層ＳｉＣＯ：Ｈ膜６は、図５（ｂ）に示すように、プラズマ処理が施された第１実施形態のＳｉＣＯ：Ｈ膜６と同様に、互いに膜質が異なる表層部の緻密層６ａおよび表層部以外の多孔質層（ポーラス層）６ｂからなる、実質的に２層構造の低比誘電率絶縁膜として形成されている。
また、下層ＳｉＣＯ：Ｈ膜６の表層部６ａは、その膜密度を上層ＳｉＣＯ：Ｈ膜３１の膜密度と同程度に高められる工程（過程）において、上層ＳｉＣＯ：Ｈ膜３１と実質的に一体化される。すなわち、緻密層６ａは、上層ＳｉＣＯ：Ｈ膜３１と一体化されつつ形成される。これにより、緻密層６ａの形成工程が終了した時点で、緻密層６ａと上層ＳｉＣＯ：Ｈ膜３１とは実質的に１層構造となる。この結果、電子線照射が終了した第ｎ＋１層目の低比誘電率層間絶縁膜３２は、実質的に互いに膜質が異なる２種類の低比誘電率膜を２層に積層した、２層構造の低比誘電率層間絶縁膜として形成されている。具体的には、電子線照射が終了した第ｎ＋１層目の低比誘電率層間絶縁膜３２は、図５（ｂ）に示すように、下層低比誘電率層間絶縁膜としての多孔質層６ｂと、多孔質層６ｂよりも膜密度が高く一体化された上層低比誘電率層間絶縁膜としての緻密層６ａおよび上層ＳｉＣＯ：Ｈ膜３１との２層構造からなる低比誘電率膜の積層膜として形成されている。上層ＳｉＣＯ：Ｈ膜３１および下層ＳｉＣＯ：Ｈ膜６に対する電子線照射が終了した時点で、第ｎ＋１層目の低比誘電率層間絶縁膜３２の成膜工程を終了とする。
次に、図５（ｃ）に示すように、第１実施形態と同様の方法により、上層ＳｉＣＯ：Ｈ膜３１上に犠牲膜としてのＳｉＣＮ：Ｈ膜７およびキャップ膜としてのＳｉＯ2 膜８を設ける。ＳｉＣＮ：Ｈ膜７は、その膜厚が約２ｎｍとなるまで上層ＳｉＣＯ：Ｈ膜３１の表面上に堆積される。また、ＳｉＯ2 膜８は、その膜厚が約１００ｎｍとなるまでＳｉＣＮ：Ｈ膜７の表面上に堆積される。なお、ここでは、犠牲膜としてのＳｉＣＮ：Ｈ膜７を形成するにあたり、その下地膜である低比誘電率層間絶縁膜３２に緻密な膜構造を有する上層ＳｉＣＯ：Ｈ膜３１が予め設けられている。このため、前述した第１実施形態と異なり、有機シランおよびＮＨ3 を含むガスを原料ガスとして用いる通常のプラズマＣＶＤ法により、ＳｉＣＮ：Ｈ膜７を成膜してもよい。
次に、図５（ｄ）に示すように、第１実施形態と同様の方法により、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、上層ＳｉＣＯ：Ｈ膜３１、下層ＳｉＣＯ：Ｈ膜６、およびＳｉＣＮ：Ｈ膜５の内部にヴィアホール１０および上層配線用凹部１２を形成する。続けて、ヴィアホール１０および上層配線用凹部１２の内部にＴａＮ膜１３およびＣｕ膜１４を設ける。この後、ＳｉＯ2 膜８上の不要なＴａＮ膜１３およびＣｕ膜１４を、ＣＭＰ法により研磨して除去する。これにより、ヴィアホール１０および上層配線用凹部１２の内部にＴａＮ膜１３およびＣｕ膜１４を埋め込んで、Ｃｕヴィアプラグ１６と一体に形成されたデュアルダマシン構造のＣｕ上層配線１５およびバリアメタル膜１３を設ける。これまでの工程により、図５（ｄ）に示すように、所望の埋め込み配線構造を有する半導体装置３３を得る。なお、第１実施形態の半導体装置１７と同様に、本実施形態の半導体装置３３においても、ＳｉＣＮ：Ｈ膜５とその下地膜である第ｎ層目の層間絶縁膜２との界面や、ＳｉＣＮ：Ｈ膜７とその上層膜であるＳｉＯ2 膜８との界面に、ＣＭＰ工程の際に膜剥がれ不良が発生しなかったのはもちろんである。
以上説明したように、この第２実施形態においては、膜密度が低い多孔質状の下層ＳｉＣＯ：Ｈ膜６を下地膜として、その上に下層ＳｉＣＯ：Ｈ膜６よりも膜構造が緻密で膜密度が高い上層ＳｉＣＯ：Ｈ膜３１を設ける。これら上下各ＳｉＣＯ：Ｈ膜６，３１は、ともにプラズマＣＶＤ法により成膜される。そして、下層ＳｉＣＯ：Ｈ膜６上に上層ＳｉＣＯ：Ｈ膜３１を成膜した後、上下各ＳｉＣＯ：Ｈ膜６，３１に対して電子線を照射する。この後、上層ＳｉＣＯ：Ｈ膜３１の上方に、プラズマＣＶＤ法によりＳｉＯ2 膜８を設ける。
このような成膜方法によれば、第１実施形態と同様に、下地膜としての低比誘電率層間絶縁膜３２（上下各ＳｉＣＯ：Ｈ膜６，３１）の上方に上層酸化膜としてのＳｉＯ2 膜８をプラズマＣＶＤ法により成膜する際に、低比誘電率層間絶縁膜３２の表層部がプラズマ状態の酸素イオンにより酸化されて脆弱化されるのを容易に抑制することができる。ひいては、低比誘電率層間絶縁膜３２の表層部の機械的強度を容易に向上させることができるとともに、低比誘電率層間絶縁膜３２、ＳｉＣＮ：Ｈ膜７、およびＳｉＯ2 膜８の各膜間において強い密着性を容易に確保することができる。これにより、ＳｉＯ2 膜８の成膜工程の後工程であるＣＭＰ工程において、低比誘電率層間絶縁膜３２、ＳｉＣＮ：Ｈ膜７、およびＳｉＯ2 膜８の各膜同士の界面に膜剥がれが生じるおそれを容易に抑制することができる。
この結果、図５（ｄ）に示すように、ＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、上層ＳｉＣＯ：Ｈ膜３１、下層ＳｉＣＯ：Ｈ膜６、およびＳｉＣＮ：Ｈ膜５の各膜の内部にデュアルダマシン構造からなるＣｕ上層配線１５およびＣｕヴィアプラグ１６が埋め込まれており、かつ、少なくともＳｉＯ2 膜８、ＳｉＣＮ：Ｈ膜７、上層ＳｉＣＯ：Ｈ膜３１、および下層ＳｉＣＯ：Ｈ膜６の各膜間に膜剥がれが生じていない半導体装置３３を容易に得ることができる。すなわち、この第２実施形態によれば、第ｎ＋１層目の低比誘電率層間絶縁膜３２である上下各ＳｉＣＯ：Ｈ膜６，３１と、これら上下各ＳｉＣＯ：Ｈ膜６，３１に直接または間接的に積層して設けられる他の一般的な絶縁膜であるＳｉＣＮ：Ｈ膜７やＳｉＯ2 膜８との界面付近における密着性や強度が向上されており、かつ、それら各絶縁膜６，３１，７，８同士の界面付近において外力による膜剥がれが生じていない半導体装置３３を、容易に製造することができる。このように、この第２実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。
また、前述したように、本実施形態では、下層ＳｉＣＯ：Ｈ膜６よりも膜密度が高く緻密な膜構造を有する上層ＳｉＣＯ：Ｈ膜３１を、プラズマＣＶＤ法により下層ＳｉＣＯ：Ｈ膜６上に成膜する。したがって、上層ＳｉＣＯ：Ｈ膜３１を成膜する際には、酸素ガスのプラズマ放電を伴い、プラズマイオン化した酸素である酸素イオンが発生する。すると、通常であれば、第１実施形態で述べたように上層ＳｉＣＯ：Ｈ膜３１の下地膜となる下層ＳｉＣＯ：Ｈ膜６の表層部６ａが酸素イオンにより酸化されて、下層ＳｉＣＯ：Ｈ膜６の表層部６ａに図示しない脆弱な層が形成されるおそれが極めて高くなる。ひいては、後工程においてＣＭＰ法により上層ＳｉＣＯ：Ｈ膜３１および下層ＳｉＣＯ：Ｈ膜６の内部に配線等を埋め込む際に、上層ＳｉＣＯ：Ｈ膜３１と下層ＳｉＣＯ：Ｈ膜６との界面に膜剥がれが極めて生じ易くなる。
ところが本実施形態では、前述したように、下層ＳｉＣＯ：Ｈ膜６上に上層ＳｉＣＯ：Ｈ膜３１を成膜した後、上層ＳｉＣＯ：Ｈ膜３１および下層ＳｉＣＯ：Ｈ膜６に対して電子線を照射する。これにより、下層ＳｉＣＯ：Ｈ膜６は、前述したように互いに膜質が異なる表層部の緻密層６ａおよび表層部以外の多孔質層（ポーラス層）６ｂからなる、実質的に２層構造の低比誘電率絶縁膜となる。そして、電子線照射により一体化された緻密な下層ＳｉＣＯ：Ｈ膜６ａおよび上層ＳｉＣＯ：Ｈ膜３１は、プラズマ処理により第１実施形態のＳｉＣＯ：Ｈ膜６の表層部に形成された緻密層６ａと同様に、酸素イオン等が多孔質層６ｂに到達するのを防ぐバリア層（犠牲膜）となる。これにより、後工程においてプラズマＣＶＤ法により上層ＳｉＣＯ：Ｈ膜３１の上方にＳｉＯ2 膜８を堆積する際に発生する酸素のプラズマガス（酸素イオン）による、多孔質層６ｂの酸化を抑制することができる。また、前述したように、上層ＳｉＣＯ：Ｈ膜３１は下層ＳｉＣＯ：Ｈ膜６よりも膜密度が高く緻密な膜構造を有しているので、下層ＳｉＣＯ：Ｈ膜６に比べると酸素イオンによる酸化作用を受け難い。このため、上層ＳｉＣＯ：Ｈ膜３１は、その成膜工程において膜質が殆ど劣化しない。すなわち、上層ＳｉＣＯ：Ｈ膜３１は、その機械的強度や下層ＳｉＣＯ：Ｈ膜６の表層部６ａとの密着性が低下するおそれは殆ど無い。
本発明者らが行った実験によれば、前述した成膜方法により低比誘電率層間絶縁膜３２を成膜すると、第１実施形態と同様に、後工程であるＣＭＰ工程の際に、上層ＳｉＣＯ：Ｈ膜３１と下層ＳｉＣＯ：Ｈ膜６との界面において膜剥がれ不良が発生するのを回避できることが判明した。それとともに、低比誘電率層間絶縁膜３２とその下地膜であるＳｉＣＮ：Ｈ膜５との界面や、低比誘電率層間絶縁膜３２とその上層膜である後述するＳｉＣＮ：Ｈ膜７との界面においても、ＣＭＰ工程の際に膜剥がれ不良が発生するのを回避できることが判明した。
（第３の実施の形態）
次に、本発明に係る第３実施形態を図６〜図８を参照しつつ説明する。図６〜図８は、それぞれ本実施形態に係る半導体装置の製造方法を示す工程断面図である。なお、第１および第２の各実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
この第３実施形態においても、前述した第１実施形態と異なり、低比誘電率層間絶縁膜とその上に設けられる他の一般的な絶縁膜との界面（膜間）における膜剥がれを防止するために、低比誘電率層間絶縁膜の表層部にプラズマ処理を施しつつ、低比誘電率層間絶縁膜上に他の一般的な絶縁膜を設ける、という工程は採用しない。本実施形態では、第２実施形態と同様に、第１の低比誘電率膜および第２の低比誘電率膜からなる２層構造を形成し、第１の低比誘電率膜上に設けられる第２の低比誘電率膜には、その膜密度が第１の低比誘電率膜の膜密度より高く、より緻密な膜構造を有するとともに、比誘電率が第１の低比誘電率膜より高い低比誘電率膜を用いる。
ただし、第２実施形態と異なり、本実施形態では第１および第２の各低比誘電率膜に対して電子線を照射するのに先立って、比誘電率が３．３以下である第３の低比誘電率膜を塗布法により第２の低比誘電率膜上に設ける。この後、第１、第２、および第３の各低比誘電率膜に対して電子線を照射する。そして、第１、第２、および第３の各低比誘電率膜に対して電子線を照射した後、第３の低比誘電率膜上に他の一般的な絶縁膜を設ける。これにより、低比誘電率層間絶縁膜とその上に設けられる他の一般的な絶縁膜との界面（膜間）における膜剥がれを防止する。以下、詳しく説明する。
先ず、図６（ａ）に示すように、Ｃｕ下層配線３や膜厚が約５０ｎｍのエッチングストッパー膜としてのＳｉＣＮ：Ｈ膜５等が設けられた半導体基板１上に、第１および第２の各実施形態と同様に、プラズマＣＶＤ法により下層ＳｉＣＯ：Ｈ膜６を設ける。下層ＳｉＣＯ：Ｈ膜６は、その膜厚が約１５０ｎｍとなるまでＳｉＣＮ：Ｈ膜５上に堆積される。続けて、同じくプラズマＣＶＤ法により、下層ＳｉＣＯ：Ｈ膜６の表面上に上層ＳｉＣＯ：Ｈ膜３１を設ける。上層ＳｉＣＯ：Ｈ膜３１は、その膜厚が約５ｎｍとなるまで下層ＳｉＣＯ：Ｈ膜６上に堆積される。これら上下各ＳｉＣＯ：Ｈ膜６，３１を成膜する際の成膜温度（基板温度）は、第１および第２の各実施形態と同様に、約３５０℃に設定される。ただし、上層ＳｉＣＯ：Ｈ膜３１を成膜するに際しては、下層ＳｉＣＯ：Ｈ膜６を成膜する際に用いる環状構造を有する有機シランを含むガスは用いない。また、本実施形態では、上層ＳｉＣＯ：Ｈ膜３１を成膜するに際して、第２実施形態と同様にトリメチルシラン等の分子量が比較的小さい有機材料およびＯ2 を含むガスを原料ガスとして用いる。
次に、図６（ｂ）に示すように、上層ＳｉＣＯ：Ｈ膜３１の表面上に比誘電率が３．３以下である第３の低比誘電率膜４１を塗布法により設ける。具体的には、ポリマー膜の一種であるポリアリーレン（Poly-Arylene：ＰＡｒ）膜４１を、回転塗布法（スピンコート法）により上層ＳｉＣＯ：Ｈ膜３１の表面上に設ける。ＰＡｒ膜４１も、上下各ＳｉＣＯ：Ｈ膜６，３１と同様に低比誘電率膜である。詳しくは、ＰＡｒ膜４１は、その比誘電率が約２．６の有機樹脂からなる低比誘電率膜である。ＰＡｒ膜４１は、その膜厚が約１５０ｎｍとなるまで上層ＳｉＣＯ：Ｈ膜３１の表面上に塗布される。
また、ＰＡｒ膜４１を成膜する際には、図６（ｂ）に示すように、半導体基板１上のＰＡｒ膜４１等に向けて電子線を照射して加熱処理を施す。この電子線照射は、第２実施形態の電子線照射と同様の設定の下で行われる。具体的には、ＰＡｒ膜４１が塗布された半導体基板１を、気圧が約５ Torr に減圧されたアルゴンガスからなる雰囲気下に配置する。それとともに、半導体基板１の温度（基板温度）を約３５０℃に設定する。このような設定の下、ドーズ量を約１３０μＣ／ｃｍ2 に設定して、半導体基板１上のＰＡｒ膜４１、上層ＳｉＣＯ：Ｈ膜３１、および下層ＳｉＣＯ：Ｈ膜６等に向けて電子線を照射する。これまでの工程により、上層ＳｉＣＯ：Ｈ膜３１の表面上に膜厚が約１５０ｎｍのＰＡｒ膜４１が成膜される。これにより、図６（ｂ）に示すように、下層低比誘電率層間絶縁膜としてのＳｉＣＯ：Ｈ膜６、中層低比誘電率層間絶縁膜としてのＳｉＣＯ：Ｈ膜３１、および上層低比誘電率層間絶縁膜としてのＰＡｒ膜４１の３層構造の低比誘電率膜の積層膜からなる、第ｎ＋１層目の低比誘電率層間絶縁膜４２が形成される。
次に、図６（ｃ）に示すように、ＰＡｒ膜４１の表面上に、第１実施形態と同様の方法によりＳｉＯ2 膜８を設ける。すなわち、ガス状のＳｉＨ4 およびガス状のＮ2Ｏからなる混合ガスを原料ガスとして用いて、ＳｉＯ2 膜８をその膜厚が約１５０ｎｍとなるまでプラズマＣＶＤ法によりＰＡｒ膜４１の表面上に堆積させる。続けて、ＳｉＯ2 膜８の表面上に、ＳｉＮ膜４３を設ける。ＳｉＮ膜４３は、ガス状のＳｉＨ4 およびガス状のＮＨ3 からなる混合ガスを原料ガスとして用いて、その膜厚が約１００ｎｍとなるまでプラズマＣＶＤ法によりＳｉＯ2 膜８の表面上に堆積される。さらに続けて、ＳｉＮ膜４３の表面上に、他のＳｉＯ2 膜４４を設ける。このＳｉＯ2 膜４４は、ガス状のＴＥＯＳおよびガス状のＯ2 からなる混合ガスを原料ガスとして用いて、その膜厚が約１００ｎｍとなるまでプラズマＣＶＤ法によりＳｉＮ膜４３の表面上に堆積される。続けて、図示は省略するが、上層配線用凹部４５を形成するための上層配線用凹部形成用レジスト膜をＳｉＯ2 膜４４の表面上に設ける。
次に、図６（ｄ）に示すように、Ｃｕ下層配線３の上方において、ＳｉＯ2 膜４４内に上層配線用凹部４５を形成する。具体的には、先ず、第１実施形態と同様に上層配線用凹部形成用レジスト膜に上層配線用凹部４５のパターンを光リソグラフィー法によりパターニングする。この後、このパターニングされた上層配線用凹部形成用レジスト膜をマスクとして用いてＳｉＯ2 膜４４をＲＩＥ法により加工（エッチング）する。これにより、ＳｉＯ2 膜４４を貫通する所定のパターンからなる上層配線用凹部４５が、Ｃｕ下層配線３の上方においてＳｉＯ2 膜４４の内部に形成される。続けて、上層配線用凹部形成用レジスト膜を、放電状態のＯ2 ガスを用いてＳｉＯ2 膜４４の表面上から剥離して除去する。続けて、図示は省略するが、ヴィアホール４６を形成するための有機樹脂製のヴィアホール形成用レジスト膜を、ＳｉＯ2 膜４４および上層配線用凹部４５により表面が一部露出されたＳｉＮ膜４３のそれぞれの表面上に設ける。
次に、図７（ａ）に示すように、ＳｉＮ膜４３、ＳｉＯ2 膜８、およびＰＡｒ膜４１のそれぞれの内部に、上層配線用凹部４５に連通するヴィアホール４６を形成する。具体的には、先ず、第１実施形態と同様にヴィアホール形成用レジスト膜にヴィアホール４６のパターンを光リソグラフィー法によりパターニングする。この後、このパターニングされたヴィアホール形成用レジスト膜をマスクとして用いてＳｉＮ膜４３、ＳｉＯ2 膜８、およびＰＡｒ膜４１をＲＩＥ法によりエッチングする。これにより、ＳｉＮ膜４３、ＳｉＯ2 膜８、およびＰＡｒ膜４１を貫通して上層配線用凹部４５に連通する、所定のパターンからなるヴィアホール４６がそれら各膜４３，８，４１の内部に形成される。この際、ヴィアホール形成用レジスト膜は、同じ有機樹脂膜であるＰＡｒ膜４１が加工（エッチング）される際にＰＡｒ膜４１とともにエッチングされる。この結果、ヴィアホール形成用レジスト膜は、ヴィアホール４６を形成する際に自己整合的にＳｉＮ膜４３の表面上から剥離されて除去される。
次に、図７（ｂ）に示すように、上層配線用凹部４５がパターニングされたＳｉＯ2 膜４４をマスクとして用いてＳｉＮ膜４３をＲＩＥ法によりエッチングし、ＳｉＮ膜４３を貫通するまで上層配線用凹部４５を掘り下げる。これにより、所定のパターンからなる上層配線用凹部４５をＳｉＮ膜４３の内部にも形成する。続けて、同様の方法により、ＳｉＯ2 膜４４およびＳｉＮ膜４３をマスクとして用いて上層ＳｉＣＯ：Ｈ膜３１および下層ＳｉＣＯ：Ｈ膜６をエッチングして、ヴィアホール４６を掘り下げる。この際、ヴィアホール４６が上層ＳｉＣＯ：Ｈ膜３１を貫通して、ヴィアホール４６の下端が下層ＳｉＣＯ：Ｈ膜６の中間部に達するまでヴィアホール４６を掘り下げる。
さらに、図７（ｃ）に示すように、ヴィアホール４６が下層ＳｉＣＯ：Ｈ膜６を貫通してＳｉＣＮ：Ｈ膜５の表面が一部露出されるまで、下層ＳｉＣＯ：Ｈ膜６をＲＩＥ法によりエッチングしてヴィアホール４６を掘り下げる。この際、ＳｉＮ膜４３下で露出されたＳｉＯ2 膜８およびＳｉＮ膜４３上のＳｉＯ2 膜４４は、下層ＳｉＣＯ：Ｈ膜６と同じくＳｉ−Ｏ結合を有する膜であるため、下層ＳｉＣＯ：Ｈ膜６がエッチングされる際に併せてエッチングされる。この結果、ＳｉＯ2 膜４４は、ヴィアホール４６を形成する際に自己整合的にＳｉＮ膜４３の表面上から剥離されて除去される。
次に、図７（ｄ）に示すように、ヴィアホール４６がＳｉＣＮ：Ｈ膜５を貫通してＣｕ下層配線３の表面が一部露出されるまで、ＳｉＮ膜４３下のＳｉＯ2 膜８をマスクとして用いてＳｉＣＮ：Ｈ膜５をＲＩＥ法によりエッチングしてヴィアホール４６を掘り下げる。ヴィアホール４６がＳｉＣＮ：Ｈ膜５を貫通してＣｕ下層配線３の表面が一部露出された段階で、ヴィアホール４６の形成工程を終了とする。この際、ＳｉＯ2 膜８上のＳｉＮ膜４３は、ＳｉＣＮ：Ｈ膜５とともにエッチングされる。この結果、ＳｉＮ膜４３は、ヴィアホール４６を形成する際に自己整合的にＳｉＯ2 膜８の表面上から剥離されて除去される。
次に、図８（ａ）に示すように、上層配線用凹部４５がパターニングされたＳｉＯ2 膜８をマスクとして用いてＰＡｒ膜４１をＲＩＥ法によりエッチングし、ＰＡｒ膜４１を貫通するまで上層配線用凹部４５を掘り下げる。これにより、所定のパターンからなる上層配線用凹部４５をＰＡｒ膜４１の内部にも形成する。ＰＡｒ膜４１内に上層配線用凹部４５が形成された段階で、上層配線用凹部４５の形成工程を終了とする。なお、このＰＡｒ膜４１のエッチング加工を行う際には、ＮＨ3 ガスをエッチングガスとして用いる。
次に、図８（ｂ）に示すように、第１実施形態と同様に、ヴィアホール４６および上層配線用凹部４５の内部、ならびにＳｉＯ2 膜８上に、スパッタリング法によりＴａＮ膜（バリアメタル膜）１３を設ける。続けて、同じくスパッタリング法により、Ｃｕ下地層（Ｃｕシード層）１４ａをＴａＮ膜１３の表面上に設ける。
次に、図８（ｃ）に示すように、第１実施形態と同様に、ヴィアホール４６および上層配線用凹部４５の内部が埋まるまで、電解メッキ法によりＣｕシード層１４ａの表面上にＣｕメッキ膜１４ｂを設ける。この際、Ｃｕシード層１４ａは、Ｃｕメッキ膜１４ｂと一体化して単体のＣｕ膜１４となる。
次に、図８（ｄ）に示すように、第１実施形態と同様に、ＳｉＯ2 膜８の表面上のＴａＮ膜１３およびＣｕ膜１４を、ＣＭＰ法により研磨して除去する。これにより、ヴィアホール４６および上層配線用凹部４５の内部にＴａＮ膜１３およびＣｕ膜１４を埋め込む。この結果、ＳｉＯ2 膜８、ＰＡｒ膜４１、上層ＳｉＣＯ：Ｈ膜３１、下層ＳｉＣＯ：Ｈ膜６、およびＳｉＣＮ：Ｈ膜５の各膜の内部に、Ｃｕ膜１４によりＣｕヴィアプラグ１６と一体に形成されたデュアルダマシン構造からなるＣｕ上層配線１５が埋め込まれる。埋め込み配線としてのＣｕ上層配線１５は、Ｃｕヴィアプラグ１６およびＴａＮ膜１３を介して下層配線３に電気的に接続される。これまでの工程により、図８（ｄ）に示すように、所望の埋め込み配線構造を有する半導体装置４７を得る。
以上説明したように、この第３実施形態によれば、前述した第１および第２の各実施形態と同様の効果を得ることができる。また、本実施形態では、多孔質状の下層ＳｉＣＯ：Ｈ膜６とポリマーであるＰＡｒ膜４１との間に緻密層としての上層ＳｉＣＯ：Ｈ膜３１を設ける。これにより、上層ＳｉＣＯ：Ｈ膜３１は、ＰＡｒ膜４１を成膜する際に下層ＳｉＣＯ：Ｈ膜６の膜質が劣化するのを抑制するバリア膜として機能することができる。また、上層ＳｉＣＯ：Ｈ膜３１を介して、ＰＡｒ膜４１と下層ＳｉＣＯ：Ｈ膜６との密着性を向上させることができる。さらに、緻密層としての上層ＳｉＣＯ：Ｈ膜３１を下地膜として、その表面上にポリマー塗布膜であるＰＡｒ膜４１を設けるので、ＰＡｒ膜４１の濡れ性を向上させることができる。ひいては、ＰＡｒ膜４１、上層ＳｉＣＯ：Ｈ膜３１、および下層ＳｉＣＯ：Ｈ膜６からなる第ｎ＋１層目の低比誘電率層間絶縁膜４２の機械的強度を容易に向上させることができる。すなわち、低比誘電率層間絶縁膜４２の内部に膜剥がれが生じるおそれを容易に抑制することができる。
この結果、図８（ｄ）に示すように、ＳｉＯ2 膜８、ＰＡｒ膜４１、上層ＳｉＣＯ：Ｈ膜３１、下層ＳｉＣＯ：Ｈ膜６、およびＳｉＣＮ：Ｈ膜５の各膜の内部にデュアルダマシン構造からなるＣｕ上層配線１５およびＣｕヴィアプラグ１６が埋め込まれており、かつ、少なくともＳｉＯ2 膜８、ＰＡｒ膜４１、上層ＳｉＣＯ：Ｈ膜３１、および下層ＳｉＣＯ：Ｈ膜６の各膜間に膜剥がれが生じていない半導体装置４７を容易に得ることができる。すなわち、この第３実施形態によれば、第ｎ＋１層目の低比誘電率層間絶縁膜４２であるＰＡｒ膜４１および上下各ＳｉＣＯ：Ｈ膜６，３１と、ＰＡｒ膜４１を介して上下各ＳｉＣＯ：Ｈ膜６，３１に間接的に積層して設けられる他の一般的な絶縁膜であるＳｉＯ2 膜８との界面付近における密着性や強度が向上されており、かつ、それら各絶縁膜６，３１，４１，８同士の界面付近において外力による膜剥がれが生じていない半導体装置４７を、容易に製造することができる。また、この第３実施形態の半導体装置４７が、前述した第１実施形態の半導体装置１７および第２実施形態の半導体装置３３と同様の効果を有しているのはもちろんである。
また、本発明者らが行った実験によれば、ＰＡｒ膜４１と下層ＳｉＣＯ：Ｈ膜６との間に上層ＳｉＣＯ：Ｈ膜３１を設けなかった場合には、ＣＭＰ工程の際にＰＡｒ膜４１と下層ＳｉＣＯ：Ｈ膜６との界面において膜剥がれが生じた。これに対して、本実施形態の成膜方法によれば、第ｎ＋１層目の低比誘電率層間絶縁膜４２を構成するＰＡｒ膜４１、上層ＳｉＣＯ：Ｈ膜３１、および下層ＳｉＣＯ：Ｈ膜６の各膜同士の界面において、ＣＭＰ工程の際に膜剥がれは生じなかった。ひいては、第ｎ＋１層目の低比誘電率層間絶縁膜４２とその上層膜であるＳｉＯ2 膜８との界面、および低比誘電率層間絶縁膜４２とその下地膜であるＳｉＣＮ：Ｈ膜５との界面においても、ＣＭＰ工程の際に膜剥がれは生じなかった。また、ＳｉＣＮ：Ｈ膜５とその下地膜である第ｎ層目の層間絶縁膜２との界面においても、ＣＭＰ工程の際に膜剥がれは生じなかったのはもちろんである。
また、本発明者らが行った別の実験によれば、ＰＡｒ膜４１を成膜する際に、ＰＡｒ膜４１等に向けて電子線を照射することにより、ＰＡｒ膜４１に掛かる熱的負荷の低減が可能となることが分かった。また、少なくともＰＡｒ膜４１と上層ＳｉＣＯ：Ｈ膜３１、上層ＳｉＣＯ：Ｈ膜３１と下層ＳｉＣＯ：Ｈ膜６、および下層ＳｉＣＯ：Ｈ膜６とＳｉＣＮ：Ｈ膜５の、それぞれの膜同士の界面における密着性を高める（改善する）ことができることも分かった。また、第１および第２の各実施形態と同様に、下層ＳｉＣＯ：Ｈ膜６の機械的強度も高められることが分かった。さらには、ＰＡｒ膜４１の直下に緻密層である上層ＳｉＣＯ：Ｈ膜３１が存在することにより、ＰＡｒ膜４１と上層ＳｉＣＯ：Ｈ膜３１との密着強度が約０．２ＭＰａ・ｍ1/2 から約０．４ＭＰａ・ｍ1/2 へと、約２倍に向上することが判明した。
すなわち、前述した３層構造からなる第ｎ＋１層目の低比誘電率層間絶縁膜４２の機械的強度および密着性が、ＣＭＰ工程の際に生じるストレスに耐え得るとともに各低比誘電率膜６，３１，４１同士の界面に膜剥がれが生じない程度に高められていることが判明した。ひいては、低比誘電率層間絶縁膜４２とその下地膜であるＳｉＣＮ：Ｈ膜５との密着性、および低比誘電率層間絶縁膜４２とその上層膜となる後述するＳｉＯ2 膜８との密着性も、ＣＭＰ工程の際に生じるストレスに耐え得るとともに各絶縁膜５，４２，８同士の界面に膜剥がれが生じない程度に高められていることが判明した。
また、前述したように、本実施形態においては、ＰＡｒ膜４１をＲＩＥ法によりエッチングして上層配線用凹部４５を掘り下げる際には、ＮＨ3 ガスをエッチングガスとして用いる。この場合、ＰＡｒ膜４１の下地膜である下層ＳｉＣＯ：Ｈ膜６の膜質がＮＨ3 ガスにより劣化されるおそれがある。この現象は、例えば次に述べる化学反応が下層ＳｉＣＯ：Ｈ膜６とＮＨ3 ガスとの間で生じることにより起こると考えられる。以下、ＮＨ3 ガスによる下層ＳｉＣＯ：Ｈ膜６の膜質の劣化現象について、代表的な化学反応を挙げて説明する。
下層ＳｉＣＯ：Ｈ膜６はその殆どの部分が多孔質状の結合力が弱い膜であるため、下層ＳｉＣＯ：Ｈ膜６はＮＨ3 ガスと反応し易い。具体的には、下層ＳｉＣＯ：Ｈ膜６の表面にＮＨ3 ガスが付着すると、下層ＳｉＣＯ：Ｈ膜６の表層部のメチル基とＮＨ3 ガス中の水素（Ｈ）とが反応し、次の化学反応式（２）により表される化学反応が起きる。
≡Ｓｉ−ＣＨ3 ＋ Ｈ → ≡Ｓｉ− ＋ ＣＨ4 ・・・（２）
続けて、下層ＳｉＣＯ：Ｈ膜６の表層部と雰囲気中の水分（Ｈ2Ｏ）とがさらに反応して、次の化学反応式（３）により表される化学反応が起きる。
２ ≡Ｓｉ− ＋ Ｈ2Ｏ → ≡Ｓｉ−ＯＨ ＋ ≡Ｓｉ−Ｈ ・・・（３）
化学反応式（２）において、≡Ｓｉ−ＣＨ3 は下層ＳｉＣＯ：Ｈ膜６中に含まれるメチル基である。化学反応式（３）により表される化学反応により生成された水酸基（≡Ｓｉ−ＯＨ）は、水分（Ｈ2Ｏ）を吸着するいわゆる吸湿サイトとして働く。このため、上層配線用凹部４５を形成する際にＮＨ3 ガスをエッチングガスとして用いると、下層ＳｉＣＯ：Ｈ膜６の表面に水分が付着し易い。水分が付着した上層配線用凹部４５内にＣｕ上層配線１５を形成すると、Ｃｕ上層配線１５が容易に酸化（腐蝕）されて劣化する。この結果、配線の信頼性や性能が容易に低下する。
ところが、前述した第２実施形態と同様に、本実施形態では多孔質状の下層ＳｉＣＯ：Ｈ膜６上に、下層ＳｉＣＯ：Ｈ膜６よりも緻密な膜構造を有する上層ＳｉＣＯ：Ｈ膜３１を設けている。第１および第２の各実施形態において述べたように、緻密層である上層ＳｉＣＯ：Ｈ膜３１は酸化され難い。このため、下層ＳｉＣＯ：Ｈ膜６に対するＮＨ3 ガスの影響（酸化作用）は、緻密層である上層ＳｉＣＯ：Ｈ膜３１の存在により低減される。すなわち、ＰＡｒ膜４１をエッチングして上層配線用凹部４５を掘り下げる際に、ＮＨ3 ガスが下層ＳｉＣＯ：Ｈ膜６に与えるダメージは、上層ＳｉＣＯ：Ｈ膜３１により低減されている。この結果、本実施形態の半導体装置４７およびその製造方法においては、Ｃｕ上層配線１５の信頼性や性能が著しく低下するおそれは殆ど無い。これは、Ｃｕ上層配線１５を覆って設けられるＴａＮ膜（バリアメタル膜）１３についても同様である。この結果、本実施形態の配線構造は、その信頼性や性能が向上されている。
さらに、前述した化学反応式（２），（３）で表される化学反応は、下層ＳｉＣＯ：Ｈ膜６とＮＨ3 ガスとの間に生じる様々な化学反応のうち、一部の代表的な化学反応に過ぎない。実際には、下層ＳｉＣＯ：Ｈ膜６とＮＨ3 ガスとの間には、前述した化学反応式（２），（３）で表される化学反応以外にも、様々な化学反応が起きている。
なお、本発明に係る半導体装置の製造方法は、前述した第１〜第３の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは製造工程等の一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
例えば、第１実施形態においては、ＳｉＣＯ：Ｈ膜６に対するプラズマ処理とＳｉＣＮ：Ｈ膜７の成膜処理とを同一工程で行ったが、これに限定されるものではない。ＳｉＣＯ：Ｈ膜６に対するプラズマ処理とＳｉＣＮ：Ｈ膜７の成膜処理とを、別工程としても構わない。
また、第１および第２の各実施形態においては、反応容器１９の内部に設けるプリコート膜としてＳｉＣＮ：Ｈ膜２７を採用したが、これに限定されるものではない。プリコート膜２７は、少なくとも酸素（Ｏ）以外の元素から構成される材料により成膜されればよい。好ましくは、酸素を含まないとともに、シリコン（Ｓｉ）、炭素（Ｃ）、および窒素（Ｎ）のうち、ＳｉとＣおよびＮの少なくとも一方とを含む材料によりプリコート膜２７が成膜されればよく、例えば、モノシラン（ＳｉＨ4 ）とアンモニア（ＮＨ3 ）との混合ガスを用いてＳｉＣＮ：Ｈ膜をプリコート膜２７として形成してもよい。あるいは、ＳｉＣＮ：Ｈ膜２７の代わりにＳｉＣ：Ｈ膜を採用しても、ＳｉＣＮ：Ｈ膜２７と同様に、反応容器１９内で成膜処理を行う際の酸化抑制効果を得ることができる。
同様に、第１および第２の各実施形態においては、下層ＳｉＣＯ：Ｈ膜６や上層ＳｉＣＯ：Ｈ膜３１に対するプラズマ処理用のガスとして、アルゴンガスを用いたが、これに限定されるものではない。プラズマ処理用のガスは、希ガスを主成分としていればよい。例えば、アルゴン（Ａｒ）の代わりに、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、およびラドン（Ｒｎ）のうちの少なくとも１種類の元素を主成分とするガスを用いても、第１および第２の各実施形態と同様の効果を得ることができる。あるいは、下層ＳｉＣＯ：Ｈ膜６や上層ＳｉＣＯ：Ｈ膜３１に対するプラズマ処理を、互いに異なる複数種類の希ガスを用いて複数回行っても構わない。例えば、下層ＳｉＣＯ：Ｈ膜６や上層ＳｉＣＯ：Ｈ膜３１に対して、プラズマ状態のアルゴンガスを用いてプラズマ処理を行った後、続けてプラズマ状態のヘリウムガスを用いてプラズマ処理を行ってもよい。本発明者らが行った実験によれば、このようなプラズマ処理を行っても第１および第２の各実施形態と同様の効果を得られることが確認された。
また、ＳｉＣＯ：Ｈ膜等に対する第１実施形態のプラズマ処理、ならびに第２および第３の各実施形態の電子線照射は、それぞれＳｉＣＯ：Ｈ膜の成膜温度である約３５０℃で行ったが、この温度に限定されるものではない。本発明者らが行った実験によれば、ＳｉＣＯ：Ｈ膜等に対してプラズマ処理や電子線照射を行う際の温度は、約４５０℃以下であれば、第１〜第３の各実施形態と同様の効果を得られることが確認された。
また、第２および第３の各実施形態では、緻密層である上層ＳｉＣＯ：Ｈ膜３１の成膜原料の１つとして、多孔質状の下層ＳｉＣＯ：Ｈ膜６の成膜原料には含まれていない有機シランを用いたが、必ずしも異なる原料を用いる必要はない。本発明者らが行った実験によれば、上層ＳｉＣＯ：Ｈ膜３１の成膜原料として、下層ＳｉＣＯ：Ｈ膜６の成膜原料と同一の原料ガスを用いても、放電条件を最適化することにより同様の効果を得られることが確認された。
また、第１〜第３の各実施形態により得られる効果は、第１〜第３の各実施形態の半導体装置１７，３３，４７と全く同様の配線構造には限定されない。本発明者らが行った実験によれば、半導体装置の内部の配線構造の一部に、図３（ｄ）、図５（ｄ）、および図８（ｄ）に示されている配線構造のうち少なくとも１種類の配線構造が採用されていれば、第１〜第３の各実施形態と同様の効果を得られることが確認された。また、第１〜第３の各実施形態により得られる効果は、第１〜第３の各実施形態のようなデュアルダマシン配線構造には限定されない。本発明者らが行った実験によれば、上層配線１５とヴィアプラグ１６とが互いに別体に形成された、いわゆるシングルダマシン配線構造でも、第１〜第３の各実施形態と同様の効果を得られることが確認された。また、上層配線１５、ヴィアプラグ１６、および下層配線３の材料もＣｕには限定されない。本発明者らが行った実験によれば、上層配線１５、ヴィアプラグ１６、および下層配線３を例えばアルミニウム（Ａｌ）により形成しても、第１〜第３の各実施形態と同様の効果を得られることが確認された。さらに、バリアメタル膜１３の形成材料もＴａＮには限定されない。本発明者らが行った実験によれば、Ｔａ以外にも、例えばＮｂ、Ｗ、またはＴｉ等を含む材料によりバリアメタル膜１３を形成しても、第１〜第３の各実施形態と同様の効果を得られることが確認された。
また、第１〜第３の各実施形態においては、主な低比誘電率層間絶縁膜として、ＳｉＣＯ：Ｈ膜６，３１を用いたが、これに限定されるものではない。低比誘電率層間絶縁膜は、少なくとも酸素を含むとともに比誘電率が３．３以下である低比誘電率膜を用いればよい。好ましくは、酸素以外に、シリコン（Ｓｉ）、炭素（Ｃ）、および水素（Ｈ）のうちの少なくとも１種類の元素を含む材料からなる低比誘電率層間絶縁膜を用いれば、第１〜第３の各実施形態と同様の効果を得ることができる。同様に、第１〜第３の各実施形態においては、低比誘電率層間絶縁膜の上層酸化膜として、ＳｉＯ2 膜８，４４を用いたが、これに限定されるものではない。上層酸化膜は、酸素を含む材料により形成されていればよい。好ましくは、酸素以外に、少なくともシリコン（Ｓｉ）を含む材料からなる上層酸化膜を用いれば、第１〜第３の各実施形態と同様の効果を得ることができる。
また、第１実施形態では、反応容器１９の内部（処理室２０）にＳｉＣＮ：Ｈ膜２７をプリコートする際に、上部電極２１に約１３．５６ＭＨｚの高周波電圧を印加したが、これに限定されるものではない。上部電極２１に印加する高周波電圧の値は、プリコート膜２７が適正に成膜されるように、プリコート膜２７の膜質や膜厚等に応じて適宜、適正な値に設定して構わない。
さらに、第１および第２の各実施形態において使用したプラズマＣＶＤ装置１８は、前述したＳｉＣＮ：Ｈ膜２７だけを成膜するためだけに用いるものではない。プラズマＣＶＤ装置１８を用いて、反応容器１９の内部で複数種類の膜を半導体基板１上に成膜しても構わない。この場合、例えば、反応容器１９の内部で１種類の膜を成膜し終わった後、反応容器１９の内部に付着したその膜をエッチングしてガス状に分解するエッチングガス（クリーニングガス）を給気ノズル（上部電極）２１の給気孔２１ａを介して反応容器１９の内部に供給する。そして、反応容器１９の内部に付着した膜を次の成膜処理に影響を与えない程度に分解してガス状にした後、そのガスを含む反応容器１９の内部のガスを排気管２５および真空ポンプ２６を介して反応容器１９の外部に排気すればよい。この後、次の成膜処理に適したプリコート膜の原料となるガスを給気ノズル（上部電極）２１の給気孔２１ａを介して反応容器１９の内部に供給し、反応容器１９の内部に新たなプリコート膜をコーティングすればよい。このような工程を繰り返すことにより、低比誘電率膜に対する酸化による膜質の劣化が殆ど無い状態で複数種類の良質な絶縁膜を１台のプラズマＣＶＤ装置１８を用いて成膜することができる。
第１実施形態に係る半導体装置の製造方法を示す工程断面図。 第１実施形態に係る半導体装置の製造方法を示す図１に続く工程断面図。 第１実施形態に係る半導体装置の製造方法を示す図２に続く工程断面図 第１実施形態に係る半導体装置の製造装置を簡略化して示す断面図。 第２実施形態に係る半導体装置の製造方法を示す工程断面図。 第３実施形態に係る半導体装置の製造方法を示す工程断面図。 第３実施形態に係る半導体装置の製造方法を示す図６に続く工程断面図。 第３実施形態に係る半導体装置の製造方法を示す図７に続く工程断面図。 第１実施形態に対する比較例としての半導体装置を示す断面図。
符号の説明
１…半導体基板（ウェーハ、基板）、６…ＳｉＣＯ：Ｈ膜（低比誘電率膜、第１の低比誘電率膜）、７…ＳｉＣＮ：Ｈ膜（第２の絶縁膜）、８…ＳｉＯ2 膜（第１の絶縁膜）、１４…Ｃｕ膜（導体）、２０…処理室（反応容器の内部）、３１…ＳｉＣＯ：Ｈ膜（緻密層、第２の低比誘電率膜）、４１…ＰＡｒ膜（第３の低比誘電率膜）

Claims (1)

  1. 少なくとも酸素を含むとともに比誘電率が３．３以下であり、かつ、導電体が埋め込まれる低比誘電率膜を基板上に設け、
    前記低比誘電率膜を成膜した処理室とは別の処理室であって内部が酸素以外の元素から構成される材料により覆われているとともに実質的に酸素フリーの雰囲気下に設定された処理室内に、前記低比誘電率膜が設けられた前記基板を収容した後、希ガスを主成分とするガスの放電によるプラズマ処理を前記低比誘電率膜に施し、
    酸素を含む材料および酸素と反応する元素を含む材料の少なくとも一方の材料からなるとともに導電体が埋め込まれる第１の絶縁膜を、プラズマＣＶＤ法により前記低比誘電率膜上に設ける、
    半導体装置の製造方法であって、
    前記第１の絶縁膜を設けるのに先立って、酸素以外の元素から構成されるとともに導電体が埋め込まれる第２の絶縁膜を、前記処理室内で前記低比誘電率膜に前記プラズマ処理を施しつつ、前記プラズマ処理により前記処理室の内部を覆っている酸素以外の元素から構成される材料自体を前記低比誘電率膜の表面に堆積させることで前記低比誘電率膜上に設けるとともに、前記低比誘電率膜が設けられた前記基板を前記第２の絶縁膜の成膜が終了するまで酸素と非接触の雰囲気下に保持する
    ことを特徴とする半導体装置の製造方法。
JP2005050939A 2005-02-25 2005-02-25 半導体装置の製造方法 Active JP4357434B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005050939A JP4357434B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法
TW095106349A TWI309443B (en) 2005-02-25 2006-02-24 Method of manufacturing semiconductor device
US11/360,703 US20060199373A1 (en) 2005-02-25 2006-02-24 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050939A JP4357434B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006237349A JP2006237349A (ja) 2006-09-07
JP4357434B2 true JP4357434B2 (ja) 2009-11-04

Family

ID=36944633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050939A Active JP4357434B2 (ja) 2005-02-25 2005-02-25 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20060199373A1 (ja)
JP (1) JP4357434B2 (ja)
TW (1) TWI309443B (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7897495B2 (en) * 2006-12-12 2011-03-01 Applied Materials, Inc. Formation of epitaxial layer containing silicon and carbon
JP5142538B2 (ja) * 2007-01-26 2013-02-13 株式会社東芝 半導体装置の製造方法
JP5424551B2 (ja) * 2007-11-07 2014-02-26 ローム株式会社 半導体装置
JP2009283812A (ja) * 2008-05-26 2009-12-03 Renesas Technology Corp 半導体装置の製造方法
US8334204B2 (en) * 2008-07-24 2012-12-18 Tokyo Electron Limited Semiconductor device and manufacturing method therefor
US20100109155A1 (en) * 2008-11-05 2010-05-06 Chartered Semiconductor Manufacturing, Ltd. Reliable interconnect integration
JP5238615B2 (ja) * 2009-06-04 2013-07-17 株式会社東芝 半導体装置の製造方法
SG191213A1 (en) * 2010-12-28 2013-07-31 Kirin Brewery Gas-barrier plastic molded product and manufacturing process therefor
US9812380B2 (en) * 2014-05-22 2017-11-07 Microchip Technology Incorporated Bumps bonds formed as metal line interconnects in a semiconductor device
US9754822B1 (en) 2016-03-02 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US10199500B2 (en) 2016-08-02 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer film device and method
CN113690174A (zh) * 2020-05-19 2021-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US20230187395A1 (en) * 2021-12-10 2023-06-15 Intel Corporation Oxide and carbon layers at a surface of a substrate for hybrid bonding

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI119941B (fi) * 1999-10-15 2009-05-15 Asm Int Menetelmä nanolaminaattien valmistamiseksi
US6635583B2 (en) * 1998-10-01 2003-10-21 Applied Materials, Inc. Silicon carbide deposition for use as a low-dielectric constant anti-reflective coating
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US20070158178A1 (en) * 2002-07-23 2007-07-12 Tosoh Smd, Inc. Method and apparatus for deposition of low-k dielectric materials
JP4068072B2 (ja) * 2003-01-29 2008-03-26 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
DE10319136B4 (de) * 2003-04-28 2008-06-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallisierungsschicht mit einer mit Stickstoff angereicherten Barrierenschicht mit kleinem ε
US7141485B2 (en) * 2003-06-13 2006-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation structure with low sidewall capacitance for high speed integrated circuits
US7199046B2 (en) * 2003-11-14 2007-04-03 Tokyo Electron Ltd. Structure comprising tunable anti-reflective coating and method of forming thereof
US20050221020A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
JP4257252B2 (ja) * 2004-04-01 2009-04-22 株式会社東芝 半導体装置の製造方法
US7253123B2 (en) * 2005-01-10 2007-08-07 Applied Materials, Inc. Method for producing gate stack sidewall spacers

Also Published As

Publication number Publication date
TWI309443B (en) 2009-05-01
US20060199373A1 (en) 2006-09-07
JP2006237349A (ja) 2006-09-07
TW200634927A (en) 2006-10-01

Similar Documents

Publication Publication Date Title
JP4357434B2 (ja) 半導体装置の製造方法
JP4142941B2 (ja) 半導体装置の製造方法
KR100516337B1 (ko) 반도체 디바이스 및 그 제조 방법
US8062983B1 (en) Creation of porosity in low-k films by photo-disassociation of imbedded nanoparticles
JP5267130B2 (ja) 半導体装置およびその製造方法
JP4492947B2 (ja) 半導体装置の製造方法
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
US7435676B2 (en) Dual damascene process flow enabling minimal ULK film modification and enhanced stack integrity
US7314828B2 (en) Repairing method for low-k dielectric materials
JP2008117903A (ja) 半導体装置の製造方法
JP2008529296A (ja) 半導体デバイスの製造方法
US8564136B2 (en) Semiconductor device and method for fabricating the same
WO2007032563A1 (ja) 配線構造並びに半導体装置及びその製造方法
TW201142945A (en) Ultra low dielectric materials using hybrid precursors containing silicon with organic functional groups by plasma-enhanced chemical vapor deposition
US20080136037A1 (en) Method for manufacturing semiconductor device and semiconductor device
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
JP2007250706A (ja) 半導体装置の製造方法
US20080188074A1 (en) Peeling-free porous capping material
JP2004253791A (ja) 絶縁膜およびそれを用いた半導体装置
JP2010287655A (ja) 半導体装置の製造方法
JP3768480B2 (ja) 半導体装置及びその製造方法
KR20080030954A (ko) 반도체 장치의 제조 방법
JP5200436B2 (ja) 半導体装置の製造方法
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2006156519A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070404

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090804

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4357434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350