JP4447433B2 - 半導体装置の製造方法及び半導体装置 - Google Patents
半導体装置の製造方法及び半導体装置 Download PDFInfo
- Publication number
- JP4447433B2 JP4447433B2 JP2004327615A JP2004327615A JP4447433B2 JP 4447433 B2 JP4447433 B2 JP 4447433B2 JP 2004327615 A JP2004327615 A JP 2004327615A JP 2004327615 A JP2004327615 A JP 2004327615A JP 4447433 B2 JP4447433 B2 JP 4447433B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- reaction
- etching
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
K.Maex,M.R.Baklanov,D.Shamiryan,F.Iacopi,S.H.Brongersma,Z.S.Yanovitskaya,Journal of Applied Physics 93(11),pp.8793-8841,2003. W.Besling,A.Satta,J.Schuhmacher,T.Abell,V.Sutcliffe,A.-M.Hoyas,G.Beyer,D.Gravesteijn,K.Maex,Proceedings of IEEE 2002 International Interconnect Technology Conference,pp.288-291
基体の上に、シリコン(Si)と、炭素(C)と、を含有する第1の絶縁性材料を用いた第1の薄膜を形成する第1の薄膜形成工程と、
前記第1の薄膜の上に、多孔質状の第2の絶縁性材料を用いた第2の薄膜を形成する第2の薄膜形成工程と、
前記第2の薄膜の上に、シリコン(Si)を含有する第3の絶縁性材料を用いた第3の薄膜を形成する第3の薄膜形成工程と、
前記第3の薄膜の上に、シリコン(Si)と、炭素(C)と、を含有する第4の絶縁性材料を用いた第4の薄膜を形成する第4の薄膜形成工程と、
前記第4の薄膜から前記第2の薄膜に連続する開口部を形成する開口部形成工程と、
前記開口部を介して前記第1の薄膜をエッチングするとともに、前記エッチングにおいて生成される反応副生成物を前記開口部の内壁面に堆積させるエッチング工程と、
前記開口部に導電性材料を充填させる導電性材料堆積工程と、
を備え、
前記第4の絶縁性材料に含まれる炭素(C)の含有量は、前記第3の絶縁性材料に含まれる炭素(C)の含有量よりも高いことを特徴とする半導体装置の製造方法が提供される。
また、前記反応副生成物は、前記第4の絶縁性材料の少なくとも一部がスパッタされることにより生成されるものとすることができる。
また、前記反応副生成物は、前記エッチングにおいて用いられるガスと前記第1の絶縁性材料との反応により生成されるものとすることができる。
また、前記エッチング工程における前記エッチングは、C(炭素)とF(フッ素)とを有する化合物と、N(窒素)化合物と、を含有するガスを用いて行われるものとすることができる。
前記第2の工程において、前記導電性材料を除去した後に、前記第4の層を研磨し前記第3の層の上に残留させつつその厚みを減らすことができる。
基体と、
前記基体の上に設けられた第1の絶縁性材料からなる第1の層と、
前記第1の層の上に設けられた多孔質状の第2の絶縁性材料からなる第2の層と、
前記第2の層の上に設けられ、シリコン(Si)と、炭素(C)とを含有する第4の絶縁性材料からなる第4の層と、
前記第1乃至第4の層に連続して形成された開口部と、
前記開口部を充填する導電部と、
前記導電部と前記第2の絶縁性材料との間に設けられ、前記開口部を形成するために前記第1の層をエッチングする際に生ずる反応副生成物により形成された反応副生成物薄膜部と、
を備えたことを特徴とする半導体装置が提供される。
また、前記第2の層と前記第4の層との間に設けられ、シリコン(Si)を含有し、炭素(C)の含有量が前記第4の層よりも小なる第3の層をさらに備えたものとすることができる。
また、前記反応副生成物薄膜は、前記第4の層がエッチングされることにより形成される前記反応副生成物を含むものとすることができる。
またさらに、第4の薄膜を残留させることにより、その上にさらに形成されるエッチングストッパー膜やキャップ絶縁膜などの密着性が向上する。その結果として、形成される配線間やヴィア間の漏洩電流を低減できる。
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。
図1において、本実施の形態では、SiC絶縁薄膜を形成するSiC絶縁膜形成工程(S102)、多孔質の絶縁性材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程(S104)、SiOC絶縁薄膜を形成するSiOC絶縁膜形成工程(S108)、開口部を形成する開口部形成工程(S110,S112,S114)、バリアメタルやCu等の導電性材料を堆積させる導電性材料堆積工程(S116,S118,S120)、平坦化工程(S122)という一連の工程を実施する。
密度 :0.68g/cm3
空孔率 :54%
空孔の径の分布の最大値:1.9nm
比誘電率 :1.81
弾性率 :1.6GPa
硬度 :0.1GPa
図2(c)において、SiOC絶縁膜形成工程(第2の薄膜形成工程の一例である)として、多孔質絶縁膜30の上にC(炭素)を含有するSiOC(第2の絶縁性材料の一例である)を用いたSiOC絶縁薄膜70(第2の薄膜の一例である)を形成する。SiOCの代わりにSiCを用いても構わない。後述する同様の効果を得ることができる。
実施の形態2.
図8は、実施の形態2における半導体装置の製造方法の要部を表すフローチャートである。
図8は、図1における多孔質の絶縁性材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程(S104)と、SiOC絶縁薄膜を形成するSiOC絶縁膜形成工程(S108)との間に、SiO2絶縁薄膜を形成するSiO2絶縁膜形成工程(S106)を追加したものである。その他の工程は、図1と同様である。
図9では、図8のSiC絶縁膜形成工程(S102)から開口部形成工程(S110,S112,S114)までを示している。
図10では、図9(e)に示す開口部形成工程に続く、図8のバリアメタル膜形成工程(S116)から平坦化工程(S122)までを示している。
図9(a)、(b)は、図2(a)、(b)と同様であるので省略する。
実施の形態3.
図11は、実施の形態3における平坦化工程を表す工程断面図である。
実施の形態4.
図12は、実施の形態4における平坦化工程を表す工程断面図である。
実施の形態5.
上記各実施の形態においては、配線材料としてCuを用いる手法を記載したが、CVD法によりタングステン(W)を堆積することにより配線層(導電部)を形成してもよい。すなわち、バリアメタル層を設けずに、配線材料を直接形成する。しかる後に、CMP法によって絶縁膜の表面のタングステン層を研磨除去して、所望の埋め込み構造を得ることができる。
20 SiC絶縁膜
30 多孔質絶縁膜
35 レジスト膜
40 SiO2絶縁薄膜
50 開口部
60 反応副生成物膜
70 SiOC絶縁薄膜
80 バリアメタル膜
90 シード層
95 Cu
100 チャンバ
110 下部電極
120 上部電極
130 真空ポンプ
150 装置
200 基体
220 層間絶縁膜
240 バリアメタル層
260 Cu層
Claims (13)
- 基体の上に、シリコン(Si)と、炭素(C)と、を含有する第1の絶縁性材料を用いた第1の薄膜を形成する第1の薄膜形成工程と、
前記第1の薄膜の上に、多孔質状の第2の絶縁性材料を用いた第2の薄膜を形成する第2の薄膜形成工程と、
前記第2の薄膜の上に、シリコン(Si)を含有する第3の絶縁性材料を用いた第3の薄膜を形成する第3の薄膜形成工程と、
前記第3の薄膜の上に、シリコン(Si)と、炭素(C)と、を含有する第4の絶縁性材料を用いた第4の薄膜を形成する第4の薄膜形成工程と、
前記第4の薄膜から前記第2の薄膜に連続する開口部を形成する開口部形成工程と、
前記開口部を介して前記第1の薄膜をエッチングするとともに、前記エッチングにおいて生成される、シリコン(Si)と、炭素(C)と、窒素(N)と、を含有する反応副生成物を前記開口部の内壁面に堆積させるエッチング工程と、
前記開口部に導電性材料を充填させる導電性材料堆積工程と、
を備え、
前記第4の絶縁性材料に含まれる炭素(C)の含有量は、前記第3の絶縁性材料に含まれる炭素(C)の含有量よりも高いことを特徴とする半導体装置の製造方法。 - 前記反応副生成物は、前記エッチングにおいて用いられるガスと前記第4の絶縁性材料との反応により生成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記反応副生成物は、前記第4の絶縁性材料の少なくとも一部がスパッタされることにより生成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記反応副生成物は、前記エッチングにおいて用いられるガスと前記第1の絶縁性材料との反応により生成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記反応副生成物は、前記第1の絶縁性材料の少なくとも一部がスパッタされることにより生成されることを特徴とする請求項1記載の半導体装置の製造方法。
- 前記エッチング工程における前記エッチングは、C(炭素)とF(フッ素)とを有する化合物と、N(窒素)化合物と、を含有するガスを用いて行われることを特徴とする請求項1〜5のいずれか1つに記載の半導体装置の製造方法。
- 前記エッチング工程における前記エッチングは、前記第4の絶縁性材料とエッチングガスとの反応速度が、前記第3の絶縁性材料と前記エッチングガスとの反応速度よりも高い条件において実施されることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置の製造方法。
- 前記エッチング工程において、前記第1の薄膜とともに前記第4の薄膜もエッチングし、
前記エッチング工程の終了時に、前記開口部の下の前記第1の薄膜は除去し、前記第4の薄膜は前記第3の薄膜の上に残留させることを特徴とする請求項1〜7のいずれか1つに記載の半導体装置の製造方法。 - 前記導電性材料堆積工程は、前記開口部の中及び前記第4の層の上に導電性材料を堆積する第1の工程と、
前記第4の層の上に堆積させた前記導電性材料を除去する第2の工程と、
を有し、
前記第2の工程において、前記導電性材料を除去した後に、前記第4の層を研磨し前記第3の層の上に残留させつつその厚みを減らすことを特徴とする請求項8記載の半導体装置の製造方法。 - 基体と、
前記基体の上に設けられた第1の絶縁性材料からなる第1の層と、
前記第1の層の上に設けられた多孔質状の第2の絶縁性材料からなる第2の層と、
前記第2の層の上に設けられ、シリコン(Si)を含有する第3の絶縁性材料からなる第3の層と、
前記第3の層の上に設けられ、シリコン(Si)と、炭素(C)とを含有する第4の絶縁性材料からなる第4の層と、
前記第1乃至第4の層に連続して形成された開口部と、
前記開口部を充填する導電部と、
前記導電部と前記第2の絶縁性材料との間に設けられ、前記開口部を形成するために前記第1の層をエッチングする際に生ずる、シリコン(Si)と、炭素(C)と、窒素(N)と、を含有する反応副生成物により形成された反応副生成物薄膜部と、
を備え、
前記第3の層の炭素(C)の含有量が、前記第4の層よりも小なることを特徴とする半導体装置。 - 前記第1の層は、シリコン(Si)と、炭素(C)と、を含有することを特徴とする請求項10に記載の半導体装置。
- 前記反応副生成物薄膜は、前記第1の層がエッチングされることにより形成される前記反応副生成物を含むことを特徴とする請求項10または11に記載の半導体装置。
- 前記反応副生成物薄膜は、前記第4の層がエッチングされることにより形成される前記反応副生成物を含むことを特徴とする請求項10〜12のいずれか1つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004327615A JP4447433B2 (ja) | 2004-01-15 | 2004-11-11 | 半導体装置の製造方法及び半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004008417 | 2004-01-15 | ||
JP2004327615A JP4447433B2 (ja) | 2004-01-15 | 2004-11-11 | 半導体装置の製造方法及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005229093A JP2005229093A (ja) | 2005-08-25 |
JP4447433B2 true JP4447433B2 (ja) | 2010-04-07 |
Family
ID=35003513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004327615A Expired - Fee Related JP4447433B2 (ja) | 2004-01-15 | 2004-11-11 | 半導体装置の製造方法及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4447433B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5082338B2 (ja) * | 2006-08-25 | 2012-11-28 | 東京エレクトロン株式会社 | エッチング方法及びエッチング装置 |
KR100827526B1 (ko) * | 2006-12-28 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
JP2009111251A (ja) * | 2007-10-31 | 2009-05-21 | Tohoku Univ | 半導体装置およびその製造方法 |
CN104412376B (zh) * | 2012-07-17 | 2017-02-08 | 三井化学株式会社 | 半导体装置及其制造方法及冲洗液 |
-
2004
- 2004-11-11 JP JP2004327615A patent/JP4447433B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005229093A (ja) | 2005-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7799693B2 (en) | Method for manufacturing a semiconductor device | |
US6777325B2 (en) | Semiconductor manufacturing method for low-k insulating film | |
US7834459B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
US20100102452A1 (en) | Method for fabricating semiconductor device and semiconductor device | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
WO2007091574A1 (ja) | 多層配線構造および多層配線の製造方法 | |
US20060261483A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2009026989A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2007294625A (ja) | 半導体装置の製造方法 | |
JP2007027347A (ja) | 半導体装置およびその製造方法 | |
US20050242430A1 (en) | Multi-level semiconductor device with capping layer with improved adhesion | |
JP2005203569A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4447433B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009004633A (ja) | 多層配線構造および製造方法 | |
JP2005203568A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2006196642A (ja) | 半導体装置およびその製造方法 | |
JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005340460A (ja) | 半導体装置の形成方法 | |
JP2005340601A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2009027048A (ja) | 半導体装置の製造方法 | |
JP2004172337A (ja) | 半導体装置およびその製造方法 | |
JP2005079116A (ja) | 半導体装置の製造方法 | |
JP4797821B2 (ja) | 半導体装置の製造方法 | |
JP2006060011A (ja) | 半導体装置の製造方法 | |
JP4643975B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |