JP4447433B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP4447433B2
JP4447433B2 JP2004327615A JP2004327615A JP4447433B2 JP 4447433 B2 JP4447433 B2 JP 4447433B2 JP 2004327615 A JP2004327615 A JP 2004327615A JP 2004327615 A JP2004327615 A JP 2004327615A JP 4447433 B2 JP4447433 B2 JP 4447433B2
Authority
JP
Japan
Prior art keywords
thin film
layer
reaction
etching
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004327615A
Other languages
English (en)
Other versions
JP2005229093A (ja
Inventor
晃 古谷
栄一 曽田
真一 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2004327615A priority Critical patent/JP4447433B2/ja
Publication of JP2005229093A publication Critical patent/JP2005229093A/ja
Application granted granted Critical
Publication of JP4447433B2 publication Critical patent/JP4447433B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置或いは半導体装置の製造方法に関し、特に、層間絶縁膜を有しCu(銅)配線を用いる半導体素子装置の製造方法に関する。
65nmノード世代に代表される近年の半導体装置においては、配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は、配線抵抗と配線間容量との積により表される。このため、配線抵抗を下げて素子動作を高速化するために、層間絶縁膜の材料として従来のSiOよりも比誘電率の小さい材料が用いられ、配線材料として比抵抗の小さいCu(銅)が用いられつつある。
Cu多層配線は、ダマシン(damascene)法により形成されることが多い。
図14は、ダマシン法の要部を表す工程断面図である。
すなわち、まず、同図(a)に表したように、シリコン(Si)基板などの基体200の上に、層間絶縁膜220を形成する。次に、図14(b)に表したように、層間絶縁膜220に開口部Hを形成する。開口部Hは、配線層のための配線溝や、ビア(via)のためのビア孔としての役割を有する。次に、図14(c)に表したように、開口部Hの内壁にバリアメタル層240を形成する。さらに、図14(d)に表したように、配線材料としてCu層260を埋め込む。ここで、Cu層260の埋め込みにあたっては、まず物理気相成長法(physical vapor deposition:PVD)法などの方法によってCuを薄膜状に堆積し、そのCu薄膜をカソード電極として電解鍍金法などにより埋め込みを実施する場合が多い。
また、ダマシン法においては、バリアメタル層240やCu層260を堆積した後に、開口部Hの外に堆積したバリアメタル層240及びCu層260を化学機械研磨(chemical mechanical polishing:CMP)によって除去することにより、図14(d)に表したような埋め込み構造を形成する。
ここで、バリアメタル層240は、シリコン基板などの基体200に対するCuの拡散を防止し、層間絶縁膜220とCu層260との密着性を向上させ、Cu層260の酸化を防止する役割を有する。
以上説明したような、層間絶縁膜を用いた配線構造を開示した文献として、例えば、非特許文献1及び2、或いは特許文献1を挙げることができる。
K.Maex,M.R.Baklanov,D.Shamiryan,F.Iacopi,S.H.Brongersma,Z.S.Yanovitskaya,Journal of Applied Physics 93(11),pp.8793-8841,2003. W.Besling,A.Satta,J.Schuhmacher,T.Abell,V.Sutcliffe,A.-M.Hoyas,G.Beyer,D.Gravesteijn,K.Maex,Proceedings of IEEE 2002 International Interconnect Technology Conference,pp.288-291 特開2002−359243号公報
多孔質の絶縁体材料は、層間絶縁膜220のための低誘電率材料の有力候補である。しかし、これを用いてCu多層配線構造を形成する場合に、導電性材料を堆積する工程としてのバリアメタル堆積工程やCu堆積工程で、バリアメタル材料やCuが多孔質の孔に入り込むことが問題となる。この場合、バリアメタルが多孔質の孔に入り込むと、バリアメタルの膜厚が薄くなるため、バリアメタルが有すべきCuの拡散の抑止能力が低下し、トランジスタなどの信頼性が低下する。また、バリアメタルやCuなどの金属が入り込むことによって、絶縁耐圧等の絶縁耐性も低下し、隣接する配線間での電流リーク等が生じ、配線による信号伝搬の信頼性が低下する。
近年、バリアメタルを薄膜化して配線抵抗やビア抵抗を低減することが検討されている。しかし、バリアメタルの形成方法として現在主流のPVD法は被覆率が悪く、現状でも配線溝やビア孔の側壁での膜厚が薄いため、これ以上の薄膜化するとバリア性や密着性を確保できなくなる。そのため、薄膜を被覆率良く形成するのが容易な化学気相成長(chemical vapor deposition:CVD)法によりバリアメタルを形成することが求められている。しかし、CVD法の場合、基板表面における分解反応によって薄膜の堆積が進行するため、多孔質の孔を経由した拡散がPVD法よりも生じやすく、この場合には多孔質の層間絶縁膜の配線溝やビア孔の側面の表面に存在する孔からの拡散防止が必須である。
この金属の拡散対策として、上記非特許文献1では、層間絶縁膜の側壁にサイドウォールと呼ばれる薄膜をSiO、SiC等で形成することが提案されている。また、上記非特許文献1では、サイドウォールの形成方法に関する記載は無いが、上記特許文献1では、下層配線に繋がる接続孔にSiC、SiN等を堆積後、エッチバック法により接続孔の側面にSiC、SiN等を形成する手法が記載されている。しかしながら、サイドウォールを新たに形成することは、配線やビアの断面積を小さくするため、配線抵抗やビア抵抗が増加して、半導体装置の動作速度を低下させてしまう。さらに、配線抵抗やビア抵抗が増加することにより半導体装置の動作に高い電源電圧が必要となるため消費電力が増加してしまう。ここで、仮に、配線抵抗やビア抵抗の増加が無視できるほどにサイドウォールの膜を薄膜化することができた場合であっても、サイドウォールとなる物質を堆積させるという従来にはない工程が新規に必要となるため、工数の増加、ひいては製造コストの増加をもたらすことにつながってしまうという問題を生じさせる。
一方、上記非特許文献2では、N2プラズマを用いたプラズマ処理により多孔質材料の空孔を塞ぐ方法が検討されている。しかし、N2プラズマ処理によって孔を塞ぐ方法による拡散防止効果を本発明者が検討した結果、層間絶縁膜の材料によっては効果が薄く、バリアメタルやCuの拡散が生じる場合があること明らかとなった。また、さらに、N2プラズマ処理を施すと、層間絶縁膜の表面が窒化することにより誘電率が上昇するおそれがある。また、上記非特許文献1でも、プラズマ等により形成したイオンを照射することで層間絶縁膜の側壁の空孔を閉塞させる手法が記載されている。しかしながら、配線やビアのアスペクト比が大きい場合や、層間絶縁膜の側壁が湾曲した所謂ボウイング形状の場合、イオン照射では、側壁にイオンが十分に照射されない箇所が生じやすく、十分に照射されない箇所での層間絶縁膜へのバリアメタルの拡散が解決しない。また、イオン照射による層間絶縁膜の側壁の改質により多孔質層間絶縁膜の誘電率が上昇する可能性が高い。また、層間絶縁膜の側壁の改質により多孔質層間絶縁膜の組成変化を生じさせる可能性も高い。さらに、イオン照射をそれまでの製造工程に組み込めない場合、工数の増加、ひいては製造コストの増加をもたらすことにつながってしまうという問題を生じさせる。
本発明は、バリアメタルやCuなどの配線材料の層間絶縁膜への拡散を防ぐことができる半導体装置或いは半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明によれば、
基体の上に、シリコン(Si)と、炭素(C)と、を含有する第1の絶縁性材料を用いた第1の薄膜を形成する第1の薄膜形成工程と、
前記第1の薄膜の上に、多孔質状の第2の絶縁性材料を用いた第2の薄膜を形成する第2の薄膜形成工程と、
前記第2の薄膜の上に、シリコン(Si)を含有する第3の絶縁性材料を用いた第3の薄膜を形成する第3の薄膜形成工程と、
前記第3の薄膜の上に、シリコン(Si)と、炭素(C)と、を含有する第4の絶縁性材料を用いた第4の薄膜を形成する第4の薄膜形成工程と、
前記第4の薄膜から前記第2の薄膜に連続する開口部を形成する開口部形成工程と、
前記開口部を介して前記第1の薄膜をエッチングするとともに、前記エッチングにおいて生成される反応副生成物を前記開口部の内壁面に堆積させるエッチング工程と、
前記開口部に導電性材料を充填させる導電性材料堆積工程と、
を備え、
前記第4の絶縁性材料に含まれる炭素(C)の含有量は、前記第3の絶縁性材料に含まれる炭素(C)の含有量よりも高いことを特徴とする半導体装置の製造方法が提供される。
例えば、第4の薄膜をプラズマの雰囲気に晒すことで、プラズマ中の活性種が第4の薄膜として用いられた第4の絶縁性材料が含有するC(炭素)と反応して反応副生成物を生成する。そして、形成される開口部の側面に上記反応副生成物を堆積させることができる。
ここで、前記反応副生成物は、前記エッチングにおいて用いられるガスと前記第4の絶縁性材料との反応により生成されるものとすることができる。
また、前記反応副生成物は、前記第4の絶縁性材料の少なくとも一部がスパッタされることにより生成されるものとすることができる。
また、前記反応副生成物は、前記エッチングにおいて用いられるガスと前記第1の絶縁性材料との反応により生成されるものとすることができる。
また、前記反応副生成物は、前記第1の絶縁性材料の少なくとも一部がスパッタされることにより生成されるものとすることができる。
また、前記反応副生成物は、シリコン(Si)と、炭素(C)と、窒素(N)と、を含有するものとすることができる。
また、前記エッチング工程における前記エッチングは、C(炭素)とF(フッ素)とを有する化合物と、N(窒素)化合物と、を含有するガスを用いて行われるものとすることができる。
特に、第4または第1の薄膜の表面をN(窒素)化合物を含有する所定のガスのプラズマの雰囲気に晒すことで、プラズマ中の窒素の活性種が第2の薄膜として用いられた第1または第4の絶縁性材料が含有するCと反応してCN系の反応副生成物を生成する。そして、CとFとを有する化合物によるエッチングガスでのエッチング法、例えば、異方性エッチング法により記第4乃至第1の薄膜に連続する開口部をエッチングすることにより掘り進み、形成された開口部の側面により多くの上記CN系の反応副生成物を堆積させることができる。
また、前記エッチング工程における前記エッチングは、前記第4の絶縁性材料とエッチングガスとの反応速度が、前記第3の絶縁性材料と前記エッチングガスとの反応速度よりも高い条件において実施されるものとすることができる。
また、前記エッチング工程において、前記第1の薄膜とともに前記第4の薄膜もエッチングし、前記エッチング工程の終了時に、前記開口部の下の前記第1の薄膜は除去し、前記第4の薄膜は前記第3の薄膜の上に残留させることができる。
また、前記導電性材料堆積工程は、前記開口部の中及び前記第4の層の上に導電性材料を堆積する第1の工程と、前記第4の層の上に堆積させた前記導電性材料を除去する第2の工程と、を有し、
前記第2の工程において、前記導電性材料を除去した後に、前記第4の層を研磨し前記第3の層の上に残留させつつその厚みを減らすことができる。
一方、本発明によれば、
基体と、
前記基体の上に設けられた第1の絶縁性材料からなる第1の層と、
前記第1の層の上に設けられた多孔質状の第2の絶縁性材料からなる第2の層と、
前記第2の層の上に設けられ、シリコン(Si)と、炭素(C)とを含有する第4の絶縁性材料からなる第4の層と、
前記第1乃至第4の層に連続して形成された開口部と、
前記開口部を充填する導電部と、
前記導電部と前記第2の絶縁性材料との間に設けられ、前記開口部を形成するために前記第1の層をエッチングする際に生ずる反応副生成物により形成された反応副生成物薄膜部と、
を備えたことを特徴とする半導体装置が提供される。
ここで、前記反応副生成物は、シリコン(Si)と、炭素(C)と、窒素(N)と、を含有するものとすることができる。
また、前記第1の層は、シリコン(Si)と、炭素(C)と、を含有するものとすることができる。
また、前記第2の層と前記第4の層との間に設けられ、シリコン(Si)を含有し、炭素(C)の含有量が前記第4の層よりも小なる第3の層をさらに備えたものとすることができる。
また、前記反応副生成物薄膜は、前記第1の層がエッチングされることにより形成される前記反応副生成物を含むものとすることができる。
また、前記反応副生成物薄膜は、前記第4の層がエッチングされることにより形成される前記反応副生成物を含むものとすることができる。
本発明によれば、形成される前記第1と第2の薄膜に連続する開口部の側面に上記反応副生成物を堆積させ、第1の絶縁性材料と導電部となるバリアメタル材料及びCu等の導電性材料とを遮断することができる。第1の絶縁性材料とバリアメタル材料及びCu等の導電性材料とを遮断することによりバリアメタルや配線材料の層間絶縁膜として用いる第1の絶縁性材料への拡散を防ぐことができる。また、開口部を形成する工程の中で、生成された反応副生成物を堆積させることで、新たな工数を増加させることなく製造コストを抑えることができる。
また、通常、絶縁膜の上にレジスト膜が塗布された基体に対し、例えば、異方性エッチング法による前記第1と第2の薄膜に連続する開口部をエッチングすることにより掘り進み、そして、レジスト膜を剥離し、再度、開口部底面に残ったエッチングストッパをエッチングするが、本発明によれば、エッチングストッパをエッチングする際に、前記開口部とは異なる前記第2の薄膜の表面を同時にエッチングし、前記形成された開口部の側面にに、前記開口部とは異なる前記第2の薄膜の表面を同時にエッチングした際に生成された上記CN系の反応副生成物を堆積させることで、新たな工数を増加させることなくバリアメタルやCu等の配線材料の層間絶縁膜として用いる第1の絶縁性材料への拡散を防ぐことができる。新たな工数が増加しないため、新たな工数を増加させる場合よりも製造コストを抑えることができる。
また、本発明によれば、上記CN系の反応副生成物に加え、不活性ガスでスパッタされた反応副生成物を形成された開口部の側面に堆積させることで、上記CN系の反応副生成物による第1の絶縁性材料とバリアメタル材料及びCu等の導電性材料との遮断に加え、さらに、遮断効果を向上させることができる。
また、本発明によれば、第3の薄膜を形成することで、前記第2の薄膜におけるスパッタされる位置の違いによる進行速度の差の影響を軽減した前記第1の薄膜における開口部形成を進行させることができ、上面の前記第2の薄膜における開口部形状が所望する形状から劣化した形状になったとしても第3の薄膜における開口部形状を所望する形状に維持させることができる。そして、第3の薄膜における開口部形状を所望する形状に維持させることにより第1の薄膜における開口部形状を所望する形状に加工することができる。
また、本発明によれば、生成された反応副生成物を形成された開口部の下部からさらに側面に堆積させることができ、下部におけるバリアメタルやCu等の配線材料の層間絶縁膜として用いる第1の絶縁性材料への拡散を防ぐ性能を向上させることができる。
また、本発明によれば、第1の薄膜のエッチング工程が終了した時点において、最上層の第4の薄膜が完全にエッチング除去されず残留するようにすれば、エッチング工程を開始してから終了するまでの間、第4の薄膜からの反応副生成物を継続的に供給でき、反応副生成による膜の厚みを厚くすることができる。
またさらに、第4の薄膜を残留させることにより、その上にさらに形成されるエッチングストッパー膜やキャップ絶縁膜などの密着性が向上する。その結果として、形成される配線間やヴィア間の漏洩電流を低減できる。
実施の形態1.
図1は、実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。
図1において、本実施の形態では、SiC絶縁薄膜を形成するSiC絶縁膜形成工程(S102)、多孔質の絶縁性材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程(S104)、SiOC絶縁薄膜を形成するSiOC絶縁膜形成工程(S108)、開口部を形成する開口部形成工程(S110,S112,S114)、バリアメタルやCu等の導電性材料を堆積させる導電性材料堆積工程(S116,S118,S120)、平坦化工程(S122)という一連の工程を実施する。
図2は、図1のフローチャートに対応して実施される工程を表す工程断面図である。
図2では、図1のSiC絶縁膜形成工程(S102)から開口部形成工程(S110,S112,S114)までを示している。それ以降の工程は後述する。
図2(a)において、SiC絶縁膜形成工程(第4の薄膜形成工程の一例である)として、基体10の上に、Cを含有する第4の絶縁性材料の一例としてSiCを用いたSiC絶縁膜20(第4の薄膜の一例である)を形成する。SiC絶縁膜20は、エッチングストッパとしての機能も有する。SiCを生成するのは難しいためSiCの代わりにSiOCを用いても構わない。後述する同様の効果を得ることができる。
図2(b)において、多孔質絶縁膜形成工程(第1の薄膜形成工程の一例である)として、基体10の上に形成された前記SiC絶縁膜形成工程により形成されたSiC絶縁膜20の上に多孔質の絶縁性材料(第1の絶縁性材料の一例である)を用いた多孔質絶縁膜30(第1の薄膜の一例である)を形成する。多孔質絶縁膜30を形成することで、比誘電率の低い層間絶縁膜を得ることができる。多孔質絶縁膜30の材料としては、例えば、多孔質のメチルシルセスキオキサン(methyl silsequioxane:MSQ)を用いることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するスピン・オン・グラス(spin on glass:SOG)法を用いることができる。MSQの材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。例えば、以下の物性値を有する多孔質絶縁膜30が得られる。

密度 :0.68g/cm
空孔率 :54%
空孔の径の分布の最大値:1.9nm
比誘電率 :1.81
弾性率 :1.6GPa
硬度 :0.1GPa
図2(c)において、SiOC絶縁膜形成工程(第2の薄膜形成工程の一例である)として、多孔質絶縁膜30の上にC(炭素)を含有するSiOC(第2の絶縁性材料の一例である)を用いたSiOC絶縁薄膜70(第2の薄膜の一例である)を形成する。SiOCの代わりにSiCを用いても構わない。後述する同様の効果を得ることができる。
図2(d)において、開口部形成工程の一部である第1のエッチング工程(S110)として、SiOC絶縁薄膜70、多孔質絶縁膜30をエッチングして、SiOC絶縁薄膜70、多孔質絶縁膜30と連続する開口部50を形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィ工程を経てSiOC絶縁薄膜70の上にレジスト膜35が形成された基体10に対し、第1のエッチング工程では、露出したSiOC絶縁薄膜70を異方性エッチング法により開口部50を形成する。異方性エッチング法を用いることで、基体10の表面に対し、略垂直に開口部50を形成することができる。ここでは、一例として、反応性イオンエッチング法により開口部50を形成する。エッチングガス(1)(所定のガスの一例である)として、CとFとを有する化合物であるCFとN化合物であるNと不活性ガスの一例であるAr(アルゴン)とを含有する混合ガスを用いる。
図2(e)において、開口部形成工程の一部であるアッシング工程(S112)として、開口部50以外のSiOC絶縁薄膜70の上に形成されたレジスト膜35をアッシングにより剥離する。
図2(f)において、開口部形成工程の一部である第2のエッチング工程(S114)として、開口部50の底面に残ったSiC絶縁膜20をエッチングして、SiOC絶縁薄膜70、多孔質絶縁膜30、SiC絶縁膜20と連続する開口部50を形成する。第2のエッチング工程では、第1のエッチング工程と同様、異方性エッチング法により開口部50を形成する。同様に、異方性エッチング法を用いることで、基体10の表面に対し、略垂直に開口部50を形成することができる。ここでは、同様に、反応性イオンエッチング法により開口部50の形成を進める。エッチングガス(2)(所定のガスの一例である)として、CとFとを有する化合物であるCFとN化合物であるNと不活性ガスの一例であるAr(アルゴン)とを含有する混合ガスを用いる。
図3は、反応性イオンエッチング法による開口部形成工程をおこなう装置の概念図である。
図3において、装置150では、チャンバ100の内部にて下部電極110の上に基体10となる半導体基板を設置する。そして、チャンバ100の内部に混合ガスを供給し、真空ポンプ130により所定のチャンバ内圧力になるように真空引きされたチャンバ100の内部の上記上部電極120と下部電極110との間に高周波電源を用いてプラズマを生成させる。
ここでは、第1のエッチング工程の条件として、プラズマ電力を750〜2000W、バイアス電力を250〜1000Wとする。また、エッチングガス(1)である混合ガスについて、CFの流量を8.4×10−2Pa・m/s(50sccm)〜5×10−1Pa・m/s(300sccm)、Nの流量を1.7×10−2Pa・m/s(10sccm)〜5×10−1Pa・m/s(300sccm)、Arの流量を1.3Pa・m/s(750sccm)〜2.5Pa・m/s(1500sccm)とする。そして、真空ポンプ130により1.33Pa(10mTorr)以上13.3Pa(100mTorr)以下のチャンバ内圧力になるように真空引きする。
また、第2のエッチング工程の条件として、プラズマ電力を500〜1000W、バイアス電力を50〜200Wとする。また、エッチングガス(2)である混合ガスについて、CFの流量を8.4×10−2Pa・m/s(50sccm)〜5×10−1Pa・m/s(300sccm)、Nの流量を3.4×10−1Pa・m/s(200sccm)〜8.4×10−1Pa・m/s(500sccm)、Arの流量を1.3Pa・m/s(750sccm)〜2.5Pa・m/s(1500sccm)とする。そして、真空ポンプ130により1.33Pa(10mTorr)以上13.3Pa(100mTorr)以下のチャンバ内圧力になるように真空引きする。
そして、まず第1のエッチング工程で、基体10を混合ガスのプラズマの雰囲気に晒し、反応性イオンエッチングをおこなうことで前記SiOC絶縁薄膜70、多孔質絶縁膜30と連続する開口部50を形成する。ここで、反応性イオンエッチング条件においては、プラズマ中のN(窒素)の活性種が、開口部50に位置するSiOC絶縁薄膜70のCと反応してCN系の化合物を反応副生成物として生成する。また、SiOC絶縁薄膜70では、エッチングガスによりSiCx系或いはSiOCx系の化合物が反応副生成物として生成される。Cが抜けて物理的にエッチングされやすくなったSiCx系或いはSiOCx系の化合物は、Arでスパッタされる。また、開口部50に位置しない開口部とは異なる位置でのSiOC絶縁薄膜70は、レジスト膜35に保護され、CN系の化合物、SiCx系或いはSiOCx系の化合物が生成されない。よって、少しは、反応副生成物が生成されるが、開口部50の内面(内壁、側壁)側に薄膜として堆積することなくスパッタされ、外部に排出されてしまう。
上記に対し、第2のエッチング工程では、基体10を混合ガスのプラズマの雰囲気に晒し、反応性イオンエッチング法で開口部50の底面に位置するSiC絶縁膜20をエッチングすることにより、SiOC絶縁薄膜70、多孔質絶縁膜30、SiC絶縁膜20と連続する開口部50を形成する。第2のエッチング工程では、すでにアッシング工程により前記レジスト膜35がSiOC絶縁薄膜70の上から剥離されているため、プラズマ中のN(窒素)の活性種が、開口部50に位置しない開口部50とは異なる位置でのSiOC絶縁薄膜70のCと反応してCN系の化合物を反応副生成物として生成する。エッチングガス(2)では、エッチングガス(1)よりもNの流量が多く、しかもN(窒素)の活性種と反応するSiOC絶縁薄膜70の面積が広いため、第1のエッチング工程よりより多くのCN系の化合物を反応副生成物として生成する。
また、同様に、SiOC絶縁薄膜70では、エッチングガスによりSiCx系或いはSiOCx系の化合物が反応副生成物として生成される。Cが抜けて物理的にエッチングされやすくなったSiCx系或いはSiOCx系の化合物は、Arでスパッタされる。そして、反応副生成物として生成されたCN系の化合物とSiCx系或いはSiOCx系の化合物は、図2(f)に示すように、前記連続する開口部50の内面(内壁、側壁)側に薄膜として堆積する。言い換えれば、前記SiOC絶縁薄膜70の層と多孔質絶縁膜30の層とSiC絶縁膜20の層とに連続する開口部50を形成する際に生成する反応副生成物による反応副生成物膜60(反応副生成物薄膜部の一例である)が前記SiOC絶縁薄膜70の層と多孔質絶縁膜30の層とSiC絶縁膜20の層とに連続する開口部50の内面に配置される。
開口部50の内面(内壁、側壁)側に前記反応副生成物膜60が堆積することで、各絶縁性材料(特に、多孔質絶縁膜30に用いた多孔質の絶縁性材料)と後述するバリアメタル材料及び導電性材料とを遮断することができる。各絶縁性材料とバリアメタル材料及び導電性材料とを遮断することによりバリアメタルや配線材料の層間絶縁膜として用いる各絶縁性材料への拡散を防ぐことができる。また、開口部50を形成する工程の中で、生成された反応副生成物を堆積させることで、新たな工数を増加させることなく製造コストを抑えることができる。また、異方性エッチングのため、開口部50の底面では、反応副生成物膜60がエッチングされ堆積しない。開口部50の底面には、反応副生成物が堆積しないため、その後形成される導電性材料と下層の導電性材料との導電性を低下させることを防ぐことができる。
また、図2(f)に表したように、第2のエッチング工程により開口部50を形成し、その側壁に反応副生成膜60を形成した状態において、最上層のSiOC絶縁薄膜70が残留していることが望ましい。つまり、第2のエッチング工程においては、下層のSiC絶縁膜20とともに、最上層のSiOC絶縁薄膜70もエッチングされる。これに対して、これらSiC絶縁膜20とSiOC絶縁薄膜70の厚みのバランスを調整し、第2のエッチング工程が終了した時点において、最上層のSiOC絶縁薄膜70が完全にエッチング除去されず残留するようにすることが望ましい。このようにすれば、第2のエッチング工程を開始してから終了するまでの間、SiOC絶縁薄膜70からの反応副生成物を継続的に供給でき、反応副生成膜60の厚みを厚くすることができる。
またさらに、SiOC絶縁薄膜70を残留させることにより、その上にさらに形成されるエッチングストッパー膜やキャップ絶縁膜(図示せず)の密着性が向上する。その結果として、形成される配線間やヴィア間の漏洩電流を低減できる。
また、多孔質絶縁膜30の下層にSiC絶縁膜20を形成することで、多孔質絶縁膜30の下層のSiCからもエッチングガスによりSiC系の化合物が反応副生成物として生成され、前記連続する開口部50の内面(内壁、側壁)側に薄膜として堆積する。下層からも反応副生成物が堆積することで、各絶縁性材料(特に、多孔質絶縁膜30に用いた多孔質の絶縁性材料)と後述する導電性材料であるバリアメタル材料及び配線材料との遮断性能をさらに向上させることができる。各絶縁性材料と導電性材料であるバリアメタル材料及び配線材料との遮断性能をさらに向上させることによりバリアメタルや配線材料の層間絶縁膜として用いる各絶縁性材料への拡散防止性能をさらに向上させることができる。
図4は、図1のフローチャートに対応して実施される工程を表す工程断面図である。
図4では、図2(f)に示す第2のエッチング工程に続く、図1のバリアメタル膜形成工程(S116)から平坦化工程(S122)までを示している。
図4(g)において、導電性材料堆積工程の一部であるバリアメタル膜形成工程(S116)として、前記開口部形成工程により形成された開口部50及び基体10表面にバリアメタル材料を用いたバリアメタル膜80を形成する。バリアメタル材料として、ここでは、窒化タンタル(TaN)を用いることができる。また、その堆積方法としては、例えば、原子層気相成長(atomic layer deposition:ALD法、あるいは、atomic layer chemical vapor deposition:ALCVD法)やCVD法などを用いることができる。また一方、スパッタ等の物理気相成長(PVD)法を用いた場合、PVDにより打ち込まれる粒子はエネルギーが大きいために、各層間絶縁膜に打ち込まれてその内部に拡散するおそれがあるが、本実施の形態においては、反応副生成物膜60を設けたことにより、そのような膜中への拡散を抑止することができる。
図4(h)において、導電性材料堆積工程の一部であるシード層形成工程(S118)として、スパッタ等の物理気相成長(PVD)法により、次の工程である電解めっき工程のカソード極となるCu薄膜をシード層90としてバリアメタル膜80が形成された開口部50内壁及び基体10表面に堆積(形成)させる。
図4(i)において、導電性材料堆積工程の一部であるめっき工程(S120)として、シード層としてのCu薄膜をカソード極として、電解めっき等の電気気相成長(Electro chemical deposition:ECD法)により導電性材料、ここではCu95を開口部50及び基体10表面に堆積させる。
図4(j)において、平坦化工程として、CMP法によってSiOC絶縁薄膜70の表面に堆積された導電部としての配線層となるCu95、シード層90及びその下のバリアメタル層となるバリアメタル膜80を研磨除去することにより、図4(j)に表したような埋め込み構造を形成する。
なお、この工程において、最上層として残留させるSiOC絶縁薄膜70の厚みは、薄いことが望ましい。すなわち、図2(f)に関して前述したように、SiOC絶縁薄膜70を残留させることにより、その上にさらに形成されるエッチングストッパー膜やキャップ絶縁膜(図示せず)の密着性が向上する。しかし、SiOCの誘電率はSiOなどに比べて高いため、層間絶縁膜として介在させる場合には、その厚みをできるだけ薄くすることが望ましい。このため、CMP工程において、SiOC絶縁薄膜70の厚みができるだけ薄くなるように研磨するとよい。
以上のように、本実施の形態1における半導体装置は、基体10の上に配置された多孔質の絶縁性材料を用いた多孔質絶縁膜30の層(第1の層の一例である)と、前記多孔質絶縁膜30の層の上に配置された、C(炭素)を含有するSiOCを用いたSiOC絶縁薄膜70の層(第2の層の一例である)と、前記多孔質絶縁膜30の層とSiOC絶縁薄膜70の層に連続して形成され配置された導電部(ここでは、導電性材料を用いたCu95、シード層90及び前記シード層90の側面に配置されたバリアメタル材料を用いたバリアメタル膜80)と、前記バリアメタル膜80と前記多孔質絶縁膜30の層及びSiOC絶縁薄膜70の層との間に配置された、前記多孔質絶縁膜30の層及びSiOC絶縁薄膜70の層に連続する、前記バリアメタル膜80とCu95及びシード層90とを配置するための開口部50を形成する際に生成された反応副生成物(所定の反応副生成物の一例である)による反応副生成物膜60とを備えた。そして、上述したように反応副生成物膜60が開口部50の側壁に堆積することで、各絶縁性材料(特に、多孔質絶縁膜30に用いた多孔質の絶縁性材料)とバリアメタル材料及びCu等の導電性材料とを遮断し、バリアメタルやCu等の配線材料の層間絶縁膜として用いる各絶縁性材料への拡散を防ぐことができる。
図5乃至図7は、本実施の形態において形成される反応副生成物膜60の効果を説明するための模式図である。すなわち、図5は、比較例として反応副生成物膜60が設けられていない場合の多孔質絶縁膜30(MSQ)とバリアメタル層となるバリアメタル膜80と配線層となるシード層90及びCu95との接合界面を表す断面図である。同図に例示した如く、層間絶縁膜となる多孔質絶縁膜30には、その誘電率を効果的に下げるために、空孔Vが形成されている。
しかし、このように多孔質の層間絶縁膜とバリアメタル層とが直接的に接触していると、図6に表したように、バリアメタルが空孔を介して層間絶縁膜の中に拡散する。その結果として、バリアメタル層の膜厚が薄くなり、さらに連続的な薄膜状態を維持できなくなる場合もある。すると、配線層(Cu)のメタルも層間絶縁膜に拡散し、さらには半導体基板に拡散することよりトランジスタなどの信頼性が低下する。また、バリアメタルやCuなどの金属が入り込むことによって、層間絶縁膜の絶縁耐圧等の絶縁耐性も低下し、隣接する配線間での電流リーク等が生じ、配線による信号伝搬の信頼性が低下する。
これに対して、本実施の形態によれば、層間絶縁膜の表面に開口部50を形成する際に開口部50に堆積される反応副生成物からなる反応副生成物膜60を設けることにより、このようなバリアメタルあるいは配線材料の拡散を防止することができる。
図7は、本実施の形態の製造方法により反応副生成物膜60が形成された様子を例示する模式図である。反応副生成物膜60を形成することにより、バリアメタル(BM)や配線層の材料(Cu)の反応副生成物膜60への拡散が阻止される。この理由は、反応副生成物膜60によって、空孔Vが塞がれたためであると考えられる。つまり、空孔Vが塞がれて緻密な反応副生成物膜60が表面に形成されることにより、バリアメタルや配線材料の拡散を確実に阻止することができるものと考えられる。
実施の形態2.
図8は、実施の形態2における半導体装置の製造方法の要部を表すフローチャートである。
図8は、図1における多孔質の絶縁性材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程(S104)と、SiOC絶縁薄膜を形成するSiOC絶縁膜形成工程(S108)との間に、SiO絶縁薄膜を形成するSiO絶縁膜形成工程(S106)を追加したものである。その他の工程は、図1と同様である。
図9及び図10は、図8のフローチャートに対応して実施される工程を表す工程断面図である。
図9では、図8のSiC絶縁膜形成工程(S102)から開口部形成工程(S110,S112,S114)までを示している。
図10では、図9(e)に示す開口部形成工程に続く、図8のバリアメタル膜形成工程(S116)から平坦化工程(S122)までを示している。
図9(a)、(b)は、図2(a)、(b)と同様であるので省略する。
図9(c)において、SiO絶縁膜形成工程(第3の薄膜形成工程の一例である)として、SiO(第3の絶縁性材料の一例である)を用いたSiO絶縁薄膜40(第3の薄膜の一例である)を形成する。言い換えれば、前記多孔質絶縁膜形成工程とSiOC絶縁膜形成工程との間に、前記SiOCよりもC(炭素)濃度が低い或いはC(炭素)が存在しないSiOを用いたSiO絶縁薄膜40を形成する。C濃度が低い或いはCが存在しないSiOを用いることで、SiOの反応速度が前記SiOCの反応速度より遅くなるので、前記SiOCよりも前記混合ガスのプラズマの雰囲気中でスパッタされにくくなる。
図9(d)において、SiOC絶縁膜形成工程(第4の薄膜形成工程の一例である)として、SiO絶縁薄膜40の上にCを含有するSiOC(第4の絶縁性材料の一例である)を用いたSiOC絶縁薄膜70(第4の薄膜の一例である)を形成する。実施の形態1と同様に、SiOCの代わりにSiCを用いても構わない。後述する同様の効果を得ることができる。
図9(e)において、開口部形成工程の一部である第1のエッチング工程として、SiOC絶縁薄膜70、SiO絶縁薄膜40、多孔質絶縁膜30と連続する開口部50を形成する。第1のエッチング工程では、実施の形態1と同様、反応性イオンエッチング法により開口部50を形成する。
図9(f)において、開口部形成工程の一部であるアッシング工程として、開口部50以外のSiOC絶縁薄膜70の上に形成されたレジスト膜35をアッシングにより剥離する。ここで、本実施の形態では、SiO絶縁薄膜40を多孔質絶縁膜30の上に形成することにより、多孔質絶縁膜3のキャップとしてレジスト膜35の剥離による多孔質絶縁膜3の劣化を防止することができる。
図9(g)において、開口部形成工程の一部である第2のエッチング工程として、開口部50の底面に残ったSiC絶縁膜20をエッチングして、SiOC絶縁薄膜70、SiO絶縁薄膜40、多孔質絶縁膜30、SiC絶縁膜20と連続する開口部50を形成する。
ここで、実施の形態1におけるように多孔質絶縁膜30上にSiO絶縁薄膜40を形成しないでSiOC絶縁薄膜70を形成してもよいが、前記混合ガスのプラズマの雰囲気中で前記SiOCがスパッタされる場合、パターンの角、すなわち、開口部50の角でスパッタが進行しやすいため、SiOC絶縁薄膜70断面の矩形形状が劣化しやすく、ひいては多孔質絶縁膜30の矩形形状にも影響を及ぼし劣化させる。SiOC絶縁薄膜70断面の矩形形状が劣化すると、開口部50の壁面の角度が基体10表面に対し、垂直ではなくなってくるので、せっかく堆積した反応副生成物膜60にArプラズマが衝突しやすくなり反応副生成物をArプラズマでスパッタし、反応副生成物膜60の膜厚を小さくしてしまうおそれもある。
これに対して、本実施の形態2では、SiOC絶縁薄膜70の下層、すなわち、前記多孔質絶縁膜30とSiOC絶縁薄膜70との間に、前記SiOCよりも前記混合ガスのプラズマの雰囲気中でスパッタされにくいSiOを用いたSiO絶縁薄膜40を形成することにより上面のSiOC絶縁薄膜70断面の矩形形状が劣化してもSiO絶縁薄膜40断面の矩形形状を維持させることができる。したがって、多孔質絶縁膜30を試料となる基体10の面に垂直に近い形状で開口部を加工し形成することができる。垂直に近い形状で開口部を加工し形成することで、堆積した反応副生成物をスパッタする量を軽減することができる。堆積した反応副生成物をスパッタする量を軽減することができるため、実施の形態1に比べ、バリアメタルやCu等の配線材料の層間絶縁膜として用いる各絶縁性材料への拡散をより防ぐことができる。さらに、SiOCの誘電率は、SiOの誘電率に比べて高いため、積層膜としてSiOC絶縁薄膜70の割合を他の絶縁膜に比べ少なくすることで絶縁膜全体としての誘電率を低減させることができる。
また、図9(g)に表したように、第2のエッチング工程により開口部50を形成し、その側壁に反応副生成膜60を形成した状態において、最上層のSiOC絶縁薄膜70が残留していることが望ましい。この理由は、図2(f)に関して前述したとおりであり、、第2のエッチング工程においては、下層のSiC絶縁膜20とともに、最上層のSiOC絶縁薄膜70もエッチングされる。これに対して、これらSiC絶縁膜20とSiOC絶縁薄膜70の厚みのバランスを調整し、第2のエッチング工程が終了した時点において、最上層のSiOC絶縁薄膜70が完全にエッチング除去されず残留するようにすれば、第2のエッチング工程を開始してから終了するまでの間、SiOC絶縁薄膜70からの反応副生成物を継続的に供給でき、反応副生成膜60の厚みを厚くすることができる。
またさらに、SiOC絶縁薄膜70を残留させることにより、その上にさらに形成されるエッチングストッパー膜やキャップ絶縁膜(図示せず)の密着性が向上する。その結果として、形成される配線間やヴィア間の漏洩電流を低減できる。
図10(h)において、図4(g)と同様、導電性材料堆積工程の一部であるバリアメタル膜形成工程として、前記開口部形成工程により形成された開口部50及び基体10表面にバリアメタル材料を用いたバリアメタル膜80を形成する。
図10(i)において、図4(h)と同様、導電性材料堆積工程の一部であるシード層形成工程として、スパッタ等の物理気相成長(PVD)法により、次の工程である電解めっき工程のカソード極となるCu薄膜をシード層90としてバリアメタル膜80が形成された開口部50内壁及び基体10表面に堆積(形成)させる。
図10(j)において、図4(i)と同様、導電性材料堆積工程の一部であるめっき工程として、シード層としてのCu薄膜をカソード極として、電解めっき等の電気気相成長によりCu95を開口部50及び基体10表面に堆積させる。
図10(k)において、図4(j)と同様、平坦化工程として、CMP法によってSiOC絶縁薄膜70の表面に堆積された導電部としての配線層となるCu95及びシード層90と同じく導電部としてのシード層90との下のバリアメタル層となるバリアメタル膜80とを研磨除去することにより、図10(k)に表したような埋め込み構造を形成する。
なお、図4(j)に関して前述したように、この工程においても、最上層として残留させるSiOC絶縁薄膜70の厚みを薄くすることが望ましい。すなわち、図2(f)に関して前述したように、SiOC絶縁薄膜70を残留させることにより、その上にさらに形成されるエッチングストッパー膜やキャップ絶縁膜(図示せず)の密着性が向上する。しかし、SiOCの誘電率はSiOなどに比べて高いため、層間絶縁膜として介在させる場合には、その厚みをできるだけ薄くすることが望ましい。このため、CMP工程において、SiOC絶縁薄膜70の厚みができるだけ薄くなるように研磨するとよい。
以上のように、反応副生成物膜60が開口部50の側壁に堆積することで、各絶縁性材料(特に、多孔質絶縁膜30に用いた多孔質の絶縁性材料)と導電性材料となるバリアメタル材料及びCu配線材料とを遮断し、バリアメタルや配線材料の層間絶縁膜として用いる各絶縁性材料への拡散を防ぐことができる。
実施の形態3.
図11は、実施の形態3における平坦化工程を表す工程断面図である。
実施の形態1では、図4(j)に示すように、平坦化工程として、Cu95及びシード層90と、その下のバリアメタル層となるバリアメタル膜80とを研磨除去していたが、実施の形態3では、図11に示すように、さらに、SiOC絶縁薄膜70をも研磨除去してもよい。SiOCの誘電率は、他の絶縁膜の誘電率に比べて高いため、積層膜としてSiOC絶縁薄膜70を研磨除去することで絶縁膜全体としての誘電率を低減させることができる。
実施の形態4.
図12は、実施の形態4における平坦化工程を表す工程断面図である。
実施の形態2では、図10(k)に示すように、平坦化工程として、Cu95及びシード層90と、その下のバリアメタル層となるバリアメタル膜80とを研磨除去していたが、実施の形態4では、実施の形態3と同様、図12に示すように、さらに、SiOC絶縁薄膜70をも研磨除去する。SiOCの誘電率は、SiOの誘電率に比べて高いため、積層膜としてSiOC絶縁薄膜70を研磨除去することで絶縁膜全体としての誘電率を低減させることができる。また、SiO絶縁薄膜40を残すことで、多孔質絶縁膜30を保護することができる。
図13は、実施の形態4における開口部の断面を示す図である。
図13に示すように、反応副生成物膜は、多孔質絶縁膜30としてのMSQ付近で厚く、矩形形状を形成するSiO絶縁薄膜40やSiC絶縁膜20付近で薄くなる。しかしながら、多孔質絶縁膜30とSiOC絶縁薄膜70との間にSiO絶縁薄膜40を形成することで、SiO絶縁薄膜40が形成されない場合に比べ、反応副生成物膜がスパッタされ、薄くなるのを防ぐことができる。
ここで、上記各実施の形態における配線層の材料として、Cu95以外に、Cu−Sn合金、Cu−Ti合金、Cu−Al合金等の、半導体産業で用いられるCuを主成分とする材料を用いても同様の効果が得られる。また、さらに、Cu系材料ではなく、アルミニウム(Al)やタングステン(W)等を主成分とする半導体産業で用いられる他の金属材料を用いた場合も、同様の効果が得られる。
一方、バリアメタル膜80の材料としても、TaN以外に、窒化タングステン(WN)、窒化チタン(TiN)、炭化窒化タングステン(WCN)、窒化チタンシリケート(TiSiN)、タンタル(Ta)など、あるいはこれらのいずれか複数を積層させた多層膜としても同様の効果が得られる。
なお、多層配線構造などを形成する場合には、図2、図4、図9〜図12において基体10は、下層の配線層と絶縁膜とが形成されたものである。
上記実施の形態においては、配線溝或いはビア孔にダマシン法によりCu配線を形成する手法を記載したが、配線溝及び配線溝の下部のビア孔に一度で配線材料となるCuを堆積(埋め込み)させるデュアルダマシン法においても、同様の効果を得ることができる。
実施の形態5.
上記各実施の形態においては、配線材料としてCuを用いる手法を記載したが、CVD法によりタングステン(W)を堆積することにより配線層(導電部)を形成してもよい。すなわち、バリアメタル層を設けずに、配線材料を直接形成する。しかる後に、CMP法によって絶縁膜の表面のタングステン層を研磨除去して、所望の埋め込み構造を得ることができる。
多孔質の低誘電率材料からなる層間絶縁膜は、現在のところCu配線に対応して用いられることが多い。しかし、将来的には、タングステン(W)プラグについても、多孔質の低誘電率材料が適用されると考えられる。本発明によれば、このような場合に、反応副生成物膜60を形成することにより、タングステンの拡散を確実且つ容易に阻止することができる。
ここで、上記各実施の形態では、エッチングガスとして、CFとNとArとを含有する混合ガスを用いたが、CFの代わりにCとFとを有する化合物であるCFガス、例えば、C等を用いても同様の効果を得ることができる。また、Nの代わりにN化合物であるNH等を用いても同様の効果を得ることができる。また、Arの代わりにN以外の他の不活性ガス、例えば、ヘリウム(He)、ネオン(Ne)、クリプトン(Kr)、キセノン(Xe)、ラドン(Rn)を用いても同様の効果を得ることができる。
また、多孔質絶縁膜30の材料としては、多孔質誘電体薄膜材料としてのMSQに限らず、他の多孔質無機絶縁体膜材料、多孔質有機絶縁体膜材料を用いても同様の効果を得ることができる。
特に、多孔質の低誘電率材料に上記各実施の形態を適用した場合には、上述の如く顕著な効果が得られる。上記各実施の形態において多孔質絶縁膜30の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素(fluorocarbon)、パリレン(parylene)、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。
以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。
例えば、各実施の形態で層間絶縁膜が形成された基体10は、図示しない各種の半導体素子あるいは構造を有するものとすることができる。また、半導体基板ではなく、層間絶縁膜と配線層とを有する配線構造の上に、さらに層間絶縁膜を形成してもよい。開口部も半導体基板が露出するように形成してもよいし、配線構造の上に形成してもよい。
さらに、層間絶縁膜の膜厚や、開口部50のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。
また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。
実施の形態1における半導体装置の製造方法の要部を表すフローチャートである。 図1のフローチャートに対応して実施される工程を表す工程断面図である。 反応性イオンエッチング法による開口部形成工程をおこなう装置の概念図である。 図1のフローチャートに対応して実施される工程を表す工程断面図である。 比較例として反応副生成物膜60が設けられていない場合の多孔質絶縁膜30(MSQ)とバリアメタル層となるバリアメタル膜80と配線層となるシード層90及びCu95との接合界面を表す断面図である。 比較例として反応副生成物膜60が設けられていない場合の多孔質絶縁膜30(MSQ)とバリアメタル層となるバリアメタル膜80と配線層となるシード層90及びCu95との接合界面を表す断面図である。 本実施の形態の製造方法により反応副生成物膜60が形成された様子を例示する模式図である。 実施の形態2における半導体装置の製造方法の要部を表すフローチャートである。 図8のフローチャートに対応して実施される工程を表す工程断面図である。 図8のフローチャートに対応して実施される工程を表す工程断面図である。 実施の形態3における平坦化工程を表す工程断面図である。 実施の形態4における平坦化工程を表す工程断面図である。 実施の形態4における開口部の断面を示す図である。 ダマシン法の要部を表す工程断面図である。
符号の説明
10 基体
20 SiC絶縁膜
30 多孔質絶縁膜
35 レジスト膜
40 SiO絶縁薄膜
50 開口部
60 反応副生成物膜
70 SiOC絶縁薄膜
80 バリアメタル膜
90 シード層
95 Cu
100 チャンバ
110 下部電極
120 上部電極
130 真空ポンプ
150 装置
200 基体
220 層間絶縁膜
240 バリアメタル層
260 Cu層

Claims (13)

  1. 基体の上に、シリコン(Si)と、炭素(C)と、を含有する第1の絶縁性材料を用いた第1の薄膜を形成する第1の薄膜形成工程と、
    前記第1の薄膜の上に、多孔質状の第2の絶縁性材料を用いた第2の薄膜を形成する第2の薄膜形成工程と、
    前記第2の薄膜の上に、シリコン(Si)を含有する第3の絶縁性材料を用いた第3の薄膜を形成する第3の薄膜形成工程と、
    前記第3の薄膜の上に、シリコン(Si)と、炭素(C)と、を含有する第4の絶縁性材料を用いた第4の薄膜を形成する第4の薄膜形成工程と、
    前記第4の薄膜から前記第2の薄膜に連続する開口部を形成する開口部形成工程と、
    前記開口部を介して前記第1の薄膜をエッチングするとともに、前記エッチングにおいて生成される、シリコン(Si)と、炭素(C)と、窒素(N)と、を含有する反応副生成物を前記開口部の内壁面に堆積させるエッチング工程と、
    前記開口部に導電性材料を充填させる導電性材料堆積工程と、
    を備え、
    前記第4の絶縁性材料に含まれる炭素(C)の含有量は、前記第3の絶縁性材料に含まれる炭素(C)の含有量よりも高いことを特徴とする半導体装置の製造方法。
  2. 前記反応副生成物は、前記エッチングにおいて用いられるガスと前記第4の絶縁性材料との反応により生成されることを特徴とする請求項1記載の半導体装置の製造方法。
  3. 前記反応副生成物は、前記第4の絶縁性材料の少なくとも一部がスパッタされることにより生成されることを特徴とする請求項1記載の半導体装置の製造方法。
  4. 前記反応副生成物は、前記エッチングにおいて用いられるガスと前記第1の絶縁性材料との反応により生成されることを特徴とする請求項1記載の半導体装置の製造方法。
  5. 前記反応副生成物は、前記第1の絶縁性材料の少なくとも一部がスパッタされることにより生成されることを特徴とする請求項1記載の半導体装置の製造方法。
  6. 前記エッチング工程における前記エッチングは、C(炭素)とF(フッ素)とを有する化合物と、N(窒素)化合物と、を含有するガスを用いて行われることを特徴とする請求項1〜5のいずれか1つに記載の半導体装置の製造方法。
  7. 前記エッチング工程における前記エッチングは、前記第4の絶縁性材料とエッチングガスとの反応速度が、前記第3の絶縁性材料と前記エッチングガスとの反応速度よりも高い条件において実施されることを特徴とする請求項1〜6のいずれか1つに記載の半導体装置の製造方法。
  8. 前記エッチング工程において、前記第1の薄膜とともに前記第4の薄膜もエッチングし、
    前記エッチング工程の終了時に、前記開口部の下の前記第1の薄膜は除去し、前記第4の薄膜は前記第3の薄膜の上に残留させることを特徴とする請求項1〜7のいずれか1つに記載の半導体装置の製造方法。
  9. 前記導電性材料堆積工程は、前記開口部の中及び前記第4の層の上に導電性材料を堆積する第1の工程と、
    前記第4の層の上に堆積させた前記導電性材料を除去する第2の工程と、
    を有し、
    前記第2の工程において、前記導電性材料を除去した後に、前記第4の層を研磨し前記第3の層の上に残留させつつその厚みを減らすことを特徴とする請求項8記載の半導体装置の製造方法。
  10. 基体と、
    前記基体の上に設けられた第1の絶縁性材料からなる第1の層と、
    前記第1の層の上に設けられた多孔質状の第2の絶縁性材料からなる第2の層と、
    前記第2の層の上に設けられ、シリコン(Si)を含有する第3の絶縁性材料からなる第3の層と、
    前記第3の層の上に設けられ、シリコン(Si)と、炭素(C)とを含有する第4の絶縁性材料からなる第4の層と、
    前記第1乃至第4の層に連続して形成された開口部と、
    前記開口部を充填する導電部と、
    前記導電部と前記第2の絶縁性材料との間に設けられ、前記開口部を形成するために前記第1の層をエッチングする際に生ずる、シリコン(Si)と、炭素(C)と、窒素(N)と、を含有する反応副生成物により形成された反応副生成物薄膜部と、
    を備え、
    前記第3の層の炭素(C)の含有量が、前記第4の層よりも小なることを特徴とする半導体装置。
  11. 前記第1の層は、シリコン(Si)と、炭素(C)と、を含有することを特徴とする請求項10に記載の半導体装置。
  12. 前記反応副生成物薄膜は、前記第1の層がエッチングされることにより形成される前記反応副生成物を含むことを特徴とする請求項10または11に記載の半導体装置。
  13. 前記反応副生成物薄膜は、前記第4の層がエッチングされることにより形成される前記反応副生成物を含むことを特徴とする請求項10〜12のいずれか1つに記載の半導体装置。
JP2004327615A 2004-01-15 2004-11-11 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP4447433B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004327615A JP4447433B2 (ja) 2004-01-15 2004-11-11 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004008417 2004-01-15
JP2004327615A JP4447433B2 (ja) 2004-01-15 2004-11-11 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2005229093A JP2005229093A (ja) 2005-08-25
JP4447433B2 true JP4447433B2 (ja) 2010-04-07

Family

ID=35003513

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004327615A Expired - Fee Related JP4447433B2 (ja) 2004-01-15 2004-11-11 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP4447433B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082338B2 (ja) * 2006-08-25 2012-11-28 東京エレクトロン株式会社 エッチング方法及びエッチング装置
KR100827526B1 (ko) * 2006-12-28 2008-05-06 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法
CN104412376B (zh) * 2012-07-17 2017-02-08 三井化学株式会社 半导体装置及其制造方法及冲洗液

Also Published As

Publication number Publication date
JP2005229093A (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
US7799693B2 (en) Method for manufacturing a semiconductor device
US6777325B2 (en) Semiconductor manufacturing method for low-k insulating film
US7834459B2 (en) Semiconductor device and semiconductor device manufacturing method
US20100102452A1 (en) Method for fabricating semiconductor device and semiconductor device
JP2005340808A (ja) 半導体装置のバリア構造
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
US20060261483A1 (en) Semiconductor device and method for manufacturing the same
JP2009026989A (ja) 半導体装置及び半導体装置の製造方法
JP2007294625A (ja) 半導体装置の製造方法
JP2007027347A (ja) 半導体装置およびその製造方法
US20050242430A1 (en) Multi-level semiconductor device with capping layer with improved adhesion
JP2005203569A (ja) 半導体装置の製造方法及び半導体装置
JP4447433B2 (ja) 半導体装置の製造方法及び半導体装置
JP2009004633A (ja) 多層配線構造および製造方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
JP2006196642A (ja) 半導体装置およびその製造方法
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP2005340460A (ja) 半導体装置の形成方法
JP2005340601A (ja) 半導体装置の製造方法及び半導体装置
JP2009027048A (ja) 半導体装置の製造方法
JP2004172337A (ja) 半導体装置およびその製造方法
JP2005079116A (ja) 半導体装置の製造方法
JP4797821B2 (ja) 半導体装置の製造方法
JP2006060011A (ja) 半導体装置の製造方法
JP4643975B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100120

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130129

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140129

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees