JP2005203568A - 半導体装置の製造方法及び半導体装置 - Google Patents

Abstract

【目的】 バリアメタルの層間絶縁膜への拡散を防ぐことができる半導体装置或いは半導体装置の製造方法を提供することを目的とする。
【構成】 基体１００の上に、絶縁性材料を用いた多孔質絶縁膜１２０を形成する多孔質絶縁膜形成工程（Ｓ１０４）と、前記多孔質絶縁膜１２０に開口部１５０を形成する開口部形成工程（Ｓ１０８）と、前記開口部形成工程（Ｓ１０８）により形成された開口部１５０の内面にＳｉとＣとＨとを含有するＳｉＣＨ膜１６０を形成する化合物膜形成工程（Ｓ１１０）と、前記化合物膜形成工程（Ｓ１１０）によりＳｉＣＨ膜１６０が内面に形成された開口部１５０にバリアメタル材料を用いたバリアメタル膜１７０を形成するバリアメタル膜形成工程（Ｓ１１4）を備えたことを特徴とする半導体装置の製造方法を提供する。
【選択図】 図１

Description

本発明は、半導体装置或いは半導体装置の製造方法に関し、特に、層間絶縁膜を有しＣｕ（銅）配線を用いる半導体素子装置の製造方法に関する。

６５ｎｍノード世代に代表される近年の半導体装置においては、配線での信号伝搬の遅延が素子動作を律速している。配線での遅延定数は、配線抵抗と配線間容量との積により表される。このため、配線抵抗を下げて素子動作を高速化するために、層間絶縁膜の材料として従来のＳｉＯ_２よりも比誘電率の小さい材料が用いられ、配線材料として比抵抗の小さいＣｕ（銅）が用いられつつある。

Ｃｕ多層配線は、ダマシン（damascene）法により形成されることが多い。

図１１は、ダマシン法の要部を表す工程断面図である。

すなわち、まず、同図（ａ）に表したように、シリコン（Ｓｉ）基板などの基体２００の上に、層間絶縁膜２２０を形成する。次に、図１１（ｂ）に表したように、層間絶縁膜２２０に開口部Ｈを形成する。開口部Ｈは、配線層のための配線溝や、ビア（via）のためのビア孔としての役割を有する。次に、図１１（ｃ）に表したように、開口部Ｈの内壁にバリアメタル層２４０を形成する。さらに、図１１（ｄ）に表したように、配線材料としてＣｕ層２６０を埋め込む。ここで、Ｃｕ層２６０の埋め込みにあたっては、まず物理気相成長法（physical vapor deposition：ＰＶＤ）法などの方法によってＣｕを薄膜状に堆積し、そのＣｕ薄膜をカソード電極として電解鍍金法などにより埋め込みを実施する場合が多い。

また、ダマシン法においては、バリアメタル層２４０やＣｕ層２６０を堆積した後に、開口部Ｈの外に堆積したバリアメタル層２４０及びＣｕ層２６０を化学機械研磨（chemical mechanical polishing：ＣＭＰ）によって除去することにより、図１１（ｄ）に表したような埋め込み構造を形成する。

ここで、バリアメタル層２４０は、シリコン基板などの基体２００に対するＣｕの拡散を防止し、層間絶縁膜２２０とＣｕ層２６０との密着性を向上させ、Ｃｕ層２６０の酸化を防止する役割を有する。

以上説明したような、層間絶縁膜を用いた配線構造を開示した文献として、例えば、非特許文献１及び２、或いは特許文献１を挙げることができる。
K.Maex,M.R.Baklanov,D.Shamiryan,F.Iacopi,S.H.Brongersma,Z.S.Yanovitskaya,Journal of Applied Physics 93(11),pp.8793-8841,2003. W.Besling,A.Satta,J.Schuhmacher,T.Abell,V.Sutcliffe,A.-M.Hoyas,G.Beyer,D.Gravesteijn,K.Maex,Proceedings of IEEE 2002 International Interconnect Technology Conference,pp.288-291 特開２００２−３５９２４３号公報

多孔質の絶縁体材料は、層間絶縁膜２２０のための低誘電率材料の有力候補である。しかし、これを用いてＣｕ多層配線構造を形成する場合に、バリアメタル堆積工程やＣｕ堆積工程で、バリアメタル材料やＣｕが多孔質の孔に入り込むことが問題となる。この場合、バリアメタルが多孔質の孔に入り込むと、バリアメタルの膜厚が薄くなるため、バリアメタルが有すべきＣｕの拡散の抑止能力が低下し、トランジスタなどの信頼性が低下する。また、バリアメタルやＣｕなどの金属が入り込むことによって、絶縁耐圧等の絶縁耐性も低下し、隣接する配線間での電流リーク等が生じ、配線による信号伝搬の信頼性が低下する。

近年、バリアメタルを薄膜化して配線抵抗やビア抵抗を低減することが検討されている。しかし、バリアメタルの形成方法として現在主流のＰＶＤ法は被覆率が悪く、現状でも配線溝やビア孔の側壁での膜厚が薄いため、これ以上の薄膜化するとバリア性や密着性を確保できなくなる。そのため、薄膜を被覆率良く形成するのが容易な化学気相成長（chemical vapor deposition：ＣＶＤ）法によりバリアメタルを形成することが求められている。しかし、ＣＶＤ法の場合、基板表面における分解反応によって薄膜の堆積が進行するため、多孔質の孔を経由した拡散がＰＶＤ法よりも生じやすく、この場合には多孔質の層間絶縁膜の配線溝やビア孔の側面の表面に存在する孔からの拡散防止が必須である。

この金属の拡散対策として、上記非特許文献１では、層間絶縁膜の側壁にサイドウォールと呼ばれる薄膜をＳｉＯ_２、ＳｉＣ等で形成することが提案されている。また、上記非特許文献１では、サイドウォールの形成方法に関する記載は無いが、上記特許文献１では、下層配線に繋がる接続孔にＳｉＣ、ＳｉＮ等を堆積後、エッチバック法により接続孔の側面にＳｉＣ、ＳｉＮ等を形成する手法が記載されている。

ここで、サイドウォールは、可能な限り薄膜化して、配線や接続配線となるビアの断面積を大きくして配線抵抗やビア抵抗（接続抵抗）を下げることが望ましい。また、ＳｉＣ、ＳｉＮは、高密度プラズマを用いたＣＶＤ法で形成される。高密度プラズマを用いるのは、従来、Ｃｕに対するバリア性が必要であり、バリア性を確保するために稠密な膜が必要であり、プラズマ照射による膜の稠密化をプラズマの高密度化により実現していたからである。また、ＣＶＤ法に用いるガスの原料としては、Ｓｉ化合物に加えて二酸化炭素等の酸化性原料を必要とした。酸化性原料、すなわち酸化成分を加えるのは誘電率を低減するためである。しかしながら、酸化成分を加えることにより、Ｓｉ化合物の分解が促進され、成膜速度が高くなってしまう。したがって、ＣＶＤ法に用いるガスの原料として酸化性原料を用いた場合、成膜速度が高いため、ＳｉＣやＳｉＮの膜厚が１５ｎｍ以下になるように制御をおこなうことは困難であった。よって、サイドウォールを新たに形成することは、配線やビアの断面積を小さくするため、配線抵抗やビア抵抗が増加して、半導体装置の動作速度を低下させてしまうことになる。さらに、配線抵抗やビア抵抗が増加することにより半導体装置の動作に高い電源電圧が必要となるため消費電力が増加してしまう。

一方、上記非特許文献２では、Ｎ２プラズマを用いたプラズマ処理により多孔質材料の空孔を塞ぐ方法が検討されている。しかし、Ｎ２プラズマ処理によって孔を塞ぐ方法による拡散防止効果を本発明者が検討した結果、層間絶縁膜の材料によっては効果が薄く、バリアメタルやＣｕの拡散が生じる場合があることが明らかとなった。また、上記非特許文献１でも、プラズマ等により形成したイオンを照射することで層間絶縁膜の側壁の空孔を閉塞させる手法が記載されている。しかしながら、配線やビアのアスペクト比が大きい場合や、層間絶縁膜の側壁が湾曲した所謂ボウイング形状の場合、イオン照射では、側壁にイオンが十分に照射されない箇所が生じやすく、十分に照射されない箇所での層間絶縁膜へのバリアメタルの拡散が解決しない。また、イオン照射による層間絶縁膜の側壁の改質により多孔質層間絶縁膜の誘電率が上昇する可能性が高い。また、層間絶縁膜の側壁の改質により多孔質層間絶縁膜の組成変化を生じさせる可能性も高い。

本発明は、バリアメタルの層間絶縁膜への拡散を防ぐことができる半導体装置或いは半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、
基体の上に、絶縁性材料を用いた絶縁薄膜を形成する絶縁膜形成工程と、
前記絶縁薄膜に開口部を形成する開口部形成工程と、
前記開口部形成工程により形成された開口部の内面にＳｉ（珪素）とＣ（炭素）とＨ（水素）とを含有する化合物膜を形成する化合物膜形成工程と、
前記化合物膜形成工程により化合物膜が内面に形成された開口部にバリアメタル材料を用いたバリアメタル薄膜を形成するバリアメタル膜形成工程と
を備え、
前記化合物膜形成工程において、所定のガスを用いた化学気相成長法により前記化合物膜を形成し、
前記所定のガスは、酸化性原料を実質的に含まないことを特徴とする。

前記開口部の内面にＳｉとＣとＨとを含有する化合物膜を形成することで、絶縁性材料とバリアメタル材料とを遮断する。また、前記所定のガスが、酸化性原料を含まないことにより、ＣＶＤによる成膜速度が低い状態で化合物膜が形成される。

また、前記化合物膜形成工程は、開口部の内面に形成される前記化合物膜の最大膜厚を１５ｎｍよりも小さく形成することを特徴とする。

前記化合物膜の最大膜厚を１５ｎｍよりも小さく形成することで、その後に形成される配線やビアの断面積が大きくなる。

また、前記絶縁性材料は、多孔質の絶縁性材料であることを特徴とする。

前期絶縁性材料が、多孔質の絶縁性材料であることから問題となっているバリアメタル材料の孔への拡散に対し、前期化合物膜が、多孔質の絶縁性材料の孔に拡散しようとするバリアメタル材料を遮断する。

また、前記所定のガスは、メチル基を有するＳｉの化合物であることを特徴とする。

前記所定のガスは、メチル基を有するＳｉの化合物であることから、ＳｉとＣとＨとを含有する化合物膜を開口部の内壁に形成する。

本発明に係る半導体装置は、
基体の上に設けられた絶縁層と、
前記絶縁層に設けられた開口を充填する配線部と、
前記配線部と前記絶縁層との間に設けられたバリアメタル薄膜部と、
前記バリアメタル薄膜部と前記絶縁層との間に設けられ、Ｓｉ（珪素）とＣ（炭素）とＨ（水素）とを含有する化合物膜部と、
を備えたことを特徴とする
前記バリアメタル薄膜部と前記絶縁層との間に化合物膜部が配置されたことにより、絶縁性材料とバリアメタル材料とを遮断することができる。

本発明によれば、開口部の内面にＳｉとＣとＨとを含有する化合物膜を形成することで、従来には無い組成の化合物膜で、絶縁性材料とバリアメタル材料とを遮断することができる。また、ＳｉとＣとＨとを含有する従来と比べ低密度の化合物膜を形成することができる。低密度の化合物膜を形成することができるため、層間絶縁膜としての誘電率の上昇を防ぐことができる。

本発明によれば、前記所定のガスが、酸化性原料を含まないことにより、ＣＶＤによる成膜速度が低い状態で化合物膜が形成されるため、膜厚の制御性を高めることができる。また、薄膜自体も制御よく形成することができる。また、ＣＶＤ法を用いることから、従来の装置をそのまま流用することができる。よって、製造コストの上昇を防ぐことができる。

本発明によれば、前記化合物膜の最大膜厚を１５ｎｍよりも小さく形成することで、その後に形成される配線やビアの断面積を大きくすることができる。配線やビアの断面積を大きくすることができるので、配線抵抗やビア抵抗の増加を防ぐことができる。よって、配線抵抗やビア抵抗が増加して、半導体装置の動作速度を低下させてしまうことを防ぐことができる。さらに、配線抵抗やビア抵抗の増加を防ぐことにより半導体装置の動作に高い電源電圧が必要となることを防ぎ、消費電力の増加を防止することができる。また、従来に無い前記化合物膜の最大膜厚を１５ｎｍよりも小さく形成することで、層間絶縁膜としての誘電率の上昇を防ぐことができる。

本発明によれば、前期絶縁性材料が、多孔質の絶縁性材料であることから問題となっているバリアメタル材料の孔への拡散に対し、前期化合物膜が、多孔質の絶縁性材料の孔に拡散しようとするバリアメタル材料を遮断することができる。バリアメタル材料を遮断することができるので、層間絶縁膜の材料として従来のＳｉＯ_２よりも比誘電率の小さい多孔質の絶縁性材料を用いることができる。よって、配線間容量を小さくすることができる。そして、バリアメタル材料を遮断することができるので、配線材料として比抵抗の小さいＣｕを用いることができる。よって、配線抵抗と配線間容量との積により表される配線での遅延定数を小さくすることができ、配線抵抗を下げて素子動作を高速化することができる。

本発明によれば、前記所定のガスは、メチル基を有するＳｉの化合物であることから、ＳｉとＣとＨとを含有する化合物膜を開口部の内壁に形成することができる。ＳｉとＣとＨとを含有する化合物膜を従来と比べ低密度の化合物膜として形成することができるため、層間絶縁膜としての誘電率の上昇を防ぐことができる。

本発明によれば、前記バリアメタル薄膜部と前記絶縁性材料との間にＳｉとＣとＨとを含有する化合物膜部が配置されたことにより、誘電率の上昇を防ぎながら絶縁性材料とバリアメタル材料とを遮断することができる半導体装置を提供することができる。

まず、従来技術においては、サイドウォールをＣｕに対するバリアとして使用するために高密度膜が必要であった。しかしながら、発明者等が必要とするのは、Ｃｕに対するバリア性ではなく、バリアメタルの多孔質性への拡散防止能力である。そこで、発明者等が独自に検討した結果、バリアメタルの多孔質の層間絶縁膜への拡散を防止するためのサイドウォールは、必ずしも高密度膜である必要がないことがわかった。すなわち、プラズマの低密度化が可能となった。さらに、低密度膜であれば、膜の誘電率を下げるために酸化する必要もないことがわかった。すなわち、ＣＶＤ法に用いるガスの原料の中から酸化成分を除去することが可能となった。酸化成分を除去することにより成膜速度を低くすることが可能となった。
実施の形態１．
図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。
図１において、本実施の形態では、ＳｉＯＣ絶縁薄膜を形成するＳｉＯＣ絶縁膜形成工程（Ｓ１０２）、多孔質の絶縁性材料を用いた多孔質絶縁膜を形成する多孔質絶縁膜形成工程（Ｓ１０４）、ＳｉＯ_２絶縁薄膜を形成するＳｉＯ_２絶縁膜形成工程（Ｓ１０６）、開口部を形成する開口部形成工程（Ｓ１０８）、化合物膜を形成する化合物膜形成工程（Ｓ１１０）、開口部底面に残った化合物膜を除去するエッチバック工程（Ｓ１１２）、導電性材料堆積工程の一部であるバリアメタル薄膜を形成するバリアメタル膜形成工程（Ｓ１１４）、導電性材料堆積工程の一部であるシード層形成工程（Ｓ１１６）、導電性材料堆積工程の一部である配線材料をめっきで堆積させるめっき工程（Ｓ１１８）、平坦化工程（Ｓ１１８）という一連の工程を実施する。

図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。

図２では、図１のＳｉＯＣ絶縁膜形成工程（Ｓ１０２）から化合物膜形成工程（Ｓ１１０）までを示している。それ以降の工程は後述する。

図２（ａ）において、ＳｉＯＣ絶縁膜形成工程として、基体１００の上に、絶縁性材料の一例としてＳｉＯＣを用いたＳｉＯＣ絶縁膜１１０を形成する。ＳｉＯＣ絶縁膜１１０は、エッチングストッパとして機能する。ＳｉＯＣの代わりにＳｉＣを用いても同様の効果を得ることができる。

図２（ｂ）において、多孔質絶縁膜形成工程（絶縁膜形成工程の一例である）として、基体１００の上に形成された前記ＳｉＯＣ絶縁膜形成工程により形成されたＳｉＯＣ絶縁膜１１０の上に多孔質の絶縁性材料（絶縁性材料の一例である）を用いた多孔質絶縁膜１２０（絶縁薄膜の一例である）を形成する。多孔質絶縁膜１２０を形成することで、比誘電率の小さい層間絶縁膜を得ることができる。多孔質絶縁膜１２０の材料としては、例えば、多孔質のメチルシルセスキオキサン（methyl silsequioxane：ＭＳＱ）を用いることができる。また、その形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するスピン・オン・グラス（spin on glass：ＳＯＧ）法を用いることができる。ＭＳＱの材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。例えば、以下の物性値を有する多孔質絶縁膜１２０が得られる。

密度 ：０．６８ｇ／ｃｍ^３
空孔率 ：５４％
空孔の径の分布の最大値：１．９ｎｍ
比誘電率 ：１．８１
弾性率 ：１．６ＧＰａ
硬度 ：０．１ＧＰａ
図２（ｃ）において、ＳｉＯ_２絶縁膜形成工程として、多孔質絶縁膜１２０の上にＳｉＯ_２を用いたＳｉＯ_２絶縁薄膜１３０を形成する。ＳｉＯ_２絶縁薄膜１３０は、後述するアッシングなどによるレジストマスク除去の際、多孔質絶縁膜１２０のキャップとして多孔質絶縁膜１２０がダメージを受けないように保護する。

図２（ｄ）において、開口部形成工程として、ＳｉＯＣ絶縁膜１１０を残して、ＳｉＯ_２絶縁薄膜１３０、多孔質絶縁膜１２０と連続する開口部１５０を形成する。開口部形成工程では、例えば、図示しないレジストマスクを形成し、露出した絶縁膜をエッチングした後に、レジストマスクをアッシングなどの方法により除去すればよい。エッチング法として、例えば、反応性イオンエッチング法により開口部１５０を形成する。エッチングガスとして、例えば、ＣとＦ（フッ素）とを有する化合物であるＣＦ_４等を含有するガスを用いる。

図２（ｅ）において、化合物膜形成工程として、前記開口部形成工程により形成された開口部１５０の基板の面に略垂直な内面（側面、内壁ともいう）及び開口部１５０の底面、そして開口部１５０以外の基体１００の面に、ＳｉとＣとＨとを含有する化合物膜であるＳｉＣＨ膜１６０を形成する。前記開口部１５０の内面にＳｉＣＨ膜１６０を形成することで、絶縁性材料と後述するバリアメタル材料とを遮断することができる。前記化合物膜形成工程は、所定のガスを用いたＣＶＤ法によりＳｉＣＨ膜１６０を形成する。ここで、上述したように、成膜する化合物膜が高密度膜である必要がないことから、従来と比べ低密度のプラズマで生成することができる。低密度のプラズマで生成することにより低密度膜を形成する。低密度の化合物膜として形成されるため、層間絶縁膜としての誘電率の上昇を防ぐことができる。さらに、低密度膜であれば、膜の誘電率を下げるために酸化する必要もないことから、前記所定のガスは、酸化性原料を含まないメチル基を有する珪素の有機化合物であるＳｉ（ＣＨ_３）_４（テトラメチルシラン）を用いる。ここで、前記所定のガスは、テトラメチルシランに限定されるものではなく、例えば、Ｓｉ_４Ｏ_４（ＣＨ_３）_８（octamethylcyclotetrasiloxane）を用いる。酸化性原料を含まないことにより、ＣＶＤによる成膜速度が低い状態で化合物膜としてのＳｉＣＨ膜１６０が形成されるため、膜厚の制御性を高めることができる。また、薄膜自体も制御よく形成することができる。また、ＣＶＤ法を用いることから、従来の装置をそのまま流用することができる。よって、製造コストの上昇を防ぐことができる。また、メチル基を有するＳｉの化合物であることから、ＳｉとＣとＨとを含有する化合物膜を開口部１５０の内壁に形成することができる。

図３は、ＣＶＤ法による化合物膜形成工程をおこなう装置の概念図である。

図３において、装置３５０では、チャンバ３００の内部にて、下部電極３１０を兼ねた２５０℃〜４００℃に制御された基板ホルダの上に基体１００となる半導体基板を設置する。そして、チャンバ３００の内部に上部電極３２０内部からガスを供給する。供給するテトラメチルシランの流量は、０．８４Ｐａ・ｍ^３／ｓ（５００ｓｃｃｍ）〜８．４Ｐａ・ｍ^３／ｓ（５０００ｓｃｃｍ）とした。真空ポンプ３３０により１３３Ｐａ（１Ｔｏｒｒ）以上１３３３Ｐａ（１０Ｔｏｒｒ）以下の成膜圧力になるように真空引きされたチャンバ３００の内部の上記上部電極３２０と下部電極３１０との間に高周波電源を用いてプラズマを生成させる。プラズマ電力は、通常、高密度プラズマを生成するために、１０００Ｗ〜２０００Ｗ必要とするところ、本実施の形態では、高密度プラズマを生成する必要がなく、低密度プラズマを生成することで十分であるためプラズマ電力を１００Ｗ〜５００Ｗとした。また、ここでは、プラズマ電力を小さくすることで、通常のＣＶＤより低密度プラズマを生成しているが、周波数を小さくすることで、低密度プラズマを生成してもよい。そして、基体１００をガスのプラズマの雰囲気に晒し、化学気相成長させることで開口部１５０内面及び基体１００の上面にＳｉＣＨを最大膜厚が1ｎｍ〜３ｎｍの範囲で成膜し、ＳｉＣＨ膜１６０を形成する。前記ＳｉＣＨ膜１６０の最大膜厚を１５ｎｍよりも小さく、ここでは1ｎｍ〜３ｎｍの範囲で形成することで、その後に形成される配線やビアの断面積を大きくすることができる。また、前記ＳｉＣＨ膜１６０の最大膜厚を０．５ｎｍとしても後述する拡散防止効果を期待できる。配線やビアの断面積を大きくすることができるので、配線抵抗やビア抵抗の増加を防ぐことができる。よって、配線抵抗やビア抵抗が増加して、半導体装置の動作速度を低下させてしまうことを防ぐことができる。さらに、配線抵抗やビア抵抗の増加を防ぐことにより半導体装置の動作に高い電源電圧が必要となることを防ぎ、消費電力の増加を防止することができる。また、従来に無い前記化合物膜の最大膜厚を１５ｎｍよりも小さく形成することで、層間絶縁膜としての誘電率の上昇を防ぐことができる。特に、ここでは、前記ＳｉＣＨ膜１６０の最大膜厚を１ｎｍ〜３ｎｍの範囲で形成することで、層間絶縁膜としての誘電率の上昇をさらに防ぐことができる。

図２（ｆ）において、エッチバック工程として、開口部１５０の底面に形成されて残っていたＳｉＯＣ絶縁膜１１０をエッチバックにより除去する。そして、ＳｉＯＣ絶縁膜１１０をエッチバックにより除去する際、同時に、開口部１５０の底面に形成されて残っていたＳｉＣＨ膜１６０をエッチバックにより除去する。開口部１５０の底面に形成されて残っていたＳｉＣＨ膜１６０を除去することで、開口部５０の底面には、ＳｉＣＨ膜１６０及びＳｉＯＣ絶縁膜１１０が堆積しないため、その後形成される導電性材料と下層の導電性材料との導電性を低下させることを防ぐことができる。

図４は、図１のフローチャートに対応して実施される工程を表す工程断面図である。

図４では、図２（ｆ）に示すエッチバック工程に続く、図１のバリアメタル膜形成工程（Ｓ１１４）から平坦化工程（Ｓ１２０）までを示している。

図４（ｇ）において、バリアメタル膜形成工程として、前記化合物膜形成工程によりＳｉＣＨ膜１６０が側面に形成された開口部１５０の基板の面に略垂直な内面（側面、内壁ともいう）及び開口部１５０の底面及び基体１００表面にバリアメタル材料を用いたバリアメタル膜１７０（バリアメタル薄膜の一例である）を形成する。バリアメタル材料として、ここでは、窒化タンタル（ＴａＮ）を用いることができる。また、その堆積方法としては、例えば、原子層気相成長（atomic layer deposition：ＡＬＤ法、あるいは、atomic layer chemical vapor deposition：ＡＬＣＶＤ法）やＣＶＤ法などを用いることができる。また一方、スパッタ等の物理気相成長（ＰＶＤ）法を用いた場合、ＰＶＤにより打ち込まれる粒子はエネルギーが大きいために、各層間絶縁膜に打ち込まれてその内部に拡散するおそれがあるが、本実施の形態においては、ＳｉＣＨ膜１６０を設けたことにより、そのような膜中への拡散を抑止することができる。

図４（ｈ）において、シード層形成工程として、スパッタ等の物理気相成長（ＰＶＤ）法により、次の工程である電解めっき工程のカソード極となるＣｕ薄膜をシード層１８０としてバリアメタル膜１７０が形成された開口部１５０の基板の面に略垂直な内面（側面、内壁ともいう）及び開口部１５０の底面及び基体１００表面に堆積（形成）させる。

図４（ｉ）において、めっき工程として、シード層１８０としてのＣｕ薄膜をカソード極として、電解めっき等の電気気相成長（Electro chemical deposition：ＥＣＤ法）により配線材料からなる配線部としてのＣｕ１９０を開口部１５０及び基体１００表面に堆積させる。

図４（ｊ）において、平坦化工程として、ＣＭＰ法によってＳｉＯ_２絶縁薄膜１３０の表面に堆積された導電部としての配線層となるＣｕ１９０及びシード層１８０と、その下のバリアメタル層となるバリアメタル膜１７０とＳｉＣＨ膜１６０とを研磨除去することにより、図４（ｉ）に表したような埋め込み構造を形成する。

以上のように、ＳｉＣＨ膜１６０が開口部１５０の側壁に堆積することで、各絶縁性材料（特に、多孔質絶縁膜１２０に用いた多孔質の絶縁性材料）とバリアメタル材料とを遮断し、バリアメタルの層間絶縁膜である多層膜１４０として用いる各絶縁性材料への拡散を防ぐことができる。

図５乃至図７は、本実施の形態において形成されるＳｉＣＨ膜１６０の効果を説明するための模式図である。すなわち、図５は、比較例としてＳｉＣＨ膜１６０が設けられていない場合の多孔質絶縁膜１２０（ＭＳＱ）とバリアメタル膜１７０と配線層となるシード層１８０及びＣｕ１９０との接合界面を表す断面図である。同図に例示した如く、層間絶縁膜となる多孔質絶縁膜１２０には、その誘電率を効果的に下げるために、空孔Ｖが形成されている。

しかし、このように多孔質の層間絶縁膜とバリアメタル層とが直接的に接触していると、図６に表したように、バリアメタルが空孔を介して層間絶縁膜の中に拡散する。その結果として、バリアメタル層の膜厚が薄くなり、さらに連続的な薄膜状態を維持できなくなる場合もある。すると、配線層（Ｃｕ）のメタルも層間絶縁膜に拡散し、さらには半導体基板に拡散することよりトランジスタなどの信頼性が低下する。また、バリアメタルやＣｕなどの金属が入り込むことによって、層間絶縁膜の絶縁耐圧等の絶縁耐性も低下し、隣接する配線間での電流リーク等が生じ、配線による信号伝搬の信頼性が低下する。

これに対して、本実施の形態によれば、層間絶縁膜の表面にＳｉＣＨ膜１６０を設けることにより、まずはバリアメタルの層間絶縁膜への拡散を防止することができる。バリアメタルの層間絶縁膜への拡散を防止することができることにより、バリアメタル層の膜厚が薄くならず、ひいては配線材料の層間絶縁膜への拡散を防止することができる。

図７は、本実施の形態の製造方法によりＳｉＣＨ膜１６０が形成された様子を例示する模式図である。ＳｉＣＨ膜１６０を形成することにより、バリアメタル（ＢＭ）のＳｉＣＨ膜１６０への拡散が阻止される。

図８は、本実施の形態の製造方法によりＳｉＣＨ膜１６０が形成された様子を例示する断面図である。

図８（ａ）に示すように、ＳｉＣＨ膜１６０が形成されていない場合、バリアメタルが層間絶縁膜へ拡散しているが、図８（ｂ）に示すように、開口部の側壁にＳｉＣＨ膜１６０を最大膜厚が１ｎｍ以上になるように堆積した場合には、バリアメタルの層間絶縁膜への拡散が見られないことがわかる。ここでは、最大膜厚が１ｎｍ以上になるように堆積した場合について述べているが、０．５ｎｍ以上でもバリアメタルの層間絶縁膜への拡散を防止することが期待できる。

図９は、本実施の形態の製造方法によりＳｉＣＨ膜１６０が形成された半導体装置の配線幅と配線抵抗との関係を示した図である。

図９に示すように、開口部の側壁にＳｉＣＨ膜１６０を最大膜厚が１ｎｍになるように堆積した場合には、サイドウォールとしてＳｉＯＣ膜を従来形成する限界とされていた最大膜厚が１５ｎｍになるように堆積した場合の約６０％程度にまで配線層抵抗を低減することができた。すなわち、配線層抵抗を約４０％程度低減することができた。

図１０は、本実施の形態の製造方法によりＳｉＣＨ膜１６０が形成された半導体装置のビア径とビア抵抗との関係を示した図である。

図１０に示すように、開口部の側壁にＳｉＣＨ膜１６０を最大膜厚が１ｎｍになるように堆積した場合には、サイドウォールとしてＳｉＯＣ膜を、上記同様、最大膜厚が１５ｎｍになるように堆積した場合の約５０％程度までビア抵抗を低減することができた。すなわち、ビア抵抗を約５０％程度低減することができた。

さらに、通常、ＳｉＯＣ膜の成膜速度は、数ｎｍ／ｓｅｃであるが、ＳｉＣＨ膜１６０を最大膜厚が１ｎｍになるように成膜する場合、成膜速度が、０．０５〜０．２ｎｍ／ｓｅｃに低減することができた。よって、ＳｉＣＨ膜１６０を制御性よく形成することが可能となった。

以上のように本実施の形態１における半導体装置は、基体１００の上に配置された多孔質の絶縁性材料を用いた多孔質絶縁膜１２０の層（絶縁層の一例である）と、前記多孔質絶縁膜１２０に配置された導電性材料を用いた導電部としてのシード層１８０及びＣｕ１９０と、前記導電部の側面に配置された、バリアメタル材料を用いたバリアメタル膜１７０（バリアメタル薄膜部の一例である）と、前記バリアメタル膜１７０と前記多孔質の絶縁性材料との間に配置された、Ｓｉ（珪素）とＣ（炭素）とＨ（水素）とを含有する化合物であるＳｉＣＨを用いたＳｉＣＨ膜１６０（化合物膜部の一例である）とを備えた。そして、上述したようにＳｉＣＨ膜１６０が開口部１５０の側壁に堆積することで、各絶縁性材料（特に、多孔質絶縁膜１２０に用いた多孔質の絶縁性材料）とバリアメタル材料とを遮断し、バリアメタルによる層間絶縁膜として用いる各絶縁性材料への拡散を防ぐことができる。
実施の形態２．
実施の形態１では、図４（ｊ）に示すように、平坦化工程として、Ｃｕ９５及びシード層９０と、その下のバリアメタル層８０とＳｉＣＨ膜１６０とを研磨除去していたが、ＳｉＣＨ膜１６０を研磨除去せず残しても構わない。ＳｉＣＨ膜１６０を研磨除去することで絶縁膜全体としての誘電率を低減させる点では望ましいが、ＳｉＣＨ膜１６０を研磨除去せず残してもバリアメタルの拡散防止という効果を得ることはできる。

ここで、上記各実施の形態における配線層の材料として、Ｃｕ１９０以外に、Ｃｕ−Ｓｎ合金、Ｃｕ−Ｔｉ合金、Ｃｕ−Ａｌ合金等の、半導体産業で用いられるＣｕを主成分とする材料を用いて同様の効果が得られる。またさらに、Ｃｕ系材料ではなく、アルミニウム（Ａｌ）やタングステン（Ｗ）等を主成分とする半導体産業で用いられる他の金属材料を用いた場合も、同様の効果が得られる。

一方、バリアメタル膜１７０の材料としても、ＴａＮ以外に、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）、炭化窒化タングステン（ＷＣＮ）、窒化チタンシリケート（ＴｉＳｉＮ）、タンタル（Ｔａ）、タングステン（Ｗ）など、あるいはこれらのいずれか複数を積層させた多層膜としても同様の効果が得られる。

なお、多層配線構造などを形成する場合には、図２、図４において基体１００は、下層の配線層と絶縁膜とが形成されたものである。

上記実施の形態においては、配線溝或いはビア孔をダマシン法によりＣｕ配線を形成する手法を記載したが、配線溝及び配線溝の下部のビア孔に一度で配線材料となるＣｕを堆積（埋め込み）させるデュアルダマシン法においても、同様の効果を得ることができる。
実施の形態３．
上記各実施の形態においては、配線材料としてＣｕを用いる手法を記載したが、ＣＶＤ法によりＷを堆積することにより配線層を形成してもよい。すなわち、バリアメタル層を設けずに、バリアメタル層に用いられるバリアメタル材の一例であるＷを配線材料として直接形成する。しかる後に、ＣＭＰ法によって絶縁膜の表面のタングステン層を研磨除去して、所望の埋め込み構造を得ることができる。

多孔質の低誘電率材料からなる層間絶縁膜は、現在のところＣｕ配線に対応して用いられることが多い。しかし、将来的には、タングステン（Ｗ）プラグについても、多孔質の低誘電率材料が適用されると考えられる。本発明によれば、このような場合に、ＳｉＣＨ膜１６０を形成することにより、タングステンの拡散を確実且つ容易に阻止することができる。

ここで、多孔質絶縁膜１２０の材料としては、多孔質誘電体薄膜材料としてのＭＳＱに限らず、他の多孔質無機絶縁体膜材料、多孔質有機絶縁体膜材料を用いても同様の効果を得ることができる。

特に、多孔質の低誘電率材料に上記各実施の形態を適用した場合には、上述の如く顕著な効果が得られる。上記各実施の形態において多孔質絶縁膜３０の材料として用いることができるものとしては、例えば、各種のシルセスキオキサン化合物、ポリイミド、炭化フッ素（fluorocarbon）、パリレン（parylene）、ベンゾシクロブテンをはじめとする各種の絶縁性材料を挙げることができる。

以上、具体例を参照しつつ各実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。

例えば、各実施の形態で層間絶縁膜が形成された基体１００は、図示しない各種の半導体素子あるいは構造を有するものとすることができる。また、半導体基板ではなく、層間絶縁膜と配線層とを有する配線構造の上に、さらに層間絶縁膜を形成してもよい。開口部も半導体基板が露出するように形成してもよいし、配線構造の上に形成してもよい。

さらに、層間絶縁膜の膜厚や、開口部１５０のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置の製造方法は、本発明の範囲に包含される。

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれることは言うまでもない。

実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 ＣＶＤ法による化合物膜形成工程をおこなう装置の概念図である。 図１のフローチャートに対応して実施される工程を表す工程断面図である。 比較例としてＳｉＣＨ膜１６０が設けられていない場合の多孔質絶縁膜１２０（ＭＳＱ）とバリアメタル膜１７０と配線層となるシード層１８０及びＣｕ１９０との接合界面を表す断面図である。 比較例としてＳｉＣＨ膜１６０が設けられていない場合の多孔質絶縁膜１２０（ＭＳＱ）とバリアメタル膜１７０と配線層となるシード層１８０及びＣｕ１９０との接合界面を表す断面図である。 本実施の形態の製造方法によりＳｉＣＨ膜１６０が形成された様子を例示する模式図である。 本実施の形態の製造方法によりＳｉＣＨ膜１６０が形成された様子を例示する断面図である。 本実施の形態の製造方法によりＳｉＣＨ膜１６０が形成された半導体装置の配線幅と配線抵抗との関係を示した図である。 本実施の形態の製造方法によりＳｉＣＨ膜１６０が形成された半導体装置のビア径とビア抵抗との関係を示した図である。 ダマシン法の要部を表す工程断面図である。

符号の説明

１００ 基体
１１０ ＳｉＯＣ絶縁膜
１２０ 多孔質絶縁膜
１３０ ＳｉＯ_２絶縁薄膜
１４０ 多層膜
１５０ 開口部
１６０ ＳｉＣＨ膜
１７０ バリアメタル膜
１８０ シード層
１９０ Ｃｕ
２００ 基体
２２０ 層間絶縁膜
２４０ バリアメタル層
２６０ Ｃｕ層
３００ チャンバ
３１０ 下部電極
３２０ 上部電極
３３０ 真空ポンプ
３５０ 装置

Claims (5)

1. 基体の上に、絶縁性材料を用いた絶縁薄膜を形成する絶縁膜形成工程と、
   前記絶縁薄膜に開口部を形成する開口部形成工程と、
   前記開口部形成工程により形成された開口部の内面にＳｉ（珪素）とＣ（炭素）とＨ（水素）とを含有する化合物膜を形成する化合物膜形成工程と、
   前記化合物膜形成工程により化合物膜が内面に形成された開口部にバリアメタル材料を用いたバリアメタル膜を形成するバリアメタル膜形成工程と、
   を備え、
   前記化合物膜形成工程において、所定のガスを用いた化学気相成長法により前記化合物膜を形成し、
   前記所定のガスは、酸化性原料を実質的に含まないことを特徴とする半導体装置の製造方法。
2. 前記化合物膜形成工程において、開口部の内面に形成される前記化合物膜の最大膜厚を１５ｎｍよりも小さく形成することを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記絶縁性材料は、多孔質の絶縁性材料であることを特徴とする請求項１または２に記載の半導体装置の製造方法。
4. 前記所定のガスは、メチル基を有するＳｉ（珪素）の化合物であることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
5. 基体の上に設けられた絶縁層と、
   前記絶縁層に設けられた開口を充填する配線部と、
   前記配線部と前記絶縁層との間に設けられたバリアメタル薄膜部と、
   前記バリアメタル薄膜部と前記絶縁層との間に設けられ、Ｓｉ（珪素）とＣ（炭素）とＨ（水素）とを含有する化合物膜部と、
   を備えたことを特徴とする半導体装置。
   
   

Images