JP2008147644A - ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法 - Google Patents

ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法 Download PDF

Info

Publication number
JP2008147644A
JP2008147644A JP2007298307A JP2007298307A JP2008147644A JP 2008147644 A JP2008147644 A JP 2008147644A JP 2007298307 A JP2007298307 A JP 2007298307A JP 2007298307 A JP2007298307 A JP 2007298307A JP 2008147644 A JP2008147644 A JP 2008147644A
Authority
JP
Japan
Prior art keywords
layer
film
precursor
oxygen
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007298307A
Other languages
English (en)
Other versions
JP5174435B2 (ja
JP2008147644A5 (ja
Inventor
Huiwen Xu
シュウ フイウェン
Mei-Yee Shek
シェク メイ−イー
Li-Qun Xia
シャ リ−クン
Amir Al-Bayati
アル−ヴァヤティ アミール
Derek Witty
ウィッティー デレク
Hichem M'saad
ムサード ハイチェム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/694,856 external-priority patent/US20070287301A1/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2008147644A publication Critical patent/JP2008147644A/ja
Publication of JP2008147644A5 publication Critical patent/JP2008147644A5/ja
Application granted granted Critical
Publication of JP5174435B2 publication Critical patent/JP5174435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

【課題】 基板上の膜を処理する方法の提供。
【解決手段】 一態様において、方法は、シリコンと、炭素とを含み、所望により酸素及び/又は窒素を含んでもよい薄層を膜上に堆積させることによりフォトレジストが膜から除去された後のパターン形成された低誘電率膜を処理するステップを含む。薄層は、パターン形成された低誘電率膜に炭素を多く含む疎水性表面を与える。薄層は、また、続いての湿式洗浄プロセスと、低誘電率膜上に続いて堆積される層の前駆物質による浸透から低誘電率膜を保護する。
【選択図】 図１Ｆ

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般的には、集積回路の製造に関する。より詳細には、本発明の実施形態は、低誘電率層上にシリコンと、炭素とを含み、所望により酸素及び/又は窒素とを含んでもよい薄層を堆積させる方法に関する。
関連技術の説明
[0002]集積回路の形状は、このようなデバイスが最初に導入された数十年前からサイズが劇的に減少してきた。その後、集積回路は、一般的に、チップ上のデバイスの数が二年毎に二倍になることを意味する、二年/ハーフサイズのルール（しばしばムーアの法則と呼ばれる）に従ってきた。今日の製造施設は、通常０.１３μｍ、０.１μｍもの特徴部サイズを持つデバイスを製造している。将来の施設はまもなく、更に小さい特徴部を持つデバイスを製造するであろう。
[0003]デバイスの形状の縮小の持続によって、隣接した金属ライン間の容量結合が集積回路上のデバイスのサイズのさらなる減少のために減少させなければならないため、低誘電率（ｋ）値を持つ中間層誘電体膜の需要が発生してきた。特に、約４.０未満の低誘電率を持つ絶縁体が望ましい。
[0004]最近になって、約３.０未満の誘電率を持つ低誘電率有機シリコン膜が開発された。２.５未満の誘電率を持つ超低誘電率（ＥＬＫ）有機シリコン膜もまた開発された。低誘電率と超誘電率有機シリコン膜を開発するために用いられた一つの方法は、有機シリコン化合物と、熱に不安定な化学種もしくは揮発性基を含む、炭化水素のような化合物を包含するガス混合物から膜を堆積させ、その後、堆積した膜を後処理して、有機基のような熱に不安定な化学種もしくは揮発性基を堆積した膜から除去することであった。堆積した膜からの熱に不安定な化学種もしくは揮発性基の除去は、空気が約１の誘電率を持つので、膜の低誘電率を下げる膜内にナノメータサイズのボイドもしくはポアを生成させる。
[0005]フォトレジストもしくは底面反射防止膜コーティング（ＢＡＲＣ）を除去するアッシングプロセスは、低ｋ膜から炭素を消耗させるとともに膜の表面を酸化させることができる。低ｋ膜の酸化した表面は、続いてのウェットエッチングプロセスの間に除去され、アンダカットや限界寸法（ＣＤ）損失の一因となる。
[0006]低誘電率膜の多孔性により、膜上の続いての層、例えば、ＢＡＲＣ層又は金属間バリヤ層（ＴａＮ等）の堆積に用いられる前駆物質の浸透が生じ得る。多孔質低誘電率膜へのバリヤ層前駆物質の拡散により、デバイスの電流漏れが生じる。
[0007]それ故、続いてのプロセスステップ、例えば、ウェットエッチングプロセス、また、ＢＡＲＣ層やバリヤ層のような、続いての層の堆積からの膜への損傷を最小にする低誘電率膜の処理方法が依然として求められている。
発明の概要
[0008]本発明は、一般的に、チャンバ内で基板上の低誘電率膜上の薄いコンフォーマルポアシーリング表面層を堆積させる方法を提供する。本方法は、パターン形成された低誘電率膜からのフォトレジストを除去するステップと、その後、約４オングストローム〜約１００オングストロームの厚さに制御された薄いコンフォーマル層を堆積させることによってあらゆるアスペクト比又はバイア寸法を持つパターン形成された低誘電率膜を処理をするステップであって、薄いコンフォーマル層がパターン形成された低誘電率層の表面上にシリコンと炭素を含み、所望により酸素及び/又は窒素とを含んでもよい、前記ステップとを含む。一実施形態において、層を堆積するステップは、低レベルのＲＦ電力の存在下にオクタメチルシクロテトラシロキサンを反応させる工程を含む。フォトレジストをアッシングすると低誘電率膜の表面から炭素が消耗し、表面が親水性になる。ポアシーリング層表面は、アッシング後の低誘電率膜の表面炭素濃度を回復させ、パターン形成された低誘電率膜に疎水性面を与える。低誘電率膜のウェットエッチング速度は、その表面が疎水性であるときに最小になる。層は、基板上で行うことができる、続いての湿式洗浄プロセスから低誘電率層を保護し、アンダカットやＣＤ損失を防止する。薄層で得られた疎水性表面は、低誘電率膜への水分吸着を防止する。
[0009]低誘電率膜表面は、酸化され、フォトレジストアッシング後、ヒドロキシル（ＯＨ）基を含有する。表面は、水分を吸収し、誘電率を大幅に増加する。フォトレジストアッシング後の薄層の堆積は、表面に吸収された水分を追い出し、低誘電率の表面のＯＨ基を除去するので、低誘電率を回復させる。薄層の堆積は、水分吸着を更に防止させる疎水性のシーリング層を与える。
[0010]薄いコンフォーマル層は、誘電体膜と、水分吸着とウェット化学エッチングを防止する保護層として、又は前駆物質もしくは化学物質の浸透を防止するポアシーリング層として表面に酸化物（例えば、Ｃｕ/ＣｕＯ又はＡｌ/Ａｌ２Ｏ３）を有する金属膜を含む、あらゆるブランケットもしくは表面にＯＨ基、ＮＨ基、又はＮＨ２基を含有するパターン形成された膜上に堆積され得る。薄層もまた、表面にＯＨ基、ＮＨ基又はＮＨ２基を有する多孔質誘電体膜又は金属膜のポアシーリング層として使用し得る。
[0011]本発明の上記特徴が更に詳細に理解され得るように、上で簡単にまとめた本発明の更に具体的な説明が実施形態によって参照することができ、その一部が添付の図面に示されている。しかしながら、添付の図面は、単に本発明の典型的な実施形態を示すので、本発明の範囲を制限するものとはみなされず、本発明は他の等しく有効な実施形態を許容することができることは留意されるべきである。
詳細な説明
[0018]本発明の実施形態は、パターン形成された基板上にシリコンと炭素を含み、所望により酸素及び/又は窒素とを含んでもよいコンフォーマル薄層を堆積させる方法を提供する。一態様において、本発明の実施形態は、低誘電率膜をパターン形成するために用いられたフォトレジストが膜から除去された後に、パターン形成された低誘電率膜を保護する方法を提供する。他の態様において、本発明の実施形態は、相互接続部における金属ラインの限界寸法を制御する方法及び堆積された層の厚さを約４オングストローム〜約１００オングストロームに制御する方法を提供する。
[0019]一実施形態において、基板上の低誘電率膜は、フォトレジストとフォトリソグラフィを用いてパターン形成して、その中に開口している垂直の相互接続部又は水平の相互接続部を形成する。低誘電率膜は、シリコンと、炭素とを含み、所望により酸素及び/又は窒素とを含んでもよい膜であってもよい。低誘電率膜は、有機シラン又は有機シロキサンのような有機シリコン化合物を含むガス混合物から堆積させてもよい。ガス混合物は、酸化ガスを含んでもよい。一実施形態において、ガス混合物は、膜を堆積させて膜内にボイド又はポアを生成させるとともに膜の低誘電率を低下させた後に、膜から除去される、有機シリコン化合物と炭化水素のようなポロジェンを含む。ポロジェンは、ＵＶ処理、電子ビーム処理、熱処理、又はそれらの組み合わせによって除去することができる。多孔質低誘電率膜を形成する方法は、共同譲渡された米国特許第６,９３６,５５１号と共同譲渡された米国特許第７,０６０,３３０号に更に記載され、これらの開示内容は本明細書に援用されている。他の組成を持つ及び/又は異なるガス混合物から堆積される低誘電率膜が、本発明の実施形態に使用し得ることは留意される。
[0020]低誘電率膜以外の膜、例えば、表面にＯＨ基、ＮＨ基、又はＮＨ２基を有するいかなる膜も実施形態に使用し得ることも留意される。一般的に、用いることができる膜は、その上にシリコン、炭素を含み、所望により酸素及び/又は窒素を含んでもよい薄膜の選択的な堆積を許容する酸素を多く含む又は窒素を多く含む表面を持つ。ここに定義される酸素を多く含む表面は、約１：１〜約１：３のＳｉ：Ｏ（シリコン：酸素）比を持つ。ここに定義される窒素を多く含む表面は、約１：１〜約１：２のＳｉ：Ｏ（シリコン：窒素）比を持つ。
[0021]膜は酸素を多く含む又は窒素を多く含む表面上に堆積されてもよいが、膜は、典型的には、炭素多く含む表面上では成長しないので、酸素を多く含む又は窒素を多く含む表面上の膜の堆積は、選択的な堆積プロセスとして記載されてもよい。
[0022]オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）は、ここに記載された薄層を堆積させるために用いることができる前駆物質の一例である。オクタメチルシクロテトラシロキサンに加え、一般式Ｒｘ-Ｓｉ-（ＯＲ’）ｙ（式中、各々Ｒ＝Ｈ、ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基、各々Ｒ’＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基、ｘは０〜４であり、ｙは０〜４であり、ｘ＋ｙ＝４である）を有する前駆物質、例えば、ジメチルジメトキシシランもまた、適切なプロセスウインドウによりコンフォーマル薄層を堆積させるために用いることができる。用いることができる他の前駆物質としては、構造（ＲＸ-Ｓｉ-Ｏ-Ｓｉ-ＲＹ）Ｚを有する有機ジシロキサン、例えば、１,３-ジメチルジシロキサン（ＣＨ３-ＳｉＨ２-Ｏ-ＳｉＨ２-ＣＨ３）、１,１,３,３-テトラメチルジシロキサン（（ＣＨ３）２-ＳｉＨ-Ｏ-ＳｉＨ-（ＣＨ３）２）、ヘキサメチルジシロキサン（（ＣＨ３）３-Ｓｉ-Ｏ-Ｓｉ-（ＣＨ３）３）等が挙げられる。用いることができる他の前駆物質としては、環状有機シロキサン（ＲＸ-Ｓｉ-Ｏ）Ｙ（式中、ｙは２を超え、ｘは１〜２であり、ＲＸ＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基である）が挙げられる。用いることができる環状有機シロキサン化合物は、三つ以上のシリコン原子を有する環構造を含み、環構造は、更に、一つ以上の酸素原子を含むことができる。市販の環状有機シロキサン化合物には、シリコン原子と酸素原子と、シリコン原子に結合した一つ又は二つのアルキル基とを交互にした環が含まれる。例えば、環状有機シロキサン化合物は、下記化合物の一つ以上を含むことができる：
ヘキサメチルシクロトリシロキサン （-Ｓｉ（ＣＨ３）２-Ｏ-）３- 環状、
１,３,５,７-テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ） （-ＳｉＨ（ＣＨ３）-Ｏ-）４- 環状、
オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ） （-Ｓｉ（ＣＨ３）２-Ｏ-）４- 環状、
１,３,５,７,９-ペンタメチルシクロペンタシロキサン （-ＳｉＨ（ＣＨ３）-Ｏ-）５- 環状。
[0023]薄層は、シリコン、炭素を含み、所望により酸素を含んでもよい。他の実施形態において、前駆物質は、シリコン、窒素を含み、所望により炭素を含むコンフォーマル薄層を堆積するために用いられるシリコン及び窒素含有前駆物質であるのがよい。前駆物質には、直鎖シラザンや環状シラザンが含まれてもよい。直鎖シラザンには、構造Ｒ-Ｓｉ-ＮＨ-Ｓｉ-Ｒ’（式中、Ｒ＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基、Ｒ’＝Ｈ、ＣＨ３、ＣＨ２ＣＨ３又は他のアルキル基）が含まれてもよい。環状シラザンには、構造（ＲＸ-Ｓｉ-ＮＨ）Ｙ（式中、ｙは２を超え、ｘは１〜２であり、ＲＸ＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基である）が含まれてもよい。環状シラザン化合物には、三つ以上のシリコン原子を持つ環構造が含まれてもよく、環構造には、更に、一つ以上の窒素原子を含んでもよい。市販の環状シラザン化合物には、シリコン原子と窒素原子と、シリコン原子に結合した一つ又は二つのアルキル基と交互した環が含まれる。例えば、環状シラザン化合物は下記が含まれるのがよい；
１,２,３,４,５,６,７,８-オクタメチルシクロテトラシラザン、
１,２,３,４,５,６-ヘキサメチルシクロテトラシラザン、
１,１,３,３,５,５-ヘキサメチルシクロテトラシラザン、
１,１,３,３,５,５,７,７-オクタメチルシクロテトラシラザン。
[0024]図１Ａは、基板１００上の低誘電率膜１０２を示す一例である。図１Ｂは、低誘電率膜１０２上にパターン形成されたフォトレジスト１０４を示す図である。
[0025]フォトレジストは、その後、例えば、ストリッピング又はアッシングによって低誘電率膜から除去される。図１Ｃは、フォトレジストによってパターン形成して相互接続部１０６を形成し、フォトレジストが除去された後の、低誘電率膜１０２を示す図である。シリコン、炭素を含み、所望により酸素及び/又は窒素を含む、コンフォーマル薄層１０８、即ち、約４オングストローム〜１００オングストロームの厚さを持つ層は、その後、図１Ｄに示されるようにパターン形成された低誘電率膜の表面上に堆積される。層は、ＲＦ電力の存在下に、シリコン、酸素、炭素を含むガス混合物のようなガス混合物を反応させることによって堆積させることができる。シリコン、酸素、炭素は、オクタメチルシクロテトラシロキサンのような有機シリコン化合物によって供給することができる。有機シリコン化合物は、典型的には、キャリアガスと共にチャンバに導入される。好ましくは、キャリアガスはヘリウムである。しかしながら、アルゴン又は窒素のような他の不活性ガスが用いられてもよい。
[0026]層が堆積された後、基板は、例えば、１００：１ＨＦ溶液で、湿式洗浄することができる。その後、図１Ｅに示されるように、ＰＶＤバリヤ層又はＡＬＤバリヤ層、例えば、ＡＬＤ窒化タンタル（ＴａＮ）層のような層１１０を層上に堆積させることができる。或いは、図１Ｆに示されるように、バリヤ反射防止コーティング（ＢＡＲＣ）層１２０のような層を、層１０８上に堆積させるとともに相互接続部１０６を充填することができる。
[0027]シリコン、炭素を含み、所望により酸素及び/又は窒素を含んでもよい層は、ＲＦ電力存在下に有機シリコン化合物を含むガス混合物を反応させることによって、化学気相堆積チャンバ及び/又はプラズマ増強型化学気相堆積チャンバ内で堆積させることができる。層を堆積するために用いることができるチャンバの例としては、いずれもカリフォルニア州サンタクララのアプライドマテリアルズ社から入手できる、二つの絶縁された処理領域を持つＰＲＯＤＵＣＥＲ（登録商標）チャンバ、ＤｘＺ（登録商標）チャンバが挙げられる。ここに示された処理条件は、二つの絶縁された領域を有する３００ｍｍのＰＲＯＤＵＣＥＲ（登録商標）チャンバを示す。従って、各基板処理領域と基板ごとに受ける流量は、チャンバ内への流量の半分である。
[0028]チャンバ内で基板上に層を堆積する間、基板は、典型的には、約１５０℃〜４００℃の温度に維持される。ＲＦ電力は、３００ｍｍの基板に対して、約１００Ｗ以下、例えば、約３０Ｗ〜約７５Ｗの電力レベルで供給される。一般的に、ＲＦ電力は、約０.１０９Ｗ/ｃｍ２以下、例えば、約０.０３３Ｗ/ｃｍ２〜約０.０８２Ｗ/ｃｍ２で供給することができる。ＲＦ電力は、シャワーヘッド、即ち、ガス分配アセンブリ、及び/又はチャンバの基板支持体へ供給することができる。ＲＦ電力は、約１３ＭＨｚ〜１４ＭＨｚ、好ましくは約１３.５６ＭＨｚの高周波で供給される。ＲＦ電力は、サイクルであってもパルスであってもよい。ＲＦ電力は、また、連続であっても不連続であってもよい。シャワーヘッドと基板支持体の間の間隔は、約２００ミリを超え、約２００ミル〜約１４００ミルである。チャンバ内の圧力は、約１.５トール以上、約１.５トール〜約８トールである。
[0029]有機シリコン化合物は、約１００ｓｃｃｍ〜約１０００ｓｃｃｍの流量でチャンバに導入することができる。キャリアガスは、約１００ｓｃｃｍ〜約７０００ｓｃｃｍの流量でチャンバに導入されてもよい。チャンバへの有機シリコン化合物、例えば、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ、ｓｃｃｍ）の流量と、キャリアガス、例えば、ヘリウム（ｓｃｃｍ）の流量との比は、約０.１以上である。層を約４オングストローム〜約１００オングストロームの厚さの層に堆積させるために、パターン形成された構造のアスペクト比によっては約０.１秒〜約６００秒の時間層を堆積させることができる。典型的には、層は、コンフォーマル表面を供給するために高いアスペクト比が用いられる場合に長い時間堆積される。
[0030]上記のＲＦ電力レベル、間隔、圧力、流量比を用いて、わずか約４オングストローム〜約１００オングストロームの厚さを持つ均一なコンフォーマル薄層が、前駆物質として自己飽和有機シリコン化合物を用いて層を堆積させる場合に、確実に堆積され得ることがわかった。単一３００ｍｍ内の１オングストロームの厚さの範囲の層は、ここに示された条件を用いて得られた。ここに定義される“自己飽和前駆物質”は、基板上に、一つの薄層、例えば、堆積時間の長さと無関係に前駆物質の一つだけの分子層を堆積させる前駆物質である。異なる前駆物質が異なる分子サイズを持つので、前駆物質の選択によって厚さを制御することができ、異なる前駆物質に対して一つの分子層の異なる厚さが得られる。薄層の存在は、薄層を堆積させるために用いられる処理条件下で前駆物質から追加の層の堆積を妨害する。一般的に、自己飽和前駆物質は、薄層の継続した成長のを抑えるために選択されるメチル基を含んでもよい。メチル基の炭素がその上に更に堆積させることをほとんど妨害する炭素を多く含む膜表面を与えるので、層の自己飽和堆積を生じる多くのメチル基を含有するＯＭＣＴＳが好ましい自己飽和前駆物質である。言い換えると、下に横たわる基板の表面ができるだけ早くＣＭＣＴＳ分子で覆われ、堆積された層の表面のＳｉ-ＣＨ３結合の存在が、層のいくつかの他の処理によって除去されるまでメチル基の一部が更に堆積を妨害する炭素を多く含む表面を与えることから、第一コンフォーマル層は、ＯＭＣＴＳから堆積させてもよい。従って、ＯＭＣＴＳの各分子層の堆積は、充分に制御することができ、最後の層のステップカバレッジが高められる。
[0031]用いることができるオクタメチルシクロテトラシロキサン以外の前駆物質としては、ジエトキシメチルシラン（ＤＥＭＳ）、ヘキサメチルジシロキサン（ＨＭＤＯＳ）、ヘキサメチルジシラン（ＨＭＤＳ）が挙げられる。Ｓｉ、Ｃ、Ｈを含有する他の前駆物質、例えば、トリメチルシラン、テトラメチルシラン等もプロセスにおいて用いることができる。
[0032]Ｘ線光電子分光法（ＸＰＳ）解析は、アッシングプロセスにさらされていない低誘電率膜上とフォトレジストアッシングにさらされた低誘電率膜上で行った。ＸＰＳ解析は、また、フォトレジストアッシングにさらされた低誘電率誘電体上で行い、その後、その上に薄層を堆積させることによって処理し、薄層は、本発明の実施形態に従って、ＯＭＣＴＳから堆積され、シリコン、炭素、酸素を含んだ。ＸＰＳ解析は、アッシングされた低誘電率膜上に薄層を堆積させることによって、その上に薄層を堆積させることによって処理されない低誘電率膜と比較して、それらの膜の表面における炭素含量（原子％炭素）が高いことを示した。例えば、アッシングされた低誘電率膜は約３原子％炭素を持つことができるが、アッシングされた低誘電率膜上の薄層は表面に約１５原子％炭素を示す。従って、一態様において、薄層は炭素を多く含む層である。薄層は、約５原子％〜約３０原子％の炭素含量を持つことができる。アッシングは低誘電率膜の表面の炭素濃度を消耗させ、アッシングされた低誘電率膜上に薄層を堆積させると炭素濃度が回復する。
[0033]ＸＰＳ解析は、また、アッシングされた膜の表面のＯＨ基が炭素を含む薄層で置き換えられるので、薄層で処理された低誘電率膜の表面の酸素含量は、アッシング後に薄膜で処理されない低誘電率誘電体の表面の酸素含量より低いことを示した。炭素を含む薄層でアッシングされた膜の表面のＯＨ基を置き換えると、アッシングされた膜の誘電率が低下する。図２は、低誘電率膜上のＯＭＣＴＳを用いて薄層を堆積させると、三つの異なるアッシングプロセスの一つに供された膜のアッシング後の低誘電率が低下したことを示している。
[0034]アッシング前後の低誘電率膜（それぞれ図３における、ＥＬＫ ＩＬＤ、即ち、超低ｋ中間層誘電体と、アッシングされたＥＬＫ ＩＬＤ）と、アッシング後で、その上にＯＭＣＴＳ薄層を持つ低誘電率膜（図３において、アッシングされたＥＬＫＩＬＤとＯＭＣＴＳ堆積）のぬれ角も測定した。結果を図３に示す。図３に示されるように、アッシング後に低誘電率膜上にＯＭＣＴＳ薄層を堆積させると、低誘電率膜のぬれ角が増加した。ぬれ角の増加は、ＯＭＣＴＳ薄層が低誘電率膜の表面の疎水性を増加させたことを示している。このような疎水性の増加は、疎水性表面が膜特性に影響があり得る又は少なくとも水分を除去する時間を消費するステップの要求が少なくとも生じ得る低誘電率膜への水分の吸着を防止するので望ましい。
[0035]アッシング後湿式洗浄後の相互接続部のプロファイル上のコンフォーマルＯＭＣＴＳ薄層の堆積の影響も調べた。その上にＯＭＣＴＳ薄層を有する、また、ＯＭＣＴＳ薄層を有しない低誘電率膜のトレンチの密度が高いものとトレンチの密度が低いものの領域のトレンチプロファイルを、膜が湿式洗浄プロセスにおいて１００：１ＨＦ溶液に浸漬された後に試験した。
[0036]図４Ａ-図４Ｃは、トレンチの密度が高い領域のトレンチプロファイルを示す。図４Ａは、アッシング後と湿式洗浄前のトレンチプロファイルを示す。図４Ｂと図４Ｃはそれぞれ、その上にＯＭＣＴＳ薄層を有する、また、ＯＭＣＴＳ薄層を有しない低誘電率膜のアッシング後と湿式洗浄後のトレンチプロファイルを示す。図４Ｂは、湿式洗浄が、その上にＯＭＣＴＳ薄層を有しない低誘電率膜のトレンチについて約３０ｎｍの限界寸法の損失を引き起こすことを示している。図４Ｃは、低誘電率膜が湿式洗浄前にその上に堆積されたＯＭＣＴＳ薄層を持つ場合にこのようなＣＤ損失が見られなかったことを示している。
[0037]図５Ａ-図５Ｃは、トレンチの密度が低い領域のトレンチプロファイルを示す。図５Ａは、アッシング後と湿式洗浄前のトレンチプロファイルを示している。図５Ｂと５Ｃは、それぞれ、その上にＯＭＣＴＳ薄層を有しない又はＯＭＣＴＳ薄層を有する低誘電率膜のアッシング後と湿式洗浄後のトレンチプロファイルを示している。図５Ｂは、湿式洗浄がその上にＯＭＣＴＳ薄層を有しない低誘電率膜のトレンチについて約３０ｎｍを超えるアンダカットを引き起こすことを示している。図５Ｃは、低誘電率膜が湿式洗浄前にその上に堆積されたＯＭＣＴＳ薄層を持つ場合にこのようなアンダカットが見られないことを示している。
[0038]従って、ＯＭＣＴＳ薄層は、炭素を多く含む表面を与え、ウェットエッチングプロセスの間、限界寸法の損失と低ｋ膜のアンダカットを防止する疎水性表面を与える。
[0039]本発明の実施形態に従って得られた薄層は、物質、例えば、続いて堆積されたＢＡＲＣ層のＢＡＲＣ物質、又は続いて堆積されるバリヤ層のＰＶＤバリヤ前駆物質又はＡＬＤバリヤ前駆物質、例えば、ＡＬＤＴａＮ前駆物質の薄層が堆積されてもよい多孔質低ｋ膜への浸透を防止し得る密度の高いポアシーリング層として働くこともわかった。
[0040]例えば、薄層は、バイア第一ダマシンプロセスにおいてバイアエッチングとフォトレジストアッシングの後に低誘電率膜上に堆積されることがよい。続いてのＢＡＲＣ充填は、薄層で行われてもよい。薄層は、ＢＡＲＣ物質の誘電体への浸透を防止するポアシーリング層を与える。低誘電率膜と銅のような下に横たわる導電材料の間の誘電体バリヤ層は、その後、トレンチエッチングとフォトレジスト除去後に、下に横たわる導電材料をさらすためにエッチングすることができる。誘電体バリヤがエッチングされた後、誘電体バリヤの除去によってさらされた導電性表面を洗浄するために、また、表面から酸化物、例えば、酸化銅（ＣｕＯ）を除去するために、還元化学が用いられる。薄層は、その後、バイアとトレンチの側壁上に堆積される。薄層は、続いてのバリヤ層前駆物質の低誘電率膜への浸透を防止するポアシーリング層を与える。
[0041]ＢＡＲＣ層が基板の湿式洗浄した後に薄層上に堆積される実施形態において、薄層は、薄層の表面の炭素濃度と薄層のぬれ角を調整するためにヘリウム（又は他の不活性ガス）プラズマ後処理することができる。ぬれ角は、ＢＡＲＣ層の湿潤と堆積を高めるために約７０℃以下に減少してもよい。図６は、ぬれ角が、プラズマ処理時間が増加するにつれて減少することを示している。マイルドな処理条件、即ち、約３０Ｗ〜約１００ＷのＲＦ電力と約１００ｓｃｃｍ〜１００００ｓｃｃｍのＨｅ流量は、プラズマ処理が薄層のポアシーリングの本質を損傷しないように用いられる。
[0042]薄層は、また、表面のぬれ角又は接触角が調整を必要とする場合には、その上にＢＡＲＣ層以外の層、例えば、ＡＬＤバリヤ層が堆積される前にヘリウムプラズマ後処理されてもよい。薄層は、Ｏ２、ＣＯ２、Ｎ２Ｏ、ＮＨ３、Ｈ２、ヘリウム、窒素、アルゴン、又はそれらの組合せのような異なるガスでプラズマ後処理されてもよい。プラズマ後処理は、表面張力や表面接触角のような層の表面性と特性を変化させ得る。
[0043]他の実施形態において、相互接続部の金属ラインの限界寸法を制御する方法が提供される。方法は、上の実施形態に記載されるように、パターン形成された低誘電率膜上に薄層を堆積させるステップを含む。パターン形成された低誘電率膜は、その上に薄層を堆積させる前に酸素を多く含む表面又は窒素を多く含む表面を含むことができる。層が堆積された後に、ＯＭＣＴＳのような、層を堆積するために用いられる前駆物質の流れを終了し、キャリアガスのみ、例えば、Ｈｅキャリアガスをチャンバへ導入することによっていかなる残存する前駆物質もチャンバからパージされる。チャンバは、パージされてもポンプで送られてもよく、パージされポンプで送られてもよい。
[0044]一実施形態において、チャンバがパージ及び/又はポンプで送られた後、酸素プラズマ処理が、前駆物質から基板上に堆積された層を処理するとともに次の堆積サイクル、例えば、ＯＭＣＴＳ）を開始させためにチャンバ内で行われる。他の実施形態において、窒素ドープされた酸化物又はＳｉＮ層が望まれる場合には、Ｈ２が追加された又は追加されないＮＨ３プラズマ処理が使用し得る。酸素プラズマは、層の表面を酸化させる酸素基を生成させることができるいかなる酸素含有ガスによっても供給することができる。例えば、ガスは、Ｏ２、ＣＯ２、Ｎ２Ｏ、又はそれらの組合せを含むことがよい。酸素含有ガスは、ある流量でチャンバに導入することができる。酸素含有ガスは、バイア/トレンチパターンプロファイルによっては約０.１秒〜約６０秒のような時間チャンバへ流されるのがよい。酸素プラズマは、１３.５６ＭＨｚの周波数で、チャンバ内で約５０Ｗ〜約１０００ＷのＲＦ電力を印加することによって供給するのがよい。混合周波数ＲＦ電力が使用し得る。下に横たわる層（例えば、低誘電率膜）上のプラズマ処理の影響又は損傷を最小にするために、低レベルの高周波ＲＦ電力、例えば、約０.０３３Ｗ/ｃｍ２〜約０.０８２Ｗ/ｃｍ２に対応する約３０Ｗ〜約１００Ｗが好ましい。
[0045]プラズマ処理は、酸素含有ガスのチャンバへのフローを終了することによって終了させることができる。その後、所望により、堆積された層の厚さが測定される。その後、薄層の追加量を堆積させるためにチャンバへの前駆物質のフローを続行させる。チャンバがパージされ、その後、上述した酸素プラズマ処理が行われる。堆積、パージ、プラズマ処理の複数のサイクルが、所望の厚さの層が得られるまで行うことができる。相互接続部内に堆積された層の厚さを制御することによって、相互接続において続いて堆積された金属ラインの厚さを制御することができる。
[0046]他の実施形態において、基板上の約４オングストローム〜約１００オングストロームの層の厚さを制御する方法が提供される。酸素を多く含む表面又は窒素を多く含む表面を含むことができる基板は、プラズマの存在下にシリコン含有前駆物質にさらして基板上に層を堆積させるので、層は、Ｈ２を有する又は有しないＮＨ３からのプラズマで、又はＯ２、ＣＯ２、及びＮ２Ｏを含む群より選ばれる酸素含有ガスからのプラズマで処理される。層を堆積するためにシリコン含有前駆物質に基板をさらすこととプラズマで層を処理することは、層の所望の厚さが得られるまで繰り返される。
[0047]実施形態において、更に、酸化物か又は窒化物の双方を含む密度の高い誘電スペーサを生成させる方法が提供される。方法は、酸素を多く含む表面又は窒素を多く含む表面を含むことができるゲートを含むパターン形成された基板を、プラズマ存在下にシリコン含有前駆物質にさらして、ゲート上に層を堆積させるステップと、その後、Ｏ２、ＣＯ２、Ｎ２Ｏ、窒素含有ガス、及びＨ２を有する又は有しないＮＨ３からなる群より選ばれる酸素含有ガス又は窒素含有ガスからのプラズマで層を処理するステップとを含む。相互接続部における金属ラインの限界寸法を制御する方法に関して上に示されたシリコン含有前駆物質とプラズマ処理は、密度の高い誘電スペーサを生成させる方法と層の厚さを約４オングストローム〜約１００オングストロームに制御する方法の双方に用いることができる。
[0048]上記は本発明の実施形態に関するが、本発明の他の多くの実施形態が本発明の基本範囲から逸脱せずに構成されてもよく、本発明の範囲は以下の特許請求の範囲によって決定される。
図１Ａは、本発明の実施形態に従ったプロセス順序の異なる段階での基板構造を示す概略断面図である。 図１Ｂは、本発明の実施形態に従ったプロセス順序の異なる段階での基板構造を示す概略断面図である。 図１Ｃは、本発明の実施形態に従ったプロセス順序の異なる段階での基板構造を示す概略断面図である。 図１Ｄは、本発明の実施形態に従ったプロセス順序の異なる段階での基板構造を示す概略断面図である。 図１Ｅは、本発明の実施形態に従ったプロセス順序の異なる段階での基板構造を示す概略断面図である。 図１Ｆは、本発明の実施形態に従ったプロセス順序の異なる段階での基板構造を示す概略断面図である。 図２は、本発明の実施形態に従った、アッシング前後の低誘電率膜とアッシング後にその上に堆積された薄いＯＭＣＴＳ層を持つ低誘電率膜の誘電率（ｋ）を示すグラフである。 図３は、本発明の実施形態に従った、アッシング前後の低誘電率膜とアッシング後にその上に堆積された薄いＯＭＣＴＳ層を持つ低誘電率膜のぬれ角を示すグラフである。 図４Ａは、従来の技術に従った、アッシング後と湿式洗浄前のトレンチプロファイル（密度の高いアレイ）の略図である。 図４Ｂは、従来の技術に従った、アッシングと湿式洗浄後のトレンチプロファイル（密度の高いアレイ）の略図である。 図４Ｃは、本発明の実施形態に従った、アッシングと湿式洗浄後のトレンチプロファイル（密度の高いアレイ）の略図である。 図５Ａは、従来の技術に従った、アッシング後と湿式洗浄前のトレンチプロファイル（等構造/開口面積）の略図である。 図５Ｂは、従来の技術に従った、アッシングと湿式洗浄後のトレンチプロファイル（等構造/開口面積）の略図である。 図５Ｃは、本発明の実施形態に従った、アッシングと湿式洗浄後のトレンチプロファイル（等構造/開口面積）の略図である。 図６は、本発明の実施形態に従ったＯＭＣＴＳ薄層のぬれ角と層のヘリウムプラズマ後処理の時間の長さとを示すグラフである。
符号の説明
１００…基板、１０２…膜、１０４…フォトレジスト、１０６…相互接続部、１０８…層、１１０…層、１２０…層。

Claims (20)

  1. チャンバ内で基板上の膜を処理する方法であって、
    該膜の酸素を多く含む表面又は窒素を多く含む表面上に４オングストローム〜１００オングストロームの厚さを有し且つシリコンと炭素とを含み、所望により酸素又は窒素とを含んでもよい薄層を選択的に堆積させることによって該膜を処理するステップであって、該層を堆積させるステップがＲＦ電力の存在下にＳｉとＣとＨとを含む前駆物質を反応させる工程を含む、前記方法。
  2. 該前駆物質が、一般式Ｒｘ-Ｓｉ-（ＯＲ’）ｙ（式中、Ｒ＝Ｈ、ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基、Ｒ’＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基、ｘは０〜４であり、ｙは０〜４であり、ｘ＋ｙ＝４である）を有する前駆物質、構造（ＲＸ-Ｓｉ-Ｏ-Ｓｉ-ＲＹ）Ｚ（式中、ＲＸ＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基、ＲＹ＝Ｈ、ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基）を有する有機ジシロキサン、構造（ＲＸ-Ｓｉ-Ｏ）Ｙ（式中、ＲＸ＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基）を含む環状有機シロキサン、三つ以上のシリコン原子を有する環構造と所望により一つ以上の酸素原子を含んでもよい環構造を含む環状有機シリコン化合物、及びシリコン原子と酸素原子と、該シリコン原子に結合した一つ又は二つのアルキル基と交互した環を含む環状有機シリコン化合物からなる群より選ばれる、請求項１記載の方法。
  3. 該前駆物質が、該薄層の成長継続を抑制するために選ばれるメチル基を含む、請求項１記載の方法。
  4. 該層が該膜の該酸素を多く含む表面又は窒素を多く含む表面より炭素含量が大きく、該層が該膜上に炭素飽和表面層を与える、請求項１記載の方法。
  5. 該層が堆積された後に該基板を湿式洗浄するステップを更に含む、請求項１記載の方法。
  6. 該ＲＦ電力が約０.１０９Ｗ/ｃｍ２以下の電力レベルで印加される、請求項１記載の方法。
  7. 該チャンバ内の圧力が、約１.５トール以上である、請求項１記載の方法。
  8. 該チャンバ内のシャワーヘッドと該チャンバ内の基板支持体との間隔が約２００ミルを超える、請求項１記載の方法。
  9. Ｏ２、ＣＯ２、Ｎ２Ｏ、ＮＨ３、Ｈ２、ヘリウム、アルゴン、及び窒素からなる群より選ばれるガスを用いて該層をプラズマ後処理するステップを更に含む、請求項１記載の方法。
  10. 該層をプラズマ後処理するステップであって、該プラズマ後処理が該層の該表面特性を変化させ、該表面特性が表面張力及び表面接触角からなる群より選ばれる、前記ステップを更に含む、請求項１記載の方法。
  11. 該層上に底面反射防止コーティング（ＢＡＲＣ）を堆積させるステップを更に含む、請求項１記載の方法。
  12. 約４オングストローム〜約１００オングストロームの厚さを有し且つシリコンと炭素とを含み、所望により酸素及び/又は窒素とを含んでもよい原子層堆積又は物理気相堆積によってバリヤ層を堆積させるステップを更に含む、請求項１記載の方法。
  13. 該薄層が、ＢＡＲＣ物質とＡＬＤ又はＰＶＤバリヤ層前駆物質の該膜への浸透を防止する密度の高い層を与える、請求項１記載の方法。
  14. 低ｋ誘電体膜がその表面上に堆積した基板を処理する方法であって、
    ＲＦ電力の存在下に前駆物質を反応させることにより該膜の酸素を多く含む表面又は窒素を多く含む表面上に炭素を多く含む層を選択的に堆積させるステップであって、該前駆物質がシリコン、炭素、酸素、及び窒素からなる群より選ばれる元素を含む、前記ステップを含む、前記方法。
  15. 該炭素を多く含む層が４オングストローム〜１００オングストロームの厚さを有する、請求項１４記載の方法。
  16. 該前駆物質が自己飽和である、請求項１４記載の方法。
  17. 該前駆物質が、一般式Ｒｘ-Ｓｉ-（ＯＲ’）ｙ（式中、Ｒ＝Ｈ、ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基、Ｒ’＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基、ｘは０〜４であり、ｙは０〜４であり、ｘ＋ｙ＝４である）を有する前駆物質、構造（ＲＸ-Ｓｉ-Ｏ-Ｓｉ-ＲＹ）Ｚ（式中、ＲＸ＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基、ＲＹ＝Ｈ、ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基）を有する有機ジシロキサン、構造（ＲＸ-Ｓｉ-Ｏ）Ｙ（式中、ＲＸ＝ＣＨ３、ＣＨ２ＣＨ３、又は他のアルキル基）を含む環状有機シロキサン、三つ以上のシリコン原子を有する環構造と所望により一つ以上の酸素原子を含んでもよい環構造を含む環状有機シリコン化合物、及びシリコン原子と酸素原子と、該シリコン原子に結合した一つ又は二つのアルキル基とを交互にした環を含む環状有機シリコン化合物からなる群より選ばれる、請求項１４記載の方法。
  18. Ｏ２、ＣＯ２、Ｎ２Ｏ、ＮＨ３、Ｈ２、ヘリウム、アルゴン、及び窒素からなる群より選ばれるガスを用いて該炭素を多く含む層をプラズマ後処理するステップを更に含む、請求項１４記載の方法。
  19. チャンバ内で基板上の膜を処理する方法であって、
    ＲＦ電力の存在下に前駆物質を反応させることにより該基板の酸素を多く含む表面又は窒素を多く含む表面上に４オングストローム〜１００オングストロームの厚さを有する炭素を多く含む層を堆積させるステップであって、該前駆物質がシリコン、炭素、酸素、及び窒素からなる群より選ばれる元素を含む、前記ステップを含む、前記方法。
  20. Ｏ２、ＣＯ２、Ｎ２Ｏ、ＮＨ３、Ｈ２、ヘリウム、アルゴン、及び窒素からなる群より選ばれる化合物から形成されるプラズマに該炭素を多く含む層をさらすステップを更に含む、請求項１９記載の方法。
JP2007298307A 2006-11-21 2007-11-16 ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法 Active JP5174435B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US86677006P 2006-11-21 2006-11-21
US60/866,770 2006-11-21
US11/694,856 2007-03-30
US11/694,856 US20070287301A1 (en) 2006-03-31 2007-03-30 Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics

Publications (3)

Publication Number Publication Date
JP2008147644A true JP2008147644A (ja) 2008-06-26
JP2008147644A5 JP2008147644A5 (ja) 2010-12-02
JP5174435B2 JP5174435B2 (ja) 2013-04-03

Family

ID=39517296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007298307A Active JP5174435B2 (ja) 2006-11-21 2007-11-16 ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法

Country Status (4)

Country Link
JP (1) JP5174435B2 (ja)
KR (1) KR100939593B1 (ja)
CN (1) CN100550318C (ja)
TW (1) TWI392024B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863610A (zh) * 2020-05-12 2020-10-30 中国电子科技集团公司第十一研究所 一种制备电极孔的方法及计算机可读存储介质

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236684B2 (en) * 2008-06-27 2012-08-07 Applied Materials, Inc. Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
CN101740332B (zh) * 2008-11-13 2012-04-25 中芯国际集成电路制造(北京)有限公司 一种半导体元件的蚀刻方法
US20120122320A1 (en) * 2010-11-17 2012-05-17 Applied Materials, Inc. Method Of Processing Low K Dielectric Films
US9034770B2 (en) * 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
CN103839871B (zh) * 2012-11-21 2017-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105448705B (zh) * 2014-06-18 2018-05-04 无锡华润上华科技有限公司 一种消除晶圆氧化膜上微粒的方法及其氧化膜
CN105244257B (zh) * 2014-07-08 2020-06-23 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
CN105702619A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113667976A (zh) * 2021-08-27 2021-11-19 中国科学院兰州化学物理研究所 一种具有封孔顶层的耐蚀dlc薄膜及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217189A (ja) * 2000-09-08 2002-08-02 Applied Materials Inc 炭化ケイ素膜のデュアルプラズマ処理
JP2005026654A (ja) * 2003-06-30 2005-01-27 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2005050954A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
JP2005079188A (ja) * 2003-08-28 2005-03-24 Semiconductor Leading Edge Technologies Inc 電子装置の製造方法
JP2005513766A (ja) * 2001-12-14 2005-05-12 アプライド　マテリアルズ　インコーポレイテッド ダマシン適用において誘電体材料を堆積する方法
JP2005203568A (ja) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法及び半導体装置
JP2006332408A (ja) * 2005-05-27 2006-12-07 Sony Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001077196A (ja) * 1999-09-08 2001-03-23 Sony Corp 半導体装置の製造方法
US6936551B2 (en) * 2002-05-08 2005-08-30 Applied Materials Inc. Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices
US6927178B2 (en) * 2002-07-11 2005-08-09 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US7005390B2 (en) * 2002-10-09 2006-02-28 Intel Corporation Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
KR100909175B1 (ko) * 2002-12-27 2009-07-22 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
KR20050014231A (ko) * 2003-07-30 2005-02-07 매그나칩 반도체 유한회사 반도체소자의 형성방법
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002217189A (ja) * 2000-09-08 2002-08-02 Applied Materials Inc 炭化ケイ素膜のデュアルプラズマ処理
JP2005513766A (ja) * 2001-12-14 2005-05-12 アプライド　マテリアルズ　インコーポレイテッド ダマシン適用において誘電体材料を堆積する方法
JP2005026654A (ja) * 2003-06-30 2005-01-27 Hynix Semiconductor Inc 半導体素子及びその製造方法
JP2005050954A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
JP2005079188A (ja) * 2003-08-28 2005-03-24 Semiconductor Leading Edge Technologies Inc 電子装置の製造方法
JP2005203568A (ja) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法及び半導体装置
JP2006332408A (ja) * 2005-05-27 2006-12-07 Sony Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111863610A (zh) * 2020-05-12 2020-10-30 中国电子科技集团公司第十一研究所 一种制备电极孔的方法及计算机可读存储介质

Also Published As

Publication number Publication date
KR20080046087A (ko) 2008-05-26
CN101202227A (zh) 2008-06-18
KR100939593B1 (ko) 2010-02-01
CN100550318C (zh) 2009-10-14
JP5174435B2 (ja) 2013-04-03
TWI392024B (zh) 2013-04-01
TW200826196A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
US8445075B2 (en) Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k&lt;2.5) dielectrics
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
US8927442B1 (en) SiCOH hardmask with graded transition layers
US6541397B1 (en) Removable amorphous carbon CMP stop
KR100960755B1 (ko) 다마신 분야에서 유전체 재료를 증착하는 방법
JP5031987B2 (ja) 耐酸化性が良好な次世代ダマシンバリヤ適用のための二層膜
US7091137B2 (en) Bi-layer approach for a hermetic low dielectric constant layer for barrier applications
KR100743775B1 (ko) 확산을 감소시키도록 낮은 유전상수 ｋ의 유전층을 처리하기 위한 방법 및 장치
US6699784B2 (en) Method for depositing a low k dielectric film (K&gt;3.5) for hard mask application
US7485582B2 (en) Hardmask for improved reliability of silicon based dielectrics
US7115534B2 (en) Dielectric materials to prevent photoresist poisoning
US20050277302A1 (en) Advanced low dielectric constant barrier layers
EP1316108A1 (en) Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
US7288205B2 (en) Hermetic low dielectric constant layer for barrier applications
JP2011526078A (ja) 薄いバリア層を用いた多孔性誘電体への溶媒および溶液の侵入の阻止および低減
US7105460B2 (en) Nitrogen-free dielectric anti-reflective coating and hardmask
US20050124151A1 (en) Novel method to deposit carbon doped SiO2 films with improved film quality
JP2010287655A (ja) 半導体装置の製造方法
JP2004200626A (ja) 半導体装置及びその製造方法
US20120276301A1 (en) Adhesion improvement of dielectric barrier to copper by the addition of thin interface layer
JP4408816B2 (ja) 半導体装置の製造方法
KR101106425B1 (ko) 질소-비함유 유전성 반사방지 코팅부 및 하드마스크
KR20100134733A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101018

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101105

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120705

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120925

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121005

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121228

R150 Certificate of patent or registration of utility model

Ref document number: 5174435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250