TWI392024B - 將溼蝕刻之底切最小化以及提供超低介電常數（ｋ＜２.５）之介電質封孔之方法 - Google Patents

將溼蝕刻之底切最小化以及提供超低介電常數（ｋ＜２.５）之介電質封孔之方法 Download PDF

Info

Publication number
TWI392024B
TWI392024B TW096140628A TW96140628A TWI392024B TW I392024 B TWI392024 B TW I392024B TW 096140628 A TW096140628 A TW 096140628A TW 96140628 A TW96140628 A TW 96140628A TW I392024 B TWI392024 B TW I392024B
Authority
TW
Taiwan
Prior art keywords
layer
oxygen
nitrogen
rich
film
Prior art date
Application number
TW096140628A
Other languages
English (en)
Other versions
TW200826196A (en
Inventor
Huiwen Xu
Meiyee Shek
Li-Qun Xia
Amir Al-Bayati
Derek R Witty
Saad Hichem M
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/694,856 external-priority patent/US20070287301A1/en
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW200826196A publication Critical patent/TW200826196A/zh
Application granted granted Critical
Publication of TWI392024B publication Critical patent/TWI392024B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Description

將溼蝕刻之底切最小化以及提供超低介電常數(K<2.5)之介電質封孔之方法
本發明的各實施方式主要關於積體電路的製造。更具體地說，本發明的各實施方式關於一種用於在低介電常數層上沉積包含矽、碳，以及選擇性的包括氧和/或氮的薄層的製程。
自從幾十年前首次發明積體電路元件以來，積體電路幾何構型的尺寸已經顯著地縮小。自從那時起，積體電路一般都遵循著兩年尺寸減半的規則(通常稱為摩爾法則)，這就意味著在晶片上的元件的數量每兩年增加一倍。目前的製造設備常規可生產具有0.13μm甚至0.1μm特徵尺寸的元件，未來的設備將很快就能生產具有甚至更小特徵尺寸的元件。
對元件幾何構型的不斷縮小產生了對具有更低介電常數(k)值的夾層的需要，因為必須降低相鄰金屬線之間的電容耦合以進一步減小積體電路上元件的尺寸。特別是需要具有低介電常數的絕緣體，其介電常數小於大約4.0。
近來，已開發出介電常數小於大約3.0的低介電常數有機矽薄膜。還開發了介電常數小於2.5的極低k(extreme low k,ELK)有機矽薄膜。一種用於形成低介電常數和極低介電常數有機矽薄膜的方法已用來由一種包含有機矽化合物以及一種如碳氫化合物的化合物(其包含遇熱不穩定或易揮發的基團)的氣體混合物來沉積該薄膜，然後，對所沉積的薄膜進行後處理，以從所沉積的薄膜中去除遇熱不穩定或易揮發的基團(例如有機基團)。從已沉積的薄膜中去除遇熱不穩定或易揮發的基團會在薄膜中引起奈米尺寸的孔洞或孔隙，這將降低該薄膜的介電常數，這是因為空氣的介電常數約為1。
去除光阻劑或底抗反射塗層(bottom anti－reflective coating,BARC)的灰化製程可從k值較低的薄膜中脫出碳，並使該薄膜表面氧化。在後續的濕式蝕刻製程中，經氧化的低k薄膜表面將被去除，並促成底切(undercut)和臨界尺寸(CD)損失。
低介電常數薄膜的多孔性也可導致應用於在該薄膜上的後續各層(例如BARC層或金屬間化合物阻障層(TaN，等等))的沉積的前驅物的滲透。阻障層前驅物向多孔低介電常數薄膜的擴散造成了元件中的漏電流。
因此，目前仍然需要一種處理低介電常數薄膜的方法，其可以在後續的製程步驟中(例如濕式製程，以及例如BARC層和阻障層的後續各層的沉積)將對於薄膜的損害減至最小。
本發明主要提供一種在腔室中在基材上的低介電常數薄膜上沉積一薄共形封孔表面層的方法。此方法包括：從已圖案化的低介電常數薄膜上去除光阻劑，並隨後通過沉積一具有已控制的厚度在約4到大約100之間的薄共形層來處理具有任何深寬比(aspect ratio)或介層洞(via)尺寸的已圖案化低介電常數薄膜，所述共形層在已圖案化的低介電常數薄膜的表面上包含矽及碳並選擇性地包含氧和/或氮。在一種實施方式中，該層的沉積包括在低RF功率級別的存在下使八甲基環四矽氧烷起反應。光阻劑的灰化製程從低介電常數薄膜的表面中脫碳，而且其表面變為親水性的。在灰化後，封孔層表面恢復了低介電常數薄膜的表面碳濃度，並為已圖案化的低介電常數薄膜提供了一個疏水表面。當低介電常數薄膜的表面疏水時，低介電常數薄膜的濕式蝕刻速率是最小的。該層可以在後續可能在基材上執行的濕式清洗製程中保護低介電常數薄膜，並防止底切和CD損失。該薄層所提供的疏水表面可防止濕氣被吸收進入低介電常數薄膜中。
在光阻劑灰化後，低介電常數薄膜表面變得氧化並包括氫氧(OH)基。該表面吸收濕氣，而且極大地增加了其介電常數。光阻劑灰化後的薄層沉積驅出了吸收在表面中的濕氣，並去除了在低介電常數薄膜表面的OH基，並從而恢復了低介電常數。該薄層的沉積提供了能防止進一步濕氣吸收的一疏水密封層。
薄共形層可沉積在表面包含OH、NH或NH2 基的任何覆層或已圖案化薄膜上(包括表面具有氧化物(例如Cu/CuO或Al/Al2 O3 )的介電質薄膜以及金屬薄膜)，以作為一保護層以防止濕氣附著和濕式化學蝕刻，或作為一封孔層以防止前驅物或化學物質的穿透。該薄層也可作為封孔層用於表面具有OH、NH或NH2 基的多孔介電質薄膜或金屬薄膜。
本發明的實施方式提供了一種在已圖案化的基材上沉積包含矽、碳，以及選擇性的包括氧和/或氮的薄共形層的方法。在一方面，本發明的實施方式提供一種用於圖案化低介電常數薄膜的光阻劑從該薄膜上去除後，保護已圖案化的低介電常數薄膜的方法。在另外一些方面，本發明的實施方式提供了一種控制內連線(innterconnect)中金屬線的臨界尺寸，和一種將沉積層的厚度控制在大約4到大約100之間的方法。
在一種實施方式中，應用光阻劑以及光微影技術在基材上圖案化一低介電常數薄膜，以在其中形成一垂直內連線孔或一水平內連線孔。所述低介電常數薄膜可以是一種包含矽、碳，並選擇性地包含氧和/或氮的薄膜。所述低介電常數薄膜可由一種包含有機矽化合物(諸如有機矽烷或有機矽氧烷)的氣體混合物沉積。氣體混合物也可以包括一種氧化氣體。在一種實施方式中，所述氣體混合物包括一種有機矽化合物和一種成孔劑，例如碳氫化合物，其在該薄膜沉積之後從該薄膜上去除，以在該薄膜中造成孔洞或孔隙並降低該薄膜的介電常數。所述成孔劑可通過UV(紫外線)處理、電子束處理、熱處理或其組合來去除。形成多孔低介電常數薄膜的方法在共同受讓的美國專利號6936551以及美國專利號7060330中得到進一步的詳細描述，在這裏引用參考。應該注意的是，具有其他組成和/或由不同氣體混合物沉積的低介電常數薄膜可應用於本發明的實施方式中。
也值得注意的是，除低介電常數薄膜外的其他薄膜也可應用於實施方式中，例如表面包含OH，NH或NH2 基的任何薄膜。概括而言，可應用的薄膜具有富氧或富氮表面，這一表面可選擇性地沉積一種其上包含矽、碳並選擇性地包含氧和/或氮的薄膜。如這裏的定義，富氧表面的Si：O(矽：氧)比例在大約1：1到大約1：3之間。如這裏的定義，富氮表面的Si：N(矽：氮)比例在大約1：1到大約1：2之間。
雖然可將薄膜沉積在富氧或富氮表面上，該薄膜一般不會在富碳表面上生長，並因而，該薄膜在富氧或富氮表面上的沉積可以被描述為選擇性沉積製程。
八甲基環四矽氧烷(octamethylcyclotetrasiloxane,OMCTS)是可應用於沉積在此描述的薄層的前驅物的一個例子。除八甲基環四矽氧烷外，通式為Rx －Si－(OR’)y 的前驅物也能被用於以適當的製程窗口(process window)來沉積薄共形層，例如二甲基二甲氧基矽烷(CH3 )2 －Si－(O－CH3 )2 ，其中每個R＝H、CH3 、CH2 CH3 或其他烷基，每個R’＝CH3 、CH2 CH3 或其他烷基，x的取值範圍為0到4，y的取值範圍為0到4，同時x＋y＝4。其他可採用的前驅物包括結構為(Rx －Si－O－Si －Ry )z 的有機二矽氧烷，例如1，3－二甲基二矽氧烷(CH3 －Si H2 －O－Si H2 －CH3 )、1，1，3，3－四甲基二矽氧烷((CH3 )2 －SiH－O－SiH－(CH3 )2 )、六甲基二矽氧烷((CH3 )3 －Si－O－Si－(CH3 )3 )等。其他可應用的前驅物包括環有機矽氧烷(Rx －Si －O)y ，其中y的值大於2，x的取值範圍為1到2，以及Rx ＝CH3 、CH2 CH3 或其他烷基。
可應用的環有機矽化合物包括具有3個或更多矽原子的環狀結構，以及環狀結構進一步包括一個或更多氧原子的環狀結構。市售可購得的環有機矽化合物包括具有交替的矽和氧原子，和一個或兩個烷基與矽原子結合的環。例如，環有機矽化合物可以包括一個或更多以下的化合物：六甲基環三矽氧烷(－Si(CH3 )2 －O－)3 －環，1，3，5，7－四甲基環四矽氧烷(TMCTS)(－SiH(CH3 )2 －O－)4 －環，八甲基環四矽氧烷(OMCTS)(－Si(CH3 )2 －O－)4 －環，以及1，3，5，7，9－五甲基環五矽氧烷(－SiH(CH3 )－O－)5 －環。
所述薄層包含矽、碳，並選擇性地包含氧。在另一種實施方式中，前驅物可為含矽和含氮前驅物，其用於沉積包含矽、氮並選擇性地包含碳的薄共形層。前驅物可包括直鏈型矽氮烷和環型矽氮烷。直鏈型矽氮烷可包括R－Si－NH－Si －R’結構，其中R＝CH3 、CH2 CH3 或其他烷基，R’＝H、CH3 、CH2 CH3 或其他烷基。環型矽氮烷可包括(Rx －Si－NH)Y 結構，其中y的值大於2，x的取值範圍為從1到2，以及Rx ＝CH3 、CH2 CH3 或其他烷基。環型矽氮烷化合物可包括具有三個或更多矽原子的環狀結構，並且環狀結構進一步包括一個或更多氮離子。市售可購得的環型矽氮烷化合物包括具有交替的矽和氮原子，和一個或兩個烷基與矽原子結合的環。例如，環型矽氮烷化合物可以包括以下物質：1，2，3，4，5，6，7，8－八甲基環四矽氮烷，1，2，3，4，5，6－六甲基環三矽氮烷，1，1，3，3，5，5－六甲基環三矽氮烷，以及1，1，3，3，5，5，7，7－八甲基環四矽氮烷。
第1A圖示出了在基材100上低介電常數薄膜102的一個例子。第1B圖示出了在低介電常數薄膜102上的已圖案化的光阻劑104。
隨後通過例如去光阻或灰化處理從低介電常數薄膜上除去光阻劑。第1C圖示出了通過光阻劑104圖案化以形成內連線106以及光阻劑被去除後的低介電常數薄膜102。薄共形層108(即厚度為大約4至約100的層)該層包括矽、碳並選擇性地包括氧和/或氮，隨後沉積在已圖案化的低介電常數薄膜表面，如第1D圖所示。在RF功率存在的條件下，該層可通使一種氣體混合物(例如一種包含矽、氧，以及碳的氣體混合物)反應來沉積。矽、氧，和碳元素是由有機矽化合物來提供，例如八甲基環四矽氧烷。有機矽化合物典型情況下是和載氣注入腔室的。較佳地，載氣為氦氣。但是也可應用其他惰性氣體，例如氬氣或氮氣。
在該層沉積之後，將對基材進行濕式清洗，例如應用100：1 HF溶液。隨後，如第1E圖所示，層110，例如PVD阻障層或ALD阻障層(例如ALD氮化鉭(TaN)層)可以沉積在該層上。作為另一種選擇，如第1F圖所示，一層，例如阻障抗反射塗層(BARC)的層120，可以沉積在層108上並填充內連線106。
在RF功率存在的情況下，在化學氣相沉積腔室或電漿增強化學氣相沉積腔室中，可以通過使一種包含有機矽化合物的氣體混合物起反應，來沉積包括矽、碳並選擇性地包括氧和/或氮的層。可用於沉積該層的腔室的實例包括：具有兩個隔離的處理區域的PRODUCER腔室以及DxZ腔室，這兩種腔室都可以從Santa Clara,California的Applied Materials,Inc.(美國加州的聖大克勞拉市的應用材料公司)市售購得。在此提供的製程條件是為具有兩個隔離處理區域的300mm PRODUCER腔室而提供。因而，每個基材處理區域和每個基材的流速是腔室中的流速的一半。
典型情況下，腔室中，在所述層沉積於基材上的過程中，將基材的溫度維持在大約150℃至約400℃之間。用於300mm基材提供的RF功率的功率值為大約100W或更低，例如在大約30W至約75W之間。一般而言，RF功率可以大約0.109W/cm2 或更低來提供，例如在大約0.033W/cm2 到約0.082W/cm2 之間。RF功率可以提供到噴頭(showerhead)，例如氣體分配組件，和/或腔室的基材支架。以大約13MHz至14MHz之間的高頻率提供RF功率，較佳的情況下為13.56MHz。RF功率可為週期的或脈衝的。RF功率也可為連續的或不連續的。噴頭和基材支架之間的間隔大於約200mil，例如在大約200mil至約1400mil之間。腔室中的壓力為大約1.5Torr或更高，例如在大約1.5Torr至約8Torr之間。
有機矽化合物可以大約100sccm至約1000sccm之間的流速注入該腔室。載氣將以大約100sccm至約7000sccm之間的流速注入該腔室。在腔室中，有機矽化合物(例如八甲基環四矽氧烷(OMCTS,sccm))的流速與載氣(例如氦氣(sccm))的流速注入腔室之比為大約0.1或更高。根據已圖案化的基材的深寬比，該層可以沉積一段時間，諸如時間範圍在0.1秒到600秒之間，以沉積厚度在約4至約100之間的層。典型情況下，當應用更高深寬比時，該層的沉積需要更長的時間以提供共形表面。
現已發現，應用上述的RF功率值、間隔、壓力以及流速比，當應用一自飽和有機矽化合物作為前驅物時，可以可靠地沉積厚度僅在大約4至約100之間的薄、均勻的共形層。應用在此提供的條件，已經獲得了在單個300mm基材中厚度範圍為1的層。如在此所定義，“自飽和前驅物”是在基材上沉積一薄層的前驅物，例如不考慮沉積時間長度下僅一分子層的前驅物的。厚度可通過前驅物的選擇來控制，這是由於不同的前驅物具有不同的分子尺寸，導致不同前驅物的一個分子層的不同厚度。該薄層的存在，在用於沉積該薄層的製程條件下，薄層的存在阻礙了從前驅物進一步沉積為附加層。一般而言，自飽和前驅物可以包括甲基，以抑制該薄層繼續生長。OMCTS是一較佳的自飽和前驅物，這是由於其包含大量甲基基團，這些甲基導致一層的自飽和沉積，因為甲基基團中的碳提供充分抑制在其上進一步沉積的富碳薄膜表面。也即是說，一旦下方基材的表面由OMCTS分子覆蓋，可以由OMCTS沉積共形第一層，在所沉積層表面的Si－CH3 鍵的存在提供了抑制進一步沉積的富碳表面，直至一些甲基基團通過其他一些該層的處理去除。從而，就可很好地控制OMCTS的每個分子層的沉積，這將提高最終層的臺階覆蓋性(step coverage)。
除八甲基環四矽氧烷外，其他可用的前驅物包括二乙氧基甲基矽烷(DEMS)、六甲基二矽氧烷(HMDOS)，以及六甲基二矽烷(HMDS)。其他包含Si、C及H的前驅物可用於本製程，例如三甲基矽烷、四甲基矽烷等。
在未暴露於灰化製程的低介電常數薄膜上，並在暴露於光阻劑灰化的低介電常數薄膜上執行X射線光電電譜(X－ray photoelectron spectroscopy,XPS)分析。在暴露於光阻劑灰化並隨後在其上沉積一薄層來處理的低介電常數薄膜上也執行XPS分析，其中根據本發明的實施方式，該薄層由OMCTS沉積並包含矽、碳及氧。XPS分析顯示，將薄層沉積在灰化的低介電常數薄膜上，與其上未通過沉積薄膜來處理的低介電常數薄膜相比，可以在該些膜表面提供更高的碳含量(原子數%碳)。例如，經灰化的低介電常數薄膜可能具有大約3原子數%碳，而未經灰化的低介電常數薄膜上的薄層在表面提供約15原子數%碳。因而，從一方面說，薄層為富碳層。該薄層的碳含量在大約5原子數%碳至約30原子數%碳之間。灰化步驟係脫去了低介電常數薄膜的表面的碳濃度，然而在灰化過的低介電常數薄膜上沉積薄層恢復了表面碳濃度。
XPS分析也顯示了用薄層處理的低介電常數薄膜表面的氧含量低於那些在灰化後沒有用該薄層處理的低介電常數薄膜表面的氧含量，這是因為已灰化薄膜表面的OH基被含碳的薄層取代。用包含碳的薄層取代已灰化薄膜表面的OH基也降低了已灰化薄膜的介電常數。第2圖示出了在低介電常數薄膜上應用OMCTS沉積薄層會降低經過三個不同灰化製程中一個製程的薄膜的灰化後介電常數。
灰化前以及灰化後用於低介電常數薄膜的濕潤角(在第3圖中分別為ELK ILD(即極低k夾層介電質)及已灰化的ELK ILD)，以及灰化後並且其上具有薄OMCTS層的低介電常數薄膜也得到測量。其結果如第3圖所示。在第3圖中，灰化後的低介電常數薄膜上沉積薄OMCTS層增加了低介電常數薄膜的濕潤角。增加的濕潤角顯示了薄OMCTS層增加了低介電常數薄膜表面的疏水性。這樣的疏水性增加是所希望的，這是因為疏水表面可防止濕氣吸附在低介電常數薄膜中，其中這種吸附將影響薄膜性能或至少導致需要加入一些用於去除濕氣的耗時步驟。
灰化後濕式清洗後，在內連線的剖面上沉積薄共形OMCTS層的效果也得到了檢驗。在薄膜在濕式清洗製程中浸泡在100：1 HF溶液中後，對具有或不具有薄OMCTS層的低介電常數薄膜中溝渠密度高的區域和溝渠密度低的區域的溝渠剖面進行檢驗。
第4A－4C圖示出了溝渠密度高的區域的溝渠剖面。第4A圖示出了灰化後和濕式清洗前的溝渠剖面。第4B和4C圖示出了灰化後並在濕式清洗後，低介電常數薄膜在其上分別不具有和具有薄OMCTS層的溝渠剖面。第4B圖示出了對於不具有薄OMCTS層的低介電常數薄膜中的溝渠，濕式清洗將引起大約30nm的臨界尺寸損失。第4C圖示出了在濕式清洗前其上沉積薄OMCTS層的低介電常數薄膜時，將不會觀察到這樣的CD損失。
第5A－5C圖示出了溝渠密度低的區域的溝渠剖面。第5A圖示出了灰化後和濕式清洗前的溝渠剖面。第5B和5C圖示出了灰化後並在濕式清洗後，低介電常數薄膜在其上分別不具有和具有薄OMCTS層的溝渠剖面。第5B圖示出了對於在其上不具有薄OMCTS層的低介電常數薄膜中的溝渠，濕式清洗將引起大於大約30nm的底切。第5C圖示出了在濕式清洗前其上沉積薄OMCTS層的低介電常數薄膜時，將不會觀察到這樣的底切。
因此，該薄OMCTS層提供了一個富碳表面，其進而提供了一個用於防止低k值薄膜在濕式蝕刻製程期間臨界尺寸的損失及底切的疏水表面。
我們可以看出，根據本發明實施方式所提供的薄層，充當了緻密的封孔層的角色，可用於阻止一種材料(諸如用作之後沉積BARC層的BARC，或用作之後沉積阻障層的一種PVD阻障前驅物或一種ALD前驅物(例如ALD TaN前驅物))滲透進入薄層沉積於其上的多孔低k值薄膜。
例如，在介層洞蝕刻以及介層洞第一鑲嵌(damascene)製程中的光阻劑灰化之後，該薄層可沉積在低介電常數薄膜上。隨後的BARC填充可在該薄層上進行。該薄層提供了用於防止BARC材料滲透到介電質薄膜中的封孔層。然後，在低介電常數薄膜與下面導體材料(諸如銅)之間的介電質阻障物將被蝕刻，以使下面的導電材料在溝渠蝕刻以及光阻劑移除後暴露出來。在蝕刻介電質阻障物之後，可使用還原化學反應來清洗通過移除介電質阻障物所暴露出來的導電表面，並且來從該表面移除氧化物(諸如氧化銅(CuO))。該薄層接著被沉積在介層洞與溝渠的側壁上。該薄層提供了一封孔層，其可以阻止之後阻障層前驅物滲透進入低介電常數薄膜。
在濕式清洗基材之後將BARC層沉積在薄層上的實施方式中，該薄層可用氦(或其他惰性氣體)電漿進行後處理，以調整該薄層的表面的碳濃度和該薄層的濕潤角。該濕潤角可降至約70℃或更小，以促進BARC層的濕潤和沉積。第6圖示出了隨著電漿處理時間的增加會降低濕潤角。使用溫和製程條件(例如，在大約30W至約100W之間的RF功率，以及在大約100sccm至約10000sccm之間的He流速)，以便電漿處理將不會破壞該薄層的封孔特性。
如果需要調整表面濕潤或接觸角，在除了BARC層的其他層(例如ALD阻障層)在薄層上沉積以前，也可對薄層進行氦電漿後處理。可應用不同氣體來電漿後處理該薄層，例如O2 、CO2 、N2 O、NH3 、H2 、氦、氮、氬或它們的組合。電漿後處理可以改變該層表面的特性和性質，例如表面張力和表面接觸角。
在另一種實施方式中，提供了一種控制內連線中金屬線的臨界尺寸的方法。如前面實施方式中所述，這種方法包括在已圖案化的低介電常數薄膜上沉積薄層。在薄層沉積於已圖案化的低介電常數薄膜上之前，該已圖案化的低介電常數薄膜可包含一個富氧或富氮表面。在該層沉積後，將用於沉積該層的前驅物(例如OMCTS)的流動予以終止，並僅通過向腔室中注入載氣(例如He載氣)將任何剩餘前驅物從腔室中清除。可將腔室淨化(purge)或抽除(pump)，或將腔室淨化並抽除。
在將腔室淨化和/或抽除後，在一種實施方式中，在腔室中執行氧電漿處理，以處理由前驅物沉積在基材上的層並開始下一沉積循環(例如OMCTS沉積)。在另一種實施方式中，如果希望一氮摻雜氧化物或SiN層，可應用加入或不加入H2 的NH3 電漿處理。氧電漿可由能夠產生氧化該層表面的氧自由基的任何含氧氣體來提供。例如，該氣體可包括O2 、CO2 、N2 O或它們的組合。含氧氣體可以一流速注入腔室中。含氧氣體將需要一段時間注入腔室中，這一時間為大約0.1秒至約60秒之間，取決於介層洞/溝渠圖案剖面。氧電漿將在50W至1000W之間的RF功率以13.56MHz的頻率提供到腔室中。可應用混合頻率的RF功率。為了使電漿處理對下面層(諸如低介電常數薄膜)的衝擊或損壞減至最小，較佳地應用低的高頻RF功率，例如在大約30W至約100W之間，其對應於大約0.033W/cm2 至約0.082 W/cm2 之間。
通過終止流入腔室的含氧氣體可終止電漿處理。可選地，然後可對沉積層的厚度進行測量。隨後，恢復前驅物的流動使其流入腔室中，以沉積薄層的附加量。淨化該腔室並隨後進行上述的氧電漿處理。可以執行沉積、淨化及電漿處理的多個循環，直至得到該層的希望厚度。通過控制沉積在內連線中的層的厚度，可以控制隨後在內連線中沉積的金屬線的厚度。
在另一種實施方式中，提供了一種將沉積在基材上層的厚度控制在約4至約100之間的方法。包含富氧或富氮表層的該基材在電漿存在的情況下暴露在含矽前驅物，以在該基材上沉積一層，並且然後使用由含H2 或不含H2 的NH3 產生的電漿，或使用由一選自由O2 、CO2 和N2 O組成的群組中的含氧氣體產生的電漿，來處理該層。上述將基材暴露在含矽前驅物下以沉積一層，以及用電漿來處理該層的步驟將反複進行，直到達到該層的希望厚度。
在再一實施方式中，提供了一種製造包含任一氧化物或氮化物的緻密介電質間隙壁的方法。該方法包括，在電漿存在的情況下，暴露包含閘極的已圖案化的基材(其可以包含富氧或富氮表面的)至含矽前驅物，以在該閘極上沉積一層，並然後用由含氧或含氮氣體(其選自由包含O2 、CO2 、N2 O、含氮氣體及NH3 組成的群組，包含或不包含H2 )產生的電漿來處理該層。上述含矽前驅物，以及關於控制在內連線中金屬線臨界尺寸的方法的電漿處理，也可用於製造緻密介電質間隙壁的方法及控制層厚度在約4至約100之間的方法。
儘管前面對本發明的實施方式作出了描述，在不悖離由下面的申請專利範圍決定的本發明基本範圍的情況下，可設計出其他或進一步的實施方式。
100．．．基材
102．．．低介電常數薄膜
104．．．光阻劑
106．．．內連線
108．．．薄共形層
110．．．層
120．．．層
因此，為了可以詳細瞭解本發明的上述特徵，下面，將參照各實施方式對主要如上概述的本發明進行更詳細描述，其中一些實施方式將在附圖中進行說明。應該注意的是，附圖只說明本發明的典型實施方式，因此不應將其視為對本發明範圍的限制，對本發明的其他等效實施方式也是可行的。
第1A－1F圖為示出了根據本發明的實施方式在製程順序的不同階段的基材結構的截面圖；第2圖為示出了根據本發明的實施方式，在灰化之前和之後低介電常數薄膜的介電常數(k)，以及在灰化後其上沉積薄OMCTS層的低介電常數薄膜的介電常數(k)的曲線圖；第3圖為示出了根據本發明的實施方式，在灰化之前和之後低介電常數薄膜的濕潤角，以及在灰化後其上沉積薄OMCTS層的低介電常數薄膜的濕潤角的曲線圖；第4A圖為根據習知技術在灰化之後和濕式清洗之前溝渠剖面(密集分佈)的示意圖；第4B圖為根據習知技術在灰化和濕式清洗之後溝渠剖面(密集分佈)的示意圖；第4C圖為根據本發明的一種實施方式在灰化和濕式清洗之後溝渠剖面(密集分佈)的示意圖；第5A圖為根據習知技術在灰化之後和濕式清洗之前溝渠剖面(iso結構/開口區域)的示意圖；第5B圖為根據習知技術在灰化和濕式清洗之後溝渠剖面(iso結構/開口區域)的示意圖；第5C圖為根據本發明的實施方式在灰化和濕式清洗之後溝渠剖面(iso結構/開口區域)的示意圖；第6圖為示出了根據本發明的實施方式的薄OMCTS層濕潤角相對於該層之氦電漿後處理的時間長度的作圖。
100．．．基材
102．．．低介電常數薄膜
106．．．內連線
108．．．薄共形層

Claims (20)

  1. 一種在一腔室中處理一基材上之一薄膜的方法，包含：透過在該薄膜的一富氧或富氮表面上選擇性地沉積一薄層而處理該薄膜，該薄層的厚度在4埃至100埃之間並且該薄層包含矽、碳，以及視情況任選的氧或氮，其中沉積該層包括：在RF功率存在下使包含Si、C，以及H的一前驅物起反應；其中該富氧表面具有在大約1：1到大約1：3之間的一Si：O(矽：氧)比例，而該富氮表面具有在大約1：1到大約1：2之間的一Si：N(矽：氮)比例。
  2. 如申請專利範圍第1項所述的方法，其中，所述前驅物選取自由以下組成的群組：通式為Rx -Si-(OR’)y 的前驅物，其中R=H、CH3 、CH2 CH3 或其他烷基，R’=CH3 、CH2 CH3 或其他烷基，x的取值範圍為0到4，y的取值範圍為0到4，且x+y=4；具有(Rx -Si-O-Si-Ry )z 結構的有機二矽氧烷，其中Rx =CH3 、CH2 CH3 或其他烷基，且Ry =H、CH3 、CH2 CH3 或其他烷基；包括(Rx -Si-O)y 結構的環有機矽氧烷，其中Rx =CH3 、CH2 CH3 或其他烷基；包括具有3個或更多個矽原子的環狀結構的環有機矽化合物，而且該環狀結構視情況任選地包括一個或更多個氧原子；以及包括多個環的環有機矽化合物，該等環具有交替的矽和氧原子且一個或兩個烷基與該等矽原子相結合。
  3. 如申請專利範圍第1項所述的方法，其中，所述前驅物包含一甲基，該甲基是選以抑制所述薄層的繼續生長。
  4. 如申請專利範圍第1項所述的方法，其中，所述層具有與所述薄膜的所述富氧或富氮表面相比更高的一碳含量，且所述層在所述薄膜上提供一碳飽和表面層。
  5. 如申請專利範圍第1項所述的方法，進一步包括在所述層沉積後濕式清洗該基材。
  6. 如申請專利範圍第1項所述的方法，其中，提供的RF功率的功率水平在大約0.109W/cm2 或更低。
  7. 如申請專利範圍第1項所述的方法，其中，所述腔室中的壓力為大約1.5Torr或更高。
  8. 如申請專利範圍第1項所述的方法，其中，所述腔室中的一噴頭與所述腔室中的一基材支架之間的間隔為大於大約200mil。
  9. 如申請專利範圍第1項所述的方法，進一步包括使用一種氣體來電漿後處理所述層，所述氣體選自由O2 、CO2 、N2 O、NH3 、H2 、氦、氬以及氮組成的群組。
  10. 如申請專利範圍第1項所述的方法，進一步包括電漿後處理所述層，其中所述電漿後處理改變了所述層的表面特性，以及，其中所述表面特性選自由表面張力以及表面接觸角組成的群組。
  11. 如申請專利範圍第1項所述的方法，進一步包括在所述層上沉積一底抗反射塗層(BARC)。
  12. 如申請專利範圍第1項所述的方法，進一步包括在厚度為約4Å至約100Å並且包含矽和碳以及視情況任選的氧和/或氮的所述層上透過原子層沉積或物理氣相沉積沉積一阻障層。
  13. 如申請專利範圍第1項所述的方法，其中，所述薄層提供了一緻密層，該緻密層防止抗反射塗層材料以及ALD或PVD阻障層前驅物滲透到所述薄膜中。
  14. 一種處理一基材的方法，該基材在其表面上沉積有一低k介電質薄膜，該方法包括：在RF功率存在下，透過使一前驅物反應而選擇性地在所述薄膜的一富氧或富氮表面上沉積一富碳層，其中所述前驅物包含選自由矽、碳、氧和氮組成的群組的元素，其中該富氧表面具有在大約1：1到大約1：3之間的一 Si：O(矽：氧)比例，而該富氮表面具有在大約1：1到大約1：2之間的一Si：N(矽：氮)比例。
  15. 如申請專利範圍第14項所述的方法，其中，所述富碳層的厚度在4埃至100埃之間。
  16. 如申請專利範圍第14項所述的方法，其中，所述前驅物是自飽和的。
  17. 如申請專利範圍第14項所述的方法，其中，所述前驅物選取自由以下組成的群組：通式為Rx -Si-(OR’)y 的前驅物，其中R=H、CH3 、CH2 CH3 或其他烷基，R’=CH3 、CH2 CH3 或其他烷基，x的取值範圍為0到4，y的取值範圍為0到4，且x+y=4；具有(Rx -Si-O-Si-Ry )z 結構的有機二矽氧烷，其中Rx =CH3 、CH2 CH3 或其他烷基，Ry =H、CH3 、CH2 CH3 或其他烷基；包括(Rx -Si-O)y 結構的環有機矽氧烷，其中Rx =CH3 、CH2 CH3 或其他烷基；包括具有3個或更多個矽原子的環狀結構的環有機矽化合物，而且該環狀結構視情況任選地包括一個或更多個氧原子；以及包括多個環的環有機矽化合物，所述環具有交替的矽和氧原子且一個或兩個烷基與該等矽原子相結合。
  18. 如申請專利範圍第14項所述的方法，進一步包括使用一種氣體來電漿後處理所述富碳層，所述氣體選自由 O2 、CO2 、N2 O、NH3 、H2 、氦、氬以及氮組成的群組。
  19. 一種在一腔室中處理一基材上的一薄膜的方法，包含：在RF功率存在下，透過使一前驅物反應而將厚度在4埃至100埃之間的一富碳層沉積在所述基材的一富氧或富氮表面上，其中，所述前驅物包含選自由矽、碳、氧和氮組成的群組的元素，其中該富氧表面具有在大約1：1到大約1：3之間的一Si：O(矽：氧)比例，而該富氮表面具有在大約1：1到大約1：2之間的一Si：N(矽：氮)比例。
  20. 如申請專利範圍第19項所述的方法，進一步包括將所述富碳層暴露於一電漿，所述電漿係由選自由O2 、CO2 、N2 O、NH3 、H2 、氦、氬以及氮組成的群組的化合物形成。
TW096140628A 2006-11-21 2007-10-29 將溼蝕刻之底切最小化以及提供超低介電常數（ｋ＜２.５）之介電質封孔之方法 TWI392024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US86677006P 2006-11-21 2006-11-21
US11/694,856 US20070287301A1 (en) 2006-03-31 2007-03-30 Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics

Publications (2)

Publication Number Publication Date
TW200826196A TW200826196A (en) 2008-06-16
TWI392024B true TWI392024B (zh) 2013-04-01

Family

ID=39517296

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096140628A TWI392024B (zh) 2006-11-21 2007-10-29 將溼蝕刻之底切最小化以及提供超低介電常數（ｋ＜２.５）之介電質封孔之方法

Country Status (4)

Country Link
JP (1) JP5174435B2 (zh)
KR (1) KR100939593B1 (zh)
CN (1) CN100550318C (zh)
TW (1) TWI392024B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8236684B2 (en) * 2008-06-27 2012-08-07 Applied Materials, Inc. Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
CN101740332B (zh) * 2008-11-13 2012-04-25 中芯国际集成电路制造(北京)有限公司 一种半导体元件的蚀刻方法
US20120122320A1 (en) * 2010-11-17 2012-05-17 Applied Materials, Inc. Method Of Processing Low K Dielectric Films
US9034770B2 (en) * 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
CN103839871B (zh) * 2012-11-21 2017-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105448705B (zh) * 2014-06-18 2018-05-04 无锡华润上华科技有限公司 一种消除晶圆氧化膜上微粒的方法及其氧化膜
CN105244257B (zh) * 2014-07-08 2020-06-23 中芯国际集成电路制造(上海)有限公司 改善多孔低k薄膜的突起缺陷的方法
CN105702619A (zh) * 2014-11-27 2016-06-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
CN111863610A (zh) * 2020-05-12 2020-10-30 中国电子科技集团公司第十一研究所 一种制备电极孔的方法及计算机可读存储介质
CN113667976A (zh) * 2021-08-27 2021-11-19 中国科学院兰州化学物理研究所 一种具有封孔顶层的耐蚀dlc薄膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383907B1 (en) * 1999-09-08 2002-05-07 Sony Corporation Process for fabricating a semiconductor device
US20040069410A1 (en) * 2002-05-08 2004-04-15 Farhad Moghadam Cluster tool for E-beam treated films
US20040072436A1 (en) * 2002-10-09 2004-04-15 Ramachandrarao Vijayakumar S. Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials
US20040214446A1 (en) * 2002-07-11 2004-10-28 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW535253B (en) * 2000-09-08 2003-06-01 Applied Materials Inc Plasma treatment of silicon carbide films
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
KR100909175B1 (ko) * 2002-12-27 2009-07-22 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
KR100573484B1 (ko) * 2003-06-30 2006-04-24 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자 및 그 제조 방법
KR20050014231A (ko) * 2003-07-30 2005-02-07 매그나칩 반도체 유한회사 반도체소자의 형성방법
JP2005050954A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
US20050037153A1 (en) * 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
JP4015976B2 (ja) * 2003-08-28 2007-11-28 株式会社東芝 電子装置の製造方法
JP2005203568A (ja) * 2004-01-15 2005-07-28 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法及び半導体装置
JP2006332408A (ja) * 2005-05-27 2006-12-07 Sony Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383907B1 (en) * 1999-09-08 2002-05-07 Sony Corporation Process for fabricating a semiconductor device
US20040069410A1 (en) * 2002-05-08 2004-04-15 Farhad Moghadam Cluster tool for E-beam treated films
US20040214446A1 (en) * 2002-07-11 2004-10-28 Applied Materials, Inc. Nitrogen-free dielectric anti-reflective coating and hardmask
US20040072436A1 (en) * 2002-10-09 2004-04-15 Ramachandrarao Vijayakumar S. Replenishment of surface carbon and surface passivation of low-k porous silicon-based dielectric materials

Also Published As

Publication number Publication date
KR20080046087A (ko) 2008-05-26
CN100550318C (zh) 2009-10-14
KR100939593B1 (ko) 2010-02-01
CN101202227A (zh) 2008-06-18
JP5174435B2 (ja) 2013-04-03
JP2008147644A (ja) 2008-06-26
TW200826196A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
TWI392024B (zh) 將溼蝕刻之底切最小化以及提供超低介電常數（ｋ＜２.５）之介電質封孔之方法
US8445075B2 (en) Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k&lt;2.5) dielectrics
KR102524573B1 (ko) SiOCN 박막들의 형성
KR102376352B1 (ko) 다공성의 낮은 유전상수 필름 상에 기공 밀봉 층을 제공하기 위한 방법 및 조성물
US7851384B2 (en) Method to mitigate impact of UV and E-beam exposure on semiconductor device film properties by use of a bilayer film
TWI424498B (zh) 用以改良介電薄膜之階梯覆蓋與圖案負載的方法
JP4566651B2 (ja) 低比誘電率膜を形成する方法
US8481422B2 (en) Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
US20050112876A1 (en) Method to form a robust TiCI4 based CVD TiN film
US20060216932A1 (en) Plasma pre-treating surfaces for atomic layer deposition
TWI317158B (en) Method of manufacturing semiconductor device
CN1522313A (zh) 在低介电常数电介质上沉积化学气相沉积膜和原子层沉积膜的方法
JP2004241776A (ja) 低ｋ誘電体フイルムの化学的処理
JP6821607B2 (ja) 側壁ポアの封止とビアの清浄性のための配線集積化
KR100541156B1 (ko) 반도체 소자의 제조 방법
KR20240113592A (ko) 산화텅스텐 제거를 위한 플루오린화텅스텐 침지 및 처리
US7884036B1 (en) Methods for treating substrates in preparation for subsequent processes