JP2006332408A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】デュアルダマシン構造を形成する際、合わせずれが生じた場合の下層の配線間絶縁膜への接続孔の掘り込みを抑制し、接続孔を加工制御性よく形成する半導体装置の製造方法を提供する。
【解決手段】基板1上にエッチング阻止膜7、第１絶縁膜8、第２絶縁膜9、第１、第２、第３マスク形成層を順次成膜し、第３マスク形成層をパターンニングして、配線溝パターンを有する第３マスク12'を形成し、第３マスク12'から第２絶縁膜9までをエッチングし、接続孔13を開口する。第3マスク12’上から第２マスク形成層をエッチングして配線溝パターンを有する第2マスク21’を形成し、第１絶縁膜8の途中まで接続孔13を掘り下げる。第３マスク12’上から第１マスク形成層をエッチングして配線溝パターンを有する第１マスク10'を形成し、エッチング阻止膜7の途中まで接続孔13を掘り下げる。第２マスク21'上から第２絶縁膜9をエッチングして第２配線溝14を形成し、エッチング阻止膜7を除去した後、第２マスク21'を除去する。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくは、低誘電率化された層間絶縁膜に良好な形状のデュアルダマシン構造の多層配線構造を備えた半導体装置の製造方法および半導体装置に関する。

半導体装置の微細化、高集積化に伴い、配線の時定数に起因する電気信号の遅れが深刻な問題となっている。そこで、多層配線構造で用いられる導電層には、アルミニウム（Ａｌ）系合金の配線に代わり、低電気抵抗の銅（Ｃｕ）配線が導入されるようになっている。Ｃｕは、従来の多層配線構造に使われているＡｌなどの金属材料とは異なって、ドライエッチングによるパターンニングが困難なため、絶縁膜に配線溝を形成し、配線溝にＣｕ膜を埋め込むことにより配線パターンを形成するダマシン法が一般にＣｕ多層配線構造に適用されている。特に、デュアルダマシン法は、接続孔と配線溝とを形成した上で、Ｃｕ埋め込みを接続孔と配線溝とに同時に行う方法であって、工程数の削減に有効であることから注目されている。

また、高集積半導体装置では、配線間容量の増大が半導体装置の動作速度の低下を招くために、低誘電材料を層間絶縁膜に用いて配線間容量の増大を抑制した微細な多層配線が不可欠となっている。低誘電率層間絶縁膜の材料としては、従来から比較的実績のある誘電率３．５程度のフッ素含有酸化シリコンに加えて、ポリアリールエーテル（ＰＡＥ）に代表される有機系のポリマーや、ハイドロゲンシルセキオサン（ＨＳＱ）、メチルシルセスキオキサン（ＭＳＱ）に代表される無機系材料などの比誘電率２．７前後の低誘電材料が挙げられる。更に、近年では、それらを多孔質化させて比誘電率を２．２前後とした低誘電率材料の適用も試みられている。

ところで、デュアルダマシン法を低誘電率材料膜を有する層間絶縁膜に適用する場合、酸化シリコン（ＳｉＯ₂）層からなる第１マスク、窒化シリコン（ＳｉＮ）層からなる第２マスクおよびＳｉＯ₂層からなる第３マスクが順次積層された３層エッチングマスクの適用が報告されている（例えば特許文献１参照）

特開２００４−６３８５９号公報

しかし、特許文献１に記載された従来のデュアルダマシン法を更に微細な４５ｎｍ世代以降の多層配線に適用する場合、比誘電率が４程度あるＳｉＯ₂層からなる第１マスクが、配線のキャップ層として残存する。このため、配線間の絶縁膜として形成した有機絶縁膜の比誘電率を下げても、配線間の実効的な比誘電率は、下がりにくくなってしまう。

そこで、デュアルダマシン法を用いた多層配線構造の形成方法として、次の図６〜図８の製造工程断面図を用いて説明する方法が提案されている。

まず、図６（ａ）に示すように、下地基板１上にポリアリールエーテル（ＰＡＥ）膜２と炭素含有シリコン膜（ＳｉＯＣ）３とからなる積層膜を配線間絶縁膜として成膜する。次いで、この配線間絶縁膜に設けられた第１配線溝４に、バリア膜５を介して銅（Ｃｕ）膜の埋め込み配線（Ｃｕ配線）６を形成する。その後、Ｃｕ配線６上に、炭素含有窒化シリコン（ＳｉＣＮ）層７ａ、炭化シリコン（ＳｉＣ）層７ｂおよびＳｉＣＮ層７ｃを順次積層してなるエッチング阻止膜７を形成する。このエッチング阻止膜７は、Ｃｕの拡散防止膜およびＣｕの酸化防止膜としても機能する。

続いて、エッチング阻止膜７上に、無機系の低誘電材料として炭素含有酸化シリコン（ＳｉＯＣ）、具体的には、ＭＳＱからなる第１絶縁膜８、有機系の低誘電材料としてＰＡＥからなる第２絶縁膜９を成膜する。続いて、第２絶縁膜９上に、ＳｉＯＣ層１０ａとＳｉＯ₂層１０ｂとを順次積層してなる第１マスク形成層１０、窒化シリコン（ＳｉＮ）からなる第２マスク形成層１１、ＳｉＯ₂からなる第３マスク形成層１２を順次成膜する。

次いで、図６（ｂ）に示すように、第２配線溝パターンを有するレジストマスクＲ₁’を第３マスク形成層１２上に形成する。

次に、図６（ｃ）に示すように、レジストマスクＲ₁’（前記図６（ｂ）参照）をエッチングマスクとして用いたドライエッチング法により、第３マスク形成層（ＳｉＯ₂）１２（前記図６（ｂ）参照）をエッチングし、配線溝パターンを有する第３マスク１２’を形成した後、レジストマスクＲ₁’をアッシング除去する。

次いで、図７（ｄ）に示すように、第３マスク１２’上を含む第２マスク形成層１１上に接続孔パターンを有するレジストマスクＲ₂’を形成する。この場合、第３マスク１２’に形成された第２配線溝パターンの開口部内に、レジストマスクＲ₂’の開口部の少なくとも一部が重なるようにする。

その後、図７（ｅ）に示すように、レジストマスクＲ₂’（前記図７（ｄ）参照）をエッチングマスクとしたドライエッチング法により、第３マスク（ＳｉＯ₂）１２’、第２マスク形成層（ＳｉＮ）１１、第１マスク形成層１０（ＳｉＯ₂層１０ｂ，ＳｉＯＣ層１０ａ）をエッチングする。そして、さらに、第２絶縁膜（ＰＡＥ）９を開口し、第１絶縁膜（ＳｉＯＣ）８の表面を露出して接続孔１３を開口する。

次に、図７（ｆ）に示すように、配線溝パターンを有する第３マスク（ＳｉＯ₂）１２’をエッチングマスクとして、ドライエッチング法により、接続孔パターンを有する第２マスク形成層（ＳｉＮ）１１（前記図７（ｅ）参照）をエッチングして配線溝パターンを有する第２マスク１１’を形成するとともに、第１絶縁膜８を途中までエッチングして接続孔１３を掘り下げる。

次に、図８（ｇ）に示すように、第２配線溝パターンを有する第３マスク（ＳｉＯ₂）１２’（前記図７（ｆ）参照）および第２マスク（ＳｉＮ）１１’を用いて、配線溝領域に残存する第１マスク形成層（ＳｉＯ₂）１０（前記図７（ｆ）参照）を除去して配線溝パターンを有する第１マスク１０’を形成する。この際、接続孔１３の底部に残存した第１絶縁膜（ＳｉＯＣ）８がエッチングされ、接続孔１３はエッチング阻止膜７の中間層であるＳｉＣ層７ｂまで掘り込まれる。なお、このエッチング工程において、第３マスク１２’は除去される。

続いて、図８（ｈ）に示すように、第２マスク（ＳｉＮ）１１’（前記図８（ｇ）参照）をエッチング除去するとともに、接続孔１３の底部に残存するエッチング阻止膜７のＳｉＣ層７ｂおよび最下層であるＳｉＣＮ層７ａをエッチング除去して、接続孔１３を下層のＣｕ配線６に達する状態まで掘り下げる。

その後、配線溝パターンを有する第１マスク１０’の上層となるＳｉＯ₂層１０ｂ’をエッチングマスクとして、配線溝パターンの底部に残存する第２絶縁膜（ＰＡＥ）９をエッチングする。これにより、第１マスク１０’に設けられた配線溝パターンを掘り下げて、第１マスク１０’と第２絶縁膜９とに第２配線溝１４が形成された状態となる。

以上の後には、薬液を用いた後処理およびＲＦスパッタリング処理により、第２配線溝１４および接続孔１３の側壁に残留するエッチング付着物を除去し、接続孔１３の底部のＣｕ配線６の表面の変質層を正常化する。

次いで、ここでの図示は省略したが、第２配線溝１４および接続孔１３の内壁を覆う状態で、第１マスク１０’のＳｉＯ₂層１０ｂ’上にバリアメタル膜を成膜する。続いて、第２配線溝１４および接続孔１３を埋め込む状態で、バリアメタル膜上にＣｕからなる導電膜を堆積する。その後、化学的機械研磨（Chemical Mechanical Polyshing（ＣＭＰ））法により、配線パターンとして不要な部分となる導電膜、バリアメタル膜を除去するとともに、第１マスク１０’のＳｉＯＣ層１０ａ’の表面が露出するまで除去する。これにより、接続孔１３にＣｕからなるヴィアを形成するとともに第２配線溝１４にＣｕ配線を形成される。以上のようにして、デュアルダマシン法により配線間絶縁膜が低誘電材料で構成された多層配線構造を得ることができる。

しかしながら、上述したようなデュアルダマシン法では、図８（ｈ）に示すように、第２マスク１１’を除去するとともに、接続孔１３の底部に残存するエッチング阻止膜７を除去する工程において、第２マスク１１’を確実に除去するとエッチング時間が長くなる。さらに、ＳｉＣＮおよびＳｉＣからなるエッチング阻止膜７と下層の配線間絶縁膜のキャップ層を構成するＳｉＯＣ層３とのエッチング選択比がとれ難い。このため、下層のＣｕ配線６と接続孔１３とで合わせずれが生じた領域では、ＳｉＯＣ層３にＰＡＥ層２まで達する状態のスリットＡが形成されてしまう。

そして、その後、図８（ｉ）に示す第２絶縁膜（ＰＡＥ）９に第２配線溝１４を形成する工程を行うと、下層の配線間絶縁膜を構成するＰＡＥ層２も除去されるため、スリットＡが深くなる。このため、下層の配線間絶縁膜の耐圧性不良が生じてしまう。また、スリットＡが深くなることで、第２配線溝１４と接続孔１３を導電膜で埋め込む際の埋め込み不良が生じ易く、配線信頼性も悪くなる。

以上のことから、本発明は、下層配線と上層の接続孔とに合わせずれがあったとしても、下層の配線間絶縁膜への掘り込みが抑制される半導体装置の製造方法を提供することを目的としている。

上記目的を達成するために、本発明の半導体装置の製造方法は、次のような工程を順次行うことを特徴としている。まず、（イ）表面側に導電層パターンが設けられた基板上にエッチング阻止膜を形成する工程を行う。次に、（ロ）エッチング阻止膜上に、配線層間の絶縁膜として無機系の低誘電材料からなる第１絶縁膜、および配線間の絶縁膜として有機系の低誘電材料からなる第２絶縁膜を順次形成する工程を行う。次いで、（ハ）第２絶縁膜上に、第２絶縁膜とは異なる無機系の絶縁材料からなる第１マスク形成層、第１マスク形成層とは異なる絶縁材料からなる第２マスク形成層、第２マスク形成層とは異なる絶縁材料からなる第３マスク形成層を順次形成する工程を行う。続いて、（ニ）第３マスク形成層をパターンニングして配線溝パターンを有する第３マスクを形成する工程を行う。その後、（ホ）第３マスク上を含む第２マスク形成層上に、接続孔パターンを有するレジストマスクを形成する工程を行う。次に、（ヘ）レジストマスクをエッチングマスクとして第３マスク、第２マスク形成層、第１マスク形成層をエッチングし、さらに、第２絶縁膜をエッチングして接続孔を開口する工程を行う。次いで、（ト）第３マスクをエッチングマスクとして、第２マスク形成層をエッチングして配線溝パターンを有する第２マスクを形成するとともに、第１絶縁膜の途中までをエッチングして接続孔を掘り下げる工程を行う。続いて、（チ）第３マスクおよび第２マスクをエッチングマスクとして、第１マスク形成層をエッチングして配線溝パターンを有する第１マスクを形成し、第１絶縁膜およびエッチング阻止膜の途中までをエッチングして接続孔を掘り下げるとともに、第３マスクを除去する。さらに、（リ）第２マスクをエッチングマスクとして、第２絶縁膜に配線溝を形成するとともに、エッチング阻止膜を除去する。その後、（ヌ）配線溝を形成した後に、第２マスクを除去する。

このような半導体装置の製造方法によれば、工程（ヌ）において、配線溝を形成した後に、第２マスクを除去することから、第２マスクとともにエッチング阻止膜をエッチング除去する従来の製造方法と比較して、工程（リ）において、エッチング阻止膜を除去するためのエッチング時間を短くすることができる。このため、上記基板が、表面側に導電層パターンとして下層配線が設けられた状態の配線間絶縁膜を有する場合には、下層配線と接続孔との合わせずれが生じた場合でも、エッチング阻止膜を除去する際の下層の配線間絶縁膜への掘り込みが抑制される。これにより、配線間絶縁膜の耐圧不良および接続孔に導電膜を埋め込む際の埋め込み不良が抑制される。

以上、説明したように、本発明の半導体装置の製造方法によれば、配線間絶縁膜の耐圧不良および接続孔に導電膜を埋め込む際の埋め込み不良が抑制される。したがって、配線信頼性を向上させることができるため、半導体装置の歩留まりを向上することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（第１実施形態）
本実施形態例は、本発明にかかる半導体装置の製造方法の実施形態の一例であり、デュアルダマシン構造の形成に係わる。以下、図１〜図５の製造工程断面図を用いて本発明の第１実施形態を説明する。なお、背景技術で図６〜図８を用いて説明した半導体装置の製造方法と同様の構成には同一の番号を付して説明することとする。

まず、図１（ａ）に示すように、素子領域等（図示省略）が形成された半導体基板上に例えば酸化シリコン（ＳｉＯ₂）からなる下地絶縁膜（配線層間絶縁膜）を形成してなる下地基板１上に、有機系の低誘電材料として例えばＰＡＥからなる有機層２と無機系の低誘電材料としてＭＳＱからなるＳｉＯＣ層３とを、配線間絶縁膜として積層形成する。各層の膜厚は、有機層２／ＳｉＯＣ層３＝６０ｎｍ／１００ｎｍとする。次いで、ＳｉＯＣ層３上に、第１配線溝パターンが設けられたレジストマスクＲ₁を形成する。

次いで、図１（ｂ）に示すように、レジストマスクＲ₁（前記図１（ａ）参照）を用いて、ＳｉＯＣ層３と有機層２とからなる配線間絶縁膜をエッチングする。ＳｉＯＣ層３をエッチングする際には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてトリフルオロメタン（ＣＨＦ₃）、テトラフルオロメタン（ＣＦ₄）、およびアルゴン（Ａｒ）を用い、ガス流量比（ＣＨＦ₃:ＣＦ₄:Ａｒ）を１:３:８、バイアスパワーを１３００Ｗ、基板温度を２０℃に設定する。このエッチング条件下では、有機層２を構成するＰＡＥに対するＳｉＯＣ層のエッチング選択比(ＳｉＯＣ／ＰＡＥ)は３程度になるため、このエッチングにより、有機層２を貫通して下地基板１のＳｉＯ₂膜がエッチングされるようなことは無い。

続いて、有機層２をエッチングして、第１配線溝４を形成する。この場合には、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてアンモニア（ＮＨ₃）を用い、ガス流量１００ｃｍ³／ｍｉｎ、バイアスパワーを４００Ｗ、基板温度を２０℃に設定する。このエッチング条件下では、下地基板１のＳｉＯ₂膜に対して、１００以上の高選択比（ＰＡＥ/ＳｉＯ₂）を得ることができるので、上記ＳｉＯ₂膜がエッチングされることは、ほとんど無い。上記の配線間絶縁膜をエッチングした後、例えば酸素(Ｏ₂)プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスクＲ₁およびエッチング処理の際に生じた残留付着物を完全に除去する。

その後、図１（ｃ）に示すように、第１配線溝４内にバリアメタル５を介して、１１０ｎｍの配線厚となるように、Ｃｕからなる埋め込み配線（Ｃｕ配線）６を形成する。ここまでの構成が請求項の基板に相当し、Ｃｕ配線６が請求項の導電層パターンに相当する。

続いて、図１（ｄ）に示すように、Ｃｕ配線６上およびＳｉＯＣ層３上に、エッチング阻止膜７を形成する。このエッチング阻止膜７は、例えば、炭窒化シリコン（ＳｉＣＮ）層７ａ、炭化シリコン（ＳｉＣ）層７ｂ、ＳｉＣＮ層７ｃを下層から順次積層してなり、各層の膜厚は、ＳｉＣＮ層７ａ／ＳｉＣ層７ｂ／ＳｉＣＮ層７ｃ＝５ｎｍ／２０ｎｍ／５ｎｍであることとする。エッチング阻止膜７はＣｕ配線６の拡散防止膜および酸化防止膜としても機能する。

エッチング阻止膜７を成膜する際には、一例として、平行平板型プラズマＣＶＤ（Chemical Vapor Deposition)装置を用い、その際シリコン源として使用するガスは、メチルシランである。また、成膜条件として基板温度を３００℃〜４００℃、プラズマパワーを１５０Ｗ〜３５０Ｗ程度、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。成膜条件を調整して、ＳｉＣに一定量の窒素、水素、酸素原子などを含有させることもできる。以上の成膜条件により、比誘電率が３．５〜５．０程度のＳｉＣ膜とＳｉＣＮ膜の積層膜を成膜することができる。

なお、ここでは、エッチング阻止膜７を３層構造で形成する例について説明したが、本発明はこれに限定されることなく、ＳｉＣＮ層またはＳｉＣ層の単層であってもよい。ただし、エッチング阻止膜７を、上述したような３層構造で形成した場合には、エッチング阻止膜７のエッチングを段階的に制御できるため、好ましい。また、最下層をＳｉＣＮ層７ａで形成することで、Ｃｕ配線６との密着性を高めることができ、中間層を比誘電率３．５程度のＳｉＣ層で形成することで、ＳｉＣＮ層（比誘電率５程度）の単層でエッチング阻止膜７を形成する場合と比較して、エッチング阻止膜７の比誘電率を低減することができる。また、最上層をＳｉＣＮ層７ｃで形成することで、ＳｉＣ層の単層でエッチング阻止膜７を形成する場合と比較して吸湿を防止することができ、Ｃｕ配線６の酸化が防止される。

次いで、図２（ｅ）に示すように、エッチング阻止膜７上に、無機系の低誘電材料として、例えばＳｉＯＣ（ＭＳＱ）からなる第１絶縁膜８を９０ｎｍの膜厚で形成する。ＳｉＯＣを成膜する際には、一例として、平行平板型プラズマＣＶＤ装置を用い、その際シリコン源として使用するガスは、メチルシランである。また、成膜条件として基板温度を３００℃〜４００℃、プラズマパワーを１００Ｗ〜８００Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１３５０Ｐａ程度に設定する。成膜条件を調整して、多孔質膜にすることで、より比誘電率の低いＳｉＯＣ膜にすることもできる。また、有機シリカ系の前駆体をスピンコート法で塗布した後、３５０℃〜４５０℃のキュア処理を行って成膜してもよい。もちろん、前駆体を調整して、多孔質膜にすることも可能である。以上の成膜条件により、比誘電率が２〜３程度のＳｉＯＣ膜を成膜することができる。なお、ここでは、第１絶縁膜８をＳｉＯＣ膜（ＭＳＱ）で形成することとしたが、ＨＳＱであってもよい。

次に、第１絶縁膜８上に、有機系の低誘電材料として、比誘電率２．４程度の例えばＰＡＥからなる第２絶縁膜９を７０ｎｍの膜厚で形成する。ＰＡＥ膜は、前駆体をスピンコート法により堆積した後、３５０℃〜４５０℃の熱キュア処理を行って成膜することができる。もちろん、前駆体を調整して、多孔質膜にすることも可能である。第２絶縁膜９はＰＡＥ膜の他に、ＢＣＢ（Benzocyclobutene)膜、ポリイミド膜、アモルファスカーボン膜等を用いることもできる。

次に、第２絶縁膜９上に、第１マスク形成層１０を形成する。ここでは、第１マスク形成層１０を、第２絶縁膜９上にＳｉＯＣ層１０ａとＳｉＯ₂層１０ｂとを順次積層してなる２層構造で形成する。ＳｉＯＣ層１０ａ、ＳｉＯ₂層１０ｂはそれぞれ膜厚５０ｎｍで形成することとする。この場合には、上層のＳｉＯ₂層１０ｂは、後工程で行うＣＭＰ法の削りしろとなる。そして、後述するように、ＳｉＯＣ層１０ａを配線間絶縁膜のキャップ層として残存させることで、配線間絶縁膜の比誘電率を低く維持できるため、好ましい。ＳｉＯＣ層１０ａは、上述した第１絶縁膜８と同様の成膜条件で成膜可能であり、ＳｉＯ₂層１０ｂは、例えばシリコン源としてモノシラン（ＳｉＨ₄）を用い、酸化剤として一酸化二窒素（Ｎ₂Ｏ）を用いたプラズマＣＶＤ法により成膜することができる。

なお、ここでは、第１マスク形成層１０を２層構造で形成することとしたが、第１マスク形成層１０はＳｉＯＣ層またはＳｉＯ₂層の単層で形成してもよい。ただし、第１マスク形成層１０を単層にする場合には、ＳｉＯＣ層を用いる方が、配線間絶縁膜の比誘電率を低く維持できるため、好ましい。

次に、第１マスク形成層１０のＳｉＯ₂層１０ｂ上に、ＳｉＯ₂とは異なる絶縁材料からなる第２マスク形成層２１を形成する。その中でも特に、この第２マスク形成層２１で構成されたマスクをエッチングマスクとした反応性イオンエッチング法により、第１マスク形成層１０を加工できる材料を用いて構成されることが好ましい。ここで、第２マスク形成層２１は、例えばＳｉＣＮ層またはＳｉＣ層で形成することが好ましい。これにより、後工程で、ＣＭＰ法により第２マスクを除去する際に、第２マスク形成層２１がＳｉＮである場合と比較して、容易に除去できる。ここでは、ＳｉＣＮからなる第２マスク形成層１２を５０ｎｍの膜厚で形成することとする。この場合には、一例として、平行平板型プラズマＣＶＤ装置を用い、その際シリコン源として使用するガスは、メチルシランである。また、成膜条件として基板温度を３００℃〜４００℃、プラズマパワーを１５０Ｗ〜３５０Ｗ程度、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。成膜条件を調整して、ＳｉＣに一定量の窒素を含有させることもできる。以上の成膜条件により、比誘電率が５．０程度のＳｉＣＮ膜を成膜することができる。

次に、第２マスク形成層２１上に、第２マスク形成層２１とは異なる絶縁材料からなる第３マスク形成層１２を形成する。その中でも特に、この第３マスク形成層１２で構成されたマスクをエッチングマスクとした反応性イオンエッチング法により、第２マスク形成層２１を加工できる材料を用いて構成されることが好ましい。ここでは、ＳｉＯ₂からなる第３マスク形成層１２を５０ｎｍの膜厚で形成することとする。この場合には、上述したＳｉＯ₂層１０ｂと同様の成膜条件で、第３マスク形成層１２を形成することができる。

以上のようにして、実質的に４層構造のマスク形成層を形成した後、図２（ｆ）に示すように、配線溝パターンを有するレジストマスクＲ₂を第３マスク形成層１２上に形成する。

次に、図２（ｇ）に示すように、レジストマスクＲ₂（前記図２（ｆ）参照）をエッチングマスクとして用いたドライエッチング法により、第３マスク形成層（ＳｉＯ₂）１２（前記図２（ｆ）参照）をエッチングして、第２配線溝パターンを有する第３マスク（ＳｉＯ₂）１２’を形成する。この際、一般的なマグネトロン方式のエッチング装置を用いて、エッチングガスとして、例えばオクタフルオロブタン（Ｃ₄Ｆ₈）、一酸化炭素（ＣＯ）、およびＡｒを用い、ガス流量比（Ｃ₄Ｆ₈：ＣＯ：Ａｒ）を１：２０：４０、バイアスパワーを１５００Ｗ、基板温度を４０℃に設定する。このエッチング条件下では、ＳｉＣＮに対するＳｉＯ₂のエッチング選択比（ＳｉＯ₂／ＳｉＣＮ）が４程度になる。このため、エッチングの下地となる第２マスク形成層（ＳｉＣＮ）２１がエッチングされることは殆どなく、第３マスク形成層１２のエッチングを行うことができる。

以上のようにして第３マスク１２’を形成した後、例えばＯ₂プラズマをベースとしたアッシング処理と有機アミン系の薬液処理を施すことにより、レジストマスクＲ₂及びエッチング処理の際に生じた残留付着物を完全に除去する。

次に、図３（ｈ）に示すように、第３マスク１２’上を含む第２マスク形成層２１上に、接続孔パターンを有するレジストマスクＲ₃を形成する。この際、レジストマスクＲ₃に設けられた接続孔パターンの少なくとも一部が、第３マスク１２’の開口部内に重なるように、レジストマスクＲ₃をパターン形成する。

このレジストマスクＲ₃の形成に際し、第２配線溝パターンを有する第３マスク１２’により生じた段差は、概ね第３マスク１２’の膜厚である５０ｎｍ程度に押さえられるので、平坦部にレジストマスクを形成する場合とほぼ同等のリソグラフィー特性にて、良好な接続孔のパターン形状を有するレジストマスクを得ることができる。また、このレジストマスクＲ₃の下層に、反射防止膜（ＢＡＲＣ）を塗布形成する場合でも、第２配線溝パターンの寸法や粗密具合により、ＢＡＲＣの埋め込み形状の変動が微小に押さえられ、露光処理時のレジスト形状悪化や、寸法変動の原因となる焦点深度ばらつきを低減することができる。

続いて、図３（ｉ）に示すように、接続孔パターンを有するレジストマスクＲ₃（前記図３（ｈ）参照）をエッチングマスクとしたドライエッチング法により、第３マスク１２’、第２マスク形成層２１、第１マスク形成層１０をエッチングし、さらに第２絶縁膜９をエッチングする。これにより、第１絶縁膜８の表面を露出させる接続孔１３を開口する。

上記エッチングにおいて、第３マスク１２’から第１マスク形成層１０までのエッチングは、一般的なマグネトロン方式のエッチング装置を用い、例えばエッチングガスとしてＣＨＦ₃、酸素（Ｏ₂）およびＡｒを用い、ガス流量比（ＣＨＦ₃：Ｏ₂：Ａｒ）を５：１：５０、バイアスパワーを１０００Ｗ、基板温度を４０℃に設定して行われる。

本実施形態では、このエッチング条件下でエッチング選択比（ＳｉＯ₂／ＳｉＣＮ／ＳｉＯＣ）が１前後となり、１ステップで４層で構成される絶縁膜、すなわち、第３マスク１２’、第２マスク形成層２１、第１マスク形成層１０（２層）をエッチングして接続孔１３を開口している。しかし、これに限らず、レジスト選択比やエッチング変換差等が問題になる場合は、２ステップ以上のエッチングにより、上記４層を順次エッチングすることも可能である。

そして、次の第２絶縁膜（ＰＡＥ）９のエッチングは、通常の高密度プラズマエッチング装置を用い、エッチングガスとして例えばＮＨ₃を用い、ＲＦパワーを１５０Ｗ、基板温度を２０℃に設定する。このエッチング条件下で、レジストマスクＲ₃と第２絶縁膜９のエッチングレートはほぼ同等であることから、第２絶縁膜９のエッチング中にレジストマスクＲ₃は膜減りし、除去される。これにより、レジストマスクＲ₃が完全に除去された後には、接続孔パターンが設けられた第２マスク形成層２１がエッチングマスクとして機能し、良好な接続孔１３の開口形状を得ることが出来る。ちなみに、第２絶縁膜９のエッチング条件下における、ＳｉＣＮ、ＳｉＯ₂およびＳｉＯＣに対するエッチング選択比は１００以上になる。

次に、図３（ｊ）に示すように、第２配線溝パターンを有する第３マスク（ＳｉＯ₂）１２’をエッチングマスクとしたドライエッチング法により、第２マスク形成層（ＳｉＣＮ）２１（前記図３（ｉ）参照）をエッチングする。これにより、第２配線溝パターンを有する第２マスク２１’が形成される。

このドライエッチングにおいては、例えば一般的なマグネトロン方式のエッチング装置を使用し、エッチングガスとして、例えばジフルオロメタン（ＣＨ₂Ｆ₂）、ＣＦ₄、Ｏ₂、およびＡｒを用い、ガス流量比（ＣＨ₂Ｆ₂：ＣＦ₄：Ｏ₂：Ａｒ）を２：１：２：２０、およびバイアスパワーを５００Ｗ、基板温度を４０℃に設定する。このようなエッチング条件下においては、ＳｉＯ₂に対するＳｉＣＮのエッチング選択比（ＳｉＣＮ／ＳｉＯ₂）が３程度になるので、第３マスク（ＳｉＯ₂）１２’の膜厚が５０ｎｍ程度であれば、膜厚５０ｎｍの第２マスク形成層（ＳｉＣＮ）２１をエッチングする際、第３マスク１２’の膜減りに対して十分な余裕をもって、第２マスク形成層２１に第２配線溝パターンを開口することが出来る。なお、この工程により、第３マスク１２’は３５ｎｍ程度まで膜減りする。

さらに、このエッチング条件下においては、ＳｉＣＮに対するＳｉＯＣのエッチング選択比（ＳｉＯＣ／ＳｉＣＮ）を１弱となる。このため、膜厚５０ｎｍの第２マスク形成層（ＳｉＣＮ）２１をエッチングする場合の必要なオーバーエッチング量を含めて、９０ｎｍの膜厚の第１絶縁膜（ＳｉＯＣ）８内の６０ｎｍ程度の深さにまで、接続孔１３が掘り下げられることになる。

次に、図４（ｋ）に示すように、第３マスク（ＳｉＯ₂）１２’（前記図３（ｊ）参照）および第２マスク（ＳｉＣＮ）２１’をエッチングマスクとして用いたドライエッチングにより、前記図３（ｊ）に示す第１マスク形成層１０の上層（ＳｉＯ₂）１０ｂおよび下層（ＳｉＯＣ）１０ａをエッチングする。これにより、配線溝パターンを有する第１マスク１０’が形成される。

このドライエッチングにおいては、例えば一般的なマグネトロン方式のエッチング装置を使用し、エッチングガスとして、例えばＣ₄Ｆ₈、ＣＯ、窒素（Ｎ₂）、Ａｒを用い、ガス流量比（Ｃ₄Ｆ₈：ＣＯ：Ｎ₂：Ａｒ）を３：１０：２００：５００、バイアスパワーを１０００Ｗ、基板温度を２０℃に設定する。

このようなエッチング条件下では、第３マスク（ＳｉＯ₂）１２’は、第１マスク形成層１０の上層となるＳｉＯ₂層１０ｂと同一材料であるため、膜厚５０ｎｍのＳｉＯ₂層１０ｂのエッチングの進行にともない、３５ｎｍ程度まで膜減りされた第３マスク１２’は除去される。そして、第３マスク１２’が除去された後には、第２マスク（ＳｉＣＮ）２１’がエッチングマスクとして機能する。ここで、ＳｉＣＮに対してＳｉＯ₂層１０ｂのエッチング選択比（ＳｉＯ₂／ＳｉＣＮ）は５以上である。このため、第３マスク１２’をマスクに用いたエッチングで残存したＳｉＯ₂層１０ｂのエッチングにより、第２マスク（ＳｉＣＮ）２１’はほとんど膜減りすることはない。また、ＳｉＣＮに対してＳｉＯＣのエッチング選択比（ＳｉＯＣ／ＳｉＣＮ）は２程度であるため、第２マスク（ＳｉＣＮ）２１’の膜厚が５０ｎｍあれば、膜厚５０ｎｍのＳｉＯＣ層１０ａをエッチングする際、第２マスク２１’の膜減りに対して十分な余裕をもって、第１マスク形成層１０に第２配線溝パターンを開口することができる。

また、上記エッチングに並行して、ＳｉＯ₂に対するＳｉＯＣのエッチング選択比（ＳｉＯＣ／ＳｉＯ₂）は１程度になるので、接続孔パターンの設けられたＳｉＯ₂層１０ｂをマスクとして、接続孔１３はエッチング阻止膜７まで掘り下げられる。そして、ＳｉＯ₂層１０ｂに第２配線溝パターンが設けられた後には、接続孔パターンの設けられたＳｉＯＣ層１０ａをマスクとして機能する。この場合、ＳｉＯＣに対するＳｉＣＮのエッチング選択比（ＳｉＣＮ／ＳｉＯＣ）は１／５程度、ＳｉＯＣに対するＳｉＣのエッチング選択比（ＳｉＣ／ＳｉＯＣ）は１／１０程度となるため、エッチング阻止膜７の最上層であるＳｉＣＮ層７ｃは除去され、接続孔１３はエッチング阻止膜７の中間層であるＳｉＣ層７ｂまでさらに掘り下げられる。

続いて、図４（ｌ）に示すように、第２配線溝パターンを有する第２マスク（ＳｉＣＮ）２１’を用い、第１マスク１０’の第２配線溝パターンの底部に残存する第２絶縁膜（ＰＡＥ）９をエッチングする。これにより、第１マスク１０’に形成された配線溝パターンを掘り下げて、第２マスク２１’と第１マスク１０’と第２絶縁膜９とに第２配線溝１４が形成された状態となる。

この第２絶縁膜９のエッチングは、通常の高密度プラズマエッチング装置を使用して、エッチングガスには例えばＮＨ₃を用い、ＲＦパワーを１５０Ｗ、基板温度を１０℃に設定する。このエッチング条件下で、ＳｉＯＣに対するＰＡＥのエッチング選択比（ＰＡＥ／ＳｉＯＣ）は１００以上になる。これにより、エッチングの下地となる第１絶縁膜８（ＳｉＯＣ）の膜減りが抑えられ、深さばらつきのない配線溝の掘り下げを制御性良く行うことが出来る。

また、このエッチングにおいて、ＰＡＥに対するＳｉＣのエッチング選択比（ＳｉＣ／ＰＡＥ）は１／８程度であるため、接続孔１３の底部に残存したのＳｉＣ層７ｂは除去される。また、ＰＡＥに対するＳｉＣＮのエッチング選択比（ＳｉＣＮ／ＰＡＥ）は１／１２程度であるため、接続孔１３のエッチング阻止膜７の最下層であるＳｉＣＮ層７ａのみが残存した状態となる。

なお、ここでは、第２絶縁膜９のエッチング工程において、接続孔１３の底部にＳｉＣＮ層７ａが残存する例について説明するが、エッチング条件を調整することで、第２絶縁膜９のエッチングと同一工程で、エッチング阻止膜７の最下層であるＳｉＣＮ層７ａを除去することも可能である。

続いて、図４（ｍ）に示すように、接続孔１３の底部に残存するエッチング阻止膜７の最下層であるＳｉＣＮ層７ａをエッチング除去して、下層のＣｕ配線６の表面を露出する。このドライエッチングにおいては、例えば一般的なマグネトロン方式のエッチング装置にて、例えばエッチングガスとしてＣＨ₂Ｆ₂、Ｏ₂、Ａｒを用い、ガス流量比（ＣＨ₂Ｆ₂：Ｏ₂：Ａｒ）を２：１：５、バイアスパワーを１００Ｗに設定する。この際、接続孔１３の底部に残存したＳｉＣＮ層７ａのみを除去することから、エッチング時間を短くすることができる。これにより、接続孔１３と下層Ｃｕ配線６とが合わせずれを起こした領域において、下層のＳｉＯＣ層３への掘り込みは抑制される。

以上の後、薬液を用いた後処理およびＲＦスパッタリング処理により、第２配線溝１４や接続孔１３の側壁に残留するエッチング付着物を除去し、接続孔１３底部に露出したＣｕ配線６のＣｕ変質層を正常なＣｕ層に転化する。

その後、図５（ｎ）に示すように、例えばスパッタリング法により、第２配線溝１４および接続孔１３の内壁を覆う状態で、第２マスク２１’上に、例えばＴａからなるバリアメタル膜１５を成膜する。続いて、上記第２配線溝１４および接続孔１３を埋め込む状態で、バリアメタル膜１５上にＣｕからなる導電膜１６を電解メッキ法またはスパッタリング法により堆積し、第２配線溝１４と接続孔１３の埋め込みを同時に行う。

次に、図５（ｏ）に示すように、ＣＭＰ法により、配線パターンとして不要な導電膜１６（前記図５（ｎ）参照）、バリアメタル膜１５とともに第２マスク２１’、第１マスク１０’のＳｉＯ₂層１０ｂを除去し、第１マスク１０’のＳｉＯＣ層１０ａの表面を露出する。これにより、接続孔１３にＣｕからなるヴィア１７を形成するとともに第２配線溝１４にＣｕ配線１８を形成する。

そして、下層のＣｕ配線６上と同様に、Ｃｕ配線１８上を含む第１マスク１０’のＳｉＯＣ層１０ａ上に、例えばＳｉＣＮ層１９ａ／ＳｉＣ層１９ｂ／ＳｉＣＮ層１９ｃからなるエッチング阻止膜１９を形成する。この後の工程は図２（ｅ）〜図５（ｏ）を用いて説明した工程を繰り返すことで、デュアルダマシン法による多層配線構造を形成することができる。

このような半導体装置の製造方法によれば、図５（ｏ）に示した工程において、ＣＭＰ法により第２マスク２１’を除去する。これにより、背景技術で図８（ｈ）を用いて説明した第２マスク１１’とともにエッチング阻止膜７をエッチング除去する従来の製造方法と比較して、図４（ｍ）に示した工程において、接続孔１３の底部に残存したエッチング阻止膜７を除去するためのエッチング時間を短くすることができる。このため、下層配線６と接続孔１３との合わせずれが生じた場合でも、エッチング阻止膜７を除去する際の下層のＳｉＯＣ層３への掘り込みが抑制される。これにより、下層の配線間絶縁膜の耐圧不良および第２配線溝１４と接続孔１３に導電膜を埋め込む際の埋め込み不良が抑制される。したがって、配線信頼性を向上させることができ、半導体装置の歩留まりを向上することができる。

また、本実施形態の半導体装置の製造方法によれば、エッチング阻止膜７をＳｉＣＮ層７ａ、ＳｉＣ層７ｂ、ＳｉＣＮ層７ｃが順次積層された３層構造とすることから、第２絶縁膜９に第２配線溝１４を形成する工程で、最下層のＳｉＣＮ層７ａのみを残存させた状態とすることができる。これにより、図４（ｍ）に示した上述した接続孔１３の底部に残存するエッチング阻止膜７を除去する工程では、ＳｉＣＮ層７ａのみを除去すればよいことから、エッチング時間をさらに短くすることができる。

さらに、エッチング阻止膜７を除去するためのエッチング時間を短くすることができることで、第１絶縁膜８が第２配線溝１４の底部に露出された状態でのエッチング時間が短くなるため、接続孔１３の径の広がりや接続孔１３の開口上部のエッチングが抑制される。したがって、接続孔１３を加工制御性よく形成することができることから、寸法誤差の少ない半導体装置を得ることができ、これによっても、半導体装置の歩留まりを向上することができる。

また、本実施形態の半導体装置の製造方法によれば、Ｃｕ配線１７のキャップ層としてＳｉＯＣ層１０ａ’が残存する。これにより、配線間絶縁膜の比誘電率を低減することができることから、配線間容量を低減することができ、動作遅延の抑制された高性能な半導体装置が実現可能となる。

なお、本実施形態では、半導体基板上にＳｉＯ₂からなる下地絶縁膜を形成する例について説明したが、本発明はこれに限定されることなく、図１（ｄ）〜図５（ｏ）を用いて説明した工程を半導体基板上の配線層間絶縁膜および配線間絶縁膜に適用することも可能である。

本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図（その２）である。 本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図（その３）である。 本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図（その４）である。 本発明の半導体装置の製造方法に係る実施形態を説明するための製造工程断面図（その５）である。 従来の半導体装置の製造方法を説明するための製造工程断面図である（その１）。 従来の半導体装置の製造方法を説明するための製造工程断面図である（その２）。 従来の半導体装置の製造方法を説明するための製造工程断面図である（その３）。

符号の説明

１…下地基板、６…Ｃｕ配線、７…エッチング阻止膜、８…第１絶縁膜、９…第２絶縁膜、１０…第１マスク形成層、１０ａ…ＳｉＯＣ層、１０ｂ…ＳｉＯ₂層、１０’…第１マスク、１２…第３マスク形成層、１２’…第３マスク、１３…接続孔、１４…第２配線溝、１６…導電膜、２１…第２マスク形成層、２１’…第２マスク、Ｒ₃…レジストマスク

Claims (6)

1. 有機絶縁膜を含む層間絶縁膜を備えた半導体装置の製造方法において、
   （イ）表面側に導電層パターンが設けられた基板上にエッチング阻止膜を形成する工程と、
   （ロ）前記エッチング阻止膜上に、配線層間の絶縁膜として無機系の低誘電材料からなる第１絶縁膜、および配線間の絶縁膜として有機系の低誘電材料からなる第２絶縁膜を順次形成する工程と、
   （ハ）前記第２絶縁膜上に、当該第２絶縁膜とは異なる無機系の絶縁材料からなる第１マスク形成層、当該第１マスク形成層とは異なる絶縁材料からなる第２マスク形成層、当該第２マスク形成層とは異なる絶縁材料からなる第３マスク形成層を順次形成する工程と、
   （ニ）前記第３マスク形成層をパターンニングして配線溝パターンを有する第３マスクを形成する工程と、
   （ホ）前記第３マスク上を含む前記第２マスク形成層上に、接続孔パターンを有するレジストマスクを形成する工程と、
   （ヘ）前記レジストマスクをエッチングマスクとして前記第３マスク、前記第２マスク形成層、前記第１マスク形成層をエッチングし、さらに、前記第２絶縁膜をエッチングして接続孔を開口する工程と、
   （ト）前記第３マスクをエッチングマスクとして、前記第２マスク形成層をエッチングして配線溝パターンを有する第２マスクを形成するとともに、前記第１絶縁膜の途中までをエッチングして前記接続孔を掘り下げる工程と、
   （チ）前記第３マスクおよび前記第２マスクをエッチングマスクとして、前記第１マスク形成層をエッチングして配線溝パターンを有する第１マスクを形成し、前記第１絶縁膜および前記エッチング阻止膜の途中までをエッチングして前記接続孔を掘り下げるとともに、前記第３マスクを除去する工程と、
   （リ）前記第２マスクをエッチングマスクとして、前記第２絶縁膜に配線溝を形成するとともに、前記エッチング阻止膜を除去する工程と、
   （ヌ）前記配線溝を形成した後に、前記第２マスクを除去する工程とを有する
   ことを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記工程（リ）では、前記第２絶縁膜に前記配線溝を形成した後に、前記エッチング阻止膜を除去する
   ことを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、
   前記第２マスク形成層は、炭素含有窒化シリコンまたは炭化シリコンで形成されている
   ことを特徴とする半導体装置の製造方法。
4. 請求項１記載の半導体装置の製造方法において、
   前記第１マスク形成層は、第２絶縁膜上に炭素含有酸化シリコン層と酸化シリコン層とを順次積層してなる
   ことを特徴とする半導体装置の製造方法。
5. 請求項１記載の半導体装置の製造方法において、
   前記エッチング阻止膜は、炭素含有窒化シリコン層の間に炭化シリコン層が挟持された３層構造である
   ことを特徴とする半導体装置の製造方法。
6. 請求項１記載の半導体装置の製造方法において、
   前記工程（リ）と前記工程（ヌ）との間に、前記第２マスクおよび前記第１マスクの配線溝パターン、前記配線溝および前記接続孔を埋め込む状態で、前記第２マスク上に導電膜を形成する工程を行い、
   前記工程（ヌ）では、ＣＭＰ法により、配線パターンとして余分な前記導電膜を除去するとともに前記第２マスクを除去する工程を行う
   ことを特徴とする半導体装置の製造方法。
   

Images