JP2006108336A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】層間絶縁膜上のハードマスク膜に配線溝パターンを段差のない状態で形成可能な半導体装置の製造方法を提供する。
【解決手段】基板１１上の層間絶縁膜１２上にハードマスク膜１３を形成し、ハードマスク膜１３の配線溝パターンを除く領域に表面処理を行うことで変質層２１を形成する工程と、ハードマスク膜１３上にレジストを塗布し、接続孔１４を形成するためのレジストパターンＲ２を形成する工程と、レジストパターンＲ２をマスクとしたエッチングにより、ハードマスク膜１３を貫通する状態で、層間絶縁膜１２に接続孔１４を形成する工程と、変質層２１をマスクとしてハードマスク膜１３の配線溝パターン領域を選択的にエッチング除去することで、ハードマスク膜１３をパターンニングする工程と、このハードマスク膜１３をマスクに用いて、層間絶縁膜１２に接続孔１４に連通する配線溝を形成する工程とを有する半導体装置の製造方法である。
【選択図】図２

Description

本発明は、半導体装置の製造方法に関し、さらに詳しくは、層間絶縁膜に酸化シリコンよりも誘電率の低い材料を含む積層膜を用いて多層配線構造を形成するのに好適な半導体装置の製造方法に関する。

近年、半導体集積回路装置（ＬＳＩ）の高集積化に伴い、ＬＳＩの高速動作に関して配線プロセス技術が益々重要視されてきている。これは半導体素子の微細化により、配線遅延時間の増大が顕著になってきたためである。この配線遅延時間の増大を抑制するためには、配線抵抗および配線間容量の低減が必要である。

配線抵抗の低減については、従来用いられてきたアルミニウム合金配線と比較して、低抵抗である銅（Ｃｕ）配線が検討されている。また、配線間容量の低減については、層間絶縁膜として従来用いられてきた酸化シリコンと比較して、誘電率の低い絶縁膜（低誘電率膜）が検討されており、Ｃｕ配線と低誘電率膜を用いた多層配線技術の導入が重要であると考えられている。

この多層配線技術としては、一般にＣｕのドライエッチングが容易でないことから、シングルダマシン法、デュアルダマシン法などのいわゆる溝配線法が有望視されている。その中でも、特に、デュアルダマシン法は、層間絶縁膜に配線溝とこの配線溝に連通した接続孔を形成し、配線溝と接続孔とをＣｕ等の導電膜で埋め込むことにより、配線とヴィアとを同一工程で形成するものであり、有望視されている。

上記のデュアルダマシン法は層間絶縁膜上に接続孔（ヴィアホール）形成のためのマスクパターン（接続孔パターン）を形成した後、配線溝（トレンチ）形成用のマスクパターン（配線溝パターン）を形成する先ヴィア方式と、配線溝パターンを形成した後、接続孔パターンを形成する先トレンチ方式とに分別される。

そして、層間絶縁膜に上述したような無機膜（無機材料膜）と有機膜（有機材料膜）の積層による低誘電率膜を用いた場合には、一般的に先トレンチ方式のデュアルダマシン法により配線溝と接続孔が形成されている。これは、先ヴィア方式では、層間絶縁膜上のハードマスク膜に接続孔パターンを形成し、このハードマスク膜をマスクとして層間絶縁膜に接続孔を形成した後、ハードマスク膜上にレジストを塗布して、配線溝パターン形成用のレジストパターンを形成する。このため、内壁に低誘電率膜が露出された接続孔にレジストが入り込み、この低誘電率膜が有機膜を含む場合には、有機膜とレジストの材質が似ているため、レジストパターンを除去する際に、その有機膜が損傷を受け易い等の理由によるものである。

ここで、先トレンチ方式のデュアルダマシン法によりＣｕ配線構造を製造した一例について、図６を用いて説明する。

まず、図６（ａ）に示すように、基板１１上に、低誘電率膜を含む積層膜からなる層間絶縁膜１２を基板１１上に形成する。この層間絶縁膜１２上にハードマスク膜１３を形成し、ハードマスク膜１３上に設けられたレジストパターン（図示省略）をマスクに用いたエッチングにより、ハードマスク膜１３をパターンニングして、ハードマスク膜１３に配線溝パターンを形成する。その後、レジストパターンを除去する。

次に、図６（ｂ）に示すように、配線溝パターンが設けられたハードマスク膜１３を覆う状態で層間絶縁膜１２上にレジストを塗布し、通常のリソグラフィ技術により、レジストパターンＲを形成する。続いて、図６（ｃ）に示すように、このレジストパターンＲ（前記図６（ｂ）参照）を用いたエッチングにより、層間絶縁膜１２に基板１１に達する状態の接続孔１４を形成する。続いて、レジストパターンＲを除去する。

その後、図６（ｄ）に示すように、配線溝パターンが設けられたハードマスク膜１３（前記図６（ｃ）参照）をマスクに用いたエッチングにより、層間絶縁膜１２に接続孔１４の上部に連通する配線溝１５を形成する。その後、ハードマスク膜１３を除去する。続いて、この配線溝１５と接続孔１４との内壁を覆う状態で、層間絶縁膜１２上にバリア膜（図示省略）を形成した後、配線溝１５と接続孔１４を埋め込む状態で、バリア膜上にＣｕからなる導電性膜（図示省略）を形成する。その後、化学的機械研磨（Chemical Mechanical Polishing（ＣＭＰ））法により、層間絶縁膜１２の表面が露出するまで、上記導電性膜と上記バリア膜を除去することで、接続孔１４内にヴィア１６を形成するとともに、配線溝１５内に配線１７を形成する。

また、図６（ｂ）を用いて説明した工程において、レジストを塗布する前に、配線溝パターンが設けられたシリコン窒化膜からなるハードマスク膜１３を覆う状態で、層間絶縁膜１２上に有機ＳＯＧからなる平坦化膜を塗布形成し、平坦化膜上にレジストを塗布して、接続孔（コンタクトホール）を形成するためのレジストパターンを形成する例が報告されている。
特開２００２−２２２８６０号公報

しかし、図６を用いて説明したような配線の形成方法では、図６（ｂ）を用いて説明した工程において、配線溝パターンが設けられたハードマスク膜１３を覆う状態で層間絶縁膜１２上にレジストを塗布することから、ハードマスク膜１３とハードマスク膜１３から露出された層間絶縁膜１２との段差のある状態でレジストが塗布される。これにより、レジストが下層の段差に倣う状態で設けられるため、平坦性が得られず、その後の露光時のフォーカス範囲が狭くなり、プロセスマージンが小さくなる。このため、接続孔を形成するためのレジストパターンが精度よく形成され難く、接続孔を精度よく形成することが難しいという問題がある。

また、上述した特許文献１に記載された配線の形成方法のように、レジストを塗布する前に、配線溝パターンが設けられたハードマスク膜１３を覆う状態で層間絶縁膜１２上に平坦化膜を塗布形成したとしても、ウエハ面内で配線溝パターンには粗密があることから、塗布形成された平坦化膜では十分な平坦性は得られない。このため、平坦化膜上に塗布されるレジストも平坦性を有した状態で形成することは困難であり、その後の露光時のフォーカス範囲が狭くなり、プロセスマージンが小さくなる。したがって、接続孔を形成するためのレジストパターンが精度よく形成され難い。

上記課題を解決するために、本発明の半導体装置の第１の製造方法は、基板上に設けられた絶縁膜に、第１の凹部と、当該第１の凹部の上部に連通するとともに、当該第１の凹部よりも広い幅を有する第２の凹部とを形成する半導体装置の製造方法であって、次のような工程を順次行うことを特徴としている。まず、基板上に設けられた絶縁膜上にハードマスク膜を形成し、このハードマスク膜の第２の凹部のパターンを除く領域に表面処理を行うことで変質層を形成する工程を行う。次に、ハードマスク膜上にレジストを塗布し、第１の凹部を形成するためのレジストパターンを形成する工程を行う。次いで、レジストパターンをマスクとしたエッチングにより、ハードマスク膜を貫通する状態で、絶縁膜に第１の凹部を形成する工程を行う。続いて、変質層をマスクとしてハードマスク膜の第２の凹部のパターンとなる領域を選択的にエッチング除去することで、ハードマスク膜をパターンニングする工程を行う。その後、パターンニングされたハードマスク膜をマスクに用いて、絶縁膜に第１の凹部に連通する第２の凹部を形成する工程を有することを特徴としている。

このような半導体装置の第１の製造方法によれば、ハードマスク膜の第２の凹部のパターンを除く領域に表面処理を行うことで変質層を形成するため、ハードマスク膜に段差のない状態で、変質層からなる第２の凹部のマスクパターンが形成される。このため、段差のない状態のハードマスク膜上に、レジストが塗布されることから、レジストが平坦性よく形成される。これにより、このレジストに露光を行う際に、下層の段差によるフォーカスへの影響が防止され、プロセスマージンをとることができる。したがって、ハードマスク膜上に、第１の凹部を形成するためのレジストパターンを精度よく形成することが可能となり、第１の凹部を精度よく形成することができる。

上記課題を解決するために、本発明の半導体装置の第２の製造方法は、基板上に設けられた絶縁膜に、第１の凹部と、当該第１の凹部の上部に連通するとともに、当該第１の凹部よりも広い幅を有する第２の凹部とを形成する半導体装置の製造方法であって、次のような工程を順次行うことを特徴としている。まず、基板上に設けられた絶縁膜上にハードマスク膜を形成し、ハードマスク膜の第２の凹部のパターンとなる領域に、変質層を形成する工程を行う。次に、ハードマスク膜上にレジストを塗布し、第１の凹部を形成するためのレジストパターンを形成する工程を行う。次いで、レジストパターンをマスクとしたエッチングにより、変質層を貫通する状態で、絶縁膜に第１の凹部を形成する工程を行う。続いて、ハードマスク膜の変質層からなる第２の凹部のパターン領域を選択的にエッチング除去することで、ハードマスク膜をパターンニングする工程を行う。その後、パターンニングされたハードマスク膜をマスクに用いて、絶縁膜に第１の凹部に連通する第２の凹部を形成する工程を行うことを特徴としている。

このような半導体装置の第２の製造方法によれば、ハードマスク膜の第２の凹部のパターン領域に表面処理を行うことで変質層を形成するため、ハードマスク膜に段差のない状態で、変質層を除く領域からなる第２の凹部のマスクパターンが形成される。このため、段差のない状態のハードマスク膜上に、レジストが塗布されることから、レジストが平坦性よく形成される。これにより、第１の製造方法と同様の作用を奏する。

以上、説明したように、本発明の半導体装置の製造方法によれば、第１の凹部を精度よく形成することができるため、第１の凹部が接続孔であり、第２の凹部が配線溝である場合に、この方法により形成された配線構造の配線信頼性を向上させることができる。したがって、高性能なＣＭＯＳデバイスが実現可能であり、コンピュータ、ゲーム機、モバイル商品等の性能を著しく向上させることができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（第１実施形態）
本発明の半導体装置の製造方法に係わる実施の形態の一例を、図１〜図３の製造工程断面図によって説明する。本実施形態では、先トレンチ方式のデュアルダマシン法を用いたＣｕからなる配線構造の形成方法について説明する。

図１（ａ）に示すように、トランジスタ等の半導体素子が形成された基板１１上に、例えば酸化シリコン（ＳｉＯ₂）よりも誘電率の低い有機材料膜からなる低誘電率膜を含み、有機材料膜と無機材料膜との積層膜からなる層間絶縁膜１２を形成する。

具体的には、まず、基板１１上に、例えばＳｉＯ₂からなる第１の層間絶縁膜１２ａを約１００ｎｍの膜厚で形成する。この第１の層間絶縁膜１２ａには、後工程で、基板１１に達する接続孔が形成されることとする。第１の層間絶縁膜１２ａの成膜は、例えば反応ガスとして、モノシラン（ＳｉＨ₄）と酸素（Ｏ₂）を用いたプラズマ化学的気相成長（Chemical Vapor Deposition（ＣＶＤ））法により行われることとする。

次に、第１の層間絶縁膜１２ａ上に、例えばポリテトラフルオロエチレン等の有機系の低誘電率膜からなる第２の層間絶縁膜１２ｂを約１００ｎｍの膜厚で形成する。第２の層間絶縁膜１２ｂには、後工程で配線溝が形成されることとする。この第２の層間絶縁膜１２ｂは、例えば、ポリテトラフルオロエチレンを溶媒に溶かしたものを、スピンコーターを用いて第１の層間絶縁膜１２ａ上に塗布する。その後、１００℃、常圧の窒素ガス（Ｎ₂）雰囲気下でベーキング（キュア）を行い、溶媒を蒸発させた後、３００℃で熱処理を行うことで、この低誘電率膜を固化して形成されることとする。

次に、第２の層間絶縁膜１２ｂ上に、例えばＳｉＯ₂からなる第３の層間絶縁膜１２ｃを約１００ｎｍの膜厚で形成する。この第３の層間絶縁膜１２ｃは、後工程で層間絶縁膜１２に接続孔と接続孔の上部に連通する配線溝を形成し、これらを導電性膜で埋め込んだ後、ＣＭＰ法により研磨する際にＣＭＰ耐性の低い第２の層間絶縁膜１２ｂの保護膜として形成されるものである。第３の層間絶縁膜１２ｃには配線溝が形成される。この第３の層間絶縁膜１２ｃの成膜は、第１の層間絶縁膜１２ａと同様に、反応ガスとして、例えばＳｉＨ₄とＯ₂とを用いたプラズマＣＶＤ法により行われることとする。このようにして、基板１１上に、第１の層間絶縁膜１２ａ、第２の層間絶縁膜１２ｂおよび第３の層間絶縁膜１２ｃが順次積層された層間絶縁膜１２を形成する。

次いで、第３の層間絶縁膜１２ｃ上に、例えば炭化シリコン（ＳｉＣ）からなるハードマスク膜１３を約１００ｎｍの膜厚で形成する。ハードマスク膜１３は、後工程で、表面処理を行うことで、配線溝形成用の変質層からなるマスクパターンが形成されるものであり、変質層をマスクとしてハードマスク膜１３をパターンニングすることから、ハードマスク膜１３よりもエッチングレートが低くなるように変質させることが可能な材質で形成されることとする。このハードマスク膜１３の成膜は、反応ガスとして、例えばトリメチルシランとＯ₂とを用いたプラズマＣＶＤ法により行われることとする。

続いて、ハードマスク膜１３上にレジストを塗布し、通常のリソグラフィ技術を用いて、ハードマスク膜１３に配線溝パターン（配線パターン）を形成するためのレジストパターンＲ１を形成する。ここで、配線溝は請求項の第２の凹部に相当し、後工程で形成する接続孔よりも広い幅を有して設けられることとする。ここでは、配線溝パターンを除く領域が抜きパターンとなるようにレジストパターンＲ１を形成することとする。

その後、図１（ｂ）に示すように、このレジストパターンＲ１から露出されたハードマスク膜１３に表面処理を行うことで、配線溝パターンを除く領域に変質層２１を形成する。これにより、ハードマスク膜１３には変質層２１からなる配線溝のマスクパターンが段差のない状態で形成され、変質層２１はハードマスク膜１３よりもエッチングされ難い状態に変質される。ここでは、表面処理としてハードマスク膜１３にプラズマ処理を行うことで変質層２１を形成することとする。この場合には、例えば一般的な高周波方式のプラズマ発生装置を用い、ＲＦ電力を１００Ｗに設定して基板上に印加し、例えばアルゴン（Ａｒ）とＯ₂との混合ガスを用いて、ＳｉＣからなるハードマスク膜１３の膜厚の中程まで酸化（オキサイド化）して酸炭化シリコン（ＳｉＯＣ）からなる変質層２１を形成する。

ここで、変質層２１は、後工程で、ハードマスク膜１３をパターンニングする際のエッチングマスクとして用いられるため、ハードマスク膜１３よりもエッチングレートが低くなるように変質されるとともに、残存したハードマスク膜１３をエッチングするのに十分な膜厚となるように形成されることとする。この変質層２１の膜厚は上述したプラズマ処理の時間またはＲＦ電力で制御される。

そして、この変質層２１とその下層に残存したハードマスク膜１３とからなる積層膜は、後工程で、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂに配線溝を形成する際のエッチングマスクとして用いられることから、変質層２１とハードマスク膜１３の両方が第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂとにエッチング選択比がとれるような材質で形成されていれば、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂとに確実に配線溝を形成することができるため、好ましい。ただし、本発明はこれに限定されず、この積層膜で、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂをエッチング可能に構成されていればよい。

例えば上層の変質層２１をエッチングマスクとして、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂとをエッチングしてもよく、この場合には、変質層２１は、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂとにエッチング選択比がとれる材質で形成され、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂをエッチングするのに十分な膜厚を有していることとする。

また、下層のハードマスク膜１３をエッチングマスクとして、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂとをエッチングしてもよく、この場合には、ハードマスク膜１３は、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂとエッチング選択比がとれる材質で形成され、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂをエッチングするのに十分な膜厚を有していることとする。

なお、ここでは、表面処理としてＡrとＯ₂とを用いたプラズマ処理を行うことで、ハードマスク膜１３をオキサイド化して変質層２１を形成することとしたが、表面処理の方法は特に限定されることなく、Ｏ₂雰囲気下で電子線を照射することで、オキサイド化された変質層２１を形成してもよい。また、オキサイド化に限定されず、上述したように、変質層２１がハードマスク膜１３よりもエッチングレートが低くなるように形成されればよい。

上述したように、ハードマスク膜１３に変質層２１を形成した後、図１（ｃ）に示すように、レジストパターンＲ１（前記図１（ｂ）参照）を除去する。これにより、ハードマスク膜１３の表面は、段差が生じることなく平坦な状態で維持される。

次に、図２（ｄ）に示すように、変質層２１が設けられたハードマスク膜１３上に、レジストを塗布し、通常のリソグラフィ技術により、層間絶縁膜１２に接続孔を形成するためのレジストパターンＲ２を形成する。ここで、接続孔が請求項の第１の凹部に相当する。

次いで、図２（ｅ）に示すように、レジストパターンＲ２（前記図２（ｄ）参照）をマスクに用いて、ハードマスク膜１３、第３の層間絶縁膜１２ｃ、第２の層間絶縁膜１２ｂおよび第１の層間絶縁膜１２ａを順次選択的にエッチングすることで、ハードマスク膜１３を貫通する状態で、層間絶縁膜１２に基板１１に達する接続孔（第１の凹部）１４を形成する。その後、レジストパターンＲ２を除去する。

ここで、ＳｉＣからなるハードマスク膜１３とＳｉＯ₂からなる第３の層間絶縁膜１２ｃのエッチング条件の一例を挙げると、一般的な平行平板方式のドライエッチング装置を用い、エッチングガスにトリフルオロメタン（ＣＨＦ₃）〔流量：２５ｃｍ³／ｍｉｎ〕とテトラフルオロメタン（ＣＦ₄）〔流量：２５ｃｍ³／ｍｉｎ〕とＡｒ〔流量：５００ｃｍ³／ｍｉｎ〕との混合ガスを用い、ＲＦプラズマ電力を１５００Ｗ、圧力を６．７Ｐａ、基板温度を室温程度に設定して行うこととする。また、ポリテトラフルオロエチレンからなる第２の層間絶縁膜１２ｂのエッチング条件の一例を挙げると、上述したドライエッチング装置を用いて、エッチングガスにＮ₂〔流量：５０ｃｍ³／ｍｉｎ〕と水素（Ｈ₂）〔流量：５０ｃｍ³／ｍｉｎ〕との混合ガスを用い、ＲＦプラズマ電力を５００Ｗ、圧力を６．７Ｐａ、基板温度を室温程度に設定して行うこととする。ここで、各エッチングガスの流量は、標準状態における体積流量を示すものとする。

次に、図２（ｆ）に示すように、変質層２１をマスクとして、ハードマスク膜１３の変質されていない領域を選択的にエッチング除去する。この場合のエッチング条件の一例を挙げると、一般的な平行平板方式のドライエッチング装置を用い、エッチングガスにジフルオロメタン（ＣＨ₂Ｆ₂）〔流量：２０ｃｍ³／ｍｉｎ〕とＯ₂〔流量：２０ｃｍ³／ｍｉｎ〕とＡｒ〔流量：１００ｃｍ³／ｍｉｎ〕との混合ガスを用い、ＲＦプラズマ電力を５００Ｗ、圧力を６．７Ｐａ、基板温度を室温程度に設定して行うこととする。これにより、ハードマスク膜１３がパターンニングされる。

次に、図３（ｇ）に示すように、パターンニングされたハードマスク膜１３（前記図２（ｆ）参照）をマスクとして、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂをエッチングすることで、接続孔１４に達する配線溝（第２の凹部）１５を形成する。このときの第３の層間絶縁膜１２ｃのエッチング条件の一例を挙げると、一般的な平行平板方式のドライエッチング装置を用い、エッチングガスにオクタフルオロシクロブタン（Ｃ₄Ｆ₈）〔流量：２５ｃｍ³／ｍｉｎ〕とＯ₂〔流量：５ｃｍ³／ｍｉｎ〕とＡｒ〔流量：５００ｃｍ³／ｍｉｎ〕との混合ガスを用い、ＲＦプラズマ電力を１５００Ｗ、圧力を６．７Ｐａ、基板温度を６０℃程度に設定して行うこととする。また、ポリテトラフルオロエチレンからなる第２の層間絶縁膜１２ｂのエッチング条件の一例を挙げると、上述したドライエッチング装置を用い、エッチングガスにＮ₂〔流量：５０ｃｍ³／ｍｉｎ〕とＨ₂〔流量：５０ｃｍ³／ｍｉｎ〕との混合ガスを用い、ＲＦプラズマ電力を５００Ｗ、圧力を６．７Ｐａ、基板温度を室温程度に設定して行うこととする。その後、ハードマスク膜１３を除去する。

なお、ここでは、基板１１に達する状態で層間絶縁膜１２に接続孔１４が形成されており、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂをエッチングすることで、接続孔１４に達する配線溝１５を形成する例について説明したが、図２（ｅ）を用いて説明した工程において、接続孔１４は基板１１に達する状態で形成されなくてもよく、第１の層間絶縁膜１２ａの内部に達する状態で形成されてもよい。この場合には、図３（ｇ）を用いて説明した配線溝１５を形成する工程で、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂをエッチングして配線溝１５を形成するとともに、接続孔１４の底部に残存した第１の層間絶縁膜１２ａもエッチングされ、接続孔１４が基板１１に達する状態で形成されることとする。

次に、図３（ｈ）に示すように、例えばスパッタリング法により、接続孔１４と配線溝１５の内壁を覆う状態で第３の層間絶縁膜１２ｃ上にバリア膜（図示省略）を形成し、バリア膜上にＣｕからなるシード層（図示省略）を成膜する。その後、例えば電解メッキ法により、接続孔１４と配線溝１５を埋め込む状態で、シード層上にＣｕからなる導電性膜Ｍを形成する。その後、図３（ｊ）に示すように、例えばＣＭＰ法により、第３の層間絶縁膜１２ｃの中程まで、導電性膜、バリア膜および第３の層間絶縁膜１２ｃを研磨して除去することで、接続孔１４および配線溝１５にＣｕからなるヴィア１６および配線１７をそれぞれ形成する。

このような半導体装置の製造方法によれば、図１（ｂ）に示すように、ハードマスク膜１３の配線溝１５のパターンを除く領域に表面処理を行うことで変質層２１を形成するため、ハードマスク膜１３に段差のない状態で、変質層２１からなる配線溝１５のマスクパターンが形成される。このため、図２（ｄ）に示すように、段差のない状態のハードマスク膜１３上に、レジストが塗布されることから、レジストが平坦性よく形成される。これにより、このレジストに露光を行う際のフォーカス範囲が広くなり、プロセスマージンをとることができる。このため、接続孔１４を形成するためのレジストパターンＲ２を精度よく形成することが可能となり、接続孔１４を精度よく形成することができる。したがって、Ｃｕ配線構造の配線信頼性を向上させることができるため、高性能なＣＭＯＳデバイスが実現可能であり、コンピュータ、ゲーム機、モバイル商品等の性能を著しく向上させることができる。

なお、本実施形態では、変質層２１がハードマスク膜１３の中程の深さまで形成されることとするが、変質層２１をハードマスク膜１３の膜厚と同等の厚さとなるように形成してもよい。この場合には、変質層２１のみをマスクとして第３層間絶縁膜１２ｃおよび第２の層間絶縁膜１２ｂをエッチングすることで、配線溝を形成することから、変質層２１は第３層間絶縁膜１２ｃおよび第２の層間絶縁膜１２ｂよりもエッチングレートが低くなるように形成されることとする。

また、本実施形態では、ＳｉＣからなるハードマスク膜１３を用いることとしたが、本発明はこれに限定されず、ハードマスク膜１３に表面処理を行うことで、エッチングレートが低くなるように変質された変質層２１を形成することが可能な材質であればよく、例えば窒化シリコン（ＳｉＮ）からなるハードマスク膜１３を用いてもよい。この場合には、図１（ｂ）を用いて説明した工程で、表面処理としてＯ₂雰囲気下でプラズマ処理を行った場合には、変質層２１は酸窒化シリコン（ＳｉＯＮ）となる。また、ハードマスク膜１３が例えばＳｉＯＣ、ＳｉＯＮで形成されていてもよく、Ｏ₂雰囲気下でプラズマ処理を行うことで、ＳｉＯ₂からなる変質層２１が形成される。この場合には、変質層２１とハードマスク膜１３との積層膜をエッチングマスクに用いて、第３の層間絶縁膜１２ｃおよび第２の層間絶縁膜１２ｂに配線溝を形成することから、第３の層間絶縁膜１２ｃおよび第２の層間絶縁膜１２ｂは、ＳｉＯＣ、ＳｉＯＮまたはＳｉＯ₂とエッチング選択比がとれるような材質で形成されることとする。

（第２実施形態）
次に、本発明の第２の実施形態について、図４〜図５の製造工程断面図を用いて説明する。なお、第１実施形態と同様の構成には同一の番号を付して説明することとし、各工程の成膜条件またはエッチング条件等については、同一の部分を省略して記載する。

まず、図４（ａ）に示すように、第１実施形態と同様に、基板１１上に、ＳｉＯ₂からなる第１の層間絶縁膜１２ａと、有機系低誘電率膜からなる第２の層間絶縁膜１２ｂと、ＳｉＯ₂からなる第３の層間絶縁膜１２ｃとが順次積層された層間絶縁膜１２を形成する。

次に、第３の層間絶縁膜１２ｃ上に、ＳｉＣからなるハードマスク膜１３を形成した後、ハードマスク膜１３上にレジストを塗布し、通常のリソグラフィ技術を用いて、ハードマスク膜１３に配線溝パターン（配線パターン）を形成するためのレジストパターンＲ１を形成する。ここで、レジストパターンＲ１は、配線溝パターンとなる領域が抜きパターンとなるように設けられることとする。この場合には、後工程で、ハードマスク膜１３の配線溝パターンとなる領域に変質層を形成し、この変質層を除去して残存したハードマスク膜１３を、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂに配線溝を形成するためのエッチングマスクとすることから、ハードマスク膜１３は第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂとエッチング選択比のとれる材質で形成されることとする。

次に、図４（ｂ）に示すように、このレジストパターンＲ１から露出されたハードマスク膜１３に表面処理を行うことで変質層２１を形成する。この場合には、ハードマスク膜１３の配線溝パターンとなる領域に変質層２１が設けられるため、後工程で、変質層２１を除去することから、ハードマスク膜１３の厚みの全域が変質層２１となるように表面処理を行うこととし、変質層２１はハードマスク膜１３よりもエッチングレートが高くなるように変質されることとする。ここでは、例えば砒素、リン等の不純物をハードマスク膜１３に導入することにより、変質層２１を形成する。これにより、ハードマスク膜１３には変質層２１を除く領域からなる配線溝のマスクパターンが段差のない状態で形成される。

なお、ここでは表面処理として、ハードマスク膜１３に不純物を導入することで、変質層２１を形成することとしたが、ハードマスク膜１３よりもエッチングレートが高くなるような材質に変質されればよく、第１実施形態と同様に、プラズマ処理または電子線照射を行ってもよい。

その後、図４（ｃ）に示すように、レジストパターンＲ１（前記図４（ｂ）参照）を除去する。この際、変質層２１が設けられたハードマスク膜１３の表面は、段差が生じることなく平坦な状態で維持される。

次に、図５（ｄ）に示すように、変質層２１が設けられたハードマスク膜１３上に、レジストを塗布し、通常のリソグラフィ技術により、層間絶縁膜１２に接続孔を形成するためのレジストパターンＲ２を形成する。この際、変質層２１がレジストパターンＲ２から露出された状態となる。

次いで、図５（ｅ）に示すように、レジストパターンＲ２（前記図５（ｄ）参照）をマスクに用いて、変質層２１、第３の層間絶縁膜１２ｃ、第２の層間絶縁膜１２ｂおよび第１の層間絶縁膜１２ａを順次選択的にエッチングすることで、変質層２１を貫通する状態で、層間絶縁膜１２に基板１１に達する接続孔１４を形成する。その後、レジストパターンＲ２を除去する。

次に、図５（ｆ）に示すように、変質層２１（前記図５（ｅ）参照）を選択的にエッチング除去して、ハードマスク膜１３をパターンニングすることで、ハードマスク膜１３に配線溝パターンを形成する。このときのハードマスク膜１３をマスクとして変質層２１のエッチング条件の一例を挙げると、一般的な平行平板方式のドライエッチング装置を用い、エッチングガスにＣ₄Ｆ₈〔流量：２５ｃｍ³／ｍｉｎ〕とＯ₂〔流量：５ｃｍ³／ｍｉｎ〕とＡｒ〔流量：５００ｃｍ³／ｍｉｎ〕との混合ガスを用い、ＲＦプラズマ電力を１５００Ｗ、圧力を６．７Ｐａ、基板温度を６０℃程度に設定して行うこととする。

この後の工程は、第１実施形態の図３（ｇ）〜図３（ｊ）を用いて説明した工程と同様に行い、パターンニングされたハードマスク膜１３とをマスクとして、第３の層間絶縁膜１２ｃと第２の層間絶縁膜１２ｂとをエッチングすることで、接続孔１４に達する配線溝１５を形成する。次に、ハードマスク膜１３を除去した後、接続孔１４と配線溝１５の内壁を覆う状態でバリア膜（図示省略）を形成し、バリア膜上にＣｕからなるシード層（図示省略）を成膜する。その後、例えば電解メッキ法により、接続孔１４と配線溝１５を埋め込む状態で、シード層上にＣｕからなる導電性膜Ｍを形成する。その後、ＣＭＰ法により、第３の層間絶縁膜１２ｃの中程まで、導電性膜、バリア膜、を研磨して除去することで、接続孔１４および配線溝１５にＣｕからなるヴィア１６および配線１７をそれぞれ形成する。

このような半導体装置の製造方法であっても、ハードマスク膜１３の配線溝１５のパターン領域に表面処理を行うことで変質層２１を形成するため、ハードマスク膜１３に段差のない状態で、変質層２１を除く領域からなる配線溝１５のマスクパターンが形成される。このため、段差のない状態のハードマスク膜１３上に、レジストが塗布されることから、レジストが平坦性よく形成される。これにより、このレジストに露光を行う際のフォーカス範囲が広くなり、プロセスマージンをとることができる。したがって、第１実施形態と同様の効果を奏することができる。

なお、第１実施形態および第２実施形態では、ヴィア１６および配線１７がＣｕからなる場合について説明したが、本発明は特に限定されず、Ｃｕを含む導電性材料、または、Ｃｕ以外の導電性材料であっても本発明は適用可能である。

本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その３）である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その２）である。 従来の半導体装置の製造方法を説明するための製造工程断面図である。

符号の説明

１１…基板、１２…層間絶縁膜、１３…ハードマスク膜、１４…接続孔、１５…配線溝、２１…変質層、Ｒ２…レジストパターン

Claims (8)

1. 基板上に設けられた絶縁膜に、第１の凹部と、当該第１の凹部の上部に連通するとともに、当該第１の凹部よりも広い幅を有する第２の凹部とを形成する半導体装置の製造方法であって、
   基板上に設けられた絶縁膜上にハードマスク膜を形成し、当該ハードマスク膜の前記第２の凹部のパターンを除く領域に表面処理を行うことで変質層を形成する工程と、
   前記ハードマスク膜上にレジストを塗布し、前記第１の凹部を形成するためのレジストパターンを形成する工程と、
   前記レジストパターンをマスクとしたエッチングにより、前記ハードマスク膜を貫通する状態で、前記絶縁膜に前記第１の凹部を形成する工程と、
   前記変質層をマスクとして前記ハードマスク膜の前記第２の凹部のパターン領域を選択的にエッチング除去することで、前記ハードマスク膜をパターンニングする工程と、
   パターンニングされた前記ハードマスク膜をマスクに用いて、前記絶縁膜に前記第１の凹部に連通する前記第２の凹部を形成する工程とを有する
   ことを特徴とする半導体装置の製造方法。
2. 前記第１の凹部が接続孔であるとともに、前記第２の凹部が配線溝である
   ことを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記絶縁膜には、酸化シリコンよりも誘電率の低い材料からなる低誘電率膜が含まれている
   ことを特徴とする請求項１記載の半導体装置の製造方法。
4. 前記絶縁膜は、有機材料膜と無機材料膜との積層膜で形成されている
   ことを特徴とする請求項１記載の半導体装置の製造方法。
5. 基板上に設けられた絶縁膜に、第１の凹部と、当該第１の凹部の上部に連通するとともに、当該第１の凹部よりも広い幅を有する第２の凹部とを形成する半導体装置の製造方法であって、
   基板上に設けられた絶縁膜上にハードマスク膜を形成し、当該ハードマスク膜の前記第２の凹部のパターン領域に表面処理を行うことで、変質層を形成する工程と、
   前記ハードマスク膜上にレジストを塗布し、前記第１の凹部を形成するためのレジストパターンを形成する工程と、
   前記レジストパターンをマスクとしたエッチングにより、前記変質層を貫通する状態で、前記絶縁膜に前記第１の凹部を形成する工程と、
   前記ハードマスク膜の前記変質層からなる前記第２の凹部のパターン領域を選択的にエッチング除去することで、前記ハードマスク膜をパターンニングする工程と、
   パターンニングされた前記ハードマスク膜をマスクに用いて、前記絶縁膜に前記第１の凹部に連通する前記第２の凹部を形成する工程とを有する
   ことを特徴とする半導体装置の製造方法。
6. 前記第１の凹部が接続孔であるとともに、前記第２の凹部が配線溝である
   ことを特徴とする請求項５記載の半導体装置の製造方法。
7. 前記絶縁膜には、酸化シリコンよりも誘電率の低い材料からなる低誘電率膜が含まれている
   ことを特徴とする請求項５記載の半導体装置の製造方法。
8. 前記絶縁膜は、有機材料膜と無機材料膜との積層膜で形成されている
   ことを特徴とする請求項５記載の半導体装置の製造方法。
   
   
   

Images