JP2005183778A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005183778A JP2005183778A JP2003424568A JP2003424568A JP2005183778A JP 2005183778 A JP2005183778 A JP 2005183778A JP 2003424568 A JP2003424568 A JP 2003424568A JP 2003424568 A JP2003424568 A JP 2003424568A JP 2005183778 A JP2005183778 A JP 2005183778A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- gas
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000004380 ashing Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000007789 gas Substances 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 239000011229 interlayer Substances 0.000 claims description 21
- 239000011261 inert gas Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052734 helium Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052743 krypton Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims description 4
- 229910052754 neon Inorganic materials 0.000 claims description 4
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 23
- 239000001257 hydrogen Substances 0.000 description 23
- 229910052739 hydrogen Inorganic materials 0.000 description 23
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 9
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 239000005751 Copper oxide Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910000431 copper oxide Inorganic materials 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000005375 organosiloxane group Chemical group 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】 金属配線の表面にコンタクトホールまたはトレンチを形成する半導体装置の製造方法において、金属配線の表面に金属酸化膜を形成することなく、ファセットのない良好なエッチング形状を得る。
【解決手段】 第一埋め込み配線８および第二絶縁膜３の上に形成した第五絶縁膜１１、第四絶縁膜１０、および第三絶縁膜９をレジストパターン１３をマスクとしてエッチングして、第一埋め込み配線８の上にコンタクトホール１４を形成する。エッチング後、前記レジストパターン１３を除去するアッシング工程において、還元性ガスを用いることにより、第一埋め込み配線８の表面に金属酸化膜を形成することなく、ファセットのない良好なエッチング形状を得ることができる。
【選択図】 図８
【解決手段】 第一埋め込み配線８および第二絶縁膜３の上に形成した第五絶縁膜１１、第四絶縁膜１０、および第三絶縁膜９をレジストパターン１３をマスクとしてエッチングして、第一埋め込み配線８の上にコンタクトホール１４を形成する。エッチング後、前記レジストパターン１３を除去するアッシング工程において、還元性ガスを用いることにより、第一埋め込み配線８の表面に金属酸化膜を形成することなく、ファセットのない良好なエッチング形状を得ることができる。
【選択図】 図８
Description
本発明は、半導体装置の製造方法に関するものであり、特に金属配線を有する半導体装置の製造方法に関する。
半導体集積回路における金属配線は、配線ピッチが縮小するに従い配線抵抗の上昇と配線間の寄生容量増大により、信号遅延が深刻な問題となっている。この問題を解決するために、配線材料に銅を、層間絶縁膜に低誘電率膜（Ｌｏｗ−ｋ膜）を用いる技術が必要不可欠になっている。この金属配線形成方法は、低誘電率膜にトレンチやコンタクトホールを加工形成し、銅膜を埋め込んだ後、化学機械研磨（Chemical Mechanical Polishing；以下、ＣＭＰと称する）で平坦化する、いわゆるダマシン法が主流になっている。低誘電率膜の代表的なものとしては、膜中に空孔を導入したポーラス低誘電率膜が知られている。
従来の技術においては、銅などの金属配線上に形成した低誘電率膜をレジストパターンをマスクとしてエッチングして前記金属配線の表面を露出させる。しかし、レジストパターンを除去するアッシング工程において、Ｏ２プラズマなどの酸化性ガスによるアッシングを行うと、露出した金属配線の上に金属酸化膜が形成されてしまい、導通不良を引き起こすという問題があった（例えば、特許文献１参照）。
図１２〜１５は、上記従来の技術による形成方法を用いて低誘電率膜をエッチングし、金属配線上にコンタクトホールを形成する工程を半導体装置の断面により説明するための図である。
まず、図１２に示すように、半導体基板１の上に第一絶縁膜２および第二絶縁膜３を形成し、第二絶縁膜３の中に、第一バリアメタル６ａおよび第一埋め込み銅膜７ａからなる第一埋め込み配線８を形成する。
さらに、第二絶縁膜３および第一埋め込み配線８の上に、第三絶縁膜９、第四絶縁膜１０、および第五絶縁膜１１を積層し、第五絶縁膜１１の上にレジストパターン１３を形成する。
まず、図１２に示すように、半導体基板１の上に第一絶縁膜２および第二絶縁膜３を形成し、第二絶縁膜３の中に、第一バリアメタル６ａおよび第一埋め込み銅膜７ａからなる第一埋め込み配線８を形成する。
さらに、第二絶縁膜３および第一埋め込み配線８の上に、第三絶縁膜９、第四絶縁膜１０、および第五絶縁膜１１を積層し、第五絶縁膜１１の上にレジストパターン１３を形成する。
次に、図１３に示すように、レジストパターン１３をマスクとして、第五絶縁膜１１、第四絶縁膜１０、および第三絶縁膜９をエッチングし、コンタクトホール１４を形成して
第一埋め込み配線８の表面を露出させる。
第一埋め込み配線８の表面を露出させる。
次に、図１４に示すように、レジストパターン１３（図１３参照）を酸化性ガスを用いたアッシングにより除去する。このとき、酸化性ガスの影響により、第一埋め込み配線８の表面に、金属酸化膜である、酸化銅（ＣｕＯ）７ｂが形成される。
酸化銅７ｂは絶縁膜であり、これが残った状態でコンタクトホール１４の内部に配線やプラグを形成すると、コンタクトホールの抵抗上昇や、配線不良の原因となってしまう（例えば、特許文献１参照）。
これを避けるため、図１４に示す酸化銅７ｂを洗浄により除去する処理を行うと、図１５に示すように、第四絶縁膜１０にアンダーカット１４ａが生じ、後の工程において、この部分への金属膜の埋め込み不良を引き起こすおそれがある。
酸化銅７ｂは絶縁膜であり、これが残った状態でコンタクトホール１４の内部に配線やプラグを形成すると、コンタクトホールの抵抗上昇や、配線不良の原因となってしまう（例えば、特許文献１参照）。
これを避けるため、図１４に示す酸化銅７ｂを洗浄により除去する処理を行うと、図１５に示すように、第四絶縁膜１０にアンダーカット１４ａが生じ、後の工程において、この部分への金属膜の埋め込み不良を引き起こすおそれがある。
図１６〜１８は、上記技術とは別の従来技術を用いて、第一埋め込み配線８の上に酸化銅７ｂ（図１４参照）や、アンダーカット１４ａ（図１５参照）が形成されないようにした製造方法を、半導体装置の断面により説明するための図である。
図１６に示すように、レジストパターン１３をマスクとして、第五絶縁膜１１および第四絶縁膜１０をエッチングし、第三絶縁膜９の表面を露出させる。
次に、図１７に示すように、酸化性ガスによるアッシングによりレジストパターン１３（図１６参照）を除去する。さらに、図１８に示すように、第五絶縁膜１１および第四絶縁膜１０をマスクとして、第三絶縁膜９をエッチングし、第一埋め込み配線８の表面を露出させる。
次に、図１７に示すように、酸化性ガスによるアッシングによりレジストパターン１３（図１６参照）を除去する。さらに、図１８に示すように、第五絶縁膜１１および第四絶縁膜１０をマスクとして、第三絶縁膜９をエッチングし、第一埋め込み配線８の表面を露出させる。
このとき、図１８の第一埋め込み配線８の表面を露出させる工程の前に、図１７に示すように、レジストパターン１３（図１６参照）を除去する工程を行うようにしたので、図１８において、第一埋め込み配線８の表面には、酸化銅（ＣｕＯ）は形成されない。
しかし、図１８に示すように、第五絶縁膜１１および第四絶縁膜１０をマスクとして第三絶縁膜９をエッチングするため、第五絶縁膜１１および第四絶縁膜１０の側面に、ファセット（傾斜面）１４ｂが形成される。このようなファセット１４ｂが形成されると、コンタクトホール１４の全体の幅が広がってしまい、コンタクトホールの微細加工を阻害する原因となる。
しかし、図１８に示すように、第五絶縁膜１１および第四絶縁膜１０をマスクとして第三絶縁膜９をエッチングするため、第五絶縁膜１１および第四絶縁膜１０の側面に、ファセット（傾斜面）１４ｂが形成される。このようなファセット１４ｂが形成されると、コンタクトホール１４の全体の幅が広がってしまい、コンタクトホールの微細加工を阻害する原因となる。
このように、銅などの金属配線上にコンタクトホールを形成するとき、上記いずれの方法を用いても、従来の酸化性ガスによるアッシングでは、金属配線上の金属酸化膜の形成防止と、コンタクトホールの微細加工を両立させることができなかった。
特開平８−２９３４９０号公報
上述のように、上記従来の技術はいずれも、金属配線上にコンタクトホールを形成する半導体装置の製造方法において、金属配線上の金属酸化膜の形成防止と、コンタクトホールの微細加工を両立できないという課題があった。
本発明は、上記課題を解決するためになされたもので、金属配線上にトレンチまたはコンタクトホールを形成する半導体装置の製造方法において、金属配線上の金属酸化膜の形成を防止するとともに、良好なコンタクトホール形状が得られる微細加工を両立させるようにした、優れた半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、基板上に金属配線を形成する工程と、前記金属配線の上に層間絶縁膜を形成する工程と、前記層間絶縁膜の上にレジストパターンを形成する工程と、前記レジストパターンを介して前記層間絶縁膜を選択的にエッチングし、前記層間絶縁膜の中に前記金属配線の上面に達するトレンチ又はコンタクトホールを形成する工程と、前記レジストパターンを除去するアッシング工程とを備え、前記アッシング工程を、還元性ガスを用いて行うことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
本発明のその他の特徴については、以下において詳細に説明する。
本発明によれば、金属配線上にトレンチまたはコンタクトホールを形成する半導体装置の製造方法において、金属配線上の金属酸化膜の形成を防止するとともに、良好なコンタクトホール形状が得られる微細加工を両立させるようにした、優れた半導体装置の製造方法を得ることができる。
図１〜１１は、本発明の実施の形態による半導体装置の製造方法を、半導体装置の断面により順を追って説明する工程説明図である。
まず、図１に示すように、半導体基板１の主面上にシリコン酸化膜からなる第一絶縁膜２を常圧の化学気相成長（Chemical Vapor Deposition；以下、ＣＶＤと称する）法により３００ｎｍ程度の厚さで形成する。次に、第一絶縁膜２の上に、第二絶縁膜３をプラズマＣＶＤ法により５００〜６００ｎｍ程度の厚さで形成する。さらに、第二絶縁膜３の上に、リソグラフィによりレジストパターン４を形成する。
次に、図２に示すように、レジストパターン４をマスクとして第二絶縁膜３をエッチングし、配線溝５を形成する。このとき、配線溝５の底部には第一絶縁膜２の表面が露出している。その後、図示しないが、レジストパターン４を除去する。
次に、図３に示すように、配線溝５の内面および第二絶縁膜３の上に、ＴｉＮなどからなるバリアメタル膜６をＣＶＤ法により３０ｎｍ程度の膜厚で形成する。このとき、バリアメタル膜６は溝を形成している。さらに、バリアメタル膜６で形成した溝を埋め込むように、銅膜７をスパッタ法により５００ｎｍ程度の厚さで形成する。
次に、図４に示すように、配線溝５（図３参照）の外部に形成したバリアメタル膜６および銅膜７（図３参照）をＣＭＰにより除去し、第一バリアメタル６ａおよび第一埋め込み銅膜７ａを形成する。
ここで、説明の便宜上、第一バリアメタル６ａおよび第一埋め込み銅膜７ａを全体として第一埋め込み配線８と称する。
ここで、説明の便宜上、第一バリアメタル６ａおよび第一埋め込み銅膜７ａを全体として第一埋め込み配線８と称する。
次に、図５に示すように、第一埋め込み配線８、および第二絶縁膜３の上に、すなわち全面に、ＳｉＣからなる第三絶縁膜９をプラズマＣＶＤ法により５０ｎｍ程度の厚さで形成する。次に、第三絶縁膜９の上に、有機シロキサン膜からなる第四絶縁膜１０を、塗布法の一つであるＳＯＤ（Spin On Dielectrics）法により３００〜５００ｎｍ程度の厚さで形成する。さらに、第四絶縁膜１０の上に、シリコン酸化膜からなる第五絶縁膜１１をプラズマＣＶＤにより５０ｎｍ程度の膜厚で形成する。
また、説明の便宜上、第三絶縁膜９、第四絶縁膜１０、および第五絶縁膜１１を全体として、層間絶縁膜１２と称する。
また、説明の便宜上、第三絶縁膜９、第四絶縁膜１０、および第五絶縁膜１１を全体として、層間絶縁膜１２と称する。
ここで、第三絶縁膜９は、後の工程で第一埋め込み配線８の上にコンタクトホールを形成するとき、エッチングのストッパー膜として用いる膜である。
また、第四絶縁膜１０は、配線間の寄生容量低減のため、一般に広く用いられるシリコン酸化膜より比誘電率が低い、低誘電率膜を用いる。ここで用いる低誘電率膜の比誘電率は約２．２であり、シリコン酸化膜の３．９と比較して十分に低い値である。
さらに、第五絶縁膜１１は、後に形成するコンタクトホール内の埋め込み配線形成において、ＣＭＰを行うときの、第三絶縁膜９および第四絶縁膜１０の剥離や亀裂を防止するための膜である。
また、第四絶縁膜１０は、配線間の寄生容量低減のため、一般に広く用いられるシリコン酸化膜より比誘電率が低い、低誘電率膜を用いる。ここで用いる低誘電率膜の比誘電率は約２．２であり、シリコン酸化膜の３．９と比較して十分に低い値である。
さらに、第五絶縁膜１１は、後に形成するコンタクトホール内の埋め込み配線形成において、ＣＭＰを行うときの、第三絶縁膜９および第四絶縁膜１０の剥離や亀裂を防止するための膜である。
また、一般に、配線間寄生容量を低減するためには、比誘電率は低いほど良いが、低くしすぎると絶縁膜としての機械的強度が弱くなり、剥離や亀裂が生じやすくなる。このため、比誘電率が低いことと、絶縁膜としての機械的強度のバランスに留意して、比誘電率が３．０以下の低誘電率膜を用いることが好ましい。
なお、本実施の形態では、低誘電率膜を塗布法により形成する例を示したが、ＣＶＤ法により比誘電率が３．０以下の低誘電率膜を形成するようにしても良い。
なお、本実施の形態では、低誘電率膜を塗布法により形成する例を示したが、ＣＶＤ法により比誘電率が３．０以下の低誘電率膜を形成するようにしても良い。
次に、図６に示すように、第五絶縁膜１１の上に、リソグラフィによりレジストパターン１３を形成する。
次に、図７に示すように、レジストパターン１３をマスクとして、第五絶縁膜１１および第四絶縁膜１０のエッチングを行い、エッチングのストッパー膜である第三絶縁膜９を露出させる。
このとき使用するエッチング装置は、例えば、チャンバー内部にウェハを載置するステージおよび下部電極と、下部電極に対向する上部電極とを備え、上部電極に接続した高周波電源に６０ＭＨｚ、下部電極に接続した高周波電源に２ＭＨｚの高周波を印加する２周波励起平行平板型反応性イオンエッチング装置である。
このとき使用するエッチング装置は、例えば、チャンバー内部にウェハを載置するステージおよび下部電極と、下部電極に対向する上部電極とを備え、上部電極に接続した高周波電源に６０ＭＨｚ、下部電極に接続した高周波電源に２ＭＨｚの高周波を印加する２周波励起平行平板型反応性イオンエッチング装置である。
ここで、第五絶縁膜１１および第四絶縁膜１０のエッチング条件について説明する。エッチングガスとして、エッチングチャンバー内にＣ４Ｆ８／Ｎ２／Ａｒ＝１５／２２５／１４００ｓｃｃｍの流量のガスを導入し、エッチングチャンバー内の圧力を１０Ｐａに保ち、上部電極に２４００Ｗ、下部電極に３３００Ｗの電力を印加してプラズマを発生させ、ＣＦ系エッチャントによりエッチングを行う。このとき、ウェハを載置するステージ温度を４０℃に保ったままエッチングを行う。
次に、前述の第五絶縁膜１１および第四絶縁膜１０のエッチングに引き続き、図８に示すように、レジストパターン１３をマスクとして第三絶縁膜９をエッチングし、第一埋め込み配線８の上面を露出させ、コンタクトホール１４を形成する。
このとき使用するエッチング装置は、前述の第五絶縁膜１１および第四絶縁膜１０のエッチングで用いた装置と同一の装置である。
このとき使用するエッチング装置は、前述の第五絶縁膜１１および第四絶縁膜１０のエッチングで用いた装置と同一の装置である。
ここで、第三絶縁膜９のエッチング条件について説明する。エッチングガスとして、エッチングチャンバー内にＣＦ４／Ｎ２＝５０／３００ｓｃｃｍの流量のガスを導入し、エッチングチャンバー内の圧力を２０Ｐａに保ち、上部電極に１０００Ｗ、下部電極に２００Ｗの電力を印加してプラズマを発生させ、エッチングを行う。このときのエッチングにおいても、ウェハを載置するステージ温度を４０℃に保ったままで行う。
ここで、レジストパターン１３をマスクとして、第三絶縁膜９のエッチングを行うようにしたので、第五絶縁膜１１および第四絶縁膜１０にファセット１４ｂ（図１８参照）が生じることはなく、コンタクトホール１４は半導体基板１の主面に対して垂直に形成されており、良好な形状となっている。
次に、図９に示すように、レジストパターン１３（図８参照）をアッシングにより除去する。
このときのアッシング方法について説明する。アッシング処理を行うチャンバー内部の温度を２００℃〜４００℃程度、圧力を１３０〜１３５Ｐａ程度に保ち、アッシング処理を行うチャンバーとは別のチャンバーでＨ２（水素）とＨｅ（ヘリウム）の混合ガスを用いてプラズマを発生させ、そのラジカルを含んだガスをキャリアガスによりアッシング処理を行うチャンバーへ輸送し、アッシング処理を行う。
このときのアッシング方法について説明する。アッシング処理を行うチャンバー内部の温度を２００℃〜４００℃程度、圧力を１３０〜１３５Ｐａ程度に保ち、アッシング処理を行うチャンバーとは別のチャンバーでＨ２（水素）とＨｅ（ヘリウム）の混合ガスを用いてプラズマを発生させ、そのラジカルを含んだガスをキャリアガスによりアッシング処理を行うチャンバーへ輸送し、アッシング処理を行う。
ここで、レジストパターン１３のアッシングに用いるガスは、Ｈ２（水素）と不活性ガスの１つである、Ｈｅ（ヘリウム）の混合ガスを用い、例えばＨ２（水素）の全体に占める体積比率が３％となるようにする。この混合ガスは還元性ガスであるため、アッシング後、第一埋め込み配線８の表面上に、酸化銅７ｂ（図１４参照）は形成されない。
レジストパターン１３のアッシングに用いることができる還元性ガスは、Ｈ２（水素）と不活性ガスの混合ガス、又はＮＨ３（アンモニア）ガス、又はＮＨ３（アンモニア）とＨ２（水素）の混合ガス、又はＮＨ３（アンモニア）とＮ２（窒素）の混合ガス、又はＨ２（水素）とＮ２（窒素）の混合ガスのうち、いずれかのガスである。
ここで、上述のように、還元性ガスを用いたアッシングを行うことにより、第一埋め込み配線８の表面に酸化銅７ｂ（図１４参照）が形成されることがなく、良好な配線形成が可能である。
ここで、上述のように、還元性ガスを用いたアッシングを行うことにより、第一埋め込み配線８の表面に酸化銅７ｂ（図１４参照）が形成されることがなく、良好な配線形成が可能である。
また、上記のＨ２（水素）と不活性ガスの混合ガスに用いられる不活性ガスは、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）のうち、いずれかのガスである。
これらのガスをＨ２（水素）と混合することにより、アッシングレートを安定化させることができる。
これらのガスをＨ２（水素）と混合することにより、アッシングレートを安定化させることができる。
また、前述の還元性ガスのうち、Ｈ２（水素）と不活性ガスの混合ガス、又はＮＨ３（アンモニア）とＨ２（水素）の混合ガス、又はＨ２（水素）とＮ２（窒素）の混合ガスは、それぞれの混合ガスの全体に占めるＨ２（水素）の体積比率が１％以上かつ１０％以下となるようにする。
Ｈ２（水素）の体積比率を上述のようにすることにより、アッシングにおける第一埋め込み配線８に対するプラズマダメージを低下させることができる。
Ｈ２（水素）の体積比率を上述のようにすることにより、アッシングにおける第一埋め込み配線８に対するプラズマダメージを低下させることができる。
このあと、図１０に示すように、コンタクトホール１４の内面および第五絶縁膜１１の上に、ＴｉＮからなるバリアメタル膜１５をＣＶＤ法により３０ｎｍの膜厚で形成し、さらにバリアメタル膜１５で形成した溝を銅膜１６で埋め込むように形成する。
さらに、図１１に示すように、コンタクトホール１４の外部に形成したバリアメタル膜１５および銅膜１６（図１０参照）をＣＭＰにより除去し、第二バリアメタル１５ａおよび第二埋め込み銅膜１６ａを形成する。
ここで、説明の便宜上、第二バリアメタル１５ａおよび第二埋め込み銅膜１６ａを全体として第二埋め込み配線１７と称する。
さらに、図１１に示すように、コンタクトホール１４の外部に形成したバリアメタル膜１５および銅膜１６（図１０参照）をＣＭＰにより除去し、第二バリアメタル１５ａおよび第二埋め込み銅膜１６ａを形成する。
ここで、説明の便宜上、第二バリアメタル１５ａおよび第二埋め込み銅膜１６ａを全体として第二埋め込み配線１７と称する。
なお、本実施の形態では、金属配線として、銅膜を含んだ第一埋め込み配線８を形成する例（図４参照）を示したが、これに置き換えて、アルミニウムなどからなる金属配線を用いた場合でも、同様の効果を有する。また、配線構造は、埋め込み配線構造である必要はない。
また、本実施の形態では、層間絶縁膜として、第一埋め込み配線８の上に、第三絶縁膜９、第四絶縁膜１０、および第五絶縁膜１１の三つの膜を積層し、第四絶縁膜１０が低誘電率膜である層間絶縁膜１２を形成した例（図５参照）を示したが、層間絶縁膜は必ずしも複数層の膜である必要はなく、低誘電率膜の単層膜であっても、低誘電率膜を少なくとも一つ含む複数層の膜であっても良い。
あるいは、配線間の間隔が広い場合など、配線間の寄生容量の低減が要求されないときは、層間絶縁膜は必ずしも低誘電率膜を含む必要はなく、例えば、シリコン酸化膜の単層膜や、シリコン窒化膜などのストッパー膜と、シリコン酸化膜などからなる複数層の膜であっても良い。
あるいは、配線間の間隔が広い場合など、配線間の寄生容量の低減が要求されないときは、層間絶縁膜は必ずしも低誘電率膜を含む必要はなく、例えば、シリコン酸化膜の単層膜や、シリコン窒化膜などのストッパー膜と、シリコン酸化膜などからなる複数層の膜であっても良い。
また、本実施の形態では、層間絶縁膜１２の中に第一埋め込み配線８の上面に達するコンタクトホールを形成する例（図８参照）を示した。ここで述べたコンタクトホールとは、例えば、半導体基板主面上から見て、各辺が０．２μｍの正方形あるいは、直径が０．２μｍの円形状であり、底部が金属配線の上面に達する層間絶縁膜の中に形成した穴のことである。
これに置き換えて、例えば、半導体基板主面上から見て、短辺が０．２μｍ、長辺が５μｍの長方形であり、底部が金属配線の上面に達する層間絶縁膜の中に形成した溝、すなわちトレンチを形成するようにしても同様の効果を有する。
これに置き換えて、例えば、半導体基板主面上から見て、短辺が０．２μｍ、長辺が５μｍの長方形であり、底部が金属配線の上面に達する層間絶縁膜の中に形成した溝、すなわちトレンチを形成するようにしても同様の効果を有する。
以上説明したように、本発明の実施の形態の製造方法では、半導体基板上に金属配線を形成し、前記金属配線の上に層間絶縁膜を形成し、前記層間絶縁膜の上にレジストパターンを形成する。次に、前記レジストパターンをマスクとして前記層間絶縁膜をエッチングし、前記層間絶縁膜の中に、前記金属配線の上面に達するコンタクトホールを形成し、前記レジストパターンを除去するアッシング工程を行う。
このとき、前記レジストパターンを除去するアッシング工程において、還元性ガスを用いて行うようにした。
このとき、前記レジストパターンを除去するアッシング工程において、還元性ガスを用いて行うようにした。
上記のアッシング工程には、Ｈ２（水素）と不活性ガスの混合ガス、又はＮＨ３（アンモニア）ガス、又はＮＨ３（アンモニア）とＨ２（水素）の混合ガス、又はＮＨ３（アンモニア）とＮ２（窒素）の混合ガス、又はＨ２（水素）とＮ２（窒素）の混合ガスのうち、いずれかの還元性ガスを用いるようにした。
また、上記のＨ２（水素）と不活性ガスの混合ガスに用いられる不活性ガスは、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）のうち、いずれかのガスである。
また、上述のＨ２（水素）と不活性ガスの混合ガス、又はＮＨ３（アンモニア）とＨ２（水素）の混合ガス、又はＨ２（水素）とＮ２（窒素）の混合ガスは、それぞれの混合ガスの全体に占めるＨ２（水素）の体積比率が１％以上かつ１０％以下の範囲となるようにした。
また、上記のＨ２（水素）と不活性ガスの混合ガスに用いられる不活性ガスは、Ｈｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）、Ｋｒ（クリプトン）、Ｘｅ（キセノン）のうち、いずれかのガスである。
また、上述のＨ２（水素）と不活性ガスの混合ガス、又はＮＨ３（アンモニア）とＨ２（水素）の混合ガス、又はＨ２（水素）とＮ２（窒素）の混合ガスは、それぞれの混合ガスの全体に占めるＨ２（水素）の体積比率が１％以上かつ１０％以下の範囲となるようにした。
以上述べたように、レジストパターン１３（図８参照）を除去するアッシング工程において還元性ガスを用いるようにしたので、露出した第一埋め込み配線８（図９参照）の表面には金属酸化膜が形成されない。
また、上記の還元性ガスとして、Ｈ２（水素）および不活性ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのうち、いずれかのガス）との混合ガスを用いることにより、アッシングレートを安定させることができる。
また、上記それぞれの混合ガスの全体に占めるＨ２（水素）の体積比率が１％以上かつ１０％以下となる範囲で行うことにより埋め込み配線に対するプラズマダメージを低下させることができる。
また、ファセットがなく半導体基板主面に対して垂直である、良好な形状のコンタクトホール（図９参照）を金属配線上に形成することができる。
また、上記の還元性ガスとして、Ｈ２（水素）および不活性ガス（Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのうち、いずれかのガス）との混合ガスを用いることにより、アッシングレートを安定させることができる。
また、上記それぞれの混合ガスの全体に占めるＨ２（水素）の体積比率が１％以上かつ１０％以下となる範囲で行うことにより埋め込み配線に対するプラズマダメージを低下させることができる。
また、ファセットがなく半導体基板主面に対して垂直である、良好な形状のコンタクトホール（図９参照）を金属配線上に形成することができる。
従って、金属配線上にトレンチまたはコンタクトホールを形成する半導体装置の製造方法において、金属配線上の金属酸化膜の形成を防止するとともに、良好なコンタクトホール形状が得られる微細加工を両立させるようにした、優れた微細加工を実現した半導体装置の製造方法を得ることができる。
１ 半導体基板、２ 第一絶縁膜、３ 第二絶縁膜、５ 配線溝、６ａ 第一バリアメタル、７ａ 第一埋め込み銅膜、７ｂ 酸化銅（ＣｕＯ）、８ 第一埋め込み配線、９ 第三絶縁膜（ストッパー膜）、１０ 第四絶縁膜（低誘電率膜）、１１第五絶縁膜、１２ 層間絶縁膜、１３ レジストパターン、１４ コンタクトホール、１５ａ 第二バリアメタル、１６ａ 第二埋め込み銅膜、１７第二埋め込み配線。
Claims (5)
- 基板上に金属配線を形成する工程と、
前記金属配線の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上にレジストパターンを形成する工程と、
前記レジストパターンを介して前記層間絶縁膜を選択的にエッチングし、前記層間絶縁膜の中に前記金属配線の上面に達するトレンチ又はコンタクトホールを形成する工程と、
前記レジストパターンを除去するアッシング工程とを備え、
前記アッシング工程を、還元性ガスを用いて行うことを特徴とする半導体装置の製造方法。 - 前記層間絶縁膜は、塗布法又は化学気相成長法により形成された比誘電率が３以下の低誘電率膜の単層膜であるか、または、前記低誘電率膜を少なくとも一つ含む複数層の膜であることを特徴とする請求項１に記載の半導体装置。
- 前記還元性ガスは、Ｈ２と不活性ガスの混合ガス、又はＮＨ３ガス、又はＮＨ３とＨ２の混合ガス、又はＮＨ３とＮ２の混合ガス、又はＨ２とＮ２の混合ガスのうち、いずれかのガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記不活性ガスは、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅのうち、いずれかのガスであることを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記Ｈ２と不活性ガスの混合ガス、又は前記ＮＨ３とＨ２の混合ガス、又は前記Ｈ２とＮ２の混合ガスは、それぞれの混合ガスの全体に占めるＨ２の体積比率が１％以上１０％以下の範囲であることを特徴とする請求項３に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003424568A JP2005183778A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置の製造方法 |
| TW093139130A TW200525692A (en) | 2003-12-22 | 2004-12-16 | Method of fabricating a semiconductor device with metal wiring |
| US11/014,884 US7338897B2 (en) | 2003-12-22 | 2004-12-20 | Method of fabricating a semiconductor device having metal wiring |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003424568A JP2005183778A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005183778A true JP2005183778A (ja) | 2005-07-07 |
Family
ID=34675396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003424568A Pending JP2005183778A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7338897B2 (ja) |
| JP (1) | JP2005183778A (ja) |
| TW (1) | TW200525692A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150036086A (ko) * | 2012-07-16 | 2015-04-07 | 맷슨 테크놀로지, 인크. | 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7094705B2 (en) * | 2004-01-20 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-step plasma treatment method to improve CU interconnect electrical performance |
| KR100711912B1 (ko) * | 2005-12-28 | 2007-04-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| JP4257343B2 (ja) * | 2006-06-02 | 2009-04-22 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US7691754B2 (en) * | 2006-10-18 | 2010-04-06 | United Microelectronics Corp. | Method for removing photoresist layer and method of forming opening |
| WO2009039551A1 (en) * | 2007-09-26 | 2009-04-02 | Silverbrook Research Pty Ltd | Method of removing photoresist |
| US20090078675A1 (en) * | 2007-09-26 | 2009-03-26 | Silverbrook Research Pty Ltd | Method of removing photoresist |
| CN102566846B (zh) * | 2012-01-19 | 2015-04-22 | 深圳秋田微电子有限公司 | 一种电容触摸屏的保护型金属线 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08293490A (ja) | 1995-04-25 | 1996-11-05 | Sumitomo Metal Ind Ltd | 半導体装置のヴィアホールの形成方法 |
| JP3803523B2 (ja) * | 1999-12-28 | 2006-08-02 | 株式会社東芝 | ドライエッチング方法及び半導体装置の製造方法 |
| JP4018323B2 (ja) | 2000-06-21 | 2007-12-05 | 芝浦メカトロニクス株式会社 | アッシング方法 |
| JP2002043423A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
| JP2002110679A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US6503840B2 (en) * | 2001-05-02 | 2003-01-07 | Lsi Logic Corporation | Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning |
| US6630406B2 (en) * | 2001-05-14 | 2003-10-07 | Axcelis Technologies | Plasma ashing process |
| JP3780189B2 (ja) * | 2001-09-25 | 2006-05-31 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP2003332340A (ja) | 2002-05-10 | 2003-11-21 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2004103747A (ja) | 2002-09-09 | 2004-04-02 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2004140151A (ja) | 2002-10-17 | 2004-05-13 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2003
- 2003-12-22 JP JP2003424568A patent/JP2005183778A/ja active Pending
-
2004
- 2004-12-16 TW TW093139130A patent/TW200525692A/zh unknown
- 2004-12-20 US US11/014,884 patent/US7338897B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150036086A (ko) * | 2012-07-16 | 2015-04-07 | 맷슨 테크놀로지, 인크. | 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법 |
| JP2015529014A (ja) * | 2012-07-16 | 2015-10-01 | マットソン テクノロジー インコーポレイテッドＭａｔｔｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ， Ｉｎｃ． | 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法 |
| US10431469B2 (en) | 2012-07-16 | 2019-10-01 | Mattson Technology, Inc. | Method for high aspect ratio photoresist removal in pure reducing plasma |
| KR102192281B1 (ko) * | 2012-07-16 | 2020-12-18 | 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 | 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법 |
| US11107693B2 (en) | 2012-07-16 | 2021-08-31 | Beijing E-town Semiconductor Technology Co., Ltd. | Method for high aspect ratio photoresist removal in pure reducing plasma |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050136644A1 (en) | 2005-06-23 |
| TW200525692A (en) | 2005-08-01 |
| US7338897B2 (en) | 2008-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4492947B2 (ja) | 半導体装置の製造方法 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US7319274B2 (en) | Methods for selective integration of airgaps and devices made by such methods | |
| US9607883B2 (en) | Trench formation using rounded hard mask | |
| US9640427B2 (en) | Semiconductor structure and fabrication method thereof | |
| JP2006013190A (ja) | 半導体装置の製造方法 | |
| JP2003258090A (ja) | 半導体装置の製造方法 | |
| JP2008010534A (ja) | 半導体装置およびその製造方法 | |
| US6774031B2 (en) | Method of forming dual-damascene structure | |
| JP2006128541A (ja) | 電子デバイスの製造方法 | |
| JP2005183778A (ja) | 半導体装置の製造方法 | |
| US20040150075A1 (en) | Semiconductor device with cupper wiring and method for manufacturing semiconductor device | |
| JP2008047582A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7172965B2 (en) | Method for manufacturing semiconductor device | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| KR20030050951A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2006245268A (ja) | 半導体装置の製造方法 | |
| JP2004363447A (ja) | 半導体装置およびその製造方法 | |
| JP4948278B2 (ja) | 半導体装置の製造方法 | |
| JP4797821B2 (ja) | 半導体装置の製造方法 | |
| JPH1064995A (ja) | 半導体装置の製造方法 | |
| JP2010080606A (ja) | 半導体装置の製造方法 | |
| KR20040057964A (ko) | 반도체 장치의 제조 방법 | |
| JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050420 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061205 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |