JP2005183778A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005183778A JP2005183778A JP2003424568A JP2003424568A JP2005183778A JP 2005183778 A JP2005183778 A JP 2005183778A JP 2003424568 A JP2003424568 A JP 2003424568A JP 2003424568 A JP2003424568 A JP 2003424568A JP 2005183778 A JP2005183778 A JP 2005183778A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor device
- gas
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 28
- 238000004380 ashing Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000007789 gas Substances 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 239000011229 interlayer Substances 0.000 claims description 21
- 239000011261 inert gas Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 10
- 229910052734 helium Inorganic materials 0.000 claims description 6
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910052743 krypton Inorganic materials 0.000 claims description 4
- 239000010410 layer Substances 0.000 claims description 4
- 229910052754 neon Inorganic materials 0.000 claims description 4
- 229910052724 xenon Inorganic materials 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 10
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 23
- 239000001257 hydrogen Substances 0.000 description 23
- 229910052739 hydrogen Inorganic materials 0.000 description 23
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- 239000010949 copper Substances 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 9
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 239000005751 Copper oxide Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910000431 copper oxide Inorganic materials 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000001590 oxidative effect Effects 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000005375 organosiloxane group Chemical group 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【解決手段】 第一埋め込み配線8および第二絶縁膜3の上に形成した第五絶縁膜11、第四絶縁膜10、および第三絶縁膜9をレジストパターン13をマスクとしてエッチングして、第一埋め込み配線8の上にコンタクトホール14を形成する。エッチング後、前記レジストパターン13を除去するアッシング工程において、還元性ガスを用いることにより、第一埋め込み配線8の表面に金属酸化膜を形成することなく、ファセットのない良好なエッチング形状を得ることができる。
【選択図】 図8
Description
まず、図12に示すように、半導体基板1の上に第一絶縁膜2および第二絶縁膜3を形成し、第二絶縁膜3の中に、第一バリアメタル6aおよび第一埋め込み銅膜7aからなる第一埋め込み配線8を形成する。
さらに、第二絶縁膜3および第一埋め込み配線8の上に、第三絶縁膜9、第四絶縁膜10、および第五絶縁膜11を積層し、第五絶縁膜11の上にレジストパターン13を形成する。
第一埋め込み配線8の表面を露出させる。
酸化銅7bは絶縁膜であり、これが残った状態でコンタクトホール14の内部に配線やプラグを形成すると、コンタクトホールの抵抗上昇や、配線不良の原因となってしまう(例えば、特許文献1参照)。
これを避けるため、図14に示す酸化銅7bを洗浄により除去する処理を行うと、図15に示すように、第四絶縁膜10にアンダーカット14aが生じ、後の工程において、この部分への金属膜の埋め込み不良を引き起こすおそれがある。
次に、図17に示すように、酸化性ガスによるアッシングによりレジストパターン13(図16参照)を除去する。さらに、図18に示すように、第五絶縁膜11および第四絶縁膜10をマスクとして、第三絶縁膜9をエッチングし、第一埋め込み配線8の表面を露出させる。
しかし、図18に示すように、第五絶縁膜11および第四絶縁膜10をマスクとして第三絶縁膜9をエッチングするため、第五絶縁膜11および第四絶縁膜10の側面に、ファセット(傾斜面)14bが形成される。このようなファセット14bが形成されると、コンタクトホール14の全体の幅が広がってしまい、コンタクトホールの微細加工を阻害する原因となる。
本発明のその他の特徴については、以下において詳細に説明する。
ここで、説明の便宜上、第一バリアメタル6aおよび第一埋め込み銅膜7aを全体として第一埋め込み配線8と称する。
また、説明の便宜上、第三絶縁膜9、第四絶縁膜10、および第五絶縁膜11を全体として、層間絶縁膜12と称する。
また、第四絶縁膜10は、配線間の寄生容量低減のため、一般に広く用いられるシリコン酸化膜より比誘電率が低い、低誘電率膜を用いる。ここで用いる低誘電率膜の比誘電率は約2.2であり、シリコン酸化膜の3.9と比較して十分に低い値である。
さらに、第五絶縁膜11は、後に形成するコンタクトホール内の埋め込み配線形成において、CMPを行うときの、第三絶縁膜9および第四絶縁膜10の剥離や亀裂を防止するための膜である。
なお、本実施の形態では、低誘電率膜を塗布法により形成する例を示したが、CVD法により比誘電率が3.0以下の低誘電率膜を形成するようにしても良い。
このとき使用するエッチング装置は、例えば、チャンバー内部にウェハを載置するステージおよび下部電極と、下部電極に対向する上部電極とを備え、上部電極に接続した高周波電源に60MHz、下部電極に接続した高周波電源に2MHzの高周波を印加する2周波励起平行平板型反応性イオンエッチング装置である。
このとき使用するエッチング装置は、前述の第五絶縁膜11および第四絶縁膜10のエッチングで用いた装置と同一の装置である。
このときのアッシング方法について説明する。アッシング処理を行うチャンバー内部の温度を200℃〜400℃程度、圧力を130〜135Pa程度に保ち、アッシング処理を行うチャンバーとは別のチャンバーでH2(水素)とHe(ヘリウム)の混合ガスを用いてプラズマを発生させ、そのラジカルを含んだガスをキャリアガスによりアッシング処理を行うチャンバーへ輸送し、アッシング処理を行う。
ここで、上述のように、還元性ガスを用いたアッシングを行うことにより、第一埋め込み配線8の表面に酸化銅7b(図14参照)が形成されることがなく、良好な配線形成が可能である。
これらのガスをH2(水素)と混合することにより、アッシングレートを安定化させることができる。
H2(水素)の体積比率を上述のようにすることにより、アッシングにおける第一埋め込み配線8に対するプラズマダメージを低下させることができる。
さらに、図11に示すように、コンタクトホール14の外部に形成したバリアメタル膜15および銅膜16(図10参照)をCMPにより除去し、第二バリアメタル15aおよび第二埋め込み銅膜16aを形成する。
ここで、説明の便宜上、第二バリアメタル15aおよび第二埋め込み銅膜16aを全体として第二埋め込み配線17と称する。
あるいは、配線間の間隔が広い場合など、配線間の寄生容量の低減が要求されないときは、層間絶縁膜は必ずしも低誘電率膜を含む必要はなく、例えば、シリコン酸化膜の単層膜や、シリコン窒化膜などのストッパー膜と、シリコン酸化膜などからなる複数層の膜であっても良い。
これに置き換えて、例えば、半導体基板主面上から見て、短辺が0.2μm、長辺が5μmの長方形であり、底部が金属配線の上面に達する層間絶縁膜の中に形成した溝、すなわちトレンチを形成するようにしても同様の効果を有する。
このとき、前記レジストパターンを除去するアッシング工程において、還元性ガスを用いて行うようにした。
また、上記のH2(水素)と不活性ガスの混合ガスに用いられる不活性ガスは、He(ヘリウム)、Ne(ネオン)、Ar(アルゴン)、Kr(クリプトン)、Xe(キセノン)のうち、いずれかのガスである。
また、上述のH2(水素)と不活性ガスの混合ガス、又はNH3(アンモニア)とH2(水素)の混合ガス、又はH2(水素)とN2(窒素)の混合ガスは、それぞれの混合ガスの全体に占めるH2(水素)の体積比率が1%以上かつ10%以下の範囲となるようにした。
また、上記の還元性ガスとして、H2(水素)および不活性ガス(He、Ne、Ar、Kr、Xeのうち、いずれかのガス)との混合ガスを用いることにより、アッシングレートを安定させることができる。
また、上記それぞれの混合ガスの全体に占めるH2(水素)の体積比率が1%以上かつ10%以下となる範囲で行うことにより埋め込み配線に対するプラズマダメージを低下させることができる。
また、ファセットがなく半導体基板主面に対して垂直である、良好な形状のコンタクトホール(図9参照)を金属配線上に形成することができる。
Claims (5)
- 基板上に金属配線を形成する工程と、
前記金属配線の上に層間絶縁膜を形成する工程と、
前記層間絶縁膜の上にレジストパターンを形成する工程と、
前記レジストパターンを介して前記層間絶縁膜を選択的にエッチングし、前記層間絶縁膜の中に前記金属配線の上面に達するトレンチ又はコンタクトホールを形成する工程と、
前記レジストパターンを除去するアッシング工程とを備え、
前記アッシング工程を、還元性ガスを用いて行うことを特徴とする半導体装置の製造方法。 - 前記層間絶縁膜は、塗布法又は化学気相成長法により形成された比誘電率が3以下の低誘電率膜の単層膜であるか、または、前記低誘電率膜を少なくとも一つ含む複数層の膜であることを特徴とする請求項1に記載の半導体装置。
- 前記還元性ガスは、H2と不活性ガスの混合ガス、又はNH3ガス、又はNH3とH2の混合ガス、又はNH3とN2の混合ガス、又はH2とN2の混合ガスのうち、いずれかのガスであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記不活性ガスは、He、Ne、Ar、Kr、Xeのうち、いずれかのガスであることを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記H2と不活性ガスの混合ガス、又は前記NH3とH2の混合ガス、又は前記H2とN2の混合ガスは、それぞれの混合ガスの全体に占めるH2の体積比率が1%以上10%以下の範囲であることを特徴とする請求項3に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424568A JP2005183778A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置の製造方法 |
TW093139130A TW200525692A (en) | 2003-12-22 | 2004-12-16 | Method of fabricating a semiconductor device with metal wiring |
US11/014,884 US7338897B2 (en) | 2003-12-22 | 2004-12-20 | Method of fabricating a semiconductor device having metal wiring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003424568A JP2005183778A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183778A true JP2005183778A (ja) | 2005-07-07 |
Family
ID=34675396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003424568A Pending JP2005183778A (ja) | 2003-12-22 | 2003-12-22 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7338897B2 (ja) |
JP (1) | JP2005183778A (ja) |
TW (1) | TW200525692A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150036086A (ko) * | 2012-07-16 | 2015-04-07 | 맷슨 테크놀로지, 인크. | 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7094705B2 (en) * | 2004-01-20 | 2006-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-step plasma treatment method to improve CU interconnect electrical performance |
KR100711912B1 (ko) * | 2005-12-28 | 2007-04-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
JP4257343B2 (ja) * | 2006-06-02 | 2009-04-22 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
US7691754B2 (en) * | 2006-10-18 | 2010-04-06 | United Microelectronics Corp. | Method for removing photoresist layer and method of forming opening |
WO2009039551A1 (en) * | 2007-09-26 | 2009-04-02 | Silverbrook Research Pty Ltd | Method of removing photoresist |
US20090078675A1 (en) * | 2007-09-26 | 2009-03-26 | Silverbrook Research Pty Ltd | Method of removing photoresist |
CN102566846B (zh) * | 2012-01-19 | 2015-04-22 | 深圳秋田微电子有限公司 | 一种电容触摸屏的保护型金属线 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08293490A (ja) | 1995-04-25 | 1996-11-05 | Sumitomo Metal Ind Ltd | 半導体装置のヴィアホールの形成方法 |
JP3803523B2 (ja) * | 1999-12-28 | 2006-08-02 | 株式会社東芝 | ドライエッチング方法及び半導体装置の製造方法 |
JP4018323B2 (ja) | 2000-06-21 | 2007-12-05 | 芝浦メカトロニクス株式会社 | アッシング方法 |
JP2002043423A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
JP2002110679A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
US6503840B2 (en) * | 2001-05-02 | 2003-01-07 | Lsi Logic Corporation | Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning |
US6630406B2 (en) * | 2001-05-14 | 2003-10-07 | Axcelis Technologies | Plasma ashing process |
JP3780189B2 (ja) * | 2001-09-25 | 2006-05-31 | 富士通株式会社 | 半導体装置の製造方法及び半導体装置 |
JP2003332340A (ja) | 2002-05-10 | 2003-11-21 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004103747A (ja) | 2002-09-09 | 2004-04-02 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2004140151A (ja) | 2002-10-17 | 2004-05-13 | Renesas Technology Corp | 半導体装置の製造方法 |
-
2003
- 2003-12-22 JP JP2003424568A patent/JP2005183778A/ja active Pending
-
2004
- 2004-12-16 TW TW093139130A patent/TW200525692A/zh unknown
- 2004-12-20 US US11/014,884 patent/US7338897B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20150036086A (ko) * | 2012-07-16 | 2015-04-07 | 맷슨 테크놀로지, 인크. | 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법 |
JP2015529014A (ja) * | 2012-07-16 | 2015-10-01 | マットソン テクノロジー インコーポレイテッドMattson Technology, Inc. | 純還元性プラズマ中で高アスペクト比のフォトレジストを除去する方法 |
US10431469B2 (en) | 2012-07-16 | 2019-10-01 | Mattson Technology, Inc. | Method for high aspect ratio photoresist removal in pure reducing plasma |
KR102192281B1 (ko) * | 2012-07-16 | 2020-12-18 | 베이징 이타운 세미컨덕터 테크놀로지 컴퍼니 리미티드 | 순수 환원성 플라즈마에서 높은 종횡비 포토레지스트 제거를 위한 방법 |
US11107693B2 (en) | 2012-07-16 | 2021-08-31 | Beijing E-town Semiconductor Technology Co., Ltd. | Method for high aspect ratio photoresist removal in pure reducing plasma |
Also Published As
Publication number | Publication date |
---|---|
US20050136644A1 (en) | 2005-06-23 |
TW200525692A (en) | 2005-08-01 |
US7338897B2 (en) | 2008-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4492947B2 (ja) | 半導体装置の製造方法 | |
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
US7319274B2 (en) | Methods for selective integration of airgaps and devices made by such methods | |
US9607883B2 (en) | Trench formation using rounded hard mask | |
US9640427B2 (en) | Semiconductor structure and fabrication method thereof | |
JP2006013190A (ja) | 半導体装置の製造方法 | |
JP2003258090A (ja) | 半導体装置の製造方法 | |
JP2008010534A (ja) | 半導体装置およびその製造方法 | |
US6774031B2 (en) | Method of forming dual-damascene structure | |
JP2006128541A (ja) | 電子デバイスの製造方法 | |
JP2005183778A (ja) | 半導体装置の製造方法 | |
US20040150075A1 (en) | Semiconductor device with cupper wiring and method for manufacturing semiconductor device | |
JP2008047582A (ja) | 半導体装置の製造方法及び半導体装置 | |
US7172965B2 (en) | Method for manufacturing semiconductor device | |
JP4523351B2 (ja) | 半導体装置の製造方法 | |
JP2005005697A (ja) | 半導体装置の製造方法 | |
KR20030050951A (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2006245268A (ja) | 半導体装置の製造方法 | |
JP2004363447A (ja) | 半導体装置およびその製造方法 | |
JP4948278B2 (ja) | 半導体装置の製造方法 | |
JP4797821B2 (ja) | 半導体装置の製造方法 | |
JPH1064995A (ja) | 半導体装置の製造方法 | |
JP2010080606A (ja) | 半導体装置の製造方法 | |
KR20040057964A (ko) | 반도체 장치의 제조 방법 | |
JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |