JPH08293490A - 半導体装置のヴィアホールの形成方法 - Google Patents
半導体装置のヴィアホールの形成方法Info
- Publication number
- JPH08293490A JPH08293490A JP10117395A JP10117395A JPH08293490A JP H08293490 A JPH08293490 A JP H08293490A JP 10117395 A JP10117395 A JP 10117395A JP 10117395 A JP10117395 A JP 10117395A JP H08293490 A JPH08293490 A JP H08293490A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- resist
- wiring
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【構成】 下層金属配線３上に設けられた層間絶縁膜５
上に形成された第一のレジストパターン６をマスクとし
て層間絶縁膜５をエッチングしてヴィアホール７を形成
する工程と、第二のレジスト層１０を形成する工程と、
その後アッシングにより第二のレジスト層１０と第一の
レジストパターン６の一部を除去する工程と、第一のレ
ジストパターン６及び第二のレジスト層１０の残りをレ
ジスト剥離液で除去する工程とを含むことを特徴とする
半導体装置のヴィアホール７の形成方法。 【効果】 ヴィアコンタクトに反応生成物や金属酸化物
が介在することがなく、低抵抗で信頼性の高いヴィアコ
ンタクトを得ることができる。
上に形成された第一のレジストパターン６をマスクとし
て層間絶縁膜５をエッチングしてヴィアホール７を形成
する工程と、第二のレジスト層１０を形成する工程と、
その後アッシングにより第二のレジスト層１０と第一の
レジストパターン６の一部を除去する工程と、第一のレ
ジストパターン６及び第二のレジスト層１０の残りをレ
ジスト剥離液で除去する工程とを含むことを特徴とする
半導体装置のヴィアホール７の形成方法。 【効果】 ヴィアコンタクトに反応生成物や金属酸化物
が介在することがなく、低抵抗で信頼性の高いヴィアコ
ンタクトを得ることができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置のヴィアホー
ルの形成方法に関し、より詳細には半導体集積回路製造
過程で形成される絶縁膜をエッチングしてヴィアホール
を形成する半導体装置のヴィアホールの形成方法に関す
る。
ルの形成方法に関し、より詳細には半導体集積回路製造
過程で形成される絶縁膜をエッチングしてヴィアホール
を形成する半導体装置のヴィアホールの形成方法に関す
る。
【０００２】
【従来の技術】下層金属配線と上層金属配線とを電気的
に接続するために形成される半導体装置のヴィアホール
は前記下層金属配線上の層間絶縁膜上に形成されたレジ
ストパターンをマスクとして前記層間絶縁膜を選択的に
エッチングし、その後、前記レジストパターンを除去す
ることにより形成される。
に接続するために形成される半導体装置のヴィアホール
は前記下層金属配線上の層間絶縁膜上に形成されたレジ
ストパターンをマスクとして前記層間絶縁膜を選択的に
エッチングし、その後、前記レジストパターンを除去す
ることにより形成される。
【０００３】上記エッチングの際、前記レジストパター
ンの表面には硬化層が形成される。該硬化層を除去する
ため、一般にはＯ2 プラズマによるアッシングが行わ
れ、この工程で略全部のレジストパターンが除去され、
その後レジスト剥離液により残渣等が除去されて上記レ
ジストパターンの除去が完了する。
ンの表面には硬化層が形成される。該硬化層を除去する
ため、一般にはＯ2 プラズマによるアッシングが行わ
れ、この工程で略全部のレジストパターンが除去され、
その後レジスト剥離液により残渣等が除去されて上記レ
ジストパターンの除去が完了する。
【０００４】図３は従来の半導体装置のヴィアホールの
形成工程を示した模式的断面図である。
形成工程を示した模式的断面図である。
【０００５】まずＳｉ基板１に絶縁膜２を形成し、スパ
ッタ法、フォトリソグラフィ及びドライエッチング技術
を用いて下層Ａｌ（アルミニウム）配線３を形成する。
続いて層間絶縁膜５をＣＶＤ法により形成した後（図３
（ａ））、この上に形成したレジスト層１６をマスクと
して反応性イオンエッチングを行い層間絶縁膜５にヴィ
アホール７を開孔する（図３（ｂ））。この時レジスト
層１６の表面には前記反応性イオンエッチングにより硬
化層８が形成されているため、Ｏ2 プラズマによるアッ
シングにより硬化層８を含む略全部のレジスト１６を除
去し、その後レジスト剥離液で残渣等を除去する（図３
（ｃ））。続いてヴィアホール７底部の下層Ａｌ配線３
表面の酸化物（Ａｌと大気中の酸素が反応して形成され
たＡｌ2Ｏ3 等）をＡｒ等の不活性ガスのスパッタエッ
チにより除去した後、同一真空中でＡｌ薄膜をスパッタ
成膜し、下層Ａｌ配線３と同様に上層Ａｌ配線９を形成
する（図３（ｄ））。このようにしてヴィアホール７を
介して上下層のＡｌ配線を接続することができる。
ッタ法、フォトリソグラフィ及びドライエッチング技術
を用いて下層Ａｌ（アルミニウム）配線３を形成する。
続いて層間絶縁膜５をＣＶＤ法により形成した後（図３
（ａ））、この上に形成したレジスト層１６をマスクと
して反応性イオンエッチングを行い層間絶縁膜５にヴィ
アホール７を開孔する（図３（ｂ））。この時レジスト
層１６の表面には前記反応性イオンエッチングにより硬
化層８が形成されているため、Ｏ2 プラズマによるアッ
シングにより硬化層８を含む略全部のレジスト１６を除
去し、その後レジスト剥離液で残渣等を除去する（図３
（ｃ））。続いてヴィアホール７底部の下層Ａｌ配線３
表面の酸化物（Ａｌと大気中の酸素が反応して形成され
たＡｌ2Ｏ3 等）をＡｒ等の不活性ガスのスパッタエッ
チにより除去した後、同一真空中でＡｌ薄膜をスパッタ
成膜し、下層Ａｌ配線３と同様に上層Ａｌ配線９を形成
する（図３（ｄ））。このようにしてヴィアホール７を
介して上下層のＡｌ配線を接続することができる。
【０００６】
【発明が解決しようとする課題】しかしながら上述した
従来の半導体装置のヴィアホールの形成方法では、層間
絶縁膜５のエッチング時に生成した反応生成物やヴィア
ホール７の形成後にホール底部に露出した下層Ａｌ配線
３が、ヴィアホール７形成後のアッシング工程における
Ｏ2 プラズマにより酸化される。
従来の半導体装置のヴィアホールの形成方法では、層間
絶縁膜５のエッチング時に生成した反応生成物やヴィア
ホール７の形成後にホール底部に露出した下層Ａｌ配線
３が、ヴィアホール７形成後のアッシング工程における
Ｏ2 プラズマにより酸化される。
【０００７】図４は層間絶縁膜５エッチング工程で形成
された前記反応生成物とアッシング工程で形成された下
層Ａｌ配線３の酸化物を説明するために示した模式的断
面図であり、図中１２は反応生成物を、１３は下層Ａｌ
配線３の酸化物をそれぞれ示している。
された前記反応生成物とアッシング工程で形成された下
層Ａｌ配線３の酸化物を説明するために示した模式的断
面図であり、図中１２は反応生成物を、１３は下層Ａｌ
配線３の酸化物をそれぞれ示している。
【０００８】反応生成物１２は所謂Ａｌクラウンリング
と呼ばれるものであり、前記下層金属配線がヴィアホー
ル７形成時にスパッタされ、エッチングガスであるフル
オロカーボン系ガスと反応することにより主にＡｌＦ3
の形態でヴィアホール側壁にリング状に残る残渣物であ
る。これは後の有機レジスト剥離工程においてアミン系
の剥離液を用いれば除去可能であるが、アッシング工程
時の酸化の度合いが大きい場合は除去できなくなるとい
う報告（例えば月刊セミコンダクターワールド、ｐ１
０、Ｐ７５〜７９、（１９９４））があるように前記酸
化物の生成が問題となっている。
と呼ばれるものであり、前記下層金属配線がヴィアホー
ル７形成時にスパッタされ、エッチングガスであるフル
オロカーボン系ガスと反応することにより主にＡｌＦ3
の形態でヴィアホール側壁にリング状に残る残渣物であ
る。これは後の有機レジスト剥離工程においてアミン系
の剥離液を用いれば除去可能であるが、アッシング工程
時の酸化の度合いが大きい場合は除去できなくなるとい
う報告（例えば月刊セミコンダクターワールド、ｐ１
０、Ｐ７５〜７９、（１９９４））があるように前記酸
化物の生成が問題となっている。
【０００９】特に近年、前記アッシング工程での処理方
法がバッチ式から枚葉式へ移行するのに伴い、スループ
ットの向上、すなわちアッシングレートの向上が要求さ
れ、エッチング工程と同様にアッシング工程においても
低圧・高密度プラズマによる処理が主流となりつつあ
る。該低圧・高密度プラズマ処理によれば前記反応生成
物や下層Ａｌ配線３に対する酸化能力はより高くなるた
め、上記課題はより深刻なものとなる。
法がバッチ式から枚葉式へ移行するのに伴い、スループ
ットの向上、すなわちアッシングレートの向上が要求さ
れ、エッチング工程と同様にアッシング工程においても
低圧・高密度プラズマによる処理が主流となりつつあ
る。該低圧・高密度プラズマ処理によれば前記反応生成
物や下層Ａｌ配線３に対する酸化能力はより高くなるた
め、上記課題はより深刻なものとなる。
【００１０】また、前記下層金属配線の酸化物には主に
下記の２つが考えられる。一つはヴィアホール７底部に
露出した下層金属配線が下層Ａｌ配線３である場合の酸
化物である。アッシング工程時に下層Ａｌ配線３がＯ2
プラズマにより酸化されると絶縁物である金属酸化物Ａ
ｌ2 Ｏ3 が形成される。Ａｌは極めて酸化されやすい金
属であるため大気中に晒しただけでもＡｌ2 Ｏ3 は形成
されるが、アッシングによる前記金属酸化物Ａｌ2 Ｏ3
はより強固で厚さも厚い。
下記の２つが考えられる。一つはヴィアホール７底部に
露出した下層金属配線が下層Ａｌ配線３である場合の酸
化物である。アッシング工程時に下層Ａｌ配線３がＯ2
プラズマにより酸化されると絶縁物である金属酸化物Ａ
ｌ2 Ｏ3 が形成される。Ａｌは極めて酸化されやすい金
属であるため大気中に晒しただけでもＡｌ2 Ｏ3 は形成
されるが、アッシングによる前記金属酸化物Ａｌ2 Ｏ3
はより強固で厚さも厚い。
【００１１】もう一つはヴィアホール７底部に露出した
下層金属配線が反射防止膜（図示せず）を有する下層Ａ
ｌ配線３である場合の酸化物である。前記反射防止膜と
は配線形成のフォトリソグラフィ工程において下地基板
の段差に起因してレジストパターンが崩れる所謂ハレー
ション対策として下層Ａｌ配線３上に形成される低反射
率の金属薄膜のことであり、Ａｌ合金膜形成後、同一真
空中でスパッタあるいは反応性スパッタにより形成され
る。
下層金属配線が反射防止膜（図示せず）を有する下層Ａ
ｌ配線３である場合の酸化物である。前記反射防止膜と
は配線形成のフォトリソグラフィ工程において下地基板
の段差に起因してレジストパターンが崩れる所謂ハレー
ション対策として下層Ａｌ配線３上に形成される低反射
率の金属薄膜のことであり、Ａｌ合金膜形成後、同一真
空中でスパッタあるいは反応性スパッタにより形成され
る。
【００１２】前記反射防止膜材料としてはＴｉＮ、Ｔ
ｉ、ＴｉＯＮ、ＴｉＷ等、Ｔｉ系材料のほかＳｉ、Ｗ、
ＷＳｉ2 が用いられており、最も一般的にはＴｉＮが用
いられている。
ｉ、ＴｉＯＮ、ＴｉＷ等、Ｔｉ系材料のほかＳｉ、Ｗ、
ＷＳｉ2 が用いられており、最も一般的にはＴｉＮが用
いられている。
【００１３】ヴィアホール７形成後、ヴィアホール７底
部に前記反射防止膜が露出した場合、大気による酸化の
みではなく、続くアッシング工程におけるＯ2 プラズマ
により前記反射防止膜の酸化がなされる場合がある。特
にＴｉＮのようなＴｉ系の材料の場合、未反応なＴｉは
酸素との親和力が大きいため酸化されやすく、ＴｉＯ、
ＴｉＯ2 、Ｔｉ2 Ｏ3 等のチタン酸化物を生成する。こ
れらのチタン酸化物、特にＴｉＯ2 は化学的に極めて安
定で熱的には８００℃以下では分解せず、化学薬品に対
する溶解性は熱濃硫酸、フッ酸に溶解するのみであり、
水はもちろん希酸、希アルカリ、有機溶剤には溶解しな
い。
部に前記反射防止膜が露出した場合、大気による酸化の
みではなく、続くアッシング工程におけるＯ2 プラズマ
により前記反射防止膜の酸化がなされる場合がある。特
にＴｉＮのようなＴｉ系の材料の場合、未反応なＴｉは
酸素との親和力が大きいため酸化されやすく、ＴｉＯ、
ＴｉＯ2 、Ｔｉ2 Ｏ3 等のチタン酸化物を生成する。こ
れらのチタン酸化物、特にＴｉＯ2 は化学的に極めて安
定で熱的には８００℃以下では分解せず、化学薬品に対
する溶解性は熱濃硫酸、フッ酸に溶解するのみであり、
水はもちろん希酸、希アルカリ、有機溶剤には溶解しな
い。
【００１４】このようにアッシング工程で形成された反
応生成物１２の酸化物や下層金属配線の酸化物１３は化
学的に安定であるため、続く有機レジスト剥離工程では
除去できない。
応生成物１２の酸化物や下層金属配線の酸化物１３は化
学的に安定であるため、続く有機レジスト剥離工程では
除去できない。
【００１５】これら酸化物を化学的な方法により除去す
ることができない場合、物理的エッチングすなわち上層
Ａｌ配線９形成前に行われるスパッタエッチにより除去
せざるを得ないが、アッシングにより形成された酸化物
は前述したように大気に晒されることにより形成される
所謂自然酸化膜よりも強固で厚いため、下記のさまざま
な問題が発生する。
ることができない場合、物理的エッチングすなわち上層
Ａｌ配線９形成前に行われるスパッタエッチにより除去
せざるを得ないが、アッシングにより形成された酸化物
は前述したように大気に晒されることにより形成される
所謂自然酸化膜よりも強固で厚いため、下記のさまざま
な問題が発生する。
【００１６】まず第一に、スパッタエッチ自体エッチレ
ートが低いため、前記酸化物を完全に除去するためには
長時間のエッチングが余儀なくされ、半導体装置製造の
スループットを著しく低下させてしまうという問題があ
る。
ートが低いため、前記酸化物を完全に除去するためには
長時間のエッチングが余儀なくされ、半導体装置製造の
スループットを著しく低下させてしまうという問題があ
る。
【００１７】第二に、過度なスパッタエッチはＳｉ基板
１表面やヴィアホール７側壁から解離した層間絶縁膜５
の分子が反応生成物１２やホール底部に露出した下層金
属配線に再付着する原因となったり、あるいは層間絶縁
膜５の酸素や吸湿による水分が解離して反応生成物１２
や前記下層金属配線と反応し、酸化物を形成する原因と
なったりするという問題がある。前記過度なスパッタエ
ッチによるヴィアコンタクト特性の劣化現象は例えば５
５回応用物理学会学術講演会予稿集、１９ｐ−ＺＤ−１
５、Ｐ６２２、（１９９４）に報告されている。
１表面やヴィアホール７側壁から解離した層間絶縁膜５
の分子が反応生成物１２やホール底部に露出した下層金
属配線に再付着する原因となったり、あるいは層間絶縁
膜５の酸素や吸湿による水分が解離して反応生成物１２
や前記下層金属配線と反応し、酸化物を形成する原因と
なったりするという問題がある。前記過度なスパッタエ
ッチによるヴィアコンタクト特性の劣化現象は例えば５
５回応用物理学会学術講演会予稿集、１９ｐ−ＺＤ−１
５、Ｐ６２２、（１９９４）に報告されている。
【００１８】第三に、スパッタエッチにおけるＡｒ粒子
は指向性が高く、直進的に飛来するのでヴィアホール７
底面のエッチングにはある程度有効であるが、ヴィアホ
ール７側壁に直立しているクラウンリングのような反応
生成物１２に対しては極めてエッチング効果が低いとい
う問題がある。
は指向性が高く、直進的に飛来するのでヴィアホール７
底面のエッチングにはある程度有効であるが、ヴィアホ
ール７側壁に直立しているクラウンリングのような反応
生成物１２に対しては極めてエッチング効果が低いとい
う問題がある。
【００１９】以上述べてきたように、有機レジスト剥離
工程や上層Ａｌ配線９形成前のスパッタエッチではアッ
シング工程で形成された反応生成物１２の酸化物や下層
金属配線の酸化物１３を十分に除去することは困難であ
り、その結果、これら酸化物がヴィアコンタクトに介在
し、ヴィアコンタクト抵抗を増大させてしまう、あるい
はヴィア部における信頼性を低下させてしまうという課
題があった。
工程や上層Ａｌ配線９形成前のスパッタエッチではアッ
シング工程で形成された反応生成物１２の酸化物や下層
金属配線の酸化物１３を十分に除去することは困難であ
り、その結果、これら酸化物がヴィアコンタクトに介在
し、ヴィアコンタクト抵抗を増大させてしまう、あるい
はヴィア部における信頼性を低下させてしまうという課
題があった。
【００２０】本発明はこのような課題に鑑み発明された
ものであって、アッシング工程における反応生成物の酸
化や下層金属配線の酸化を回避し、低抵抗で信頼性の高
いヴィアコンタクトを有する半導体装置のヴィアホール
の形成方法を提供することを目的としている。
ものであって、アッシング工程における反応生成物の酸
化や下層金属配線の酸化を回避し、低抵抗で信頼性の高
いヴィアコンタクトを有する半導体装置のヴィアホール
の形成方法を提供することを目的としている。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る半導体装置のヴィアホールの形成方法
は、下層金属配線と上層金属配線とを電気的に接続する
ために形成される半導体装置のヴィアホールの形成方法
において、前記下層金属配線上に設けられた層間絶縁膜
上に形成された第一のレジストパターンをマスクとして
前記層間絶縁膜をエッチングしてヴィアホールを形成す
る工程と、第二のレジスト層を形成する工程と、その後
アッシングにより前記第二のレジスト層と前記第一のレ
ジストパターンの一部を除去する工程と、前記第一のレ
ジストパターン及び第二のレジスト層の残りをレジスト
剥離液で除去する工程とを含んでいることを特徴として
いる。
に本発明に係る半導体装置のヴィアホールの形成方法
は、下層金属配線と上層金属配線とを電気的に接続する
ために形成される半導体装置のヴィアホールの形成方法
において、前記下層金属配線上に設けられた層間絶縁膜
上に形成された第一のレジストパターンをマスクとして
前記層間絶縁膜をエッチングしてヴィアホールを形成す
る工程と、第二のレジスト層を形成する工程と、その後
アッシングにより前記第二のレジスト層と前記第一のレ
ジストパターンの一部を除去する工程と、前記第一のレ
ジストパターン及び第二のレジスト層の残りをレジスト
剥離液で除去する工程とを含んでいることを特徴として
いる。
【００２２】
【作用】本発明に係る半導体装置のヴィアホールの形成
方法によれば、前記下層金属配線上に設けられた前記層
間絶縁膜上に形成された前記第一のレジストパターンを
マスクとして前記層間絶縁膜をエッチングして前記ヴィ
アホールを形成する工程と、前記第二のレジスト層を形
成する工程と、その後アッシングにより前記第二のレジ
スト層と前記第一のレジストパターンの一部を除去する
工程と、前記第一のレジストパターン及び第二のレジス
ト層の残りを前記レジスト剥離液で除去する工程とを含
んでおり、粘性率の低いレジストを使用することにより
前記第二のレジスト層がヴィアホール上で窪むことなく
平坦に、かつヴィアホール内に十分に充填されるように
形成される。続くアッシング工程においては、エッチン
グ硬化層が除去された後ヴィアホール側面および底部が
露出する前に終了するようアッシングが行われ、ヴィア
ホール形成時に生成されヴィアホール側壁に残った反応
生成物やヴィアホール底部に露出した下層金属配線がア
ッシング工程時のＯ2プラズマにより酸化されることは
ない。従って続くレジスト剥離工程で残りのレジストと
ともに前記反応生成物は除去される。通常さらにその後
の上層Ａｌ配線形成前のスパッタエッチにより前記下層
金属配線の酸化物等を除去するが、該酸化物は自然酸化
膜であるので過度のスパッタエッチを行うことなく容易
に除去し得る。
方法によれば、前記下層金属配線上に設けられた前記層
間絶縁膜上に形成された前記第一のレジストパターンを
マスクとして前記層間絶縁膜をエッチングして前記ヴィ
アホールを形成する工程と、前記第二のレジスト層を形
成する工程と、その後アッシングにより前記第二のレジ
スト層と前記第一のレジストパターンの一部を除去する
工程と、前記第一のレジストパターン及び第二のレジス
ト層の残りを前記レジスト剥離液で除去する工程とを含
んでおり、粘性率の低いレジストを使用することにより
前記第二のレジスト層がヴィアホール上で窪むことなく
平坦に、かつヴィアホール内に十分に充填されるように
形成される。続くアッシング工程においては、エッチン
グ硬化層が除去された後ヴィアホール側面および底部が
露出する前に終了するようアッシングが行われ、ヴィア
ホール形成時に生成されヴィアホール側壁に残った反応
生成物やヴィアホール底部に露出した下層金属配線がア
ッシング工程時のＯ2プラズマにより酸化されることは
ない。従って続くレジスト剥離工程で残りのレジストと
ともに前記反応生成物は除去される。通常さらにその後
の上層Ａｌ配線形成前のスパッタエッチにより前記下層
金属配線の酸化物等を除去するが、該酸化物は自然酸化
膜であるので過度のスパッタエッチを行うことなく容易
に除去し得る。
【００２３】従ってその後、上層金属配線を形成しても
ヴィアコンタクトに反応生成物や金属酸化物が残存する
ことはなく、低抵抗で信頼性の高いヴィアコンタクトが
得られる。
ヴィアコンタクトに反応生成物や金属酸化物が残存する
ことはなく、低抵抗で信頼性の高いヴィアコンタクトが
得られる。
【００２４】
【実施例】以下、本発明に係る半導体装置のヴィアホー
ルの形成方法の実施例を図面に基づいて説明する。
ルの形成方法の実施例を図面に基づいて説明する。
【００２５】図１（ａ）〜（ｆ）は実施例に係るヴィア
ホールの形成方法説明するための各工程を模式的に示し
た断面図である。
ホールの形成方法説明するための各工程を模式的に示し
た断面図である。
【００２６】まずトランジスタ（図示せず）等を有する
Ｓｉ基板１上にＣＶＤ法により絶縁膜２を形成した後、
ＤＣマグネトロンスパッタ装置によりＡｌＳｉＣｕを６
００ｎｍ、Ｔｉを１０ｎｍ、ＴｉＮを２５ｎｍこの順に
真空中で連続的に成膜させる。その後、通常のフォトリ
ソグラフィ及びエッチング工程を施して反射防止膜４
（この場合ＴｉＮ／Ｔｉ）を有する下層Ａｌ配線３を形
成した後、プラズマＣＶＤにより層間絶縁膜５としてＳ
ｉＯ2 を８００ｎｍ堆積する（図１（ａ））。
Ｓｉ基板１上にＣＶＤ法により絶縁膜２を形成した後、
ＤＣマグネトロンスパッタ装置によりＡｌＳｉＣｕを６
００ｎｍ、Ｔｉを１０ｎｍ、ＴｉＮを２５ｎｍこの順に
真空中で連続的に成膜させる。その後、通常のフォトリ
ソグラフィ及びエッチング工程を施して反射防止膜４
（この場合ＴｉＮ／Ｔｉ）を有する下層Ａｌ配線３を形
成した後、プラズマＣＶＤにより層間絶縁膜５としてＳ
ｉＯ2 を８００ｎｍ堆積する（図１（ａ））。
【００２７】続いて膜厚１．０５μｍのレジストにヴィ
アホールパターンを形成して第一のレジストパターン６
とし、反応性イオンエッチングにより層間絶縁膜５にヴ
ィアホール７を開孔する。この時、ヴィアホール側壁に
は反応生成物（図示せず）が生成され、第一のレジスト
パターン６の表面にはエッチング硬化層８が形成され
る。エッチング後のレジスト膜厚は０．９０μｍとなる
（図１（ｂ））。
アホールパターンを形成して第一のレジストパターン６
とし、反応性イオンエッチングにより層間絶縁膜５にヴ
ィアホール７を開孔する。この時、ヴィアホール側壁に
は反応生成物（図示せず）が生成され、第一のレジスト
パターン６の表面にはエッチング硬化層８が形成され
る。エッチング後のレジスト膜厚は０．９０μｍとなる
（図１（ｂ））。
【００２８】次に第二のレジスト層１０をヴィアホール
７の上で窪むことなく平坦で、かつヴィアホール７内に
十分に充填される条件にて塗布する。ここでは比較的粘
性率の低いレジスト（１５ｃＰ）を４０００ｒｐｍでス
ピンコートし、９５℃、２分のベークを行った。膜厚は
１．０５μｍとなり、第一のレジストパターン６の０．
９０μｍと合わせて第一のレジストパターン６と第二の
レジスト層１０の総膜（以下、単にレジストと記す）の
厚みは１．９５μｍとなる。
７の上で窪むことなく平坦で、かつヴィアホール７内に
十分に充填される条件にて塗布する。ここでは比較的粘
性率の低いレジスト（１５ｃＰ）を４０００ｒｐｍでス
ピンコートし、９５℃、２分のベークを行った。膜厚は
１．０５μｍとなり、第一のレジストパターン６の０．
９０μｍと合わせて第一のレジストパターン６と第二の
レジスト層１０の総膜（以下、単にレジストと記す）の
厚みは１．９５μｍとなる。
【００２９】続いて第一のレジストパターン６表面のエ
ッチング硬化層８が除去されるように、かつヴィアホー
ル側面および底部が露出しないようにアッシング終点１
１まで前記レジストをアッシングする。アッシング条件
はＳｉ基板１の温度：１８０℃、ガス圧：６００ｍＴｏ
ｒｒ、Ｏ2 ：８００ｓｃｃｍ、ＲＦパワー：５００Ｗ
（１３．５６ＭＨｚ）、アッシング時間：８０秒であ
り、ダウンフロー式アッシャーを使用した。本条件のア
ッシングレートは１．３４μｍ／ｍｉｎであり、８０秒
で１．７９μｍのレジストが除去される。実施例におけ
る第一のレジストパターン６の表面エッチング硬化層８
は第二のレジスト層１０の表面から１．０５μｍの深さ
にあるため、前記アッシングにより完全に除去されてい
ることになる。また、前記アッシング後には層間絶縁膜
５上に０．１６μｍ（＝１．９５μｍ−１．７９μｍ）
のレジストが残るため、ヴィアホールエッチングで生成
されたヴィアホール側壁の反応生成物及びヴィアホール
底面のＴｉＮ反射防止膜はＯ2プラズマに晒されること
はなく、酸化されることはない（図１（ｃ）、
（ｄ））。
ッチング硬化層８が除去されるように、かつヴィアホー
ル側面および底部が露出しないようにアッシング終点１
１まで前記レジストをアッシングする。アッシング条件
はＳｉ基板１の温度：１８０℃、ガス圧：６００ｍＴｏ
ｒｒ、Ｏ2 ：８００ｓｃｃｍ、ＲＦパワー：５００Ｗ
（１３．５６ＭＨｚ）、アッシング時間：８０秒であ
り、ダウンフロー式アッシャーを使用した。本条件のア
ッシングレートは１．３４μｍ／ｍｉｎであり、８０秒
で１．７９μｍのレジストが除去される。実施例におけ
る第一のレジストパターン６の表面エッチング硬化層８
は第二のレジスト層１０の表面から１．０５μｍの深さ
にあるため、前記アッシングにより完全に除去されてい
ることになる。また、前記アッシング後には層間絶縁膜
５上に０．１６μｍ（＝１．９５μｍ−１．７９μｍ）
のレジストが残るため、ヴィアホールエッチングで生成
されたヴィアホール側壁の反応生成物及びヴィアホール
底面のＴｉＮ反射防止膜はＯ2プラズマに晒されること
はなく、酸化されることはない（図１（ｃ）、
（ｄ））。
【００３０】次にレジスト剥離工程で残りのレジストと
前記反応生成物を除去する。該反応生成物はアッシング
による酸化を受けていないのでアミン系の有機レジスト
剥離液で容易に除去できる（図１（ｅ））。
前記反応生成物を除去する。該反応生成物はアッシング
による酸化を受けていないのでアミン系の有機レジスト
剥離液で容易に除去できる（図１（ｅ））。
【００３１】続いてヴィアホール底部の反射防止膜４の
表面の自然酸化膜や付着物等をスパッタエッチにより除
去した後、同一真空中でＡｌＳｉＣｕ８００ｎｍをスパ
ッタ成膜し、フォトリソグラフィ及びエッチングにより
上層Ａｌ配線９を形成する（図１（ｆ））。
表面の自然酸化膜や付着物等をスパッタエッチにより除
去した後、同一真空中でＡｌＳｉＣｕ８００ｎｍをスパ
ッタ成膜し、フォトリソグラフィ及びエッチングにより
上層Ａｌ配線９を形成する（図１（ｆ））。
【００３２】図２に実施例に係る方法により形成した２
層Ａｌ配線ヴィアチェーンのヴィアコンタクト抵抗の測
定結果を示す。測定パターンとしてヴィアホール７径
１．０〜２．０μｍの１０００段のヴィアチェーンを形
成し、両端に５Ｖを印加した時の抵抗値で示した。ま
た、比較例１として２層Ａｌ配線ヴィアチェーン（アッ
シング時間：１分１０秒、６５％のオーバーアッシン
グ）を形成し、比較例２として２層Ａｌ配線ヴィアチェ
ーン（アッシング時間：３分、３２３％のオーバーアッ
シング）を形成してそれぞれ１個当たりのヴィアコンタ
クト抵抗を測定した結果も合わせて示す。
層Ａｌ配線ヴィアチェーンのヴィアコンタクト抵抗の測
定結果を示す。測定パターンとしてヴィアホール７径
１．０〜２．０μｍの１０００段のヴィアチェーンを形
成し、両端に５Ｖを印加した時の抵抗値で示した。ま
た、比較例１として２層Ａｌ配線ヴィアチェーン（アッ
シング時間：１分１０秒、６５％のオーバーアッシン
グ）を形成し、比較例２として２層Ａｌ配線ヴィアチェ
ーン（アッシング時間：３分、３２３％のオーバーアッ
シング）を形成してそれぞれ１個当たりのヴィアコンタ
クト抵抗を測定した結果も合わせて示す。
【００３３】比較例１、２におけるヴィアコンタクト抵
抗は非常に高く、アッシング時間が長い比較例２の方が
より高くなる。これに対して実施例におけるヴィアコン
タクト抵抗は１００〜１０００（Ω）の間で安定してお
り、比較例２のそれよりも最大で約２桁低い。これは実
施例に係る方法によればヴィアホールエッチで生成され
る反応生成物や反射防止膜が酸化されるのを回避できる
ためである。
抗は非常に高く、アッシング時間が長い比較例２の方が
より高くなる。これに対して実施例におけるヴィアコン
タクト抵抗は１００〜１０００（Ω）の間で安定してお
り、比較例２のそれよりも最大で約２桁低い。これは実
施例に係る方法によればヴィアホールエッチで生成され
る反応生成物や反射防止膜が酸化されるのを回避できる
ためである。
【００３４】このように、実施例に係る方法によればヴ
ィアコンタクトに反応生成物や金属酸化物を介在させる
ことなく、低抵抗で信頼性の高いヴィアコンタクトを得
ることができた。
ィアコンタクトに反応生成物や金属酸化物を介在させる
ことなく、低抵抗で信頼性の高いヴィアコンタクトを得
ることができた。
【００３５】本実施例では下層Ａｌ配線がＴｉＮ／Ｔｉ
反射防止膜を有する場合について述べたが何らこれに限
定するものでなく、別の実施例では反射防止膜としてＴ
ｉＮ、Ｔｉ、ＴｉＯＮ、ＴｉＷ等、Ｔｉ系材料のほかＳ
ｉ、Ｗ、ＷＳｉ2 等を用いた場合であっても、また前記
反射防止膜が形成されていない場合であっても同様の効
果を得ることができる。
反射防止膜を有する場合について述べたが何らこれに限
定するものでなく、別の実施例では反射防止膜としてＴ
ｉＮ、Ｔｉ、ＴｉＯＮ、ＴｉＷ等、Ｔｉ系材料のほかＳ
ｉ、Ｗ、ＷＳｉ2 等を用いた場合であっても、また前記
反射防止膜が形成されていない場合であっても同様の効
果を得ることができる。
【００３６】
【発明の効果】以上詳述したように本発明に係る半導体
装置のヴィアホールの形成方法においては、ヴィアホー
ルエッチング後、第二のレジスト層がヴィアホール上で
窪むことなく平坦で、かつヴィアホール内に十分に充填
されるように形成され、続くアッシング工程においてエ
ッチング硬化層が除去され、かつヴィアホール側面およ
び底部が露出するまでにアッシングが終了するのでヴィ
アホールエッチングで生成してヴィアホール側壁に残っ
た反応生成物やヴィアホール底部の下層金属配線がＯ2
プラズマにより酸化されることはない。従って続くレジ
スト剥離工程で残りのレジストとともに反応生成物は除
去することができる。さらにその後の上層Ａｌ配線形成
前のスパッタエッチで下層金属配線の酸化物等を除去す
るが、酸化物があったとしても自然酸化膜程度なので過
度のスパッタエッチをすることなく容易に除去すること
ができる。
装置のヴィアホールの形成方法においては、ヴィアホー
ルエッチング後、第二のレジスト層がヴィアホール上で
窪むことなく平坦で、かつヴィアホール内に十分に充填
されるように形成され、続くアッシング工程においてエ
ッチング硬化層が除去され、かつヴィアホール側面およ
び底部が露出するまでにアッシングが終了するのでヴィ
アホールエッチングで生成してヴィアホール側壁に残っ
た反応生成物やヴィアホール底部の下層金属配線がＯ2
プラズマにより酸化されることはない。従って続くレジ
スト剥離工程で残りのレジストとともに反応生成物は除
去することができる。さらにその後の上層Ａｌ配線形成
前のスパッタエッチで下層金属配線の酸化物等を除去す
るが、酸化物があったとしても自然酸化膜程度なので過
度のスパッタエッチをすることなく容易に除去すること
ができる。
【００３７】従ってその後上層Ａｌ配線を形成してもヴ
ィアコンタクトに反応生成物や金属酸化物が介在するこ
とがなく、低抵抗で信頼性の高いヴィアコンタクトを得
ることができる。
ィアコンタクトに反応生成物や金属酸化物が介在するこ
とがなく、低抵抗で信頼性の高いヴィアコンタクトを得
ることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｆ）は本発明の実施例に係る半導体
装置のヴィアホールの形成工程を模式的に示した断面図
である。
装置のヴィアホールの形成工程を模式的に示した断面図
である。
【図２】実施例及び比較例におけるヴィアコンタクト抵
抗値を示したグラフである。
抗値を示したグラフである。
【図３】（ａ）〜（ｄ）は従来の半導体装置のヴィアホ
ールの形成工程を模式的に示した断面図である。
ールの形成工程を模式的に示した断面図である。
【図４】従来のヴィアホールの形成方法においてヴィア
ホールエッチング工程で形成される反応生成物とアッシ
ング工程で形成される金属酸化物を説明した模式的断面
図である。
ホールエッチング工程で形成される反応生成物とアッシ
ング工程で形成される金属酸化物を説明した模式的断面
図である。
３ 下層Ａｌ配線（下層金属配線） ５ 層間絶縁膜 ６ 第一のレジストパターン ７ ヴィアホール １０第二のレジスト層
Claims (1)
- 【請求項１】 下層金属配線と上層金属配線とを電気的
に接続するために形成される半導体装置のヴィアホール
の形成方法において、前記下層金属配線上に設けられた
層間絶縁膜上に形成された第一のレジストパターンをマ
スクとして前記層間絶縁膜をエッチングしてヴィアホー
ルを形成する工程と、第二のレジスト層を形成する工程
と、その後アッシングにより前記第二のレジスト層と前
記第一のレジストパターンの一部を除去する工程と、前
記第一のレジストパターン及び第二のレジスト層の残り
をレジスト剥離液で除去する工程とを含んでいることを
特徴とする半導体装置のヴィアホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10117395A JPH08293490A (ja) | 1995-04-25 | 1995-04-25 | 半導体装置のヴィアホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10117395A JPH08293490A (ja) | 1995-04-25 | 1995-04-25 | 半導体装置のヴィアホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08293490A true JPH08293490A (ja) | 1996-11-05 |
Family
ID=14293624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10117395A Pending JPH08293490A (ja) | 1995-04-25 | 1995-04-25 | 半導体装置のヴィアホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08293490A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187507A (ja) * | 1997-07-16 | 1999-03-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US6406836B1 (en) * | 1999-03-22 | 2002-06-18 | Axcelis Technologies, Inc. | Method of stripping photoresist using re-coating material |
| JP2004056123A (ja) * | 2000-02-23 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2005251822A (ja) * | 2004-03-02 | 2005-09-15 | Ricoh Co Ltd | 半導体装置 |
| US7338897B2 (en) | 2003-12-22 | 2008-03-04 | Rohm Co., Ltd. | Method of fabricating a semiconductor device having metal wiring |
| CN111063828A (zh) * | 2019-12-31 | 2020-04-24 | 安徽熙泰智能科技有限公司 | 一种硅基Micro OLED微显示器阳极及其制备方法 |
-
1995
- 1995-04-25 JP JP10117395A patent/JPH08293490A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1187507A (ja) * | 1997-07-16 | 1999-03-30 | Fuji Electric Co Ltd | 半導体装置およびその製造方法 |
| US6406836B1 (en) * | 1999-03-22 | 2002-06-18 | Axcelis Technologies, Inc. | Method of stripping photoresist using re-coating material |
| JP2004056123A (ja) * | 2000-02-23 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7338897B2 (en) | 2003-12-22 | 2008-03-04 | Rohm Co., Ltd. | Method of fabricating a semiconductor device having metal wiring |
| JP2005251822A (ja) * | 2004-03-02 | 2005-09-15 | Ricoh Co Ltd | 半導体装置 |
| CN111063828A (zh) * | 2019-12-31 | 2020-04-24 | 安徽熙泰智能科技有限公司 | 一种硅基Micro OLED微显示器阳极及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4410622A (en) | Forming interconnections for multilevel interconnection metallurgy systems | |
| JP3257533B2 (ja) | 無機反射防止膜を使った配線形成方法 | |
| US7700497B2 (en) | Methods for fabricating residue-free contact openings | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| US5792672A (en) | Photoresist strip method | |
| US6703709B1 (en) | Structures formed using silicide cap as an etch stop in multilayer metal processes | |
| US6130155A (en) | Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JPH08293490A (ja) | 半導体装置のヴィアホールの形成方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JP2509175B2 (ja) | 配線構造体の製造方法 | |
| JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JPH10303197A (ja) | 半導体装置の製造方法 | |
| JPH10125680A (ja) | 多層配線の形成方法 | |
| JP2002169302A (ja) | 半導体装置の製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JPH04171744A (ja) | 半導体装置の製造方法 | |
| JPH07193045A (ja) | 半導体装置の製造方法 | |
| JPH05121378A (ja) | 半導体装置の製造方法 | |
| JP3565316B2 (ja) | タングステンプラグの形成方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPH06132404A (ja) | 半導体の多層配線方法 | |
| JPH10178095A (ja) | 半導体装置及びその製造方法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 |