JP2509175B2 - 配線構造体の製造方法 - Google Patents

配線構造体の製造方法

Info

Publication number
JP2509175B2
JP2509175B2 JP60054411A JP5441185A JP2509175B2 JP 2509175 B2 JP2509175 B2 JP 2509175B2 JP 60054411 A JP60054411 A JP 60054411A JP 5441185 A JP5441185 A JP 5441185A JP 2509175 B2 JP2509175 B2 JP 2509175B2
Authority
JP
Japan
Prior art keywords
layer
film
polymer resin
connection port
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60054411A
Other languages
English (en)
Other versions
JPS61214538A (ja
Inventor
喜夫 本間
高 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60054411A priority Critical patent/JP2509175B2/ja
Publication of JPS61214538A publication Critical patent/JPS61214538A/ja
Application granted granted Critical
Publication of JP2509175B2 publication Critical patent/JP2509175B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は高分子樹脂を層間絶縁膜もしくは保護膜とし
て用いる配線構造体及びその製造方法に係り、特に基板
と配線もしくは配線相互の電気的接続が良好な配線構造
体およびその製造方法を提供することにある。
〔発明の背景〕
第2図を用いて従来技術の問題点について述べる。な
おこの従来技術は斉木他;電子通信学会誌論文誌;Vol63
−C(9)(1980/9)p586に記載されている。まず第2
図(a)に示すように表面に絶縁層もしくは配線層(図
示せず)が形成されているSiウエハなどの基板10上にポ
リイミド樹脂からなる高分子樹脂層11を形成する。次い
で接続口13を形成するための、フオトレジスト等からな
るマスク12を形成し、抱水ヒドラジン系エツチング液に
よつて接続口13を形成する。この接続口13の形成によつ
て露出した基板10表面には一般にはエツチング液ともし
くはその後の洗浄に用いられる水などと表面に露出した
物質との反応層14が生成される。例えば基板10表面にSi
が露出した場合はSiO2などが、Alなどが露出した場合に
はAl2O3,Al(OH)などが生成される。この反応層14は
多くの場合高抵抗もしくは絶縁性を有し、この上に直ち
に配線層を形成しても、該配線層と下地の基板10や配線
層(図示せず)と良好な電気的接続を得ることは困難で
ある。そこでこの反応層14を除去することが必要であ
る。この反応層14は除去するには、スパツタクリーニン
グによつて行なうことができる。これは第2図(b)に
示すように、マスク12を除去した後に基板10全面をArな
どの不活性ガスイオンによつてエツチングして、高分子
樹脂層11表面を僅かに除去(厚さ2〜50nmが多い)して
同時に反応層14をも除去し、次いで第2図(c)に示す
ように基板10を大気に晒すことなく配線層15を形成し
て、これを所定の形状に加工する。この様にスパツタク
リーニングを用いることによつて、例えば基板10表面の
配線層(図示ぜず)と配線層15との間の、接続口13を介
しての接触抵抗は熱処理を行なわなくてもほぼ1×10-8
Ω・cm2と、十分に低い抵抗値が得られていた。しかし
以上の技術は以下の様な欠点を有することが本発明者の
検討の結果判明した。すなわち上記方法においては、接
続口13の深さTの、狭い方の幅Wに対する比、即ちアス
ペクト比が1/2よりも小さな場合には、上に説明した如
く良好な接続が得られる。しかしアスペクト比が1/2を
越えると第2図(d)に示すように、接続口13底部の反
応層14はスパツタクリーニングによつても十分には除去
されず、逆に高分子樹脂層11表面からエツチングされた
物質などが堆積したり、接続口13底部に露出した物質と
反応したりして出来る再付着物層16が却つて形成されて
しまい、低い接触抵抗が実現されなくなる場合のあるこ
とがわかつた。これは接続口13のアスペクト比が大きく
なるにつれて不活性ガスイオンの入射が少なくなり、反
応層14の除去速度の低下する反面、高分子樹脂層11表面
からエツチングされた物質が、接続口13底部に堆積した
り、被エツチング物質が分解して酸素などが生成されこ
の酸素などが接続孔13底部に露出した物質と反応したり
して、再付着物層が形成されるためであることがわかつ
た。従つて従来技術においてはアスペクト比1/2以上の
接続口13を用いることは困難であつた。例えば、高分子
樹脂層11の厚さが1μmである場合、幅Wが2μm以下
の微細な接続口23を用いることは困難であつた。
〔発明の目的〕
本発明は上記従来技術の欠点を克服し、1/2以上のよ
り望ましくは1以上の高アスペスト比の接続口を用いる
ことが可能な配線構造体とその製造方法とを提供するこ
とを目的とする。
〔発明の概要〕
上記従来技術の欠点の生ずる原因は、スパツタクリー
ニングの際に第2図(d)に示した如く再付着物層16が
形成されるためである。詳細な検討の結果、この様な再
付着物層16は、接続口13が高分子樹脂層中に形成される
場合に特に形成され易いことがわかつた。他方接続口が
SiO2や金属などからなる層に形成される場合、接続口の
アスペクトル比が1以上であつても再付着物の層は殆ど
形成されないことがわかつた。
本発明は以上の検討結果に基づき、スパツタクリーニ
ングを行なう際に高分子樹脂層表面を再付着物層が生成
されにくく、また基板を汚染することのない物質からな
る第1の層でおおつた構造とし、しかる後にスパツタク
リーニングと第2の層の形成を行なうことによつて、ア
スペクト比が1/2以上の接続口部分においても十分に低
い接触抵抗の実現を可能としたものである。第1の層と
してCrもしくはCrを主成分とした合金もしくは化合物を
用いないのは以下の理由による。第1図(a)におい
て、ポリイミド等の高分子樹脂層21にアスペクト比1/2
以上の接続口23を形成するためには湿式の化学エツチン
グ液を用いることは一般に困難であることが知られてい
る。これに代る方法としては本間、他,アイ・イー・デ
ー・エム・テクニカル・ダイジエスト(Homma,et al;IE
DM Tehnical Digest)1979,p54に示されているように、
O2もしくはO2とAr、O2のフレオン系ガスとの混合ガスを
用いたドライエツチング法が用いられる。しかるにこの
ドライエツチング法によつて第1の層27も僅かにエツチ
ングされる。エツチングされた第1の層はエツチング装
置内部や基板20表面に付着する。基板20が主にSiから成
り、第1の層が主にCrから成る場合、付着したCrは比較
的低温(350℃以上)で速やかに基板20のSi中に拡散す
るために、そこに形成されている素子(図示せず)の特
性を損う結果となるためである。接続口23の形成の際に
露出した基板20表面には、主に基板20表面を構成する物
質の酸化物からなる反応層24が形成される。なお第1の
層27に接続口23のパターンを形成するためには、多くの
場合フオトレジストによるエツチングマスク(図示せ
ず)が用いられるが、このエツチングマスクは、殆どの
場合、高分子樹脂層21のエツチングの際に同時にエツチ
ングされてしまう。次に第1図(b)に示すように、基
板20の表面にスパツタクリーニングを施し、第1の層27
の一部と反応層24とをエツチング除去する。さらに基板
20を大気に晒すことなく第2の層25を被着する。第1図
(c)に示すように必要に応じて第2の層25をマスクと
して第1の層27の露出部分を除去することによつて本発
明の配線構造体が形成される。なお第1の層27が導電性
でない場合にはその露出部分を必ずしも除去する必要は
ない。
第1の層としてはNi,Ti,Mo,Ta,W,Pt,Pdなどの金属や
これらとAlやCuとの合金、さらにはAl,Ti,Ta,Siなどの
窒化物や窒化物と酸化物の混合物が適している。第2の
層は導電路の主体となるものでAlやCu、もしくはこれら
とSi,Be,Ni,Pd,Ti,W,Ta,Mo等との合金が望ましいが、必
ずしも単一の層である必要はなく上記物質の積層膜であ
つても良い。本発明の配線構造体においては、第2の層
25の下の第1の層27として耐湿性や耐熱性に優れた上記
の金属や合金もしくは化合物などを用いると、高分子樹
脂層21中の水分等による第2の層25の腐食が起こりにく
くなり、配線構造体の信頼性が著しく向上する。なお、
高分子樹脂層21中の水分とは、本来樹脂層中に含まれる
ものでなく、外部より高分子樹脂層21中に侵入・透過し
て、配線層にまで達するものとされている。また第2の
層25と接続口23底部に露出した層(図示せず)との接触
抵抗は、従来技術においては、1×10-8Ω・cm2以下に
低減化することは困難であるが、本発明を用いるとスパ
ツタクリーニングの際に高分子樹脂層21がエツチングさ
れることが殆どないために、第3図に示す様に、接続口
23のアスペクト比が1を超える場合においても抵抗低減
のための熱処理を行なう前において1〜3×10-9Ω・cm
2(いずれも熱処理前)という低い接触抵抗を実現でき
るなど、従来技術に比して著しい利点を有するものであ
る。
〔発明の実施例〕
以下に第1図を用いて実施例を説明する。
実施例1 第1図(a)において、基板20は半導体素子(図示せ
ず)などが形成された集積回路基板であり、その表面の
絶縁層(図示せず)の所定の部分が除去されて素子と配
線層との接続部が露出されたものを表す。その上に厚さ
1μmのポリイミド樹脂からなる高分子樹脂層21が塗布
法によつて形成されている。その上に厚さ約50nmのTiの
窒素化合物(TiN)からなる第1の層27を被着し、素子
と配線層との接続部に相当する1μm角の部分がエツチ
ングによつて除去され、これをマスクとして高分子樹脂
層21がO2を用いた反応性スパツタエツチングによつて除
去され、素子の接続部表面にはSi酸化物からなる反応層
24が生成されている状態を示す。この反応層24は物質や
エツチング条件等によつて異なるが一般には5〜20nmと
いわれている。次に第1図(b)に示すようにArを用い
たスパツタクリーニングによつて、第1の層27を30nmエ
ツチングした。このエツチングの際に、反応物層24も同
時に除去された。次いで第2の層25として厚さ約0.9μ
mのAl−2%Si合金を被着し、フオトレジストをマスク
として所定の形状に加工した。更に第2の層をマスクと
して第1の層をも加工して、配線構造体を形成した。本
実施例においては、第2の層25の下にTiNからなる第1
の層27が存在し、このTiNが水分等を透過させないため
に第2の層25の腐食が防止されるという効果を有する。
いわゆる耐湿信頼性試験では従来構造に比して約1桁寿
命が向上した。なお接続孔23内部において第2の層は高
分子樹脂層21と直接に接しており、他の部分よりも腐食
が起こり易いといえる。しかし腐食の進行は局所的もし
くは確率的なものであり、接続口23部の接続面積は僅か
であるため、実用上は殆ど問題とならない。本実施例に
おいて、接続抵抗は1.5×10-9Ω・cm2という低い値が得
られた。
実施例2 基板20および高分子樹脂層21は実施例と同一のものを
用いた。第1の層27として、厚さ60nmのスパツタリング
によりTaを形成した。接続口23に対応する部分をフオト
レジストをマスクとして、CF4ガスを用いた反応性スパ
ツタエツチングによつて除去し、実施例1と同じ方法に
よつて接続口23を形成した。その後実施例1と同じ条件
によつて第2の層25を被着し、配線パターンに形成し
た。本構造により効果は大略実施例1と同等であるが、
TiN膜は反応性スパツタリングやCVD法によつて形成しな
ければならないのに対し、本実施例におけるTaは通常の
スパツタ法で被着でき、より簡便な方法であるといえ
る。
実施例3 第1図(a)において基板20として、MOS素子とそれ
に接続するAl−1%Cu合金からなる下部配線層(図示せ
ず)を含むSiウエハを用いた。この上に厚さ約2μmの
ポリイミド樹脂21を被着し、第1の層27として100nmの
シリカフイルム(塗布法のSiO2膜)を形成した。下部配
線層との接続予定部の1.5×1.5μm2に相当するシリカフ
イルムを除去し、実施例1と同様に高分子樹脂層21をエ
ツチングして接続口23を形成した。以下実施例1と同様
な手順によつて配線構造体を形成した。本実施例におい
ては、第1の層27は絶縁性であつて、第2の層25の加工
後に必ずしも第2の層25に沿つて露出部を除去する必要
はない。しかし、第1の層27下部の高分子樹脂層21は機
械的に柔かく、一方第1の層27は機械的に硬く、もろい
ために外部から機械的な力が加わつた際に破損し、その
破片などによつて高分子樹脂層21や第2の層27等に損傷
を及ぼす可能性もあるために、露出部を除去したもので
ある。本実施例の効果は前2例と同様であるが、第1の
層27が塗布法によつて形成可能であるという点でより簡
便である。
実施例4 第1図(a)枚における基板20および高分子樹脂層21
は実施例3と同等のものを用いた。次にこの上に減圧CV
D法によつて100nmのW膜を形成した。W膜はWF5をガス
源とし、0.5〜1Torrの圧力下、基板温度約350℃で形成
した。次にこのW膜を過酸化水素水によつてエツチング
した。高分子樹脂層21表面にはW膜形成時にポリイミド
樹脂との反応によつて生成された約30nmのWC(タングス
テンカーバイドの層)が残り、これを第1の層27として
用いた。次いでレジストをマスクとし、Arイオンビーム
によつて接続口23形成予定部の2μm角のWCを除去し、
以下、実施例1と同様な配線構造体を形成した。なお本
実施例においては第2の層としてAl/Ta/Alが各々400nm/
10nm/400nmの積層膜を用いた。本実施例においては、第
1の層27の形成にやつ手数を要するが、形成されたもの
は高分子樹脂層21との反応生成物であるために、高分子
樹脂層21と第2の層25との接着が極めて良好であるとの
利点を有している。
〔発明の効果〕
上記説明から明らかように本発明の配線構造体及びそ
の製造方法は従来技術に対して下記の利点を有してい
る。
1)アスペクト比が1/2以上の接続口を用いても十分に
低い接触抵抗が得られるため、配線構造の微細化が可能
となる。接触抵抗は1〜3×10-9Ω・cm2と従来の約1/1
0に低減される。
2)高分子樹脂層と導電路の主体となる配線層との間に
耐湿性もしくは耐熱性に優れた層が介在するため、高分
子樹脂層/配線層界面からの配線層の腐食が抑制され、
耐湿信頼性は従来技術に比して1桁以上向上する。
【図面の簡単な説明】
第1図は本発明の配線構造体及びその製造方法を示す断
面図、第2図は従来技術による配線構造体及びその製造
方法を示すための断面図、第3図は本発明の特長の一つ
を説明するための図である。 10,20……基板、11,21……高分子樹脂層、12……マス
ク、13,23…接続口、14,24……反応層、15,25……配線
層となる第2の層、16……再付着物の層、27……第1の
層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板の表面上に有機高分子からなる
    絶縁膜およびNi、Ti、Mo、Ta、W、Pt、およびNi、Ti、
    Mo、Ta、W若しくはPtとAl若しくはCuの合金およびAl、
    Ti、Ta若しくはSiの窒化物と酸化物からなる群から選択
    された材料からなる第1の膜を積層して形成する工程
    と、当該第1の膜および上記絶縁膜の所定部分を除去し
    てアスペクト比が1/2以上で、かつ、側面の傾斜がほぼ
    垂直である開口部を形成する工程と、当該開口部を介し
    て露出された上記半導体基板の表面に形成された、上記
    半導体基板の表面を構成する物質の酸化物からなる反応
    層を、酸素を含まない不活性ガスによるスパッタクリー
    ニングによって除去する工程と、上記半導体基板の露出
    された表面上から上記絶縁膜の側部を経て上記第1の膜
    の上面上に延伸する導電性膜からなる第2の膜を形成す
    る工程と、当該第2の膜を所定の形状に加工する工程を
    含むことを特徴とする配線構造体の製造方法。
JP60054411A 1985-03-20 1985-03-20 配線構造体の製造方法 Expired - Lifetime JP2509175B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60054411A JP2509175B2 (ja) 1985-03-20 1985-03-20 配線構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60054411A JP2509175B2 (ja) 1985-03-20 1985-03-20 配線構造体の製造方法

Publications (2)

Publication Number Publication Date
JPS61214538A JPS61214538A (ja) 1986-09-24
JP2509175B2 true JP2509175B2 (ja) 1996-06-19

Family

ID=12969955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60054411A Expired - Lifetime JP2509175B2 (ja) 1985-03-20 1985-03-20 配線構造体の製造方法

Country Status (1)

Country Link
JP (1) JP2509175B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2544921B2 (ja) * 1987-03-25 1996-10-16 三菱電機株式会社 半導体装置の電極形成方法
JPH0231445A (ja) * 1988-07-20 1990-02-01 Hitachi Ltd 半導体装置およびその製造方法
JPH03262148A (ja) * 1990-03-13 1991-11-21 Fujitsu Ltd 半導体装置の製造方法
JPH04250651A (ja) * 1991-01-25 1992-09-07 Nec Corp ポリイミド層間絶縁膜のドライエッチング方法
JP4850326B2 (ja) * 1999-03-26 2012-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000349301A (ja) * 1999-04-01 2000-12-15 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559741A (en) * 1978-10-27 1980-05-06 Hitachi Ltd Preparation of semiconductor device
JPS5910064B2 (ja) * 1978-11-22 1984-03-06 三菱電機株式会社 多層配線構造の製造方法
JPS5571089A (en) * 1978-11-24 1980-05-28 Hitachi Ltd Method of cleaning through hole portion
JPS58176950A (ja) * 1982-04-12 1983-10-17 Sony Corp 多層配線基板
JPS594024A (ja) * 1982-06-30 1984-01-10 Hitachi Ltd 有機質絶縁膜における貫通孔の形成法

Also Published As

Publication number Publication date
JPS61214538A (ja) 1986-09-24

Similar Documents

Publication Publication Date Title
EP0100735B1 (en) Lift-off process for fabricating self-aligned contacts
EP0039174B1 (en) Gold metallisation in semiconductor devices
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US6424021B1 (en) Passivation method for copper process
US6117793A (en) Using silicide cap as an etch stop for multilayer metal process and structures so formed
JPH05206135A (ja) 半導体装置の製造方法
US6274932B1 (en) Semiconductor device having metal interconnection comprising metal silicide and four conductive layers
JP2509175B2 (ja) 配線構造体の製造方法
US5316975A (en) Method of forming multilevel interconnections in a semiconductor integrated circuit
US6136691A (en) In situ plasma clean for tungsten etching back
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
JP3125745B2 (ja) 半導体装置の製造方法
JPH10326830A (ja) 半導体装置の製造方法
JPH11312734A (ja) 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造
JPH07230993A (ja) 半導体装置の配線の形成方法
US7163884B2 (en) Semiconductor device and fabrication method thereof
JPH0590417A (ja) 半導体素子の多層配線の形成方法
JPH08293490A (ja) 半導体装置のヴィアホールの形成方法
JPH10125680A (ja) 多層配線の形成方法
JPH0629294A (ja) 半導体装置の製造方法
JPH0611042B2 (ja) 半導体装置の製造方法
US6136670A (en) Semiconductor processing methods of forming contacts between electrically conductive materials
JP2515801B2 (ja) 半導体装置
JP3323264B2 (ja) 半導体装置の製造方法
JPH04217323A (ja) 半導体装置用バンプ電極の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term