JPH0611042B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0611042B2 JPH0611042B2 JP13200385A JP13200385A JPH0611042B2 JP H0611042 B2 JPH0611042 B2 JP H0611042B2 JP 13200385 A JP13200385 A JP 13200385A JP 13200385 A JP13200385 A JP 13200385A JP H0611042 B2 JPH0611042 B2 JP H0611042B2
- Authority
- JP
- Japan
- Prior art keywords
- oxygen plasma
- film
- semiconductor device
- wiring film
- manufacturing semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置、特に半導体基板面に形成され
て、素子間を電気的に接続する金属配線膜の製造方法に
関する。
て、素子間を電気的に接続する金属配線膜の製造方法に
関する。
(従来の技術) 半導体集積回路は、近年、高集積化ならびに高密度化の
方向にあり、回路パターン寸法の微細化が進行してい
る。このようなパターン寸法の微細化に伴う信頼性上の
問題点の1つに、エレクトロマイグレーションによる配
線抵抗の増加、あるいは断線という故障がある。
方向にあり、回路パターン寸法の微細化が進行してい
る。このようなパターン寸法の微細化に伴う信頼性上の
問題点の1つに、エレクトロマイグレーションによる配
線抵抗の増加、あるいは断線という故障がある。
エレクトロマイグレーションとは、導体中を通る電子
と、導体中の金属原子との相互作用による拡散現象の一
種である。従来から、エレクトロマイグレーションによ
る配線寿命を改善する方法が研究されている。たとえ
ば、陽極酸化アルミコート(1)、合金化金属(Si,Cu添
加)(2)等である。
と、導体中の金属原子との相互作用による拡散現象の一
種である。従来から、エレクトロマイグレーションによ
る配線寿命を改善する方法が研究されている。たとえ
ば、陽極酸化アルミコート(1)、合金化金属(Si,Cu添
加)(2)等である。
(1)J.Satake etal:Jap.J.Appl.Phys.12 4 p518(19
73) (2)P.B.Gate:19th Annual Reliability Physics Sympo
sium,IEEE p243(1981) (発明が解決しようとする問題点) しかしながら、上記の方法は、工程が複雑になり、コス
トアップになったり、充分な効果が得られないと云う問
題点があった。
73) (2)P.B.Gate:19th Annual Reliability Physics Sympo
sium,IEEE p243(1981) (発明が解決しようとする問題点) しかしながら、上記の方法は、工程が複雑になり、コス
トアップになったり、充分な効果が得られないと云う問
題点があった。
(問題点を解決するための手段) 上記問題点を解決するために、酸素プラズマで金属配線
膜上のホトレジストを除去する際に、ホトレジスト除去
後も一定時間酸素プラズマを金属配線膜に照射するもの
である。
膜上のホトレジストを除去する際に、ホトレジスト除去
後も一定時間酸素プラズマを金属配線膜に照射するもの
である。
(作用) 酸素プラズマを配線膜表面に照射し、配線膜表面酸化お
よび配線膜粒界に酸素を入れることにより、表面拡散、
粒界拡散が減少すると共に、保護膜との密着性が高めら
れる。
よび配線膜粒界に酸素を入れることにより、表面拡散、
粒界拡散が減少すると共に、保護膜との密着性が高めら
れる。
この配線膜質向上及び密着性向上により、エレクトロマ
イグレーションによる故障が大幅に低減される。
イグレーションによる故障が大幅に低減される。
(実施例) ホトエッチング技術を用いて金属配線を形成する場合、
ホトレジスト除去に酸素プラズマを照射し、ホトレジス
トが完全に除去された時点で、従来は、酸素プラズマを
停止する。本発明では、このホトレジスト除去後も、酸
素プラズマを追加照射して、金属配線膜表面に酸素を印
加する。ここでは、酸素プラズマを40分間追加照射
し、その後、450℃でシンタリングして保護膜を形成
した。
ホトレジスト除去に酸素プラズマを照射し、ホトレジス
トが完全に除去された時点で、従来は、酸素プラズマを
停止する。本発明では、このホトレジスト除去後も、酸
素プラズマを追加照射して、金属配線膜表面に酸素を印
加する。ここでは、酸素プラズマを40分間追加照射
し、その後、450℃でシンタリングして保護膜を形成
した。
以下、図面を参照して説明する。今回用いた試験材料
は、第1図に示すように、シリコン基板1に形成したシ
リコン酸化膜2上に、Al/Si配線膜3を公知のホトエッ
チング技術を用いて形成し、上記のような酸素プラズマ
処理を行ない、表面をリンガラスとガラス層からなる保
護膜4で保護している。
は、第1図に示すように、シリコン基板1に形成したシ
リコン酸化膜2上に、Al/Si配線膜3を公知のホトエッ
チング技術を用いて形成し、上記のような酸素プラズマ
処理を行ない、表面をリンガラスとガラス層からなる保
護膜4で保護している。
上記試験試料の寸法等の製作条件は次の通りである。
(1)Al膜:材質はAl/Si(Si1%),膜厚は1μm,幅は
15μm,長さは3500μmである。
15μm,長さは3500μmである。
(2)追加酸素プラズマ処理:RFパワーは500W,真空
度は0.8Torr,照射時間は40分である。
度は0.8Torr,照射時間は40分である。
(3)保護膜:膜厚は0.8μm,材質はリンガラス膜とガ
ラス膜の2層構造である。
ラス膜の2層構造である。
(4)封止成型:封止材料はエポキシシ樹脂である。
又、比較のために用いた従来型試料は、上記項目(2)の
追加酸素プラズマ処理の工程が含まれていない点以外は
上記製作条件と同一条件で製作した。
追加酸素プラズマ処理の工程が含まれていない点以外は
上記製作条件と同一条件で製作した。
また加速試験は、150℃の高温中に上記両試料を各1
5個ずつ配置し、電流密度2.25×106A/cm2に設定
し、両試料に故障(断線)が発生する時間を測定して行
なった。
5個ずつ配置し、電流密度2.25×106A/cm2に設定
し、両試料に故障(断線)が発生する時間を測定して行
なった。
第2図から明らかなように、本発明の酸素プラズマ処理
をした試験試料が故障する時間は、従来試料に比べて大
幅に改善されている。
をした試験試料が故障する時間は、従来試料に比べて大
幅に改善されている。
例えば、半数の試料に故障が発生した時(故障率50
%)の試験時間は、本発明試料の場合で約80時間、従
来試料の場合で約34時間であり、2倍以上の改善が、
はかられている。
%)の試験時間は、本発明試料の場合で約80時間、従
来試料の場合で約34時間であり、2倍以上の改善が、
はかられている。
(発明の効果) 以上説明したように、本発明によれば、特別な装置を使
用することなく、エレクトロマイグレーションに起因す
る故障寿命を大幅に改善することができる。
用することなく、エレクトロマイグレーションに起因す
る故障寿命を大幅に改善することができる。
第1図は、本発明の効果確認のため用いた試験試料の斜
視図、第2図は比較実験における累積故障率特性図であ
る。 1…シリコン基板、2…シリコン酸化膜、3…Al/Si
膜、4…保護膜(リンガラス+ガラス)。
視図、第2図は比較実験における累積故障率特性図であ
る。 1…シリコン基板、2…シリコン酸化膜、3…Al/Si
膜、4…保護膜(リンガラス+ガラス)。
Claims (1)
- 【請求項1】半導体基板上に形成した金属配線膜上のホ
トレジストを酸素プラズマを照射して除去し、その後連
続して一定時間、酸素プラズマを上記金属配線膜に照射
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13200385A JPH0611042B2 (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13200385A JPH0611042B2 (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61290740A JPS61290740A (ja) | 1986-12-20 |
JPH0611042B2 true JPH0611042B2 (ja) | 1994-02-09 |
Family
ID=15071278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13200385A Expired - Lifetime JPH0611042B2 (ja) | 1985-06-19 | 1985-06-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0611042B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2751223B2 (ja) * | 1988-07-14 | 1998-05-18 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
JP2764933B2 (ja) * | 1988-08-06 | 1998-06-11 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP2764932B2 (ja) * | 1988-08-06 | 1998-06-11 | セイコーエプソン株式会社 | 半導体装置及びその製造方法 |
JP2764934B2 (ja) * | 1988-08-06 | 1998-06-11 | セイコーエプソン株式会社 | 半導体装置 |
JP3040060B2 (ja) * | 1995-01-30 | 2000-05-08 | 株式会社日立製作所 | 試料処理方法 |
-
1985
- 1985-06-19 JP JP13200385A patent/JPH0611042B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS61290740A (ja) | 1986-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4440804A (en) | Lift-off process for fabricating self-aligned contacts | |
US4606998A (en) | Barrierless high-temperature lift-off process | |
EP1050905B1 (en) | Method of producing a semiconductor device with insulating layer | |
JPH07321298A (ja) | 半導体装置製造方法 | |
EP0102281A2 (en) | Adhesion bond-breaking of lift-off regions on semiconductor structures | |
JPH0611042B2 (ja) | 半導体装置の製造方法 | |
JPH0226055A (ja) | 半導体装置の製造方法 | |
US4462881A (en) | Method of forming a multilayer thin film | |
JP2509175B2 (ja) | 配線構造体の製造方法 | |
US5200359A (en) | Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer | |
JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
US20020102496A1 (en) | Thin film circuit substrate and manufacturing method therefor | |
JP2001028371A (ja) | 半導体装置及びその製造方法 | |
US3716428A (en) | Method of etching a metal which can be passivated | |
JPS6339105B2 (ja) | ||
JPH06326105A (ja) | 半導体装置の積層配線構造 | |
JPS61255037A (ja) | 半導体装置の製造方法 | |
JPH01253257A (ja) | 半導体集積デバイス | |
JPH0758706B2 (ja) | 半導体装置の製造方法 | |
JP3008996B2 (ja) | 絶縁膜の形成方法 | |
JP2991388B2 (ja) | 半導体装置の製造方法 | |
JP3473302B2 (ja) | 塗布型絶縁膜の形成方法及び半導体装置の製造方法並びに半導体装置 | |
JPS61141157A (ja) | 半導体素子の製造方法 | |
JPH04307737A (ja) | 半導体装置の製造方法 | |
JPH02172262A (ja) | 半導体装置の製造方法 |