JPS61255037A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS61255037A
JPS61255037A JP9724685A JP9724685A JPS61255037A JP S61255037 A JPS61255037 A JP S61255037A JP 9724685 A JP9724685 A JP 9724685A JP 9724685 A JP9724685 A JP 9724685A JP S61255037 A JPS61255037 A JP S61255037A
Authority
JP
Japan
Prior art keywords
film
wiring
oxygen
protective film
electromigration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9724685A
Other languages
English (en)
Inventor
Tetsuaki Wada
哲明 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP9724685A priority Critical patent/JPS61255037A/ja
Publication of JPS61255037A publication Critical patent/JPS61255037A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、金属配線膜のエレクトロマイグレーションに
よる寿命改善に関する。
従来の技術 半導体集積回路は、近時、高集積化ならびに高密度の方
向にあり、回路パターン寸法の微細化が進行している。
このようなパターン寸法の微細化に伴い、回路構成素子
などの電気的特性との関連において、構造・配置及び加
工プロセスなどは大きく変革され始めている。各構成素
子間を電気的相互接続する金属配線膜についても寸法微
細化に伴い各種の問題が生じている。
発明が解決しようとする問題点 特に、金属配線膜いわゆるエレクトロマイグレーション
による配線抵抗の増加あるいは断線は、寸法微細化と共
にクローズアップされた大きな問題点の一つである。本
発明はこの問題点を解決するものでエレクトロマイグレ
ーションによる故障寿命を向上することを目的とする。
問題点を解決するための手段 上記目的を達成するため本発明は、配線膜のエツチング
、シンター終了後、最終保護膜形成前に、酸素プラズマ
を適用するものである。
作　　用 本発明は、酸素プラズマを使用することにより、配線膜
質向上及び保護膜との密着性向上により、エレクトロマ
イグレーションによる故障寿命を向上する。
実施例 第１図は、本発明の実施例手順を示す。配線膜エツチン
グ後、４６０℃でシンターした後、酸素プラズマを、２
０分、４０分、８０分適用した。
その後、保護膜を形成した。酸素プラズマの条件は、Ｒ
Ｆパワーが、６ｏｏＷ、真空度ｏ、５Ｔｏｒｒである。
第２図は、この時用いた半導体素子の斜視断面図でシリ
コン基板１、シリコン酸化膜２、アルミニウム（Ａｌ）
膜３、保護膜４からなるものである。
第３図は、第１、第２図の実施例を用いて、エレクトロ
マイグレーション試験を行った結果を示す特性図である
。なお、従来品による比較素子は、配線膜シンター後、
保護膜を形成したものである。
ところで、供試素子の寸法等の製作条件は、次の通シで
ある。
Ａ７膜３ニアルミニウム＋シリコン１％、膜厚１μｍ１
幅１５μｍ１長さ３６ｏＯμｍ保護膜４ニリンを含んだ
シリコンガラスと何もドープしていないシリコンガラス
の ２層構造、膜厚合計０．８μｍ パッケージ：セラミックパッケージ また、比較のだめの加速試験は、１６０℃の高温中に上
記画素子を各１０個配線し、電流密度を、１Ｘ１０Ａ／
ｃｄに設定し、各素子に故障（断線）が発生する時間を
測定して行った。
第３図から明らかなように、本発明の酸素プラズマを用
いた供試素子が故障する時間は、従来素子に比べて大幅
に改善されている。
そのメカニズムは、下記３点である。
（１）配線膜表面酸化によシ、表面拡散を減少させる。
（２）配線膜表面酸化により、保護膜との酸素−酸素結
合が強化し、配線膜のヒロックが成長しにくくなる。
（３）配線膜の粒界中に酸素が入り、粒界拡散を減少さ
せる。
例えば、半数の試料に故障が発生した時（故障率５０％
　）の試験時間は、本発明実施例の酸素プラズマ４０分
適用の場合で、約３５０時間従来試料の場合で約１１０
時間であり約３倍の改善が、はかられている。
発明の詳細 な説明したところから明らかなように、本発明のエレク
トロマイグレーションによる故障寿命の改善は、大幅な
効果を有している。
【図面の簡単な説明】
第１図は、本発明の実施例手順図、第２図は、本発明の
効果を確認するために用いた素子の斜視断面図、第３図
は本発明の効果を示す特性図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・Ａｌ膜、４・・・・・・保護膜
。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図

Claims (1)

    【特許請求の範囲】
  1. 配線金属膜形成後、最終保護膜形成前に、酸素プラズマ
    処理を適用することを特徴とする半導体装置の製造方法
    。
JP9724685A 1985-05-08 1985-05-08 半導体装置の製造方法 Pending JPS61255037A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9724685A JPS61255037A (ja) 1985-05-08 1985-05-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9724685A JPS61255037A (ja) 1985-05-08 1985-05-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS61255037A true JPS61255037A (ja) 1986-11-12

Family

ID=14187228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9724685A Pending JPS61255037A (ja) 1985-05-08 1985-05-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS61255037A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0231448A (ja) * 1988-07-20 1990-02-01 Toshiba Corp 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551129A (en) * 1978-06-19 1980-01-07 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5621346A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
JPS5943549A (ja) * 1982-09-03 1984-03-10 Fujitsu Ltd アルミニウム配線層の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS551129A (en) * 1978-06-19 1980-01-07 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
JPS5621346A (en) * 1979-07-31 1981-02-27 Fujitsu Ltd Manufacture of semiconductor device
JPS5943549A (ja) * 1982-09-03 1984-03-10 Fujitsu Ltd アルミニウム配線層の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0231448A (ja) * 1988-07-20 1990-02-01 Toshiba Corp 半導体装置の製造方法
JPH077765B2 (ja) * 1988-07-20 1995-01-30 株式会社東芝 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US4628149A (en) Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals
JPH07321298A (ja) 半導体装置製造方法
JPS61142739A (ja) 半導体装置の製造方法
JPH07161659A (ja) 半導体装置およびその製造方法
US4708904A (en) Semiconductor device and a method of manufacturing the same
JPS62113421A (ja) 半導体装置の製造方法
JPS61255037A (ja) 半導体装置の製造方法
JPH0361346B2 (ja)
JPS5910271A (ja) 半導体装置
US5200359A (en) Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer
JPH0611042B2 (ja) 半導体装置の製造方法
JPH06196526A (ja) 半導体装置の製造方法
JPH025521A (ja) 半導体装置の製造方法
JP3040177B2 (ja) 半導体素子の配線形成方法
JPS5890727A (ja) 電極または配線
JPH06326105A (ja) 半導体装置の積層配線構造
JP2561123B2 (ja) 半導体装置の製造方法
JPH07263447A (ja) 半導体装置およびその製造方法
JPS62165328A (ja) 酸化後の金属合金化方法
JPS62244150A (ja) 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法
JPH0669069B2 (ja) 半導体装置の製造方法
JPH0669426A (ja) 半導体装置
JPH02229433A (ja) 配線材料
JPH0287670A (ja) 半導体装置の製造方法
JP3128153B2 (ja) 半導体装置の製造方法