JPS5943549A - アルミニウム配線層の形成方法 - Google Patents

アルミニウム配線層の形成方法

Info

Publication number
JPS5943549A
JPS5943549A JP15411682A JP15411682A JPS5943549A JP S5943549 A JPS5943549 A JP S5943549A JP 15411682 A JP15411682 A JP 15411682A JP 15411682 A JP15411682 A JP 15411682A JP S5943549 A JPS5943549 A JP S5943549A
Authority
JP
Japan
Prior art keywords
aluminum
wiring layer
film
substrate
aluminum film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15411682A
Other languages
English (en)
Inventor
Atsushi Sudo
淳 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15411682A priority Critical patent/JPS5943549A/ja
Publication of JPS5943549A publication Critical patent/JPS5943549A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a)発明の技術分野 本発明は半導体集積回路装置などに於けるアルミニウム
は緯線層の形成方法に関する。
(b)従来技術と問題点 半導体集積回路(TC,)においては、半導体基板上に
形成した個々の素子を相互に接続するため、あるいは外
部端子に接続するために複数の配線層が設けられ、この
ような配線材料にはアルミニウム(Al)膜が最も良く
用いられる。それは、アルミニウムが非常に電気伝導度
が良くて安価な材料であるからである。
アルミニウム配線層の形成は、通常スパッタ法又は蒸着
法でアルミニウムを被着させ、フォトプロセスにて配線
パターンを形成した後、400〜500℃で高温熱処理
がおこなわれる。この熱処理は、アルミニウム配線上に
被覆する保護膜例えば燐シリゲートガラス(PSG)膜
を化学気相成長(’′I))法で被着する場合に基板加
熱がおこなわれ、その加熱で代用されることもある。し
かし、いづれにしても熱処理は配線パターンの結晶原始
を再配列させて、導電性を回復するために是非必要な処
置で、欠くことができないものである。
ところが、このようなアルミニウム膜の熱処理をすると
、例えば膜圧1μmのアルミニウム膜に対して、長さ1
μm近い再配列突起が成長し、PSG膜を突き上げて保
護膜の保護性を悪くする。またアルミニウム膜を多層配
線に形成する場合には、層間絶縁膜を突き抜けて配線層
間を短絡する障害もおこす。この多層配線層の層間絶縁
膜としてもPSG膜が一般に用いられており。CVD法
で被着されている。
したがって、このような短絡自己などを解消させるため
に、最近では第1図に示すように半導体基板1に被着し
たアルミニウム膜2の表面を陽極酸化して膜厚1000
A前後の酸化アルミニウム膜3を形成する。次いで、第
2図に示すようにフォトプロセスにてパターニングして
アルミニウム配線層2とした後、PSG膜4を被着する
方法が用いられている。とべるがこのような形成方法で
は図示のようにアルミニウム配線層の側面が酸化アルミ
ニウム膜3で被覆されないから、PSG膜を被着する際
の基板加熱によって、横方向に並んだ配線層間に突起成
長Aのための短絡は依然として解消されない。また、短
絡をしなくても、配線層間の絶縁性がわるくなる。
なお、陽極酸化法をアルミニウム配線層にパターニング
した後に行なう方法が望ましいが、それは電極の接続な
どが難しく、実施は困難な問題である。
(c)発明の目的 本発明はこのような問題点を除去し、アルミニウム配線
層の突起成長を抑制することを目的とした形成方法を提
案する。
(d)発明の構成 その目的は、アルミニウム膜からなる配線層をパターニ
ングし、続いてそのアルミニウム膜表面をプラズマ酸化
する形成方法によって達成することができる。
(’)−発明の実施例 以下、図面の参照して詳細に説明する。第3図ないし第
6図は本発明にかかる形成工程順図で、第3図に示すよ
うに半導体基板11上に、蒸着法又はスパッタ法により
膜厚1μmのアルミニウム膜l2を被着し、レジスト膜
13のマスクを形成した後、第4図に示すように四塩化
炭素( f;l/l , )カスによってドライエッチ
ングしてアルミニウム膜配線層12を形成する。これら
のは公知の製法であるが、次いでこのような半導体基板
11を第7図に例示しているようなプラズマ反応装置に
装入し、アルミニウム膜配線層の表面を酸化する。
それには、、反応容器20内を排気口21より真空に吸
引し、僅かの酸素(O2)ガスをガス流入口22より流
入させて、その減圧度を0.1ないし数Torrにし、
半導体基板11を載せた電極23と対抗電極24との間
に13.5+ 高周波電力を印加する。そうすれば、第5図に示すよう
にアルミニウム配線層12の表面が酸素プラズマにより
酸化されて、ち密な酸化アルミニウム (A(7203
 )l4が生成される。膜厚は反応時間によって異なる
が、10分間程度の反応時間によって膜厚1000Aと
なる。
次いで、第6図に示すようにCVD装置(図示せず)内
に半導体基板11を収納し、約450℃に加熱して上面
に膜厚1μm程度のPSG膜15を被着させる。そうす
れば、アルミニウム配線層12の表面は全面を酸化アル
ミニウム膜14でマスクされているから、加熱によって
アルミニウム結晶の際配列がおこっても、アルミニウム
突起の成長は硬い酸化アルミニウム膜14で阻止され、
配線層の露出あるいは短絡を防止することができる。
(■゛)発明の効果 以上は一実施例であるが、これから明らかなように、本
発明によればアルミニウム配線層の熱処理によって生ず
るアルミニウム突起の成長が全面抑制されて、ICを始
め、アルミニウム配線を使用する電子回路の信頼性向上
に極めて役立つものである。
【図面の簡単な説明】
第1図及び第2図は従来の形成工程順断面図、第3図な
いし第6図は本発明にかかる形成工程順断面図、第7図
はプラズマ反応装置の概要図である。 図中、1、11は半導体基板、2.12t;lアルミニ
ウム膜またはアルミニウム配線層、3、14は酸化アル
ミニウム膜、4、15はPSG膜、20はプラズマ反応
器を示す。

Claims (1)

    【特許請求の範囲】
  1. アルミニウム膜からなる配線層をパターニングし、続い
    て該アルミニウム膜表面をプラズマ酸化する工程が含ま
    れてなることを特徴とするアルミニウム配線層の形成方
    法。
JP15411682A 1982-09-03 1982-09-03 アルミニウム配線層の形成方法 Pending JPS5943549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15411682A JPS5943549A (ja) 1982-09-03 1982-09-03 アルミニウム配線層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15411682A JPS5943549A (ja) 1982-09-03 1982-09-03 アルミニウム配線層の形成方法

Publications (1)

Publication Number Publication Date
JPS5943549A true JPS5943549A (ja) 1984-03-10

Family

ID=15577269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15411682A Pending JPS5943549A (ja) 1982-09-03 1982-09-03 アルミニウム配線層の形成方法

Country Status (1)

Country Link
JP (1) JPS5943549A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61255037A (ja) * 1985-05-08 1986-11-12 Matsushita Electronics Corp 半導体装置の製造方法
JPS6390155A (ja) * 1986-10-02 1988-04-21 Nec Corp 半導体装置
JPH05182969A (ja) * 1992-01-06 1993-07-23 Nec Yamagata Ltd 半導体装置
KR100430579B1 (ko) * 2001-06-27 2004-05-10 동부전자 주식회사 반도체 소자용 금속 배선의 후처리 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61255037A (ja) * 1985-05-08 1986-11-12 Matsushita Electronics Corp 半導体装置の製造方法
JPS6390155A (ja) * 1986-10-02 1988-04-21 Nec Corp 半導体装置
JPH05182969A (ja) * 1992-01-06 1993-07-23 Nec Yamagata Ltd 半導体装置
KR100430579B1 (ko) * 2001-06-27 2004-05-10 동부전자 주식회사 반도체 소자용 금속 배선의 후처리 방법

Similar Documents

Publication Publication Date Title
EP0032024B1 (en) Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices
KR880001029A (ko) 집적회로 다층 상호접속장치 및 방법
JPS5943549A (ja) アルミニウム配線層の形成方法
JPS59148350A (ja) 半導体装置の製造方法
JPS5984553A (ja) 半導体装置の製造方法
JPH0799178A (ja) 半導体装置の製造方法
JPS6027187B2 (ja) 半導体装置の製造方法
JPS5852330B2 (ja) 半導体装置の製造方法
JP3008996B2 (ja) 絶縁膜の形成方法
JPS59194452A (ja) 半導体集積回路装置の製造方法
JPS6387742A (ja) 半導体装置の製造方法
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPS58216442A (ja) アルミニウム配線の形成方法
JPS63293948A (ja) 層間絶縁膜の形成方法
JPS6120154B2 (ja)
JPS6188543A (ja) 半導体装置の製造方法
JPH0669361A (ja) 半導体装置とその製造方法
JPS5892240A (ja) 半導体装置の製造方法
JPS5963730A (ja) 半導体装置の製造方法
JPH05152444A (ja) 半導体装置の製造方法
JPH0342832A (ja) 多層絶縁膜の形成方法
JPH05102329A (ja) 半導体装置の製造方法
JPH0261142B2 (ja)
JPS6218041A (ja) 半導体装置の製造方法
JPS6181665A (ja) 半導体領域の形成方法