JPS5984553A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5984553A JPS5984553A JP19551582A JP19551582A JPS5984553A JP S5984553 A JPS5984553 A JP S5984553A JP 19551582 A JP19551582 A JP 19551582A JP 19551582 A JP19551582 A JP 19551582A JP S5984553 A JPS5984553 A JP S5984553A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- approximately
- insulating film
- wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は半導体装置の製造方法に係り、特にアルミニウ
ム配線の表面処理方法に関する。
ム配線の表面処理方法に関する。
（ｂ） 技術の背景
多層配線構造の半導体装置に於ては、アルミニウム（Ａ
Ｉ）配線形成後その上部に化学気相成長（ＣＶＤ）法を
用いてシん珪酸ガラス（ＰＳＧ）等からなる層間或いは
保護絶縁膜が形成される。この際前記化学気相成長温度
がＡＩの融点に比較的近い４００〜４５０（℃）程度の
温度であるために、Ａｌ配線内に生ずる内部応力等によ
り、Ａｌ配線の表面に大きな突起が形成されることは良
く知られている。
Ｉ）配線形成後その上部に化学気相成長（ＣＶＤ）法を
用いてシん珪酸ガラス（ＰＳＧ）等からなる層間或いは
保護絶縁膜が形成される。この際前記化学気相成長温度
がＡＩの融点に比較的近い４００〜４５０（℃）程度の
温度であるために、Ａｌ配線内に生ずる内部応力等によ
り、Ａｌ配線の表面に大きな突起が形成されることは良
く知られている。
そしてこの大きな突起は、その後の密着露光精度の低下
、突起部上の眉間絶縁膜厚が薄くなることによる層間絶
縁耐圧の低下等、半導体装置の製造歩留まシや信頼性を
低下せしめる種々の障害の原因となる。
、突起部上の眉間絶縁膜厚が薄くなることによる層間絶
縁耐圧の低下等、半導体装置の製造歩留まシや信頼性を
低下せしめる種々の障害の原因となる。
（ｅ） 従来技術と問題点
そこで従来はＡｌ配線の表面を、Ａｌの陽極酸化層成る
いはシリコン化合物溶液の塗布舎焼成法によシ形成する
酸化シリコン膜更らには両者を併用して固定することに
よシ、ＡＩ突起の形成を抑える方法がこうじられてい゛
た０ しかし該従来方法は、陽極酸化処理を含むため工程が非
常に複雑であシ、更に陽極酸化処理１体が厚く形成でき
ないこと、上記酸化シリコン膜を用いた場合にはクラッ
クが発生し易いこと等により前記両者とも突起防止効果
が必ずしも充分でないこと、又、陽極酸化膜が強いエツ
チング耐性を有するため、配線コンタクト部の形成が容
易でない等、種々の問題点を有していた。
いはシリコン化合物溶液の塗布舎焼成法によシ形成する
酸化シリコン膜更らには両者を併用して固定することに
よシ、ＡＩ突起の形成を抑える方法がこうじられてい゛
た０ しかし該従来方法は、陽極酸化処理を含むため工程が非
常に複雑であシ、更に陽極酸化処理１体が厚く形成でき
ないこと、上記酸化シリコン膜を用いた場合にはクラッ
クが発生し易いこと等により前記両者とも突起防止効果
が必ずしも充分でないこと、又、陽極酸化膜が強いエツ
チング耐性を有するため、配線コンタクト部の形成が容
易でない等、種々の問題点を有していた。
（ｄ） 発明の目的
本発明はアルミニウム配線上に絶縁膜を（化学）気相成
長させる際、アルミニウム配線に大きな突起が形成され
るのを、容易に且つ殆んど完全に防止することができる
アルミニウム配線の表面処理方法を提供するものであシ
、その目的とするところは半導体装置の製造歩留まり及
び信頼性を向上せしめるにある。
長させる際、アルミニウム配線に大きな突起が形成され
るのを、容易に且つ殆んど完全に防止することができる
アルミニウム配線の表面処理方法を提供するものであシ
、その目的とするところは半導体装置の製造歩留まり及
び信頼性を向上せしめるにある。
（ｅ） 発明の目的
即ち本発明は半導体装置の製造方法に於て、アルミニウ
ム配線パターンの表面に直接窒化法によって空化アルミ
ニウム膜を形成した後、該アルミニウム配線の形成面上
に絶縁膜を（化学気相）成長させる工程を有することを
特徴とする。
ム配線パターンの表面に直接窒化法によって空化アルミ
ニウム膜を形成した後、該アルミニウム配線の形成面上
に絶縁膜を（化学気相）成長させる工程を有することを
特徴とする。
（ｆ） 発明の実施例
以下本発明を一実施例について、第１図（イ）乃至（ハ
）に示す工程断面図及び第２図に示す直接窒化膜形成装
置の断面模式図を用いて詳細に説明する０本発明の方法
を用いてバイポーラＩＣを形成するに際しては、通常の
方法で形成された例えば第１図（イ）に示すようなバイ
ポーラＩＣ基板を使用する。なお同図に於て１はｐ型シ
リコン基板、２はｎ生型埋没層、３はｎ−型エピタキシ
ャル層（ｎ−型コレクタ領域）、４はｐ生型素子間分離
領域、５はｐ型ベース領域、６はｐ型紙抗層、７はｎ十
型エミッタ領域、８はｎ生型コレクタ・コンタクト領域
、９は二酸化シリコン（Ｓｉｎ、）下層絶縁膜（フィー
ルド絶縁膜を含む）、１０ａ、１０ｂ、１０ｃ、１０ｄ
、１０ｅは電極コンタクト窓を示す。
）に示す工程断面図及び第２図に示す直接窒化膜形成装
置の断面模式図を用いて詳細に説明する０本発明の方法
を用いてバイポーラＩＣを形成するに際しては、通常の
方法で形成された例えば第１図（イ）に示すようなバイ
ポーラＩＣ基板を使用する。なお同図に於て１はｐ型シ
リコン基板、２はｎ生型埋没層、３はｎ−型エピタキシ
ャル層（ｎ−型コレクタ領域）、４はｐ生型素子間分離
領域、５はｐ型ベース領域、６はｐ型紙抗層、７はｎ十
型エミッタ領域、８はｎ生型コレクタ・コンタクト領域
、９は二酸化シリコン（Ｓｉｎ、）下層絶縁膜（フィー
ルド絶縁膜を含む）、１０ａ、１０ｂ、１０ｃ、１０ｄ
、１０ｅは電極コンタクト窓を示す。
そして先ず通常の蒸着若しくはスバツタ工程及びフォト
・エツチング工程を経て第１図（ロ）に示すように、下
層アルミニウム°配線１１ａ、ｌｌｂ、１１ｃ＋ｌｉｄ
を形成する。なおｌｌａはコレクタ配線。
・エツチング工程を経て第１図（ロ）に示すように、下
層アルミニウム°配線１１ａ、ｌｌｂ、１１ｃ＋ｌｉｄ
を形成する。なおｌｌａはコレクタ配線。
１１ｂはエミッタ配線、ｌｌｃはベース配線、１ｌｄ−
は電源配線である。
は電源配線である。
次いで同図に点線で図示しであるレジスト膜１２を例え
ば通常のマイクロ波を用いる（０２）プラズマ・アッシ
ング処理によシ除去する。
ば通常のマイクロ波を用いる（０２）プラズマ・アッシ
ング処理によシ除去する。
次いで該ＩＣ基板を窒素（Ｎ、）プラズマ中で２００（
℃）近傍の温度に所定の時間加熱し、第１図（ハ）に示
すようにＡｌ配線１１ａ）ｌｌｂ、ｌｉｅ。
℃）近傍の温度に所定の時間加熱し、第１図（ハ）に示
すようにＡｌ配線１１ａ）ｌｌｂ、ｌｉｅ。
ｌｉｄの表面に厚さ１００〜２００（Ｘ：］程度の窒化
アルミニウム（ＡＩＮ）膜１３を形成する。
アルミニウム（ＡＩＮ）膜１３を形成する。
なお該直接窒化によるＡｌＮｌｌａの形成に用いる装置
は、例えば前記レジスト膜のアッシングと同様のマイク
ロ波プラズマ処理装置を使用する。
は、例えば前記レジスト膜のアッシングと同様のマイク
ロ波プラズマ処理装置を使用する。
従って該直接窒化処理は前記アッシング処理を行った後
、ガスを切換え、同一装置内で連続して行った方が有利
である。
、ガスを切換え、同一装置内で連続して行った方が有利
である。
該マイクロ波プラズマ処理装置の構造の一例を模式的に
示したのが第２図で、図中２１は処理室、２２はマイク
ロ波集中板（スカー））、２３はガス供給口、２４は真
空排気口、２５は石英等からなるマイクロ波透過窓、２
６は導波管、２７ｉｌ：マイクロ波発生装置（マグネト
ロン）、２８は試料台、２９は加熱装置、３０は被処理
ＩＣ基板、３１はＮ２プラズマを表わしている。
示したのが第２図で、図中２１は処理室、２２はマイク
ロ波集中板（スカー））、２３はガス供給口、２４は真
空排気口、２５は石英等からなるマイクロ波透過窓、２
６は導波管、２７ｉｌ：マイクロ波発生装置（マグネト
ロン）、２８は試料台、２９は加熱装置、３０は被処理
ＩＣ基板、３１はＮ２プラズマを表わしている。
そしてマイクロ波の周波数は一般に用いられる２、４５
［ＧＨｚ ）で、処理条件は例えばＮ！ガス圧１〜１
０〔Ｔｏｒｒ〕、基板加熱温度２００〔℃〕近傍、マイ
クロ波出力ａｏｏ（ｗ）程度である。
［ＧＨｚ ）で、処理条件は例えばＮ！ガス圧１〜１
０〔Ｔｏｒｒ〕、基板加熱温度２００〔℃〕近傍、マイ
クロ波出力ａｏｏ（ｗ）程度である。
次いで第１図に）に示すように該ＡＩＮ膜１３を表面に
有するＡｌ配線１１ａ、ｌｌｂ、ｌｉｅ、１１ ｄの形
成面上に、４００〜４５０［：℃］程度の温度で行われ
る通常の化学気相成長（ＣＶＤ）５−によシ例えば１〔
μｍ〕程度の厚さのＰＳＧＭ間絶縁膜１４を形成し、次
いで図示しないレジスト膜をマスクにして、通常のドラ
イエツチング手段（リアクティブ・イオンエツチング法
等）によシ第１図（ホ）に示すように、ＰＳＧ層間絶縁
膜１４に配線コンタクト窓１５を形成し、通常のアッシ
ング方法によシレジスト膜を除去した後、上層配線のス
パッタ前処理として行われる通常のアルゴン（Ａｒ）に
よるスパッタ表面処理によシ前記配線コンタクト遣１５
内に表出するＡＩＮ膜１３を選択的に除去し、該配線コ
ンタクト窓１５内に下層Ａｌ配線例えば電源配線ｌｉｄ
の表面を露出させる。なおＡＡＮ膜は抵抗値が比較的低
いので、薄い場合あえて除去しないでも良い。
有するＡｌ配線１１ａ、ｌｌｂ、ｌｉｅ、１１ ｄの形
成面上に、４００〜４５０［：℃］程度の温度で行われ
る通常の化学気相成長（ＣＶＤ）５−によシ例えば１〔
μｍ〕程度の厚さのＰＳＧＭ間絶縁膜１４を形成し、次
いで図示しないレジスト膜をマスクにして、通常のドラ
イエツチング手段（リアクティブ・イオンエツチング法
等）によシ第１図（ホ）に示すように、ＰＳＧ層間絶縁
膜１４に配線コンタクト窓１５を形成し、通常のアッシ
ング方法によシレジスト膜を除去した後、上層配線のス
パッタ前処理として行われる通常のアルゴン（Ａｒ）に
よるスパッタ表面処理によシ前記配線コンタクト遣１５
内に表出するＡＩＮ膜１３を選択的に除去し、該配線コ
ンタクト窓１５内に下層Ａｌ配線例えば電源配線ｌｉｄ
の表面を露出させる。なおＡＡＮ膜は抵抗値が比較的低
いので、薄い場合あえて除去しないでも良い。
次いでスパッタリング法により上層のＡ４層を形成し、
次いで通常のフォト・エツチング処理により該上層Ａ１
層のパターンニングを行い、第２図（へ）に示すように
上層Ａｌ配線１６を形成する。
次いで通常のフォト・エツチング処理により該上層Ａ１
層のパターンニングを行い、第２図（へ）に示すように
上層Ａｌ配線１６を形成する。
そして以後図示しないが表面保護絶縁膜の形成等がなさ
れて多層配線構造のバイポーラＩＣが完成される。
れて多層配線構造のバイポーラＩＣが完成される。
々お上層Ａｌ配線も前述したのと同様の方法によりその
表面にＡＩＮ膜を形成するととがよシ望オしい。
表面にＡＩＮ膜を形成するととがよシ望オしい。
（ｇ） 発明の詳細
な説明したように本発明の方法によれば、アルミニウム
配線の表面が厚さ１００〜２００（Ｘ）程度の緻密で硬
い窒化アルミニウム膜で覆われ、該窒化アルミニウム膜
によってアルミニウム配線の表面が強固に固定される。
配線の表面が厚さ１００〜２００（Ｘ）程度の緻密で硬
い窒化アルミニウム膜で覆われ、該窒化アルミニウム膜
によってアルミニウム配線の表面が強固に固定される。
従ってアルミニウム配線上に絶縁膜を化学気相成長させ
る際の熱処理で、アルミニウム配線に大きな突起が形成
されることが殆んど完全に防止でき、半導体装置の製造
歩留まり及び信頼性の向上が図れる０ 又本発明の方法は前記実施例に示したように一貫してド
ライ・プロセスで行えるので、汚染による製造歩留まシ
の低下がなく、且つ製造工程の自動化、半導体基板の大
径化に対して極めて有利である。
る際の熱処理で、アルミニウム配線に大きな突起が形成
されることが殆んど完全に防止でき、半導体装置の製造
歩留まり及び信頼性の向上が図れる０ 又本発明の方法は前記実施例に示したように一貫してド
ライ・プロセスで行えるので、汚染による製造歩留まシ
の低下がなく、且つ製造工程の自動化、半導体基板の大
径化に対して極めて有利である。
更に又窒化アルミニウム膜は耐薬品性が大きいので、こ
の面でも半導体装置の信頼性は向上する。
の面でも半導体装置の信頼性は向上する。
第１図（イ）乃至（へ）は本発明の方法に於ける一実施
例の工程断面図で、第２図は直接窒化膜形成装置の断面
模式図である。 図に於て、９は下層絶縁膜、１０ａ〜１０ｅは電極コン
タクト窓、１１ａ〜°１１ｄは下層アルミニウム配線、
１３は窒化アルミニウム膜、１４はりん珪酸ガラス層間
絶縁膜、１５は配線コンタク、ト窓、１６は上層Ａｌ配
線を示す。 ぷ１図 一子アタｒ □］］ 一二ζ 毒圀 第２図 ９ ゴ Ｉ４− ６ 二１Ｓ ｔｊｄ
例の工程断面図で、第２図は直接窒化膜形成装置の断面
模式図である。 図に於て、９は下層絶縁膜、１０ａ〜１０ｅは電極コン
タクト窓、１１ａ〜°１１ｄは下層アルミニウム配線、
１３は窒化アルミニウム膜、１４はりん珪酸ガラス層間
絶縁膜、１５は配線コンタク、ト窓、１６は上層Ａｌ配
線を示す。 ぷ１図 一子アタｒ □］］ 一二ζ 毒圀 第２図 ９ ゴ Ｉ４− ６ 二１Ｓ ｔｊｄ
Claims (1)
- アルミニウム配線パターンの表面に直接窒化法によって
窒化アルミニウム膜を形成した後、該アルミニウム配線
の形成面上に絶縁膜を成長させる工程を有することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19551582A JPS5984553A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19551582A JPS5984553A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5984553A true JPS5984553A (ja) | 1984-05-16 |
Family
ID=16342359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19551582A Pending JPS5984553A (ja) | 1982-11-08 | 1982-11-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5984553A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62501112A (ja) * | 1984-11-30 | 1987-04-30 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 金属化被覆を有する半導体装置 |
| JPS6390155A (ja) * | 1986-10-02 | 1988-04-21 | Nec Corp | 半導体装置 |
| JPS63174335A (ja) * | 1987-01-13 | 1988-07-18 | Nec Corp | 半導体装置の電極配線の形成方法 |
| JPS6481325A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Manufacture of multilayer semiconductor wafer |
| US5877557A (en) * | 1996-04-01 | 1999-03-02 | Raytheon Company | Low temperature aluminum nitride |
-
1982
- 1982-11-08 JP JP19551582A patent/JPS5984553A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62501112A (ja) * | 1984-11-30 | 1987-04-30 | ロ−ベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 金属化被覆を有する半導体装置 |
| JPS6390155A (ja) * | 1986-10-02 | 1988-04-21 | Nec Corp | 半導体装置 |
| JPS63174335A (ja) * | 1987-01-13 | 1988-07-18 | Nec Corp | 半導体装置の電極配線の形成方法 |
| JPS6481325A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Manufacture of multilayer semiconductor wafer |
| US5877557A (en) * | 1996-04-01 | 1999-03-02 | Raytheon Company | Low temperature aluminum nitride |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032024B1 (en) | Process for producing semiconductor devices, devices produced by the process, and circuits and articles including such devices | |
| JP4361625B2 (ja) | 半導体装置及びその製造方法 | |
| US3600218A (en) | Method for depositing insulating films of silicon nitride and aluminum nitride | |
| EP0327336B1 (en) | Electronic devices incorporating carbon films | |
| JP3070450B2 (ja) | 多層配線形成法 | |
| US3663870A (en) | Semiconductor device passivated with rare earth oxide layer | |
| JP4694108B2 (ja) | 酸化膜形成方法、酸化膜形成装置および電子デバイス材料 | |
| JP3080843B2 (ja) | 薄膜形成方法及び装置 | |
| US3419761A (en) | Method for depositing silicon nitride insulating films and electric devices incorporating such films | |
| JPS5984553A (ja) | 半導体装置の製造方法 | |
| JP3123449B2 (ja) | 多層配線形成法 | |
| JPH04132220A (ja) | プラズマテーパエッチング方法 | |
| JPS62221120A (ja) | 半導体装置の製造方法 | |
| JPS62261128A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JPS60261143A (ja) | 半導体装置の製造方法 | |
| JP3282374B2 (ja) | 多層配線基板における酸化タンタル内蔵コンデンサの作製方法 | |
| JPH0456453B2 (ja) | ||
| JPH11220024A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| JP2682734B2 (ja) | 誘電体膜堆積方法および装置 | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| JPH06120355A (ja) | 半導体装置の製造方法 | |
| JP3088447B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| JPH025551A (ja) | 半導体装置 | |
| JPS59194452A (ja) | 半導体集積回路装置の製造方法 |