JPS59194452A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPS59194452A JPS59194452A JP6855683A JP6855683A JPS59194452A JP S59194452 A JPS59194452 A JP S59194452A JP 6855683 A JP6855683 A JP 6855683A JP 6855683 A JP6855683 A JP 6855683A JP S59194452 A JPS59194452 A JP S59194452A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor integrated
- integrated circuit
- insulating film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はアルミニウムなどの金属を配線材料とする多
層配線構造を有する半導体集積回路装置の製造方法、特
に配線層間の眉間絶縁膜としてのシリコン酸化膜の形成
方法に関するものである。
層配線構造を有する半導体集積回路装置の製造方法、特
に配線層間の眉間絶縁膜としてのシリコン酸化膜の形成
方法に関するものである。
従来のこの種の半導体集積回路装置の製造方法を第１図
ないし第４図に示す。すなわち、従来方法では、まず半
導体集積回路基板（１）の主面所定位置にアルミニウム
などの金属材料による第１層目の配線層（２） 、 （
３）を形成したのち、これらの全面を層間絶縁膜（４）
によシ被覆させ（第１図）、ついでこの眉間絶縁膜（４
）上にフォトレジスト（５）を塗着すると共に、これを
通常の写真製版技術によｆ） バターニングして、一方
の配線層（３）に対応する開口（６）を形成する（第２
図）。次に前記フォトレジスト（５）をマスクにして層
間絶縁膜（４）を選択的にエツチング除去し、配線層（
３）に達するスルーホール（７）を形成した上でフォト
レジスト（５）を除去しく第３図）、さらにその後、第
２層目の配線層（８）を形成して、この配線層（８）を
スルーホール（７）を通して一方の第１層目の配線層（
３）に接続させ（第４図）、このようにして多層配線構
造を得ているのである。
ないし第４図に示す。すなわち、従来方法では、まず半
導体集積回路基板（１）の主面所定位置にアルミニウム
などの金属材料による第１層目の配線層（２） 、 （
３）を形成したのち、これらの全面を層間絶縁膜（４）
によシ被覆させ（第１図）、ついでこの眉間絶縁膜（４
）上にフォトレジスト（５）を塗着すると共に、これを
通常の写真製版技術によｆ） バターニングして、一方
の配線層（３）に対応する開口（６）を形成する（第２
図）。次に前記フォトレジスト（５）をマスクにして層
間絶縁膜（４）を選択的にエツチング除去し、配線層（
３）に達するスルーホール（７）を形成した上でフォト
レジスト（５）を除去しく第３図）、さらにその後、第
２層目の配線層（８）を形成して、この配線層（８）を
スルーホール（７）を通して一方の第１層目の配線層（
３）に接続させ（第４図）、このようにして多層配線構
造を得ているのである。
しかし乍らこのような従来方法の場合には次のような欠
点があった。すなわち、層間絶縁膜（４）には一般にシ
リコン酸化膜を用いており、このシリコン酸化膜はスパ
ッタリング法、あるいはプラズマＣＶＤ （化学気相成
長）法により３００ Ｃ〜４５０Ｃ程度の低温で第１層
目の配線層（２）および（３）、ここではアルミニウム
上を含めて形成することから、スルーホール（７）の開
孔後、第２層目の配線層（８）の形成前に、スルーホー
ル（７）部に露出している配線層（３）の表面を弗酸系
の薬品で処理して純粋なアルミニウム状態にしておき、
配線層（８）との電気的接続を安定化する必要があるが
、この弗酸系の薬品による処理を行なうと、スパッタリ
ング法、あるいはプラズマＣＶＤ法によって形成した層
間絶縁膜（４）であるシリコン酸化膜は、第５図に示す
ように、下地の段差部を被覆している部分（９）におい
てのみ極端にエツチング速度が大きく、同部分が完全に
除去されて第１層目の配線層（２） 、 （３）の側面
が露出されてしまうことすらあり、このために続いて行
なわれる第２層目の配線層（１０）を形成すると、第６
図に示すように、これらの配線層（２） 、 （３）と
（１０）とが短絡されて、接続不良、もしくは絶縁不良
が発生し装置の製造歩留シが低下するという問題があっ
た。つまシ眉間絶縁膜としてのシリコン酸化膜をスパッ
タリング法、あるいはプラズマＣＶＴ）法により形成し
ている限シ、この問題を解消し得ないものであった。
点があった。すなわち、層間絶縁膜（４）には一般にシ
リコン酸化膜を用いており、このシリコン酸化膜はスパ
ッタリング法、あるいはプラズマＣＶＤ （化学気相成
長）法により３００ Ｃ〜４５０Ｃ程度の低温で第１層
目の配線層（２）および（３）、ここではアルミニウム
上を含めて形成することから、スルーホール（７）の開
孔後、第２層目の配線層（８）の形成前に、スルーホー
ル（７）部に露出している配線層（３）の表面を弗酸系
の薬品で処理して純粋なアルミニウム状態にしておき、
配線層（８）との電気的接続を安定化する必要があるが
、この弗酸系の薬品による処理を行なうと、スパッタリ
ング法、あるいはプラズマＣＶＤ法によって形成した層
間絶縁膜（４）であるシリコン酸化膜は、第５図に示す
ように、下地の段差部を被覆している部分（９）におい
てのみ極端にエツチング速度が大きく、同部分が完全に
除去されて第１層目の配線層（２） 、 （３）の側面
が露出されてしまうことすらあり、このために続いて行
なわれる第２層目の配線層（１０）を形成すると、第６
図に示すように、これらの配線層（２） 、 （３）と
（１０）とが短絡されて、接続不良、もしくは絶縁不良
が発生し装置の製造歩留シが低下するという問題があっ
た。つまシ眉間絶縁膜としてのシリコン酸化膜をスパッ
タリング法、あるいはプラズマＣＶＴ）法により形成し
ている限シ、この問題を解消し得ないものであった。
この発明は従来のこのような欠点に鑑み、層間絶縁膜と
してのシリコン酸化膜を光化学反応利用によるＣＶＤ法
によシ形成させ、これによって低温での膜成長、ならび
に段差部での異常エツチングのない膜質を得るようにし
たものである。
してのシリコン酸化膜を光化学反応利用によるＣＶＤ法
によシ形成させ、これによって低温での膜成長、ならび
に段差部での異常エツチングのない膜質を得るようにし
たものである。
以下、この発明方法の一実施例につき、第７図ないし第
１０図を参照して詳細に説明する。
１０図を参照して詳細に説明する。
この実施例による眉間絶縁膜としてのシリコン酸化膜の
成膜方法は、基本的に低圧水銀灯からの紫外線を励起エ
ネルギ源とする光化学反応を利用したＣ′ＶＤ法である
。
成膜方法は、基本的に低圧水銀灯からの紫外線を励起エ
ネルギ源とする光化学反応を利用したＣ′ＶＤ法である
。
まず第７図に示すように、第１層目の配線層（１２）
、 （１３）を形成した半導体集積回路基板（１１）上
にあって、紫外光透過材（１４）を通して低圧水銀灯か
らの紫外線（１５）のみを照射し得るようにしておき、
シリコン酸化膜を成長させるための反応ガスとして、モ
ノシラン（Ｓｔ！１４） と亜酸化窒素（Ｎ２０）とを
水銀０培）蒸気と共に、光化学気相反応用気体材料（１
６）として導入する。゛そしてこれらは真空容器内にあ
って、前記したとおり例えは石英などの波長２，５３７
Ｘの紫外線（１５）を透過材（１４）から照射すること
によシ、水銀廟感法によってモノシランと亜−化窒素と
が分解され、第８図にみられるとおり、シリコン酸化膜
による層間絶縁膜（１７）を同様に形成でき、その後は
従来と同様にとの層間絶縁ｌ１ｌ（１７）へのスルーホ
ール（１８）の形成（第９図）、ついで第２層目の配線
層（１９）の形成（第１０図）を経て、目的とする多層
配線構造を得るのである。
、 （１３）を形成した半導体集積回路基板（１１）上
にあって、紫外光透過材（１４）を通して低圧水銀灯か
らの紫外線（１５）のみを照射し得るようにしておき、
シリコン酸化膜を成長させるための反応ガスとして、モ
ノシラン（Ｓｔ！１４） と亜酸化窒素（Ｎ２０）とを
水銀０培）蒸気と共に、光化学気相反応用気体材料（１
６）として導入する。゛そしてこれらは真空容器内にあ
って、前記したとおり例えは石英などの波長２，５３７
Ｘの紫外線（１５）を透過材（１４）から照射すること
によシ、水銀廟感法によってモノシランと亜−化窒素と
が分解され、第８図にみられるとおり、シリコン酸化膜
による層間絶縁膜（１７）を同様に形成でき、その後は
従来と同様にとの層間絶縁ｌ１ｌ（１７）へのスルーホ
ール（１８）の形成（第９図）、ついで第２層目の配線
層（１９）の形成（第１０図）を経て、目的とする多層
配線構造を得るのである。
ここで前記のように光化学反応を利用したシリコン酸化
膜の成膜形成では、その成長温度は室温から３００Ｃ程
度であってよく、しかも成長した膜は第２層目の配線層
形成に先立つ弗酸系薬品による処理によっても、従来で
のような段差部における異常エツチングを生じないこと
が確認されている。
膜の成膜形成では、その成長温度は室温から３００Ｃ程
度であってよく、しかも成長した膜は第２層目の配線層
形成に先立つ弗酸系薬品による処理によっても、従来で
のような段差部における異常エツチングを生じないこと
が確認されている。
以上詳述したようにこの発明方法によれば、多層配線構
造の層間絶縁膜としてシリコン酸化膜を用いる場合、低
圧水銀灯からの紫外線を励起エネルギ源とする光化学反
応を利用した光化学気相成長によって、このシリコン酸
化膜を形成させるようにしたので、低温での成長、なら
びに第１層目の配線層に対する弗酸系薬品での処理に際
−しても、□段差部の異常エツチングが解消され、これ
によって安定性のよい各層線線間の接続を得ることがで
き、半導体集積回路装置の製造歩留りを大幅に向上でき
るなどの特長を有するものである。
造の層間絶縁膜としてシリコン酸化膜を用いる場合、低
圧水銀灯からの紫外線を励起エネルギ源とする光化学反
応を利用した光化学気相成長によって、このシリコン酸
化膜を形成させるようにしたので、低温での成長、なら
びに第１層目の配線層に対する弗酸系薬品での処理に際
−しても、□段差部の異常エツチングが解消され、これ
によって安定性のよい各層線線間の接続を得ることがで
き、半導体集積回路装置の製造歩留りを大幅に向上でき
るなどの特長を有するものである。
第１図な埴し第４図は従来の２層配線構造をもつ半導体
集積回路装置の製造工程を順次に示す断面図、第５図お
よび第６図は同上層間配線の接続不良を説明するだめの
断面図、第７図ないし第１０図はこの発明の２層配線構
造をもつ半導体集積回路装置の一実施例による製造工程
を順次に示す断面図である。 （１１）・・・・半導体集積回路基板、（１２） 、
（１３）・・・・第１層目の配線層、（１４）・・・・
紫外線透過材、（１５）・・・・紫外線、（１６）・・
・・気体材料、（１７）・・・・層間絶縁膜（シリコン
酸化膜）、（１８）・・・９スルーホール、（１９）・
・・・第２層目の配線層。 代理人 大岩増雄 第１図 第５図 ど−一」６ つ□
集積回路装置の製造工程を順次に示す断面図、第５図お
よび第６図は同上層間配線の接続不良を説明するだめの
断面図、第７図ないし第１０図はこの発明の２層配線構
造をもつ半導体集積回路装置の一実施例による製造工程
を順次に示す断面図である。 （１１）・・・・半導体集積回路基板、（１２） 、
（１３）・・・・第１層目の配線層、（１４）・・・・
紫外線透過材、（１５）・・・・紫外線、（１６）・・
・・気体材料、（１７）・・・・層間絶縁膜（シリコン
酸化膜）、（１８）・・・９スルーホール、（１９）・
・・・第２層目の配線層。 代理人 大岩増雄 第１図 第５図 ど−一」６ つ□
Claims (2)
- （１）多層配線構造を有する半導体集積回路装置におい
て、配線層間の層間絶縁膜としてシリコン酸化膜を用い
る場合、低圧水銀灯からの紫外線を励起エネルギ源とす
る光化学反応を利用した光化学気相反応によシ、前記シ
リコン酸化膜を形成することを特徴とする半導体集積回
路装置の製造方法。 - （２）シリコン酸化膜を形成するための光化学気相反応
用気体材料として、モノシランと亜酸化窒素とを用いる
ことを特徴とする特許請求の範囲第１項記載の半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6855683A JPS59194452A (ja) | 1983-04-18 | 1983-04-18 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6855683A JPS59194452A (ja) | 1983-04-18 | 1983-04-18 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59194452A true JPS59194452A (ja) | 1984-11-05 |
Family
ID=13377148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6855683A Pending JPS59194452A (ja) | 1983-04-18 | 1983-04-18 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59194452A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6450429A (en) * | 1987-08-20 | 1989-02-27 | Semiconductor Energy Lab | Formation of insulating film |
| US5855970A (en) * | 1986-09-09 | 1999-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a film on a substrate |
| US6013338A (en) * | 1986-09-09 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | CVD apparatus |
-
1983
- 1983-04-18 JP JP6855683A patent/JPS59194452A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5855970A (en) * | 1986-09-09 | 1999-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of forming a film on a substrate |
| US6013338A (en) * | 1986-09-09 | 2000-01-11 | Semiconductor Energy Laboratory Co., Ltd. | CVD apparatus |
| JPS6450429A (en) * | 1987-08-20 | 1989-02-27 | Semiconductor Energy Lab | Formation of insulating film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS596540A (ja) | 半導体装置の製造方法 | |
| JPS59194452A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61228633A (ja) | 薄膜形成方法 | |
| JPH09270464A (ja) | 微細空中配線の作製方法 | |
| JPS5994829A (ja) | 半導体装置の製造方法 | |
| JPH01100946A (ja) | 半導体装置の製造方法 | |
| JPS60249334A (ja) | 薄膜形成方法 | |
| JPS5984553A (ja) | 半導体装置の製造方法 | |
| JPH09172081A (ja) | 半導体装置の製造方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| JPS61139026A (ja) | 半導体装置の製造方法 | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| JPS6123344A (ja) | 半導体集積回路の製造方法 | |
| KR101390349B1 (ko) | 아모포스 카본막, 그 형성 방법 및 이를 이용한 반도체소자의 제조 방법 | |
| JPS6091632A (ja) | 薄膜形成方法 | |
| JPH06244184A (ja) | 配線の形成方法 | |
| JPS6277466A (ja) | 薄膜形成方法 | |
| JPH05234957A (ja) | 半導体装置の製造方法 | |
| JPH02254741A (ja) | 多層配線の製法 | |
| JPS61284941A (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPS61164227A (ja) | 薄膜形成方法およびその装置 | |
| JPS61251040A (ja) | 酸化膜の選択成長方法 | |
| JPS62221120A (ja) | 半導体装置の製造方法 | |
| JPS5927528A (ja) | 半導体装置の製造方法 |