JPH09172081A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09172081A JPH09172081A JP34823195A JP34823195A JPH09172081A JP H09172081 A JPH09172081 A JP H09172081A JP 34823195 A JP34823195 A JP 34823195A JP 34823195 A JP34823195 A JP 34823195A JP H09172081 A JPH09172081 A JP H09172081A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- layer
- interlayer insulating
- insulating film
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 層間絶縁膜の上層部を化学的に改質させるこ
とにより製造工程の簡素化を図ると共にスルーホールの
形状を改善できる半導体装置の製造方法を提供する。 【解決手段】 下層配線層１０上に層間絶縁膜としてプ
ラズマＣＶＤ法によりプラズマＳｉＮ膜２０を形成す
る。次いで、このプラズマＳｉＮ膜２０の上層部にアン
モニアを含むプラズマを照射して改質層２２を形成す
る。その後、プラズマエッチングを行ってスルーホール
２１を形成する。改質層２２はエッチング速度が速くな
っているので、スルーホール２１のテーパー上層部の形
状が改善される。また、プラズマＳｉＮ膜２０の形成工
程と改質層２２の形成工程とを同一装置内で行うことが
でき、製造工程の簡素化を図る。
とにより製造工程の簡素化を図ると共にスルーホールの
形状を改善できる半導体装置の製造方法を提供する。 【解決手段】 下層配線層１０上に層間絶縁膜としてプ
ラズマＣＶＤ法によりプラズマＳｉＮ膜２０を形成す
る。次いで、このプラズマＳｉＮ膜２０の上層部にアン
モニアを含むプラズマを照射して改質層２２を形成す
る。その後、プラズマエッチングを行ってスルーホール
２１を形成する。改質層２２はエッチング速度が速くな
っているので、スルーホール２１のテーパー上層部の形
状が改善される。また、プラズマＳｉＮ膜２０の形成工
程と改質層２２の形成工程とを同一装置内で行うことが
でき、製造工程の簡素化を図る。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線層間を層
間絶縁膜に形成したスルーホールを介して電気的に接続
してなる半導体装置の製造方法に係り、特に被覆性向上
のためにスルーホールに対してテーパーを形成してなる
半導体装置の製造方法に関する。
間絶縁膜に形成したスルーホールを介して電気的に接続
してなる半導体装置の製造方法に係り、特に被覆性向上
のためにスルーホールに対してテーパーを形成してなる
半導体装置の製造方法に関する。
【０００２】
【従来の技術】一般に、多層配線構造を有する半導体装
置においては、下層配線層上に層間絶縁膜を形成したの
ち、この層間絶縁膜に対してエッチングによりスルーホ
ールを形成し、その後上層配線層を堆積形成することに
より、スルーホールを介して上下配線層間を電気的に接
続させている。
置においては、下層配線層上に層間絶縁膜を形成したの
ち、この層間絶縁膜に対してエッチングによりスルーホ
ールを形成し、その後上層配線層を堆積形成することに
より、スルーホールを介して上下配線層間を電気的に接
続させている。
【０００３】ところで、このスルーホールが存在する
と、上層配線層を堆積形成した場合に上層配線層には局
所的に段差が生じ被覆性が悪くなる。このようなことか
ら、従来、スルーホールをテーパー状に形成し、スルー
ホールに対する上層配線層の被覆性を向上させることが
行われている。以下、このようなテーパーを有するスル
ーホールの従来の形成方法を図４を参照して説明する。
と、上層配線層を堆積形成した場合に上層配線層には局
所的に段差が生じ被覆性が悪くなる。このようなことか
ら、従来、スルーホールをテーパー状に形成し、スルー
ホールに対する上層配線層の被覆性を向上させることが
行われている。以下、このようなテーパーを有するスル
ーホールの従来の形成方法を図４を参照して説明する。
【０００４】まず、図４（ａ）に示したように下層配線
層１０を形成する。次いで、図４（ｂ）に示したよう
に、下層配線層１０上にプラズマＣＶＤ(Chemical Vapo
r Deposition) 法により層間絶縁膜としてプラズマＳｉ
Ｎ膜（窒化珪素膜）２０を形成する。
層１０を形成する。次いで、図４（ｂ）に示したよう
に、下層配線層１０上にプラズマＣＶＤ(Chemical Vapo
r Deposition) 法により層間絶縁膜としてプラズマＳｉ
Ｎ膜（窒化珪素膜）２０を形成する。
【０００５】そののち、図４（ｃ）に示したように、イ
オンインプランタによりプラズマＳｉＮ膜２０の表面に
対してイオンを注入して、イオンによる物理的損傷を与
え、プラズマＳｉＮ膜２０の上層部にダメージ層１２２
を形成する。このときのイオン種は、不活性で質量の大
きいものが好ましく、一般的にはアルゴン（Ａｒ）等が
用いられる。
オンインプランタによりプラズマＳｉＮ膜２０の表面に
対してイオンを注入して、イオンによる物理的損傷を与
え、プラズマＳｉＮ膜２０の上層部にダメージ層１２２
を形成する。このときのイオン種は、不活性で質量の大
きいものが好ましく、一般的にはアルゴン（Ａｒ）等が
用いられる。
【０００６】ダメージ層１２２を形成したのち、図４
（ｄ）に示したように、プラズマＳｉＮ膜２０上にスル
ーホールパターンを有するフォトレジスト膜４０を形成
する。次いで、図４（ｅ）に示したように、プラズマエ
ッチング装置によりフォトレジスト膜４０をマスクとし
てしてエッチングを行いスルーホール１２１を形成す
る。このときプラズマＳｉＮ膜２０のダメージ層１２２
は物理的損傷を受けることによって他の部分に比べてエ
ッチング速度が速くなっており、そのエッチング速度の
差によりスルーホール１２１にはテーパーが形成され
る。スルーホール１２１を形成したのち、図４（ｆ）に
示したように、フォトレジスト膜４０を除去することに
よりスルーホール１２１の形成工程が終了する。
（ｄ）に示したように、プラズマＳｉＮ膜２０上にスル
ーホールパターンを有するフォトレジスト膜４０を形成
する。次いで、図４（ｅ）に示したように、プラズマエ
ッチング装置によりフォトレジスト膜４０をマスクとし
てしてエッチングを行いスルーホール１２１を形成す
る。このときプラズマＳｉＮ膜２０のダメージ層１２２
は物理的損傷を受けることによって他の部分に比べてエ
ッチング速度が速くなっており、そのエッチング速度の
差によりスルーホール１２１にはテーパーが形成され
る。スルーホール１２１を形成したのち、図４（ｆ）に
示したように、フォトレジスト膜４０を除去することに
よりスルーホール１２１の形成工程が終了する。
【０００７】
【発明が解決しようとする課題】上述のように従来の方
法では、プラズマＳｉＮ膜２０にイオンを注入してダメ
ージ層１２２を形成することによってテーパーを有する
スルーホール１２１を形成していた。すなわち、プラズ
マＳｉＮ膜２０を形成するためのプラズマＣＶＤ工程の
次に、ダメージ層１２２を形成するためのイオンインプ
ランタ工程が必要があった。そのため、半導体ウェハを
プラズマＣＶＤ装置から、他の場所にあるイオンインプ
ランタ装置まで搬送するための時間が必要となると共
に、場合によっては洗浄工程が必要となりＴＡＴ(Turn
Around Time)が悪化してしまうという問題や、形成工程
が煩雑化してしまうという問題があった。
法では、プラズマＳｉＮ膜２０にイオンを注入してダメ
ージ層１２２を形成することによってテーパーを有する
スルーホール１２１を形成していた。すなわち、プラズ
マＳｉＮ膜２０を形成するためのプラズマＣＶＤ工程の
次に、ダメージ層１２２を形成するためのイオンインプ
ランタ工程が必要があった。そのため、半導体ウェハを
プラズマＣＶＤ装置から、他の場所にあるイオンインプ
ランタ装置まで搬送するための時間が必要となると共
に、場合によっては洗浄工程が必要となりＴＡＴ(Turn
Around Time)が悪化してしまうという問題や、形成工程
が煩雑化してしまうという問題があった。
【０００８】また、従来の方法では、スルーホール１２
１のテーパー角がダメージ層１２２を形成する際のイオ
ン注入エネルギーに応じて変化するので、テーパー角を
より低角度（寝た形状）とするためにはイオン注入エネ
ルギーを増加する必要があった。
１のテーパー角がダメージ層１２２を形成する際のイオ
ン注入エネルギーに応じて変化するので、テーパー角を
より低角度（寝た形状）とするためにはイオン注入エネ
ルギーを増加する必要があった。
【０００９】ところが、イオン注入エネルギーを増加さ
せると、プラズマエッチング装置によりスルーホール１
２１を形成する際にダメージ層１２２の部分（すなわち
スルーホール１２１の上層部）に、図４（ｆ）に示した
ように、垂直壁１２２ａが形成されてしまい、そのため
上層配線の被覆性が低下してしまうという問題があっ
た。
せると、プラズマエッチング装置によりスルーホール１
２１を形成する際にダメージ層１２２の部分（すなわち
スルーホール１２１の上層部）に、図４（ｆ）に示した
ように、垂直壁１２２ａが形成されてしまい、そのため
上層配線の被覆性が低下してしまうという問題があっ
た。
【００１０】本発明はかかる問題点に鑑みてなされたも
ので、その課題は、層間絶縁膜の上層部を化学的に改質
させることにより、製造工程の簡素化を図ることができ
ると共に、スルーホールの形状を改善し、上層配線層の
被覆性を向上させることができる半導体装置の製造方法
を提供することにある。
ので、その課題は、層間絶縁膜の上層部を化学的に改質
させることにより、製造工程の簡素化を図ることができ
ると共に、スルーホールの形状を改善し、上層配線層の
被覆性を向上させることができる半導体装置の製造方法
を提供することにある。
【００１１】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、第１の配線層上にスルーホールを有する
層間絶縁膜を形成し、前記層間絶縁膜上に第２の配線層
を形成すると共に前記第２の配線層と第１の配線層とを
前記スルーホールを介して電気的に接続させてなる半導
体装置の製造方法であって、第１の配線層上に層間絶縁
膜を形成した後、前記層間絶縁膜にプラズマを照射して
上層部に改質層を形成する工程と、前記改質層が形成さ
れた層間絶縁膜をプラズマエッチングによって選択的に
除去することによりスルーホールを形成する工程とを含
むものである。
の製造方法は、第１の配線層上にスルーホールを有する
層間絶縁膜を形成し、前記層間絶縁膜上に第２の配線層
を形成すると共に前記第２の配線層と第１の配線層とを
前記スルーホールを介して電気的に接続させてなる半導
体装置の製造方法であって、第１の配線層上に層間絶縁
膜を形成した後、前記層間絶縁膜にプラズマを照射して
上層部に改質層を形成する工程と、前記改質層が形成さ
れた層間絶縁膜をプラズマエッチングによって選択的に
除去することによりスルーホールを形成する工程とを含
むものである。
【００１２】本発明による半導体装置の製造方法におい
ては、層間絶縁膜としては窒化珪素膜を用い、この窒化
珪素膜に対してアンモニアを含むプラズマを照射する態
様とすることが好ましく、また、層間絶縁膜をプラズマ
ＣＶＤ法によって形成する態様とすることが好ましい。
更に、この場合には、層間絶縁膜の形成工程と層間絶縁
膜に対するプラズマの照射工程とを、同一装置内で連続
してバッチ処理する態様、あるいは層間絶縁膜の形成工
程と層間絶縁膜に対するプラズマの照射工程とを、同一
反応室内で連続して枚葉処理する態様とすることが好ま
しい。
ては、層間絶縁膜としては窒化珪素膜を用い、この窒化
珪素膜に対してアンモニアを含むプラズマを照射する態
様とすることが好ましく、また、層間絶縁膜をプラズマ
ＣＶＤ法によって形成する態様とすることが好ましい。
更に、この場合には、層間絶縁膜の形成工程と層間絶縁
膜に対するプラズマの照射工程とを、同一装置内で連続
してバッチ処理する態様、あるいは層間絶縁膜の形成工
程と層間絶縁膜に対するプラズマの照射工程とを、同一
反応室内で連続して枚葉処理する態様とすることが好ま
しい。
【００１３】本発明の半導体装置の製造方法では、第１
の配線層が形成されたのち、第１の配線層上に窒化珪素
膜等の層間絶縁膜が形成される。次いで、層間絶縁膜に
アンモニアを含むプラズマ等が照射され、層間絶縁膜の
上層部に改質層が形成される。そののち、プラズマエッ
チングが行われ、層間絶縁膜にスルーホールが形成され
る。このとき層間絶縁膜の上層部には改質層が形成され
ているためエッチング速度が速く、その結果スルーホー
ルの上部形状が改善される。
の配線層が形成されたのち、第１の配線層上に窒化珪素
膜等の層間絶縁膜が形成される。次いで、層間絶縁膜に
アンモニアを含むプラズマ等が照射され、層間絶縁膜の
上層部に改質層が形成される。そののち、プラズマエッ
チングが行われ、層間絶縁膜にスルーホールが形成され
る。このとき層間絶縁膜の上層部には改質層が形成され
ているためエッチング速度が速く、その結果スルーホー
ルの上部形状が改善される。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１５】図１は本発明の一実施の形態に係る半導体
装置の各工程毎の断面図である。図２は図１に示した半
導体装置の製造工程を説明するための流れ図である。
装置の各工程毎の断面図である。図２は図１に示した半
導体装置の製造工程を説明するための流れ図である。
【００１６】本実施の形態による方法は、図１（ｇ）に
示したように、層間絶縁膜（プラズマＳｉＮ膜２０）を
挟んで第１の配線層としての下層配線層１０と第２の配
線層としての上層配線層３０とを形成し、下層配線層１
０と上層配線層３０との間をプラズマＳｉＮ膜２０に形
成したスルーホール２１を介して電気的に接続させると
共に、スルーホール２１に上層に向かって拡大したテー
パーを形成することにより、上層配線層３０の被複性を
向上させるものである。以下、図１および図２を参照し
て製造工程を説明する。
示したように、層間絶縁膜（プラズマＳｉＮ膜２０）を
挟んで第１の配線層としての下層配線層１０と第２の配
線層としての上層配線層３０とを形成し、下層配線層１
０と上層配線層３０との間をプラズマＳｉＮ膜２０に形
成したスルーホール２１を介して電気的に接続させると
共に、スルーホール２１に上層に向かって拡大したテー
パーを形成することにより、上層配線層３０の被複性を
向上させるものである。以下、図１および図２を参照し
て製造工程を説明する。
【００１７】すなわち、まず、図１（ａ）に示したよう
に、半導体ウェハ上（図示せず）に例えばアルミニウム
（Ａｌ）等の金属を用いた蒸着法により下層配線層１０
を形成する（図２，ステップＳ１）。
に、半導体ウェハ上（図示せず）に例えばアルミニウム
（Ａｌ）等の金属を用いた蒸着法により下層配線層１０
を形成する（図２，ステップＳ１）。
【００１８】次いで、図１（ｂ）に示したように、下層
配線層１０上にプラズマＳｉＮ膜２０を形成する（図
２，ステップＳ２）。すなわち、まず、下層配線層１０
を形成した半導体ウェハを枚葉式プラズマＣＶＤ装置の
反応室内に挿入する（ステップＳ２１）。そののち、こ
の反応室内に反応ガスとしてアンモニア（ＮＨ3 ）ガス
およびモノシラン（ＳｉＨ4 ）ガスを供給しつつ、プラ
ズマ照射を行う（ステップＳ２２）。なお、この際、窒
素（Ｎ2 ）ガスをアンモニアガスおよびモノシランガス
に加えて供給し、これら反応ガスの希釈を行うと共にプ
ラズマの均一化を図る。プラズマ照射の条件は適宜に決
定する。
配線層１０上にプラズマＳｉＮ膜２０を形成する（図
２，ステップＳ２）。すなわち、まず、下層配線層１０
を形成した半導体ウェハを枚葉式プラズマＣＶＤ装置の
反応室内に挿入する（ステップＳ２１）。そののち、こ
の反応室内に反応ガスとしてアンモニア（ＮＨ3 ）ガス
およびモノシラン（ＳｉＨ4 ）ガスを供給しつつ、プラ
ズマ照射を行う（ステップＳ２２）。なお、この際、窒
素（Ｎ2 ）ガスをアンモニアガスおよびモノシランガス
に加えて供給し、これら反応ガスの希釈を行うと共にプ
ラズマの均一化を図る。プラズマ照射の条件は適宜に決
定する。
【００１９】プラズマＳｉＮ膜２０を形成したのち、図
１（ｃ）に示したように、プラズマＳｉＮ膜２０の上層
部に改質層２２を形成する（図２，ステップＳ３）。す
なわち、プラズマＳｉＮ膜２０を形成した反応室と同じ
反応室内において、モノシランガスの供給のみを停止し
（すなわち、アンモニアガスおよび窒素ガスは供給した
ままの状態で）、プラズマ照射を行う（ステップＳ３
１）。このプラズマ照射は、例えば圧力５Ｔｏｒｒ，ア
ンモニアガス５０ｓｃｃｍ，窒素ガス１０００ｓｃｃ
ｍ，高周波電力４００Ｗの条件下で数秒間照射する。こ
れにより、プラズマＳｉＮ膜２０の上層部が化学的に改
質され、プラズマＳｉＮ膜２０の上層部に改質層２２が
形成される。そののち、この半導体ウェハを枚葉式プラ
ズマＣＶＤ装置内から取り出す（ステップＳ３２）。
１（ｃ）に示したように、プラズマＳｉＮ膜２０の上層
部に改質層２２を形成する（図２，ステップＳ３）。す
なわち、プラズマＳｉＮ膜２０を形成した反応室と同じ
反応室内において、モノシランガスの供給のみを停止し
（すなわち、アンモニアガスおよび窒素ガスは供給した
ままの状態で）、プラズマ照射を行う（ステップＳ３
１）。このプラズマ照射は、例えば圧力５Ｔｏｒｒ，ア
ンモニアガス５０ｓｃｃｍ，窒素ガス１０００ｓｃｃ
ｍ，高周波電力４００Ｗの条件下で数秒間照射する。こ
れにより、プラズマＳｉＮ膜２０の上層部が化学的に改
質され、プラズマＳｉＮ膜２０の上層部に改質層２２が
形成される。そののち、この半導体ウェハを枚葉式プラ
ズマＣＶＤ装置内から取り出す（ステップＳ３２）。
【００２０】枚葉式プラズマＣＶＤ装置内から取り出し
たのち、図１（ｄ）に示したように、上層部に改質層２
２が形成されたプラズマＳｉＮ膜２０上にフォトレジス
ト膜４０を塗布形成し、それを選択的に露光してパター
ニングを行う（図２，ステップＳ４）。
たのち、図１（ｄ）に示したように、上層部に改質層２
２が形成されたプラズマＳｉＮ膜２０上にフォトレジス
ト膜４０を塗布形成し、それを選択的に露光してパター
ニングを行う（図２，ステップＳ４）。
【００２１】次いで、図１（ｅ）に示したように、半導
体ウェハを等方性プラズマチッチング装置内に挿入し、
反応ガスとしてテトラフルオロメタン（ＣＦ4 ）ガスお
よび酸素（Ｏ2 ）ガスを供給しつつ、フォトレジスト膜
４０をマスクとして等方性プラズマエッチングを行う。
これによりプラズマＳｉＮ膜２０には、上層に向かって
拡大する適宜のテーパーを有したスルーホール２１が形
成される（図２，ステップＳ５）。また、このときプラ
ズマＳｉＮ膜２０の上層部に形成された改質層２２は、
化学的改質を受けることにより他の部分に比べてエッチ
ング速度が速くなっており、そのエッチング速度の差に
よりスルーホール２１のテーパーの上部部分には上方に
向かって更に拡大された拡大テーパー部２２ａが形成さ
れる。
体ウェハを等方性プラズマチッチング装置内に挿入し、
反応ガスとしてテトラフルオロメタン（ＣＦ4 ）ガスお
よび酸素（Ｏ2 ）ガスを供給しつつ、フォトレジスト膜
４０をマスクとして等方性プラズマエッチングを行う。
これによりプラズマＳｉＮ膜２０には、上層に向かって
拡大する適宜のテーパーを有したスルーホール２１が形
成される（図２，ステップＳ５）。また、このときプラ
ズマＳｉＮ膜２０の上層部に形成された改質層２２は、
化学的改質を受けることにより他の部分に比べてエッチ
ング速度が速くなっており、そのエッチング速度の差に
よりスルーホール２１のテーパーの上部部分には上方に
向かって更に拡大された拡大テーパー部２２ａが形成さ
れる。
【００２２】次いで、図１（ｆ）に示したように半導体
ウェハを等方性プラズマエッチング装置内から取り出し
て、フォトレジスト膜４０を除去する。これによりスル
ーホール２１の形成工程が終了する（図２，ステップＳ
６）。
ウェハを等方性プラズマエッチング装置内から取り出し
て、フォトレジスト膜４０を除去する。これによりスル
ーホール２１の形成工程が終了する（図２，ステップＳ
６）。
【００２３】最後に、図１（ｇ）に示したようにスルー
ホール２１の形成されたプラズマＳｉＮ膜２０上に、例
えばアルミニウム（Ａｌ）等の金属を用いた蒸着法によ
り上層配線層３０を形成する。これにより上層配線層３
０がスルーホール２１を介して下層配線層１０に電気的
に接続される（図２，ステップＳ７）。
ホール２１の形成されたプラズマＳｉＮ膜２０上に、例
えばアルミニウム（Ａｌ）等の金属を用いた蒸着法によ
り上層配線層３０を形成する。これにより上層配線層３
０がスルーホール２１を介して下層配線層１０に電気的
に接続される（図２，ステップＳ７）。
【００２４】このように本実施の形態に係る半導体装置
の製造方法によれば、プラズマＳｉＮ膜２０にアンモニ
アのプラズマを含むプラズマ照射を行って上層部を化学
的に改質し上層部のエッチング速度を速くしているの
で、プラズマＳｉＮ膜２０の形成工程（ステップＳ２）
と改質層２２の形成工程（ステップＳ３）とを同一の装
置内で実行することができる。従って、この工程間の搬
送，待機および洗浄工程を削除でき、ＴＡＴの短縮を図
ることができると共に、製造工程の簡素化およびコスト
削減をすることができる。
の製造方法によれば、プラズマＳｉＮ膜２０にアンモニ
アのプラズマを含むプラズマ照射を行って上層部を化学
的に改質し上層部のエッチング速度を速くしているの
で、プラズマＳｉＮ膜２０の形成工程（ステップＳ２）
と改質層２２の形成工程（ステップＳ３）とを同一の装
置内で実行することができる。従って、この工程間の搬
送，待機および洗浄工程を削除でき、ＴＡＴの短縮を図
ることができると共に、製造工程の簡素化およびコスト
削減をすることができる。
【００２５】また、本実施の形態では、プラズマＳｉＮ
膜２０の形成工程（ステップＳ２）と改質層２２の形成
工程（ステップＳ３）とを枚葉式プラズマＣＶＤ装置の
同一反応室内で行っているので、プラズマＳｉＮ膜２０
を形成したのちモノシランガスの供給を停止するのみで
連続して改質層２２を形成することができる。従って、
プラズマＳｉＮ膜２０の形成工程（ステップＳ２）と改
質層２２の形成工程（ステップＳ３）との間のロスタイ
ムを最小限の時間で抑えることができ、本発明を最も効
果的に実現できる。
膜２０の形成工程（ステップＳ２）と改質層２２の形成
工程（ステップＳ３）とを枚葉式プラズマＣＶＤ装置の
同一反応室内で行っているので、プラズマＳｉＮ膜２０
を形成したのちモノシランガスの供給を停止するのみで
連続して改質層２２を形成することができる。従って、
プラズマＳｉＮ膜２０の形成工程（ステップＳ２）と改
質層２２の形成工程（ステップＳ３）との間のロスタイ
ムを最小限の時間で抑えることができ、本発明を最も効
果的に実現できる。
【００２６】更に、本実施の形態では、プラズマＳｉＮ
膜の上層部をプラズマ照射によって化学的に改質するよ
うにしたので、スルーホール２１の改質層２２の部分
に、上層に向かって更に拡大した形状のテーパー（拡大
テーパー部２２ａ）を形成することができる。すなわ
ち、従来方法に比べてスルーホール２１の上層部（すな
わち改質層２２の部分）のテーパー形状を改善すること
ができる。よって、上層配線層３０の被覆性が向上し、
信頼性を向上させることができる。
膜の上層部をプラズマ照射によって化学的に改質するよ
うにしたので、スルーホール２１の改質層２２の部分
に、上層に向かって更に拡大した形状のテーパー（拡大
テーパー部２２ａ）を形成することができる。すなわ
ち、従来方法に比べてスルーホール２１の上層部（すな
わち改質層２２の部分）のテーパー形状を改善すること
ができる。よって、上層配線層３０の被覆性が向上し、
信頼性を向上させることができる。
【００２７】上記実施の形態では、プラズマＳｉＮ膜２
０の形成工程（ステップＳ２）および改質層２２の形成
工程（ステップＳ３）を枚葉式プラズマＣＶＤ装置にて
行ったが、バッチ式プラズマＣＶＤ装置でも次のように
して行うことができる。
０の形成工程（ステップＳ２）および改質層２２の形成
工程（ステップＳ３）を枚葉式プラズマＣＶＤ装置にて
行ったが、バッチ式プラズマＣＶＤ装置でも次のように
して行うことができる。
【００２８】図３の流れ図は、バッチ式プラズマＣＶＤ
装置により図２に示したプラズマＳｉＮ膜２０を形成す
る工程（ステップＳ１２）および改質層２２（ステップ
Ｓ１３）を形成する工程を表したものである。以下、図
１および図３を参照して本実施の形態による方法を説明
する。
装置により図２に示したプラズマＳｉＮ膜２０を形成す
る工程（ステップＳ１２）および改質層２２（ステップ
Ｓ１３）を形成する工程を表したものである。以下、図
１および図３を参照して本実施の形態による方法を説明
する。
【００２９】この場合、プラズマＳｉＮ膜２０を形成す
る際には、まず、予め下層配線層１０を形成した半導体
ウェハをカセットに載置し、バッチ式プラズマＣＶＤ装
置内に挿入して一旦待機させる（ステップＳ１２１）。
なお、カセットには半導体ウェハを複数枚（例えば、２
５枚）載置し、それらを一括して処理するようにする。
そののち、半導体ウェハを反応室内に移動させ、この反
応室内にアンモニアガス，モノシランガスおよび窒素ガ
スを供給しつつ、適宜の条件下でプラズマ照射を行う
（ステップＳ１２２）。これにより、図２（ｂ）に示し
たように、下層配線層１０上にプラズマＳｉＮ膜２０が
形成される。そののち、反応室内から半導体ウェハを移
動させ、バッチ式プラズマＣＶＤ装置内において待機さ
せる（ステップＳ１２３）。
る際には、まず、予め下層配線層１０を形成した半導体
ウェハをカセットに載置し、バッチ式プラズマＣＶＤ装
置内に挿入して一旦待機させる（ステップＳ１２１）。
なお、カセットには半導体ウェハを複数枚（例えば、２
５枚）載置し、それらを一括して処理するようにする。
そののち、半導体ウェハを反応室内に移動させ、この反
応室内にアンモニアガス，モノシランガスおよび窒素ガ
スを供給しつつ、適宜の条件下でプラズマ照射を行う
（ステップＳ１２２）。これにより、図２（ｂ）に示し
たように、下層配線層１０上にプラズマＳｉＮ膜２０が
形成される。そののち、反応室内から半導体ウェハを移
動させ、バッチ式プラズマＣＶＤ装置内において待機さ
せる（ステップＳ１２３）。
【００３０】続いて、改質層２２を形成する際には、半
導体ウェハを反応室内に移動させ、反応室内にアンモニ
アガスおよび窒素ガスを供給しつつ、適宜の条件下でプ
ラズマ照射を行う（ステップＳ１３１）。これにより、
図２（ｃ）に示したようにプラズマＳｉＮ膜２０の上層
部に改質層２２が形成される。そののち、この半導体ウ
ェハをバッチ式プラズマＣＶＤ装置内から取り出す（ス
テップＳ１３２）。
導体ウェハを反応室内に移動させ、反応室内にアンモニ
アガスおよび窒素ガスを供給しつつ、適宜の条件下でプ
ラズマ照射を行う（ステップＳ１３１）。これにより、
図２（ｃ）に示したようにプラズマＳｉＮ膜２０の上層
部に改質層２２が形成される。そののち、この半導体ウ
ェハをバッチ式プラズマＣＶＤ装置内から取り出す（ス
テップＳ１３２）。
【００３１】このように、バッチ式プラズマＣＶＤ装置
によっても、プラズマＳｉＮ膜２０の形成工程（ステッ
プＳ１２）と改質層２２の形成工程（ステップＳ１３）
とを、同一装置内において連続して行うことができる。
によっても、プラズマＳｉＮ膜２０の形成工程（ステッ
プＳ１２）と改質層２２の形成工程（ステップＳ１３）
とを、同一装置内において連続して行うことができる。
【００３２】以上実施の形態を挙げて本発明を説明した
が、本発明は上記実施の形態に限定されるものではな
く、種々変形可能である。例えば、上記実施の形態で
は、プラズマＳｉＮ膜２０および改質層２２をそれぞれ
プラズマＣＶＤ装置により形成するようにしたが、プラ
ズマＳｉＮ膜２０にプラズマを照射して改質層２２を形
成できる装置であれば、どのような装置であってもよ
い。
が、本発明は上記実施の形態に限定されるものではな
く、種々変形可能である。例えば、上記実施の形態で
は、プラズマＳｉＮ膜２０および改質層２２をそれぞれ
プラズマＣＶＤ装置により形成するようにしたが、プラ
ズマＳｉＮ膜２０にプラズマを照射して改質層２２を形
成できる装置であれば、どのような装置であってもよ
い。
【００３３】更に、上記実施の形態では、改質層２２を
形成する際のプラズマ照射の条件を、圧力５Ｔｏｒｒ，
アンモニアガス５０ｓｃｃｍ，窒素ガス１０００ｓｃｃ
ｍ，高周波電力４００Ｗ下で数秒間としたが、これらの
条件は、プラズマＳｉＮ膜２０の膜質，スルーホール２
１形成時のプラズマエッチングの条件およびスルーホー
ル２１のテーパー形状等に応じて、適宜変更することが
できる。従って、この条件を任意に設定することによ
り、スルーホール２１のテーパー形状を自由に決定する
ことができる。
形成する際のプラズマ照射の条件を、圧力５Ｔｏｒｒ，
アンモニアガス５０ｓｃｃｍ，窒素ガス１０００ｓｃｃ
ｍ，高周波電力４００Ｗ下で数秒間としたが、これらの
条件は、プラズマＳｉＮ膜２０の膜質，スルーホール２
１形成時のプラズマエッチングの条件およびスルーホー
ル２１のテーパー形状等に応じて、適宜変更することが
できる。従って、この条件を任意に設定することによ
り、スルーホール２１のテーパー形状を自由に決定する
ことができる。
【００３４】加えて、上記実施の形態では、スルーホー
ル２１を形成する際のプラズマエッチングにおける反応
ガスにテトラフルオロメタンガスと酸素ガスとを用いた
が、他のフッ素（Ｆ）を主体とした反応ガスを用いても
よい。また、反応ガスおよびその他のエッチング条件
は、スルーホール２１のテーパー形状等に応じて、任意
に決定することができる。従って、この条件を任意に設
定することにより、スルーホール２１のテーパー形状を
自由に決定することができる。なお、改質層２２を形成
するプラズマ照射の条件を適宜に設定すれば、このプラ
ズマエッチングの条件は、従来の製造方法（イオンイン
プランタによってダメージ層１２２を形成する方法）と
同一の条件を適用することも可能になる。
ル２１を形成する際のプラズマエッチングにおける反応
ガスにテトラフルオロメタンガスと酸素ガスとを用いた
が、他のフッ素（Ｆ）を主体とした反応ガスを用いても
よい。また、反応ガスおよびその他のエッチング条件
は、スルーホール２１のテーパー形状等に応じて、任意
に決定することができる。従って、この条件を任意に設
定することにより、スルーホール２１のテーパー形状を
自由に決定することができる。なお、改質層２２を形成
するプラズマ照射の条件を適宜に設定すれば、このプラ
ズマエッチングの条件は、従来の製造方法（イオンイン
プランタによってダメージ層１２２を形成する方法）と
同一の条件を適用することも可能になる。
【００３５】加えて、上記実施の形態では、プラズマＳ
ｉＮ膜２０を形成する際のプラズマ照射および改質層２
２を形成する際のプラズマ照射の希釈ガスとして窒素ガ
スを用いたが、アルゴン（Ａｒ）ガスやヘリウム（Ｈ
ｅ）ガス等の不活性ガスを用いてもよい。
ｉＮ膜２０を形成する際のプラズマ照射および改質層２
２を形成する際のプラズマ照射の希釈ガスとして窒素ガ
スを用いたが、アルゴン（Ａｒ）ガスやヘリウム（Ｈ
ｅ）ガス等の不活性ガスを用いてもよい。
【００３６】更に、上記実施の形態では２層配線構造の
半導体装置について説明したが、３層以上の配線構造を
有する半導体装置にも適用できることはいうまでもな
い。
半導体装置について説明したが、３層以上の配線構造を
有する半導体装置にも適用できることはいうまでもな
い。
【００３７】
【発明の効果】以上説明したように本発明に係る半導体
装置の製造方法によれば、層間絶縁膜にプラズマを照射
して層間絶縁膜の上層部を化学的に改質させることによ
り層間絶縁膜の上層部に改質層を形成するようにしたの
で、スルーホールの上層部のテーパー形状を改善するこ
とができる。よって、上層配線の被覆性を向上させるこ
とができ、デバイスの信頼性を向上させることができる
という効果を奏する。
装置の製造方法によれば、層間絶縁膜にプラズマを照射
して層間絶縁膜の上層部を化学的に改質させることによ
り層間絶縁膜の上層部に改質層を形成するようにしたの
で、スルーホールの上層部のテーパー形状を改善するこ
とができる。よって、上層配線の被覆性を向上させるこ
とができ、デバイスの信頼性を向上させることができる
という効果を奏する。
【００３８】特に、層間絶縁膜をプラズマＣＶＤ法によ
って形成すれば、層間絶縁膜の形成工程と改質層の形成
工程とを同一の装置内で実行することができる。従っ
て、これらの工程間の搬送，待機および洗浄工程が不要
となり、ＴＡＴの短縮を図ることができると共に、製造
工程の簡素化およびコスト削減を図ることができるとい
う効果を奏する。
って形成すれば、層間絶縁膜の形成工程と改質層の形成
工程とを同一の装置内で実行することができる。従っ
て、これらの工程間の搬送，待機および洗浄工程が不要
となり、ＴＡＴの短縮を図ることができると共に、製造
工程の簡素化およびコスト削減を図ることができるとい
う効果を奏する。
【図１】本発明の一実施の形態に係る半導体装置の製造
方法を説明するための断面図である。
方法を説明するための断面図である。
【図２】図１に示した半導体装置の製造方法を説明する
ための流れ図である。
ための流れ図である。
【図３】本発明の他の実施の形態に係る半導体装置の製
造方法を説明するための流れ図である。
造方法を説明するための流れ図である。
【図４】従来の半導体装置の製造工程を説明するための
断面図である。
断面図である。
１０ 下層配線層 ２０ プラズマＳｉＮ膜（層間絶縁膜） ２１ スルーホール ２２ 改質層 ３０ 上層配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｈ０１Ｌ 21/95
Claims (5)
- 【請求項１】 第１の配線層上にスルーホールを有する
層間絶縁膜を形成し、前記層間絶縁膜上に第２の配線層
を形成すると共に前記第２の配線層と第１の配線層とを
前記スルーホールを介して電気的に接続させてなる半導
体装置の製造方法であって、 第１の配線層上に層間絶縁膜を形成した後、前記層間絶
縁膜にプラズマを照射して上層部に改質層を形成する工
程と、 前記改質層が形成された層間絶縁膜をプラズマエッチン
グによって選択的に除去することによりスルーホールを
形成する工程とを含むことを特徴とする半導体装置の製
造方法。 - 【請求項２】 前記層間絶縁膜は窒化珪素膜であり、前
記窒化珪素膜に対してアンモニアを含むプラズマを照射
することにより改質層を形成することを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】 前記層間絶縁膜は、プラズマＣＶＤ法に
より形成された窒化珪素膜であることを特徴とする請求
項２記載の半導体装置の製造方法。 - 【請求項４】 前記層間絶縁膜の形成工程と前記層間絶
縁膜に対するプラズマの照射工程とを、同一装置内で連
続してバッチ処理することを特徴とする請求項３記載の
半導体装置の製造方法。 - 【請求項５】 前記層間絶縁膜の形成工程と前記層間絶
縁膜に対するプラズマの照射工程とを、同一反応室内で
連続して枚葉処理することを特徴とする請求項３記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34823195A JPH09172081A (ja) | 1995-12-19 | 1995-12-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34823195A JPH09172081A (ja) | 1995-12-19 | 1995-12-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09172081A true JPH09172081A (ja) | 1997-06-30 |
Family
ID=18395633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34823195A Pending JPH09172081A (ja) | 1995-12-19 | 1995-12-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09172081A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038319A (ja) * | 2007-08-03 | 2009-02-19 | Nichia Corp | 半導体発光素子 |
| JP2012038965A (ja) * | 2010-08-09 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2013239749A (ja) * | 2000-03-13 | 2013-11-28 | Foundation For Advancement Of International Science | 窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法 |
| JP2014187364A (ja) * | 2013-03-22 | 2014-10-02 | Infineon Technologies Austria Ag | 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス |
| JP2019145566A (ja) * | 2018-02-16 | 2019-08-29 | 東京エレクトロン株式会社 | エッチングする方法及びプラズマ処理装置 |
-
1995
- 1995-12-19 JP JP34823195A patent/JPH09172081A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239749A (ja) * | 2000-03-13 | 2013-11-28 | Foundation For Advancement Of International Science | 窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法 |
| JP2009038319A (ja) * | 2007-08-03 | 2009-02-19 | Nichia Corp | 半導体発光素子 |
| JP2012038965A (ja) * | 2010-08-09 | 2012-02-23 | Lapis Semiconductor Co Ltd | 半導体装置及びその製造方法 |
| JP2014187364A (ja) * | 2013-03-22 | 2014-10-02 | Infineon Technologies Austria Ag | 炭化ケイ素デバイスを製造するための方法および炭化ケイ素デバイス |
| US9704718B2 (en) | 2013-03-22 | 2017-07-11 | Infineon Technologies Austria Ag | Method for manufacturing a silicon carbide device and a silicon carbide device |
| JP2019145566A (ja) * | 2018-02-16 | 2019-08-29 | 東京エレクトロン株式会社 | エッチングする方法及びプラズマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6589890B2 (en) | Precleaning process for metal plug that minimizes damage to low-κ dielectric | |
| JP2002222861A (ja) | プラズマ前処理モジュールを具備した装置における半導体素子の製造方法 | |
| EP1081751A2 (en) | Methods of pre-cleaning dielectric layers of substrates | |
| JP2003109941A (ja) | プラズマ処理装置および表面処理方法 | |
| JPH07161703A (ja) | 半導体装置の製造方法 | |
| JPH08250497A (ja) | 半導体装置の金属配線層の形成方法 | |
| US5240555A (en) | Method and apparatus for cleaning semiconductor etching machines | |
| WO1995002076A1 (fr) | Procede de formation d'une couche mince | |
| US5731225A (en) | Method for fabricating semiconductor device having buried contact structure | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JPH09172081A (ja) | 半導体装置の製造方法 | |
| JPH06232098A (ja) | 酸化防止方法およびドライエッチング方法 | |
| JPH04132220A (ja) | プラズマテーパエッチング方法 | |
| JP3362093B2 (ja) | エッチングダメージの除去方法 | |
| JPH04100221A (ja) | 半導体装置の製造方法 | |
| JPH08203894A (ja) | 半導体装置の製造方法 | |
| JP2003086568A (ja) | エッチング方法 | |
| JP2799471B2 (ja) | 減圧処理装置 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| JPS62274082A (ja) | ドライエツチング方法 | |
| KR100248344B1 (ko) | 반도체 소자의 제조방법 | |
| JPH05217965A (ja) | 半導体装置の製造方法 | |
| JP2001035832A (ja) | ドライエッチング方法 | |
| JPH1187272A (ja) | 半導体装置の製造方法 | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 |