JPS5932153A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5932153A JPS5932153A JP14284482A JP14284482A JPS5932153A JP S5932153 A JPS5932153 A JP S5932153A JP 14284482 A JP14284482 A JP 14284482A JP 14284482 A JP14284482 A JP 14284482A JP S5932153 A JPS5932153 A JP S5932153A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- exposed
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法にかかり、とくに多層配
線の形成に際し有効な半導体装置の製造方法に関するも
のである。
線の形成に際し有効な半導体装置の製造方法に関するも
のである。
近年のＬＳＩにおいては、素子の高密度化の目的から多
層配線構造が主流となっているが、従来の多ｌ−配線は
、半導体基板上に第１の導電膜配線を形成したのち、絶
縁膜にて全体を被覆し、これにスルーホールを開孔し、
第２の導電膜配線を被着形成する方法により形成されて
いた。この方法では第１の導電膜と層間絶縁膜とにより
構成される凹凸が大きく、段部においての第２導電１模
の段切れ及び１−２層間ショート等が生じてし１い、素
子の歩留り及び信頼性の低下を招いていた。このため層
間絶縁膜の平坦化が望まれている。
層配線構造が主流となっているが、従来の多ｌ−配線は
、半導体基板上に第１の導電膜配線を形成したのち、絶
縁膜にて全体を被覆し、これにスルーホールを開孔し、
第２の導電膜配線を被着形成する方法により形成されて
いた。この方法では第１の導電膜と層間絶縁膜とにより
構成される凹凸が大きく、段部においての第２導電１模
の段切れ及び１−２層間ショート等が生じてし１い、素
子の歩留り及び信頼性の低下を招いていた。このため層
間絶縁膜の平坦化が望まれている。
本発明は上記事情に濫みて為されたもので層間絶縁膜の
平坦化を狙った半導体装置のｊＲ省方法を提供するもの
である。
平坦化を狙った半導体装置のｊＲ省方法を提供するもの
である。
本発明の特徴は、所定の作り込みのなされた半導体基板
の・−主面上に＊ｉの導電膜配線を形成する工程と、こ
の導ル膜配置陳をそれと同厚Ｘけそれ以上の膜厚の絶縁
膜にて全体を被覆する工程と、前記導′戒膜と絶縁膜と
により構成される凸部には薄く、四部には厚く感光性有
機膜を形成するｒ、８と、この有機膜を凸部上の絶縁膜
が露出するまでＦｌｈ刻する工程とをよむ半導体装置の
製造方法にある。
の・−主面上に＊ｉの導電膜配線を形成する工程と、こ
の導ル膜配置陳をそれと同厚Ｘけそれ以上の膜厚の絶縁
膜にて全体を被覆する工程と、前記導′戒膜と絶縁膜と
により構成される凸部には薄く、四部には厚く感光性有
機膜を形成するｒ、８と、この有機膜を凸部上の絶縁膜
が露出するまでＦｌｈ刻する工程とをよむ半導体装置の
製造方法にある。
次に実施１９すを挙げて本究明の詳細な説明をする。
第１図ノケ至第５図は本発明の一実施例を説明するため
の主な製造工程における断面図である。まず第１図のよ
うにへ型Ｓｒ （シリコン）基板り上に設けられた拡散
層２に接続するコンタクト用開孔４及びＳ ｉ （シリ
コン）酸化膜３上にＡｌ（アルミニラｌｚ ）父はＡ１
合金ＩＩｌ！配線５，６を約１／Ｊｍ厚で被着形成する
。この上に第２の絶縁膜とし７てＳｉ（シリコン）窒化
膜７をプラズマ気相成員法により約１μｍ成長させる／
（第２図）。次に感光性有機膜として感電性ポリイミド
フォトニースＬＪＲ３１００８を全曲に１〜２μｍ程度
塗（Ｈする。これにより第３図に示めすように凸部では
薄く四部では厚くポリイミドが塗布されその表面は平滑
な形状となる。これを適当時間１）’ｅし、現１象＄
Ｄ Ｖ −１４０で現呻しＡ／合金膜上の窒化膜が露出
するまでポリイミド８を蝕刻する。その後窒素４囲気中
にて１３５℃！ ２０ （１″０．３（１０’ｏ、４０
０’Ｏ各３０什稈度の熱処理を行なうことにより、第４
図のように平坦な層間絶縁膜が形成される。次に通常の
リソグラフィー法により窒化１１ｑ７にスルーポールを
開孔したのち第２の導屯体ＱＪ配ｔｊＮｌを形成し７て
、２層配線が完成さ〕する（第５崗）。
の主な製造工程における断面図である。まず第１図のよ
うにへ型Ｓｒ （シリコン）基板り上に設けられた拡散
層２に接続するコンタクト用開孔４及びＳ ｉ （シリ
コン）酸化膜３上にＡｌ（アルミニラｌｚ ）父はＡ１
合金ＩＩｌ！配線５，６を約１／Ｊｍ厚で被着形成する
。この上に第２の絶縁膜とし７てＳｉ（シリコン）窒化
膜７をプラズマ気相成員法により約１μｍ成長させる／
（第２図）。次に感光性有機膜として感電性ポリイミド
フォトニースＬＪＲ３１００８を全曲に１〜２μｍ程度
塗（Ｈする。これにより第３図に示めすように凸部では
薄く四部では厚くポリイミドが塗布されその表面は平滑
な形状となる。これを適当時間１）’ｅし、現１象＄
Ｄ Ｖ −１４０で現呻しＡ／合金膜上の窒化膜が露出
するまでポリイミド８を蝕刻する。その後窒素４囲気中
にて１３５℃！ ２０ （１″０．３（１０’ｏ、４０
０’Ｏ各３０什稈度の熱処理を行なうことにより、第４
図のように平坦な層間絶縁膜が形成される。次に通常の
リソグラフィー法により窒化１１ｑ７にスルーポールを
開孔したのち第２の導屯体ＱＪ配ｔｊＮｌを形成し７て
、２層配線が完成さ〕する（第５崗）。
なお、ここで用いたポリイミドは、４００°０稈度の熱
処理には十分耐えるため、そのまま層間絶縁膜に使用し
ても差し支えない。
処理には十分耐えるため、そのまま層間絶縁膜に使用し
ても差し支えない。
同様に以上のに桿を繰り返還−すことにより第３層以に
の配線を形成できる。以」−詳細に説明したように本発
明を用いれば、ｌ−聞納縁膜を平坦化する事ができ、又
第４図に示すように、コンタクト閉孔部においても、半
片化されるため、多層配線構造形成に有効であり、配線
の信頼性向上にも役ヴつ。
の配線を形成できる。以」−詳細に説明したように本発
明を用いれば、ｌ−聞納縁膜を平坦化する事ができ、又
第４図に示すように、コンタクト閉孔部においても、半
片化されるため、多層配線構造形成に有効であり、配線
の信頼性向上にも役ヴつ。
第１図乃至第５図は本発明による一実施例の主な製造工
程における断面図である。 同、図において、ｌ・・・・・・Ｓｉ ４板、５，６．
９・・・・・・Ａ／合金膜配線、２・・・・・・拡散層
、７・・・・・・Ｓｉ窒化膜、３・・・・・・５ｉｌｌ
化膜、８・・・・・・感電性ポリイミド膜、４・・・・
・・コンタクト孔である。 第５区 −２７：−
程における断面図である。 同、図において、ｌ・・・・・・Ｓｉ ４板、５，６．
９・・・・・・Ａ／合金膜配線、２・・・・・・拡散層
、７・・・・・・Ｓｉ窒化膜、３・・・・・・５ｉｌｌ
化膜、８・・・・・・感電性ポリイミド膜、４・・・・
・・コンタクト孔である。 第５区 −２７：−
Claims (1)
- 所定の作り込みのなされた半導体基板の一生面上に第一
の導電膜配線を形成する工程と、この導電膜配線をそれ
と同厚又はそれ以上の膜厚の絶縁膜にて被覆する工程と
、前記導電膜配線と絶縁膜とによ！７溝成される凸部に
は薄く、四部には厚く感光１生有機嘆を形成する工程と
、この有機膜を凸部上の絶縁膜が露出するまで蝕刻する
［程とを沈むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14284482A JPS5932153A (ja) | 1982-08-18 | 1982-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14284482A JPS5932153A (ja) | 1982-08-18 | 1982-08-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5932153A true JPS5932153A (ja) | 1984-02-21 |
Family
ID=15324923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14284482A Pending JPS5932153A (ja) | 1982-08-18 | 1982-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5932153A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62250656A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体装置の製造方法 |
| EP0325326B1 (en) * | 1988-01-21 | 1991-04-03 | Koninklijke Philips Electronics N.V. | Hair trimmer |
| US5070037A (en) * | 1989-08-31 | 1991-12-03 | Delco Electronics Corporation | Integrated circuit interconnect having dual dielectric intermediate layer |
-
1982
- 1982-08-18 JP JP14284482A patent/JPS5932153A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62250656A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | 半導体装置の製造方法 |
| EP0325326B1 (en) * | 1988-01-21 | 1991-04-03 | Koninklijke Philips Electronics N.V. | Hair trimmer |
| US5070037A (en) * | 1989-08-31 | 1991-12-03 | Delco Electronics Corporation | Integrated circuit interconnect having dual dielectric intermediate layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2518435B2 (ja) | 多層配線形成法 | |
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH04127454A (ja) | 半導体装置 | |
| JPH04199628A (ja) | 半導体装置の製造方法 | |
| JPH0330992B2 (ja) | ||
| JPS59205735A (ja) | 半導体装置の製造方法 | |
| JP3074841B2 (ja) | 半導体装置の製造方法 | |
| JPH0230137A (ja) | 半導体装置の配線形成方法 | |
| JPH0612789B2 (ja) | 半導体装置 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| JPS6197946A (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS6037150A (ja) | 半導体装置の製造方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS5963746A (ja) | 多層配線を有する半導体装置 | |
| JPS62115744A (ja) | 半導体装置 | |
| JPS60234344A (ja) | 半導体装置の製造方法 |