JP2637726B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2637726B2 JP2637726B2 JP61309641A JP30964186A JP2637726B2 JP 2637726 B2 JP2637726 B2 JP 2637726B2 JP 61309641 A JP61309641 A JP 61309641A JP 30964186 A JP30964186 A JP 30964186A JP 2637726 B2 JP2637726 B2 JP 2637726B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- conductive layer
- silica
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置の製造方法に係り、特に
層間絶縁膜の平坦化方法に関する。
層間絶縁膜の平坦化方法に関する。
従来、層間絶縁膜を平らにする技術には、常圧CVDに
よる高濃度PSG（リンシリケートガラス）膜を成長させ
た後に、熱処理にてフローさせる方法、あるいは低濃度
PSG膜成長後絶縁膜の段部を液相絶縁膜をスピンコート
（以下シリカ塗布と称す）にてなだらかにする方法が多
く用いられている。
よる高濃度PSG（リンシリケートガラス）膜を成長させ
た後に、熱処理にてフローさせる方法、あるいは低濃度
PSG膜成長後絶縁膜の段部を液相絶縁膜をスピンコート
（以下シリカ塗布と称す）にてなだらかにする方法が多
く用いられている。
前述した従来の高濃度PSG膜の熱処理フロー法は、フ
ローさせる熱処理温度が高いため、拡散層が深くなり、
素子の微細化の妨げとなる。また、高濃度PSG膜と金属
配線とを直接接触させると、金属配線（特にアルミニウ
ム）の腐食が起こるため、間に低濃度PSG膜をはさむ必
要があり、必然的にコンタクト形成は２度抜きとなり、
製造工程は長く、微細化にも適しているとは言えない。
ローさせる熱処理温度が高いため、拡散層が深くなり、
素子の微細化の妨げとなる。また、高濃度PSG膜と金属
配線とを直接接触させると、金属配線（特にアルミニウ
ム）の腐食が起こるため、間に低濃度PSG膜をはさむ必
要があり、必然的にコンタクト形成は２度抜きとなり、
製造工程は長く、微細化にも適しているとは言えない。
一方、シリカ塗布法は、比較的低温で低温濃度PSG膜
の平坦化を実現できるため、素子の微細化が可能とな
り、またコンタクト形成は一度抜きで製造工程が短かく
なる。しかしながら、シリカ塗布法にもいくつかの欠点
がある。これを、第３図（Ａ）乃至（Ｆ）を参照して、
より詳しく述べる。
の平坦化を実現できるため、素子の微細化が可能とな
り、またコンタクト形成は一度抜きで製造工程が短かく
なる。しかしながら、シリカ塗布法にもいくつかの欠点
がある。これを、第３図（Ａ）乃至（Ｆ）を参照して、
より詳しく述べる。
まず、第３図（Ａ）において、半導体基板１上のフィ
ールド絶縁膜２の上に、多結晶シリコン配線３を部分的
に形成する。
ールド絶縁膜２の上に、多結晶シリコン配線３を部分的
に形成する。
第３図（Ｂ）において、前記多結晶シリコン配線３を
薄いシリコン酸化膜４で覆った後、低濃度PSG膜６を比
較的厚く成長させ、 第３図（Ｃ）に示すように、第１シリカ５の塗布を行
なう。通常、シリカ塗布は、段部を充分埋め込むため、
第２シリカ５′を塗布する必要がある。次に、 第３（Ｄ）に示すように、平坦化された層間絶縁膜上
を横切る金属配線８の様子を表わしている。
薄いシリコン酸化膜４で覆った後、低濃度PSG膜６を比
較的厚く成長させ、 第３図（Ｃ）に示すように、第１シリカ５の塗布を行
なう。通常、シリカ塗布は、段部を充分埋め込むため、
第２シリカ５′を塗布する必要がある。次に、 第３（Ｄ）に示すように、平坦化された層間絶縁膜上
を横切る金属配線８の様子を表わしている。
ところで、多結晶シリコン配線３間の間隔が狭くなっ
た場合、低濃度PSG膜６の段部におけるアスペクト比は
大きくなり、シリカ塗布によるシリカ埋め込みは困難と
なる。第３図（Ｅ）に示すように、低濃度PSG膜６とシ
リカ５との間に空洞11ができたり、第１シリカ５と第２
シリカ５′との間に隙間のある空洞12が生じたりする。
特に、第１シリカ５と第２シリカ５′の間の空洞12がは
なはだしきときは、第３図（Ｆ）に示すように、第２シ
リカ５′がはがれ、結果的にこのはがれ部13により、金
属配線８が段切れを生じ、半導体集積回路装置の製造歩
留り上、および信頼性上重大な問題となる。
た場合、低濃度PSG膜６の段部におけるアスペクト比は
大きくなり、シリカ塗布によるシリカ埋め込みは困難と
なる。第３図（Ｅ）に示すように、低濃度PSG膜６とシ
リカ５との間に空洞11ができたり、第１シリカ５と第２
シリカ５′との間に隙間のある空洞12が生じたりする。
特に、第１シリカ５と第２シリカ５′の間の空洞12がは
なはだしきときは、第３図（Ｆ）に示すように、第２シ
リカ５′がはがれ、結果的にこのはがれ部13により、金
属配線８が段切れを生じ、半導体集積回路装置の製造歩
留り上、および信頼性上重大な問題となる。
前述した従来のシリカ塗布法における多結晶シリコン
配線間隔とシリカ不良との関係を第４図に示す。同図に
おいて、低濃度PSG膜厚1.0μｍ一定で、たとえは多結晶
シリコン膜厚が6000Åの場合、多結晶シリコン配線間隔
が1.8μｍ以下になると、シリカの空洞やはがれが生じ
る。
配線間隔とシリカ不良との関係を第４図に示す。同図に
おいて、低濃度PSG膜厚1.0μｍ一定で、たとえは多結晶
シリコン膜厚が6000Åの場合、多結晶シリコン配線間隔
が1.8μｍ以下になると、シリカの空洞やはがれが生じ
る。
本発明の目的は、前記問題点を解決し、不良を低減さ
せ、微細化に適した半導体集積回路装置の製造方法を提
供することにある。
せ、微細化に適した半導体集積回路装置の製造方法を提
供することにある。
本発明の構成は、半導体基板表面上に第１の絶縁膜を
形成する工程と、前記第１の絶縁膜上に複数の第１の導
電層配線を形成する工程と、前記第１の導電層配線を薄
い第２の絶縁膜で覆う工程と、液相絶縁膜をスピンコー
トにて、前記第１の導電層配線間に埋め込み、熱処理に
て第３の絶縁膜に変化させ、表面を平坦化する工程と、
この次に第４の絶縁膜を前記第１の導電層膜厚より厚く
成長させる工程と、この次にホトレジストを厚く塗布し
て表面を平坦化する工程と、前記ホトレジストおよび前
記第４の絶縁膜をドライエッチにて、前記第１の導電層
配線上の前記第２の絶縁膜に達しない程度にエッチバッ
クする工程と、第５の絶縁膜を所望の厚さに成長する工
程と、前記第５の絶縁膜上に第２の導電層配線を形成す
る工程とを備えていることを特徴とする。
形成する工程と、前記第１の絶縁膜上に複数の第１の導
電層配線を形成する工程と、前記第１の導電層配線を薄
い第２の絶縁膜で覆う工程と、液相絶縁膜をスピンコー
トにて、前記第１の導電層配線間に埋め込み、熱処理に
て第３の絶縁膜に変化させ、表面を平坦化する工程と、
この次に第４の絶縁膜を前記第１の導電層膜厚より厚く
成長させる工程と、この次にホトレジストを厚く塗布し
て表面を平坦化する工程と、前記ホトレジストおよび前
記第４の絶縁膜をドライエッチにて、前記第１の導電層
配線上の前記第２の絶縁膜に達しない程度にエッチバッ
クする工程と、第５の絶縁膜を所望の厚さに成長する工
程と、前記第５の絶縁膜上に第２の導電層配線を形成す
る工程とを備えていることを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第１図（Ａ）乃至（Ｄ）は本発明の一実施例を工程順
に説明する断面図である。まず、第１図（Ａ）におい
て、シリコン半導体基板１上に熱酸化により、厚いフィ
ールド・シリコン酸化膜２を形成し、このフィールド酸
化膜２の上にLPCVD法により6000Å程度の多結晶シリコ
ン層を形成し、ホトリソグラフィ技術により多結晶シリ
コン配線層のパターニングを行ない、多結晶シリコン膜
３を形成する。次に第１図（Ｂ）において、前記多結晶
シリコン配線膜３を、熱酸化により、薄い多結晶シリコ
ン酸化膜４で覆った後、シリカ・フイルム等の有機シリ
コン化合物をスピンナで塗布し、熱処理によりシリコン
酸化膜に変化させて第１のシリカ５を形成し、さらに前
記同様の方法により、第２シリカ５′を形成し、多結晶
シリコン配線膜の方法により、第２シリカ５′を形成
し、多結晶シリコン配線膜３上の平坦化を行なう。
に説明する断面図である。まず、第１図（Ａ）におい
て、シリコン半導体基板１上に熱酸化により、厚いフィ
ールド・シリコン酸化膜２を形成し、このフィールド酸
化膜２の上にLPCVD法により6000Å程度の多結晶シリコ
ン層を形成し、ホトリソグラフィ技術により多結晶シリ
コン配線層のパターニングを行ない、多結晶シリコン膜
３を形成する。次に第１図（Ｂ）において、前記多結晶
シリコン配線膜３を、熱酸化により、薄い多結晶シリコ
ン酸化膜４で覆った後、シリカ・フイルム等の有機シリ
コン化合物をスピンナで塗布し、熱処理によりシリコン
酸化膜に変化させて第１のシリカ５を形成し、さらに前
記同様の方法により、第２シリカ５′を形成し、多結晶
シリコン配線膜の方法により、第２シリカ５′を形成
し、多結晶シリコン配線膜３上の平坦化を行なう。
第１図（Ｃ）において、低濃度PSG膜６を常圧CVD法に
より1.5μｍ程度の厚さに成長させ、さらにこの低濃度P
SG膜６の表面の平坦化を図るために、密着性が悪く、非
常にダレやすい、ホトレジスト７を2.0μｍ程度塗布
し、レジスト７と低濃度PSG膜６の選択比の等しい条件
で、例えばCHF3,C2F6,HeにO2を添付したガスでエッチバ
ックする。この際、ドライエッチは、多結晶シリコン配
線膜３を覆う薄い多結晶シリコン酸化膜４に達しない程
度実施する。
より1.5μｍ程度の厚さに成長させ、さらにこの低濃度P
SG膜６の表面の平坦化を図るために、密着性が悪く、非
常にダレやすい、ホトレジスト７を2.0μｍ程度塗布
し、レジスト７と低濃度PSG膜６の選択比の等しい条件
で、例えばCHF3,C2F6,HeにO2を添付したガスでエッチバ
ックする。この際、ドライエッチは、多結晶シリコン配
線膜３を覆う薄い多結晶シリコン酸化膜４に達しない程
度実施する。
さらに、第１図（Ｄ）において、再び低濃度PSG膜
６′を1.0μｍ程度の厚さに成長させて、層間絶縁膜の
平坦化を完了させる。
６′を1.0μｍ程度の厚さに成長させて、層間絶縁膜の
平坦化を完了させる。
以上述べた層間絶縁膜の平坦化技術を用いる事で、層
間絶縁膜上に形成された金属配線８は、従来の多結晶シ
リコン配線間の間隔を狭くした際見られた、金属配線の
段切れ等の不良はなくなり、極めてフラットな配線が形
成される。
間絶縁膜上に形成された金属配線８は、従来の多結晶シ
リコン配線間の間隔を狭くした際見られた、金属配線の
段切れ等の不良はなくなり、極めてフラットな配線が形
成される。
本実施例における多結晶シリコン配線間隔とシリカ不
良との関係を第５図に示す。低濃度PSG膜厚1.0μm,多結
晶シリコン膜厚6000Åの条件にて、多結晶シリコン配線
間隔が0.6μｍまで可能であり、この寸法は現在最先端
のリソグラフィ技術でパターニングできる程度の数値で
ある。
良との関係を第５図に示す。低濃度PSG膜厚1.0μm,多結
晶シリコン膜厚6000Åの条件にて、多結晶シリコン配線
間隔が0.6μｍまで可能であり、この寸法は現在最先端
のリソグラフィ技術でパターニングできる程度の数値で
ある。
第２図（Ａ）乃至（Ｄ）は本発明の他の実施例の断面
図である。第２図（Ａ）において、第１の実施例で述べ
た最終工程の縦断面図の第１図（Ｄ）を示している。た
だし、多結晶シリコン配線膜３は省略され、複数の金属
配線８が低濃度PSG膜６上に形成されている。金属配線
８は、例えばスパッタ法にてアルミニウムを6000Å程度
成長させ、ホトリソグラフィ技術によりアルミニウム配
線のパターニングを行なう。
図である。第２図（Ａ）において、第１の実施例で述べ
た最終工程の縦断面図の第１図（Ｄ）を示している。た
だし、多結晶シリコン配線膜３は省略され、複数の金属
配線８が低濃度PSG膜６上に形成されている。金属配線
８は、例えばスパッタ法にてアルミニウムを6000Å程度
成長させ、ホトリソグラフィ技術によりアルミニウム配
線のパターニングを行なう。
次に第２図（Ｂ）において、シリコンをターゲットと
し、N2による反応性スパッタ法により、シリコン窒化膜
９を1500Å程度成長させ、金属配線８を薄い絶縁膜で覆
う。
し、N2による反応性スパッタ法により、シリコン窒化膜
９を1500Å程度成長させ、金属配線８を薄い絶縁膜で覆
う。
第２図（Ｃ）において、シリカ塗布法により、金属配
線８間をシリカ５で埋め込んだ後、たとえば350℃程度
でSiH4−NH3−N2系のプラズマCVDにより、シリコン窒化
膜10を1.5μｍ程度の厚さに成長させ、次にホトレジス
ト７を2.0μｍ程度塗布し、レジスト７とプラズマ・シ
リコン窒化膜10の選択比の等しい条件でエッチバックす
る。この際ドライエッチは、金属配線８を覆うスパッタ
シリコン窒化膜９に達しない程度に実施する。
線８間をシリカ５で埋め込んだ後、たとえば350℃程度
でSiH4−NH3−N2系のプラズマCVDにより、シリコン窒化
膜10を1.5μｍ程度の厚さに成長させ、次にホトレジス
ト７を2.0μｍ程度塗布し、レジスト７とプラズマ・シ
リコン窒化膜10の選択比の等しい条件でエッチバックす
る。この際ドライエッチは、金属配線８を覆うスパッタ
シリコン窒化膜９に達しない程度に実施する。
さらに、第２図（Ｄ）において、再びプラズマシリコ
ン窒化膜10′上に例えば膜厚1.0μｍ程度のアルミニウ
ムの金属配線８′を形成する。
ン窒化膜10′上に例えば膜厚1.0μｍ程度のアルミニウ
ムの金属配線８′を形成する。
以上の第２の実施例に述べたように、層間絶縁膜はシ
リコン窒化膜でも可能であり、微細化の進んだアルミニ
ウムの二層配線構造が比較的容易に形成できる利点があ
る。
リコン窒化膜でも可能であり、微細化の進んだアルミニ
ウムの二層配線構造が比較的容易に形成できる利点があ
る。
以上説明したように、本発明は、従来の層間絶縁膜の
平坦化技術の欠点をなくし、以下に述べる効果がある。
平坦化技術の欠点をなくし、以下に述べる効果がある。
（１） 導電層配線の集積度を３倍にできる。つまり、
導電層の膜厚が6000Åの場合、従来の層間絶縁膜の平坦
化技術では導電層配線間隔は1.8μｍが限界だが、本発
明によれば、0.6μｍまで可能である。
導電層の膜厚が6000Åの場合、従来の層間絶縁膜の平坦
化技術では導電層配線間隔は1.8μｍが限界だが、本発
明によれば、0.6μｍまで可能である。
（２） 信頼性の高い多層配線が形成できる。
従来の技術では層間絶縁膜下の導電層配線間隔を狭め
ていくと、層間絶縁膜上の導電層配線が段切れを起こす
ような不良を生じたが、本発明ではこの不良は生じな
い。本発明においても導電層配線間隔が0.6μｍ以下に
なれば不良を生じるが、0.6μｍという数値以下のパタ
ーニングは、現在の優先端のリソグラフィ技術をもって
しても難しいからである。
ていくと、層間絶縁膜上の導電層配線が段切れを起こす
ような不良を生じたが、本発明ではこの不良は生じな
い。本発明においても導電層配線間隔が0.6μｍ以下に
なれば不良を生じるが、0.6μｍという数値以下のパタ
ーニングは、現在の優先端のリソグラフィ技術をもって
しても難しいからである。
本発明は、特に大規模LSIの層間絶縁膜の平坦化技術
を提供するものであるが、バイポーラ,MOS等を含むあら
ゆる半導体集積回路装置の層間絶縁膜の平坦化技術とし
て適用できる。
を提供するものであるが、バイポーラ,MOS等を含むあら
ゆる半導体集積回路装置の層間絶縁膜の平坦化技術とし
て適用できる。
第１図（Ａ）乃至第１図（Ｄ）は本発明の一実施例の半
導体集積回路装置の製造方法を製造工程順に示す断面
図、第２図（Ａ）乃至第２図（Ｄ）は本発明の他の実施
例の半導体集積回路装置の製造方法を工程順に示す断面
図、第３図（Ａ）乃至第３図（Ｄ）は従来の層間絶縁膜
の平坦化を製造工程順に示す断面図、第３図（Ｅ），
（Ｆ）はいずれも従来の製造方法の欠点を示す断面図、
第４図は従来のポリシリコン配線間隔とポリシリコン膜
厚との関係を示す特性図、第５図は本発明の実施例のポ
リシリコン配線間隔とポリシリコン膜厚との関係を示す
特性図である。 １……半導体基板、２……フィールド酸化膜、３……多
結晶シリコン膜、４……多結晶シリコン酸化膜、５……
第１のシリカ、５′……第２のシリカ、6,6′……低濃
度PSG膜、７……ホトレジスト、8,8′……金属配線、９
……スパッタシリコン窒化膜、10,10′……プラズマシ
リコン窒化膜、11……シリカ空洞、12……第１シリカと
第２シリカの間の空洞、13……第２シリカはがれ部。
導体集積回路装置の製造方法を製造工程順に示す断面
図、第２図（Ａ）乃至第２図（Ｄ）は本発明の他の実施
例の半導体集積回路装置の製造方法を工程順に示す断面
図、第３図（Ａ）乃至第３図（Ｄ）は従来の層間絶縁膜
の平坦化を製造工程順に示す断面図、第３図（Ｅ），
（Ｆ）はいずれも従来の製造方法の欠点を示す断面図、
第４図は従来のポリシリコン配線間隔とポリシリコン膜
厚との関係を示す特性図、第５図は本発明の実施例のポ
リシリコン配線間隔とポリシリコン膜厚との関係を示す
特性図である。 １……半導体基板、２……フィールド酸化膜、３……多
結晶シリコン膜、４……多結晶シリコン酸化膜、５……
第１のシリカ、５′……第２のシリカ、6,6′……低濃
度PSG膜、７……ホトレジスト、8,8′……金属配線、９
……スパッタシリコン窒化膜、10,10′……プラズマシ
リコン窒化膜、11……シリカ空洞、12……第１シリカと
第２シリカの間の空洞、13……第２シリカはがれ部。
Claims (1)
- 【請求項１】半導体基板表面上に第１の絶縁膜を形成す
る工程と、前記第１の絶縁膜上に複数の第１の導電層配
線を形成する工程と、前記第１の導電層配線を薄い第２
の絶縁膜で覆う工程と、液層絶縁膜をスピンコートにて
前記第１の導電層配線間に埋め込み、熱処理にて前記第
１の導電層配線と略同一厚さの第３の絶縁膜に変化させ
表面を平坦化する工程と、第４の絶縁膜を前記第１の導
電層膜厚より厚く成長させる工程と、ホトレジストを厚
く塗布して表面を平坦化する工程と、前記ホトレジスト
および前記第４の絶縁膜をドライエッチにて、前記第１
の導電層配線上の前記第２の絶縁膜に達しない程度にエ
ッチバックする工程と、第５の絶縁膜を所望の厚さに成
長する工程と、前記第５の絶縁膜上に第２の導電層配線
を形成する工程とを備えていることを特徴とする半導体
集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309641A JP2637726B2 (ja) | 1986-12-26 | 1986-12-26 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309641A JP2637726B2 (ja) | 1986-12-26 | 1986-12-26 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63164341A JPS63164341A (ja) | 1988-07-07 |
| JP2637726B2 true JP2637726B2 (ja) | 1997-08-06 |
Family
ID=17995486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61309641A Expired - Lifetime JP2637726B2 (ja) | 1986-12-26 | 1986-12-26 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2637726B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05226480A (ja) * | 1991-12-04 | 1993-09-03 | Nec Corp | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60245254A (ja) * | 1984-05-21 | 1985-12-05 | Hitachi Ltd | 層間絶縁膜の形成方法 |
| JPS6151848A (ja) * | 1984-08-21 | 1986-03-14 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPS61107745A (ja) * | 1984-10-30 | 1986-05-26 | Nec Corp | 半導体装置の製造方法 |
| JPS61114559A (ja) * | 1984-11-09 | 1986-06-02 | Nec Corp | 半導体装置 |
| JPS63142A (ja) * | 1986-06-19 | 1988-01-05 | Toshiba Corp | 半導体装置の製造方法 |
-
1986
- 1986-12-26 JP JP61309641A patent/JP2637726B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63164341A (ja) | 1988-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2576820B2 (ja) | コンタクト・プラグの製造方法 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JPH05267471A (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2643793B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11111842A (ja) | 多層配線構造およびその製造方法 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPH10173051A (ja) | 配線形成方法 | |
| JPH118244A (ja) | 半導体装置の製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPS63226041A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05308073A (ja) | 半導体装置の製造方法 | |
| JPH088249A (ja) | 層間絶縁膜の形成方法 | |
| JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 |