JPH09246379A - 半導体集積回路装置およびその製造方法 - Google Patents
半導体集積回路装置およびその製造方法Info
- Publication number
- JPH09246379A JPH09246379A JP8051190A JP5119096A JPH09246379A JP H09246379 A JPH09246379 A JP H09246379A JP 8051190 A JP8051190 A JP 8051190A JP 5119096 A JP5119096 A JP 5119096A JP H09246379 A JPH09246379 A JP H09246379A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- sog
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 局所的にもグローバル的にも平坦化されてい
る層間絶縁膜を有する半導体集積回路装置およびその製
造方法を提供する。 【解決手段】 プラズマＣＶＤ装置を用いて半導体基板
１にバイアスを印加した状態で、種々のパターンを有す
る配線９が形成されている半導体基板１の上に絶縁膜１
０をプラズマＣＶＤによる堆積と同時にスパッタエッチ
ングを行って形成し、配線９の膜厚以上の膜厚をもって
配線９間に絶縁膜１０を埋め込む工程と、絶縁膜１０の
表面にＳＯＧ薬液を流動性の良い状態で塗布してＳＯＧ
膜１１を形成した後、ＳＯＧ膜１１の表面に絶縁膜１２
を形成する工程とを有するものである。
る層間絶縁膜を有する半導体集積回路装置およびその製
造方法を提供する。 【解決手段】 プラズマＣＶＤ装置を用いて半導体基板
１にバイアスを印加した状態で、種々のパターンを有す
る配線９が形成されている半導体基板１の上に絶縁膜１
０をプラズマＣＶＤによる堆積と同時にスパッタエッチ
ングを行って形成し、配線９の膜厚以上の膜厚をもって
配線９間に絶縁膜１０を埋め込む工程と、絶縁膜１０の
表面にＳＯＧ薬液を流動性の良い状態で塗布してＳＯＧ
膜１１を形成した後、ＳＯＧ膜１１の表面に絶縁膜１２
を形成する工程とを有するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置およびその製造方法に関し、特に、多層配線構造を有
する半導体集積回路装置に適用して有効な技術に関す
る。
置およびその製造方法に関し、特に、多層配線構造を有
する半導体集積回路装置に適用して有効な技術に関す
る。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積化、
高速化および低消費電力化などを行うために種々の検討
がなされている。
高速化および低消費電力化などを行うために種々の検討
がなされている。
【０００３】ところで、本発明者は、半導体集積回路装
置の層間絶縁膜の製造方法について検討した。以下は、
本発明者によって検討された技術であり、その概要は次
のとおりである。
置の層間絶縁膜の製造方法について検討した。以下は、
本発明者によって検討された技術であり、その概要は次
のとおりである。
【０００４】すなわち、半導体基板の上にパターン化さ
れた第１の配線を形成した後、その上に層間絶縁膜を形
成する際に、プラズマＣＶＤ（Chemical Vapor Deposit
ion)法を用いて第１の酸化シリコン膜を形成し、次に、
回転塗布法を用いてＳＯＧ（Spin On Glass)膜を形成し
て平坦化を行った後、ＳＯＧ膜の上にプラズマＣＶＤ法
を用いて第２の酸化シリコン膜を形成している。
れた第１の配線を形成した後、その上に層間絶縁膜を形
成する際に、プラズマＣＶＤ（Chemical Vapor Deposit
ion)法を用いて第１の酸化シリコン膜を形成し、次に、
回転塗布法を用いてＳＯＧ（Spin On Glass)膜を形成し
て平坦化を行った後、ＳＯＧ膜の上にプラズマＣＶＤ法
を用いて第２の酸化シリコン膜を形成している。
【０００５】その後、層間絶縁膜にスルーホールを形成
した後、その層間絶縁膜の上に第２の配線を堆積し、フ
ォトリソグラフィ技術と選択エッチング技術を用いてパ
ターン化された第２の配線を形成している。
した後、その層間絶縁膜の上に第２の配線を堆積し、フ
ォトリソグラフィ技術と選択エッチング技術を用いてパ
ターン化された第２の配線を形成している。
【０００６】前述した層間絶縁膜としてのＳＯＧ膜を形
成する工程としては、有機ＳＯＧ薬液または無機ＳＯＧ
薬液を使用している。
成する工程としては、有機ＳＯＧ薬液または無機ＳＯＧ
薬液を使用している。
【０００７】なお、半導体集積回路装置における層間絶
縁膜の形成技術について記載されている文献としては、
例えば平成元年１１月２日、（株）プレスジャーナル発
行の「’９０最新半導体プロセス技術」ｐ２９１〜ｐ２
９５に記載されているものがある。
縁膜の形成技術について記載されている文献としては、
例えば平成元年１１月２日、（株）プレスジャーナル発
行の「’９０最新半導体プロセス技術」ｐ２９１〜ｐ２
９５に記載されているものがある。
【０００８】
【発明が解決しようとする課題】ところが、前述した半
導体集積回路装置の層間絶縁膜の製造方法において、第
１の酸化シリコン膜は、第１の配線のパターンに沿って
堆積され、第１の配線のパターンの粗密を反映した状態
で形成されるので、ＳＯＧ薬液が流れ込む領域の堆積が
異なってくる結果、第１の配線上のＳＯＧ薬液から得ら
れる第１の酸化シリコン膜の膜厚は第１の配線のパター
ンの形状や密集度によって変化するという問題点が発生
している。
導体集積回路装置の層間絶縁膜の製造方法において、第
１の酸化シリコン膜は、第１の配線のパターンに沿って
堆積され、第１の配線のパターンの粗密を反映した状態
で形成されるので、ＳＯＧ薬液が流れ込む領域の堆積が
異なってくる結果、第１の配線上のＳＯＧ薬液から得ら
れる第１の酸化シリコン膜の膜厚は第１の配線のパター
ンの形状や密集度によって変化するという問題点が発生
している。
【０００９】前述した層間絶縁膜におけるＳＯＧ膜の形
成は、塗布面を大気に開放して回転塗布していることに
より、溶剤の乾燥速度を制御できない状態となってい
る。また、溶剤の蒸発と回転塗布がほぼ同時に生じ、塗
布されているＳＯＧ薬液表面の流動性は回転塗布の初期
段階で失われている。そのため、幅の広い配線パターン
上のＳＯＧ膜の膜厚は平坦部の膜厚と同等になるので、
幅の広い配線パターンを有する第１の配線においては配
線段差に対応したＳＯＧ膜が形成されて、平坦化された
ＳＯＧ膜を形成することができない。
成は、塗布面を大気に開放して回転塗布していることに
より、溶剤の乾燥速度を制御できない状態となってい
る。また、溶剤の蒸発と回転塗布がほぼ同時に生じ、塗
布されているＳＯＧ薬液表面の流動性は回転塗布の初期
段階で失われている。そのため、幅の広い配線パターン
上のＳＯＧ膜の膜厚は平坦部の膜厚と同等になるので、
幅の広い配線パターンを有する第１の配線においては配
線段差に対応したＳＯＧ膜が形成されて、平坦化された
ＳＯＧ膜を形成することができない。
【００１０】また、局所的に幅の狭い配線パターンと幅
の広い配線パターンとを有する第１の配線において、Ｓ
ＯＧ膜を形成する際に、隣接している第１の配線の間の
局所的な平坦性と第１の配線の段差に影響されないグロ
ーバル的な平坦性とを確保することができないので、層
間絶縁膜の平坦化が困難となっているという問題点が発
生している。
の広い配線パターンとを有する第１の配線において、Ｓ
ＯＧ膜を形成する際に、隣接している第１の配線の間の
局所的な平坦性と第１の配線の段差に影響されないグロ
ーバル的な平坦性とを確保することができないので、層
間絶縁膜の平坦化が困難となっているという問題点が発
生している。
【００１１】本発明の目的は、局所的にもグローバル的
にも平坦化されている層間絶縁膜を有する半導体集積回
路装置およびその製造方法を提供することにある。
にも平坦化されている層間絶縁膜を有する半導体集積回
路装置およびその製造方法を提供することにある。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１４】すなわち、本発明の半導体集積回路装置
は、種々のパターンを有する配線の上に、第１の絶縁膜
とＳＯＧ膜と第２の絶縁膜とを積層させている層間絶縁
膜を有し、第１の絶縁膜はプラズマＣＶＤによる堆積と
同時にスパッタエッチングを行ってその下部の配線の膜
厚以上の膜厚をもって配線間に埋め込まれているので、
平坦化された層間絶縁膜を有するものである。
は、種々のパターンを有する配線の上に、第１の絶縁膜
とＳＯＧ膜と第２の絶縁膜とを積層させている層間絶縁
膜を有し、第１の絶縁膜はプラズマＣＶＤによる堆積と
同時にスパッタエッチングを行ってその下部の配線の膜
厚以上の膜厚をもって配線間に埋め込まれているので、
平坦化された層間絶縁膜を有するものである。
【００１５】また、本発明の半導体集積回路装置の製造
方法は、プラズマＣＶＤ装置を用いて前記半導体基板に
バイアスを印加した状態で、種々のパターンを有する配
線が形成されている半導体基板の上に第１の絶縁膜をプ
ラズマＣＶＤによる堆積と同時にスパッタエッチングを
行って形成し、配線の膜厚以上の膜厚をもって配線間に
第１の絶縁膜を埋め込む工程と、第１の絶縁膜の表面に
ＳＯＧ薬液を流動性の良い状態で塗布してＳＯＧ膜を形
成した後、ＳＯＧ膜の表面に第２の絶縁膜を形成する工
程とを有するものである。
方法は、プラズマＣＶＤ装置を用いて前記半導体基板に
バイアスを印加した状態で、種々のパターンを有する配
線が形成されている半導体基板の上に第１の絶縁膜をプ
ラズマＣＶＤによる堆積と同時にスパッタエッチングを
行って形成し、配線の膜厚以上の膜厚をもって配線間に
第１の絶縁膜を埋め込む工程と、第１の絶縁膜の表面に
ＳＯＧ薬液を流動性の良い状態で塗布してＳＯＧ膜を形
成した後、ＳＯＧ膜の表面に第２の絶縁膜を形成する工
程とを有するものである。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【００１７】図１〜図９は、本発明の一実施の形態であ
る半導体集積回路装置の製造工程を示す断面図である。
同図を用いて、本発明の半導体集積回路装置およびその
製造方法を具体的に説明する。
る半導体集積回路装置の製造工程を示す断面図である。
同図を用いて、本発明の半導体集積回路装置およびその
製造方法を具体的に説明する。
【００１８】まず、図１に示すように、例えばｐ型のシ
リコン単結晶からなる半導体基板１の表面の素子分離領
域に熱酸化処理を用いて酸化シリコン膜からなるフィー
ルド絶縁膜２を形成する。なお、図示を省略しているが
フィールド絶縁膜２の下に反転防止用のチャネルストッ
パ膜を形成している。
リコン単結晶からなる半導体基板１の表面の素子分離領
域に熱酸化処理を用いて酸化シリコン膜からなるフィー
ルド絶縁膜２を形成する。なお、図示を省略しているが
フィールド絶縁膜２の下に反転防止用のチャネルストッ
パ膜を形成している。
【００１９】次に、フィールド絶縁膜２によって囲まれ
た活性領域に酸化シリコンからなるゲート絶縁膜３を形
成し、このゲート絶縁膜３の上に多結晶シリコンからな
るゲート電極４を形成する。ゲート電極４は、半導体基
板１の上に多結晶シリコン膜および酸化シリコン膜から
なる絶縁膜５を順次堆積し、これらを順次エッチングし
て形成する。その後、ゲート電極４の側壁に例えば酸化
シリコンなどからなるサイドウォール絶縁膜６を形成す
る。その後、半導体基板１に例えばリン（Ｐ）などのｎ
型の不純物をイオン注入してソースおよびドレインとな
るｎ型の半導体領域７を形成する（図２）。
た活性領域に酸化シリコンからなるゲート絶縁膜３を形
成し、このゲート絶縁膜３の上に多結晶シリコンからな
るゲート電極４を形成する。ゲート電極４は、半導体基
板１の上に多結晶シリコン膜および酸化シリコン膜から
なる絶縁膜５を順次堆積し、これらを順次エッチングし
て形成する。その後、ゲート電極４の側壁に例えば酸化
シリコンなどからなるサイドウォール絶縁膜６を形成す
る。その後、半導体基板１に例えばリン（Ｐ）などのｎ
型の不純物をイオン注入してソースおよびドレインとな
るｎ型の半導体領域７を形成する（図２）。
【００２０】その後、半導体基板１の上に絶縁膜８を形
成する（図３）。絶縁膜８は、例えばＣＶＤ（Chemical
Vapor Deposition)法により形成した酸化シリコン膜な
どを使用することができる。前述した半導体集積回路装
置の製造工程は、半導体基板１にｎチャネルＭＯＳＦＥ
Ｔを形成した形態であるが、半導体基板１にｎチャネル
ＭＯＳＦＥＴ以外のｐチャネルＭＯＳＦＥＴ、バイポー
ラトランジスタ、容量素子などの種々の半導体素子を形
成した態様を採用することができる。
成する（図３）。絶縁膜８は、例えばＣＶＤ（Chemical
Vapor Deposition)法により形成した酸化シリコン膜な
どを使用することができる。前述した半導体集積回路装
置の製造工程は、半導体基板１にｎチャネルＭＯＳＦＥ
Ｔを形成した形態であるが、半導体基板１にｎチャネル
ＭＯＳＦＥＴ以外のｐチャネルＭＯＳＦＥＴ、バイポー
ラトランジスタ、容量素子などの種々の半導体素子を形
成した態様を採用することができる。
【００２１】次に、絶縁膜８の表面に配線９を形成する
（図４）。配線９はスパッタリング法またはＣＶＤ法を
用いて例えばタングステン層とアルミニウム層とタング
ステン層とのサンドイッチ構造とし、例えば0.９μｍの
膜厚をもって堆積した後、フォトリソグラフィ技術とエ
ッチング技術とを用いてパターニングを行ってパターン
化された配線９を形成する。この場合、図４における左
端の配線９は１５０μｍ以上の広い配線幅を有し、それ
と隣接する配線９は５０μｍ以下の狭い配線幅を有し、
それらの配線９間の距離つまり無配線部の距離は５０μ
ｍとなっている。また、配線９の他の態様としては、例
えばアルミニウム層、多結晶シリコン層またはそれらの
層と高融点金属層を積層化したものなどとすることがで
きる。なお、配線９は、図示を省略している領域に、絶
縁膜８に設けられているスルーホールを通して電気的に
接続されている配線を含んでおり、半導体領域７と電気
的に接続されている配線などをも含んでいる。
（図４）。配線９はスパッタリング法またはＣＶＤ法を
用いて例えばタングステン層とアルミニウム層とタング
ステン層とのサンドイッチ構造とし、例えば0.９μｍの
膜厚をもって堆積した後、フォトリソグラフィ技術とエ
ッチング技術とを用いてパターニングを行ってパターン
化された配線９を形成する。この場合、図４における左
端の配線９は１５０μｍ以上の広い配線幅を有し、それ
と隣接する配線９は５０μｍ以下の狭い配線幅を有し、
それらの配線９間の距離つまり無配線部の距離は５０μ
ｍとなっている。また、配線９の他の態様としては、例
えばアルミニウム層、多結晶シリコン層またはそれらの
層と高融点金属層を積層化したものなどとすることがで
きる。なお、配線９は、図示を省略している領域に、絶
縁膜８に設けられているスルーホールを通して電気的に
接続されている配線を含んでおり、半導体領域７と電気
的に接続されている配線などをも含んでいる。
【００２２】次に、配線９を被覆するように全面に例え
ば酸化シリコン膜などの絶縁膜（第１の絶縁膜）１０を
形成する（図５）。絶縁膜１０は半導体基板１にバイア
スを印加した状態でプラズマＣＶＤ装置を用いて例えば
酸化シリコン膜などを形成する。この場合、半導体基板
１にバイアスを印加した状態でプラズマＣＶＤ装置を用
いて絶縁膜１０としての酸化シリコン膜を形成する際
に、例えば誘導結合型のプラズマＣＶＤ装置を用いて低
圧反応ガスの高密度のプラズマを発生させた状態で半導
体基板１にバイアスを印加しているので、堆積される酸
化シリコン膜のＣＶＤと同時にスパッタエッチングが発
生し、酸化シリコン膜の堆積速度Ｄとスパッタエッチン
グ速度Ｓとの比（Ｄ／Ｓ）が5.０〜1.５となって、例え
ば1.３μｍ程度の膜厚をもって酸化シリコン膜を堆積す
ることにより、配線９の膜厚よりも厚い酸化シリコン膜
が堆積されて配線９間の溝を酸化シリコン膜により埋め
込むことができる。なお、絶縁膜１０を堆積する場合、
プラズマＣＶＤ装置としては、低圧反応ガスの高密度の
プラズマを発生させた状態で半導体基板１にバイアスを
印加して、絶縁膜１０の堆積速度Ｄとスパッタエッチン
グ速度Ｓとの比（Ｄ／Ｓ）が5.０〜1.５とするものとし
て、ＥＣＲ（Electron Cyclotron Resonance）プラズマ
ＣＶＤ装置、ヘリコン波プラズマＣＶＤ装置などの種々
のプラズマＣＶＤ装置を使用することができる。
ば酸化シリコン膜などの絶縁膜（第１の絶縁膜）１０を
形成する（図５）。絶縁膜１０は半導体基板１にバイア
スを印加した状態でプラズマＣＶＤ装置を用いて例えば
酸化シリコン膜などを形成する。この場合、半導体基板
１にバイアスを印加した状態でプラズマＣＶＤ装置を用
いて絶縁膜１０としての酸化シリコン膜を形成する際
に、例えば誘導結合型のプラズマＣＶＤ装置を用いて低
圧反応ガスの高密度のプラズマを発生させた状態で半導
体基板１にバイアスを印加しているので、堆積される酸
化シリコン膜のＣＶＤと同時にスパッタエッチングが発
生し、酸化シリコン膜の堆積速度Ｄとスパッタエッチン
グ速度Ｓとの比（Ｄ／Ｓ）が5.０〜1.５となって、例え
ば1.３μｍ程度の膜厚をもって酸化シリコン膜を堆積す
ることにより、配線９の膜厚よりも厚い酸化シリコン膜
が堆積されて配線９間の溝を酸化シリコン膜により埋め
込むことができる。なお、絶縁膜１０を堆積する場合、
プラズマＣＶＤ装置としては、低圧反応ガスの高密度の
プラズマを発生させた状態で半導体基板１にバイアスを
印加して、絶縁膜１０の堆積速度Ｄとスパッタエッチン
グ速度Ｓとの比（Ｄ／Ｓ）が5.０〜1.５とするものとし
て、ＥＣＲ（Electron Cyclotron Resonance）プラズマ
ＣＶＤ装置、ヘリコン波プラズマＣＶＤ装置などの種々
のプラズマＣＶＤ装置を使用することができる。
【００２３】その後、絶縁膜１０の上にＳＯＧ膜１１を
形成する（図６）。この場合、例えば有機ＳＯＧ薬液か
らなるＳＯＧ薬液中の溶剤の乾燥速度を制御できる回転
塗布部を有する装置を用いてＳＯＧ薬液を絶縁膜１０の
表面に塗布する。また、ＳＯＧ薬液中の溶剤の乾燥速度
を制御できる回転塗布部としては、回転塗布部が外気か
ら密閉されている構造の回転カップ型スピンコータなど
の回転塗布装置を使用する。この回転塗布装置を用いた
塗布方法は、２度塗布を行い、例えば0.５μｍ程度の全
膜厚をもって行う。この際、２度目の塗布を行う前に１
度目に塗布したＳＯＧ膜の表面改質を行うため、２５０
℃の温度で紫外線をＳＯＧ膜に照射している。また、１
度目の塗布後と２度目の塗布後にそれぞれ塗布されてい
るＳＯＧ薬液中の溶剤をほとんど除去するために、１回
目として９０℃程度の温度で焼成を行った後、２回目と
して１４０℃程度の温度で焼成を行い、次に３回目とし
て２５０℃程度の温度で焼成を行う。さらに、最終焼成
として、水酸（ＯＨ）基や水分を除去するために窒素雰
囲気中で４００℃程度の温度をもって焼成を行い、ＳＯ
Ｇ膜１１を形成している。
形成する（図６）。この場合、例えば有機ＳＯＧ薬液か
らなるＳＯＧ薬液中の溶剤の乾燥速度を制御できる回転
塗布部を有する装置を用いてＳＯＧ薬液を絶縁膜１０の
表面に塗布する。また、ＳＯＧ薬液中の溶剤の乾燥速度
を制御できる回転塗布部としては、回転塗布部が外気か
ら密閉されている構造の回転カップ型スピンコータなど
の回転塗布装置を使用する。この回転塗布装置を用いた
塗布方法は、２度塗布を行い、例えば0.５μｍ程度の全
膜厚をもって行う。この際、２度目の塗布を行う前に１
度目に塗布したＳＯＧ膜の表面改質を行うため、２５０
℃の温度で紫外線をＳＯＧ膜に照射している。また、１
度目の塗布後と２度目の塗布後にそれぞれ塗布されてい
るＳＯＧ薬液中の溶剤をほとんど除去するために、１回
目として９０℃程度の温度で焼成を行った後、２回目と
して１４０℃程度の温度で焼成を行い、次に３回目とし
て２５０℃程度の温度で焼成を行う。さらに、最終焼成
として、水酸（ＯＨ）基や水分を除去するために窒素雰
囲気中で４００℃程度の温度をもって焼成を行い、ＳＯ
Ｇ膜１１を形成している。
【００２４】次に、ＳＯＧ膜１１とその下部の絶縁膜１
０をエッチバック法を用いてＳＯＧ膜１１と絶縁膜１０
との一部を取り除いてそれらの表面を平坦化する（図
７）。この場合、エッチバック法として反応性イオンエ
ッチング（ＲＩＥ）装置を用いて行い、例えば２５０Ｗ
程度の高周波電力で、ＣＦ4 とＣＨＦ3 とのガス流量比
を例えば１対３程度とする。そうすると、絶縁膜１０と
しての酸化シリコン膜のエッチング速度は0.１５μｍ／
分程度となり、絶縁膜１０としての酸化シリコン膜とＳ
ＯＧ膜１１とのエッチング速度の比が１対0.６程度とな
るので、ＳＯＧ膜１１の膜厚を絶縁膜１０としての酸化
シリコン膜の膜厚に換算すると、0.９μｍ程度のエッチ
ングを行うことができる。
０をエッチバック法を用いてＳＯＧ膜１１と絶縁膜１０
との一部を取り除いてそれらの表面を平坦化する（図
７）。この場合、エッチバック法として反応性イオンエ
ッチング（ＲＩＥ）装置を用いて行い、例えば２５０Ｗ
程度の高周波電力で、ＣＦ4 とＣＨＦ3 とのガス流量比
を例えば１対３程度とする。そうすると、絶縁膜１０と
しての酸化シリコン膜のエッチング速度は0.１５μｍ／
分程度となり、絶縁膜１０としての酸化シリコン膜とＳ
ＯＧ膜１１とのエッチング速度の比が１対0.６程度とな
るので、ＳＯＧ膜１１の膜厚を絶縁膜１０としての酸化
シリコン膜の膜厚に換算すると、0.９μｍ程度のエッチ
ングを行うことができる。
【００２５】その後、平坦化されたＳＯＧ膜１１と絶縁
膜１０との表面にＣＶＤ法を用いて酸化シリコン膜など
の絶縁膜（第２の絶縁膜）１２を形成する。この工程に
より、絶縁膜１０とＳＯＧ膜１１と絶縁膜１２とからな
る層間絶縁膜を配線９の上に設けることができる。次
に、フォトリソグラフィ技術とエッチング技術とを用い
て層間絶縁膜にスルーホール１３を形成する（図８）。
膜１０との表面にＣＶＤ法を用いて酸化シリコン膜など
の絶縁膜（第２の絶縁膜）１２を形成する。この工程に
より、絶縁膜１０とＳＯＧ膜１１と絶縁膜１２とからな
る層間絶縁膜を配線９の上に設けることができる。次
に、フォトリソグラフィ技術とエッチング技術とを用い
て層間絶縁膜にスルーホール１３を形成する（図８）。
【００２６】次に、層間絶縁膜としての絶縁膜１２の表
面に配線１４を形成する（図９）。配線１４はスパッタ
リング法またはＣＶＤ法を用いて例えばタングステン層
とアルミニウム層とタングステン層とのサンドイッチ構
造として堆積した後、フォトリソグラフィ技術とエッチ
ング技術とを用いてパターニングを行ってパターン化さ
れた配線１４を形成する。配線１４の他の態様として
は、例えばアルミニウム層、多結晶シリコン層またはそ
れらの層と高融点金属層を積層化したものなどとするこ
とができる。
面に配線１４を形成する（図９）。配線１４はスパッタ
リング法またはＣＶＤ法を用いて例えばタングステン層
とアルミニウム層とタングステン層とのサンドイッチ構
造として堆積した後、フォトリソグラフィ技術とエッチ
ング技術とを用いてパターニングを行ってパターン化さ
れた配線１４を形成する。配線１４の他の態様として
は、例えばアルミニウム層、多結晶シリコン層またはそ
れらの層と高融点金属層を積層化したものなどとするこ
とができる。
【００２７】その後、層間絶縁膜と配線とを半導体基板
１の上に必要に応じて積層させた後、表面保護膜を形成
すること（図示を省略）により、半導体集積回路装置の
製造工程を終了する。
１の上に必要に応じて積層させた後、表面保護膜を形成
すること（図示を省略）により、半導体集積回路装置の
製造工程を終了する。
【００２８】前述した本実施の形態の半導体集積回路装
置の製造方法において、層間絶縁膜の１層目の絶縁膜１
０は半導体基板１にバイアスを印加した状態でプラズマ
ＣＶＤ装置を用いて形成しているので、配線９が広い配
線幅のものや狭い配線幅のものなどの種々の配線幅のパ
ターンとなっており、しかもそれらの配線９間に溝が形
成されていて段差部となっている場合においても、配線
９の側壁や段差部に形成されるプラズマＣＶＤ膜として
の酸化シリコン膜などの絶縁膜１０が集中的にスパッタ
エッチングされるので、その領域の配線９間の溝の幅が
狭くてもその底部から酸化シリコン膜などの絶縁膜１０
が堆積する状態をもってその溝を絶縁膜１０によって埋
め込むことができる。その結果、種々のパターンを有す
る配線９であってもそれらの配線９間の溝の領域の段差
部を絶縁膜１０によって埋め込んでその段差部を消滅さ
せることができると共にその溝の領域の段差部による凹
凸がある配線９を被覆した形状でもって極端な凹凸がな
い平坦状態の絶縁膜１０を形成することができる。
置の製造方法において、層間絶縁膜の１層目の絶縁膜１
０は半導体基板１にバイアスを印加した状態でプラズマ
ＣＶＤ装置を用いて形成しているので、配線９が広い配
線幅のものや狭い配線幅のものなどの種々の配線幅のパ
ターンとなっており、しかもそれらの配線９間に溝が形
成されていて段差部となっている場合においても、配線
９の側壁や段差部に形成されるプラズマＣＶＤ膜として
の酸化シリコン膜などの絶縁膜１０が集中的にスパッタ
エッチングされるので、その領域の配線９間の溝の幅が
狭くてもその底部から酸化シリコン膜などの絶縁膜１０
が堆積する状態をもってその溝を絶縁膜１０によって埋
め込むことができる。その結果、種々のパターンを有す
る配線９であってもそれらの配線９間の溝の領域の段差
部を絶縁膜１０によって埋め込んでその段差部を消滅さ
せることができると共にその溝の領域の段差部による凹
凸がある配線９を被覆した形状でもって極端な凹凸がな
い平坦状態の絶縁膜１０を形成することができる。
【００２９】また、層間絶縁膜の１層目の絶縁膜１０の
表面に層間絶縁膜の２層目のＳＯＧ膜１１を形成する際
に、配線９を被覆した形状の絶縁膜１０の表面にＳＯＧ
薬液を塗布してＳＯＧ膜１１を形成していることによ
り、配線９間の溝などのＳＯＧ薬液が流入するような領
域を消滅させた状態をもってＳＯＧ膜１１を形成できる
ので、ＳＯＧ膜１１の表面を平坦化することができる。
しかも、本実施の形態のＳＯＧ膜１１を形成する際に
は、ＳＯＧ薬液の溶剤の乾燥速度を制御しながら行って
いるので、塗布されたＳＯＧ薬液の溶剤の蒸発を防ぐこ
とができ、ＳＯＧ薬液の流動性を回転塗布の間保つこと
ができる。その結果、配線９間の溝の上に形成された絶
縁膜１０の凹部にＳＯＧ薬液を流し込むことが容易にで
き、同時に配線幅の広い領域の配線９上の絶縁膜１０に
形成された平坦部のＳＯＧ薬液を薄くすることが容易に
できる。したがって、配線幅の広い領域の配線９上の絶
縁膜１０に形成された平坦部のＳＯＧ膜１１の膜厚を他
の領域よりも薄くでき、配線９間の溝の上の絶縁膜１０
に形成された凹部のＳＯＧ膜１１の膜厚を他の領域より
も厚くできるので、局所的にもグローバル的にもＳＯＧ
膜１１の表面を平坦化することができる。
表面に層間絶縁膜の２層目のＳＯＧ膜１１を形成する際
に、配線９を被覆した形状の絶縁膜１０の表面にＳＯＧ
薬液を塗布してＳＯＧ膜１１を形成していることによ
り、配線９間の溝などのＳＯＧ薬液が流入するような領
域を消滅させた状態をもってＳＯＧ膜１１を形成できる
ので、ＳＯＧ膜１１の表面を平坦化することができる。
しかも、本実施の形態のＳＯＧ膜１１を形成する際に
は、ＳＯＧ薬液の溶剤の乾燥速度を制御しながら行って
いるので、塗布されたＳＯＧ薬液の溶剤の蒸発を防ぐこ
とができ、ＳＯＧ薬液の流動性を回転塗布の間保つこと
ができる。その結果、配線９間の溝の上に形成された絶
縁膜１０の凹部にＳＯＧ薬液を流し込むことが容易にで
き、同時に配線幅の広い領域の配線９上の絶縁膜１０に
形成された平坦部のＳＯＧ薬液を薄くすることが容易に
できる。したがって、配線幅の広い領域の配線９上の絶
縁膜１０に形成された平坦部のＳＯＧ膜１１の膜厚を他
の領域よりも薄くでき、配線９間の溝の上の絶縁膜１０
に形成された凹部のＳＯＧ膜１１の膜厚を他の領域より
も厚くできるので、局所的にもグローバル的にもＳＯＧ
膜１１の表面を平坦化することができる。
【００３０】さらに、ＳＯＧ薬液を用いてＳＯＧ膜１１
を形成する際に、２度に分けて塗布を行い、しかも１度
目の塗布後と２度目の塗布後にそれぞれ塗布されている
ＳＯＧ薬液中の溶剤をほとんど除去するために複数回の
焼成を行った後、さらに、水酸基や水分を除去するため
に最終焼成を行っているので、ＳＯＧ膜１１の層間絶縁
膜としての絶縁性などの特性を向上することができる。
を形成する際に、２度に分けて塗布を行い、しかも１度
目の塗布後と２度目の塗布後にそれぞれ塗布されている
ＳＯＧ薬液中の溶剤をほとんど除去するために複数回の
焼成を行った後、さらに、水酸基や水分を除去するため
に最終焼成を行っているので、ＳＯＧ膜１１の層間絶縁
膜としての絶縁性などの特性を向上することができる。
【００３１】さらにまた、ＳＯＧ膜１１の表面にＣＶＤ
法を用いて形成した酸化シリコン膜などの絶縁膜１２を
被覆しているので、層間絶縁膜としての絶縁性などの特
性を向上でき、しかもその上に形成する配線１４に悪影
響を及ぼすことが防止できる。
法を用いて形成した酸化シリコン膜などの絶縁膜１２を
被覆しているので、層間絶縁膜としての絶縁性などの特
性を向上でき、しかもその上に形成する配線１４に悪影
響を及ぼすことが防止できる。
【００３２】したがって、絶縁膜１０とＳＯＧ膜１１と
絶縁膜１２とからなる層間絶縁膜は、その下部の配線９
が広い配線幅のものや狭い配線幅のものなどの種々の配
線幅のパターンとなっており、しかもそれらの配線９間
に溝が形成されていて段差部となっている場合において
も、局所的にもグローバル的にも平坦化された層間絶縁
膜であるので、その層間絶縁膜にスルーホールを形成す
る場合やその後に層間絶縁膜の表面に配線１４を形成す
る場合のフォトリソグラフィ技術におけるフォーカスマ
ージンを従来のものに対して3.５倍程度増加することが
でき、製造歩留りも５０％程度向上することができる。
絶縁膜１２とからなる層間絶縁膜は、その下部の配線９
が広い配線幅のものや狭い配線幅のものなどの種々の配
線幅のパターンとなっており、しかもそれらの配線９間
に溝が形成されていて段差部となっている場合において
も、局所的にもグローバル的にも平坦化された層間絶縁
膜であるので、その層間絶縁膜にスルーホールを形成す
る場合やその後に層間絶縁膜の表面に配線１４を形成す
る場合のフォトリソグラフィ技術におけるフォーカスマ
ージンを従来のものに対して3.５倍程度増加することが
でき、製造歩留りも５０％程度向上することができる。
【００３３】また、前述した本実施の形態の半導体集積
回路装置の製造方法において、有機ＳＯＧ薬液を塗布し
て形成した場合のＳＯＧ膜１１とその下部の絶縁膜１０
をエッチバック法を用いてＳＯＧ膜１１と絶縁膜１０と
の表面を平坦化した後、絶縁膜１２を形成し、絶縁膜１
０と絶縁膜１２とが積層された領域にスルーホール１３
を形成しているので、そのスルーホール１３の側面にＳ
ＯＧ膜１１が露出していない構造とすることができる。
そのため、有機ＳＯＧ薬液を塗布して形成した場合のＳ
ＯＧ膜１１に炭素が含まれていても、そのＳＯＧ膜１１
がスルーホール１３に露出していないので配線１４の特
性を劣化させることを防止できる。なお、本実施の形態
の層間絶縁膜としてのＳＯＧ膜１１は、無機ＳＯＧ薬液
を塗布して形成する態様とすることができ、その場合無
機ＳＯＧ薬液を塗布して形成したＳＯＧ膜１１には炭素
が含まれていないので、スルーホール１３の側面にＳＯ
Ｇ膜１１が露出しても配線１４の特性を劣化させること
が防止できる。また、無機ＳＯＧ薬液を塗布して形成し
たＳＯＧ膜１１の場合、スルーホール１３の側面にＳＯ
Ｇ膜１１が露出していても良いので、ＳＯＧ膜１１を形
成した後にＳＯＧ膜１１とその下部の絶縁膜１０をエッ
チバック法を用いてＳＯＧ膜１１と絶縁膜１０との表面
の一部を取り除く工程を必要に応じて削除することがで
きる。
回路装置の製造方法において、有機ＳＯＧ薬液を塗布し
て形成した場合のＳＯＧ膜１１とその下部の絶縁膜１０
をエッチバック法を用いてＳＯＧ膜１１と絶縁膜１０と
の表面を平坦化した後、絶縁膜１２を形成し、絶縁膜１
０と絶縁膜１２とが積層された領域にスルーホール１３
を形成しているので、そのスルーホール１３の側面にＳ
ＯＧ膜１１が露出していない構造とすることができる。
そのため、有機ＳＯＧ薬液を塗布して形成した場合のＳ
ＯＧ膜１１に炭素が含まれていても、そのＳＯＧ膜１１
がスルーホール１３に露出していないので配線１４の特
性を劣化させることを防止できる。なお、本実施の形態
の層間絶縁膜としてのＳＯＧ膜１１は、無機ＳＯＧ薬液
を塗布して形成する態様とすることができ、その場合無
機ＳＯＧ薬液を塗布して形成したＳＯＧ膜１１には炭素
が含まれていないので、スルーホール１３の側面にＳＯ
Ｇ膜１１が露出しても配線１４の特性を劣化させること
が防止できる。また、無機ＳＯＧ薬液を塗布して形成し
たＳＯＧ膜１１の場合、スルーホール１３の側面にＳＯ
Ｇ膜１１が露出していても良いので、ＳＯＧ膜１１を形
成した後にＳＯＧ膜１１とその下部の絶縁膜１０をエッ
チバック法を用いてＳＯＧ膜１１と絶縁膜１０との表面
の一部を取り除く工程を必要に応じて削除することがで
きる。
【００３４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００３５】たとえば、半導体基板に形成する半導体素
子としては、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴおよびバイ
ポーラトランジスタなどの種々の半導体素子を組み合わ
せた態様とすることができ、平坦化された層間絶縁膜を
有する半導体集積回路装置およびその製造方法とするこ
とができる。
子としては、ＭＯＳＦＥＴ、ＣＭＯＳＦＥＴおよびバイ
ポーラトランジスタなどの種々の半導体素子を組み合わ
せた態様とすることができ、平坦化された層間絶縁膜を
有する半導体集積回路装置およびその製造方法とするこ
とができる。
【００３６】また、層間絶縁膜とその下部の配線との間
に窒化シリコン膜または酸化シリコン膜などの絶縁膜を
１種類以上形成し、層間絶縁膜とその下部の配線との密
着性を向上した態様の半導体集積回路装置およびその製
造方法とすることができる。
に窒化シリコン膜または酸化シリコン膜などの絶縁膜を
１種類以上形成し、層間絶縁膜とその下部の配線との密
着性を向上した態様の半導体集積回路装置およびその製
造方法とすることができる。
【００３７】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００３８】（１）．本発明の半導体集積回路装置の製
造方法によれば、配線が広い配線幅のものや狭い配線幅
のものなどの種々の配線幅のパターンとなっており、し
かもそれらの配線間に溝が形成されていて段差部となっ
ている場合においても、配線の側壁や段差部に形成され
るプラズマＣＶＤ膜としての第１の絶縁膜（層間絶縁膜
の１層目の絶縁膜）が集中的にスパッタエッチングされ
るので、その領域の配線間の溝の幅が狭くてもその底部
から第１の絶縁膜が堆積する状態をもってその溝を第１
の絶縁膜によって埋め込むことができる。その結果、種
々のパターンを有する配線であってもそれらの配線間の
溝の領域の段差部を絶縁膜により埋め込んでその段差部
を消滅させることができると共にその溝の領域の段差部
による凹凸がある配線を被覆した形状でもって極端な凹
凸がない平坦状態の第１の絶縁膜を形成することができ
る。
造方法によれば、配線が広い配線幅のものや狭い配線幅
のものなどの種々の配線幅のパターンとなっており、し
かもそれらの配線間に溝が形成されていて段差部となっ
ている場合においても、配線の側壁や段差部に形成され
るプラズマＣＶＤ膜としての第１の絶縁膜（層間絶縁膜
の１層目の絶縁膜）が集中的にスパッタエッチングされ
るので、その領域の配線間の溝の幅が狭くてもその底部
から第１の絶縁膜が堆積する状態をもってその溝を第１
の絶縁膜によって埋め込むことができる。その結果、種
々のパターンを有する配線であってもそれらの配線間の
溝の領域の段差部を絶縁膜により埋め込んでその段差部
を消滅させることができると共にその溝の領域の段差部
による凹凸がある配線を被覆した形状でもって極端な凹
凸がない平坦状態の第１の絶縁膜を形成することができ
る。
【００３９】（２）．本発明の半導体集積回路装置の製
造方法によれば、層間絶縁膜の１層目の第１の絶縁膜の
表面に層間絶縁膜の２層目のＳＯＧ膜を形成する際に、
配線を被覆した形状の第１の絶縁膜の表面にＳＯＧ薬液
を塗布してＳＯＧ膜を形成していることにより、配線間
の溝などのＳＯＧ薬液が流入するような領域を消滅させ
た状態をもってＳＯＧ膜を形成できるので、ＳＯＧ膜の
表面を平坦化することができる。しかも、ＳＯＧ膜を形
成する際には、ＳＯＧ薬液の溶剤の乾燥速度を制御しな
がら行っているので、塗布されたＳＯＧ薬液の溶剤の蒸
発を防ぐことができ、ＳＯＧ薬液の流動性を回転塗布の
間保つことができる。その結果、配線間の溝の上の第１
の絶縁膜の凹部にＳＯＧ薬液を流し込むことが容易にで
き、同時に配線幅の広い領域の配線の上の第１の絶縁膜
の平坦部のＳＯＧ薬液を薄くすることが容易にできる。
したがって、配線幅の広い領域の配線の上の第１の絶縁
膜の平坦部のＳＯＧ膜の膜厚を他の領域よりも薄くで
き、配線間の溝の上の第１の絶縁膜の凹部のＳＯＧ膜の
膜厚を他の領域よりも厚くできるので、局所的にもグロ
ーバル的にもＳＯＧ膜の表面を平坦化することができ
る。
造方法によれば、層間絶縁膜の１層目の第１の絶縁膜の
表面に層間絶縁膜の２層目のＳＯＧ膜を形成する際に、
配線を被覆した形状の第１の絶縁膜の表面にＳＯＧ薬液
を塗布してＳＯＧ膜を形成していることにより、配線間
の溝などのＳＯＧ薬液が流入するような領域を消滅させ
た状態をもってＳＯＧ膜を形成できるので、ＳＯＧ膜の
表面を平坦化することができる。しかも、ＳＯＧ膜を形
成する際には、ＳＯＧ薬液の溶剤の乾燥速度を制御しな
がら行っているので、塗布されたＳＯＧ薬液の溶剤の蒸
発を防ぐことができ、ＳＯＧ薬液の流動性を回転塗布の
間保つことができる。その結果、配線間の溝の上の第１
の絶縁膜の凹部にＳＯＧ薬液を流し込むことが容易にで
き、同時に配線幅の広い領域の配線の上の第１の絶縁膜
の平坦部のＳＯＧ薬液を薄くすることが容易にできる。
したがって、配線幅の広い領域の配線の上の第１の絶縁
膜の平坦部のＳＯＧ膜の膜厚を他の領域よりも薄くで
き、配線間の溝の上の第１の絶縁膜の凹部のＳＯＧ膜の
膜厚を他の領域よりも厚くできるので、局所的にもグロ
ーバル的にもＳＯＧ膜の表面を平坦化することができ
る。
【００４０】（３）．本発明の半導体集積回路装置の製
造方法によれば、ＳＯＧ薬液を用いてＳＯＧ膜を形成す
る際に、２度に分けて塗布を行い、１度目の塗布後と２
度目の塗布後にそれぞれ塗布されているＳＯＧ薬液中の
溶剤をほとんど除去するために複数回の焼成を行った
後、さらに、水酸基や水分を除去するために最終焼成を
行っているので、ＳＯＧ膜の層間絶縁膜としての絶縁性
などの特性を向上することができる。
造方法によれば、ＳＯＧ薬液を用いてＳＯＧ膜を形成す
る際に、２度に分けて塗布を行い、１度目の塗布後と２
度目の塗布後にそれぞれ塗布されているＳＯＧ薬液中の
溶剤をほとんど除去するために複数回の焼成を行った
後、さらに、水酸基や水分を除去するために最終焼成を
行っているので、ＳＯＧ膜の層間絶縁膜としての絶縁性
などの特性を向上することができる。
【００４１】また、ＳＯＧ膜の表面にＣＶＤ法を用いて
形成した酸化シリコン膜などの第２の絶縁膜を被覆して
いるので、層間絶縁膜としての絶縁性などの特性を向上
でき、しかもその上に形成する配線に悪影響を及ぼすこ
とが防止できる。
形成した酸化シリコン膜などの第２の絶縁膜を被覆して
いるので、層間絶縁膜としての絶縁性などの特性を向上
でき、しかもその上に形成する配線に悪影響を及ぼすこ
とが防止できる。
【００４２】（４）．本発明の半導体集積回路装置の製
造方法によれば、第１の絶縁膜とＳＯＧ膜と第２の絶縁
膜とからなる層間絶縁膜は、その下部の配線が広い配線
幅のものや狭い配線幅のものなどの種々の配線幅のパタ
ーンとなっており、しかもそれらの配線間に溝が形成さ
れていて段差部となっている場合においても、局所的に
もグローバル的にも平坦化された層間絶縁膜であるの
で、その層間絶縁膜にスルーホールを形成する場合やそ
の後に層間絶縁膜の表面に配線を形成する場合のフォト
リソグラフィ技術におけるフォーカスマージンを従来の
ものに対して3.５倍程度増加することができ、製造歩留
りも５０％程度向上することができる。
造方法によれば、第１の絶縁膜とＳＯＧ膜と第２の絶縁
膜とからなる層間絶縁膜は、その下部の配線が広い配線
幅のものや狭い配線幅のものなどの種々の配線幅のパタ
ーンとなっており、しかもそれらの配線間に溝が形成さ
れていて段差部となっている場合においても、局所的に
もグローバル的にも平坦化された層間絶縁膜であるの
で、その層間絶縁膜にスルーホールを形成する場合やそ
の後に層間絶縁膜の表面に配線を形成する場合のフォト
リソグラフィ技術におけるフォーカスマージンを従来の
ものに対して3.５倍程度増加することができ、製造歩留
りも５０％程度向上することができる。
【００４３】（５）．本発明の半導体集積回路装置の製
造方法によれば、有機ＳＯＧ薬液を塗布して形成した場
合のＳＯＧ膜とその下部の第１の絶縁膜をエッチバック
法を用いてＳＯＧ膜と第１の絶縁膜との表面を平坦化し
た後、第２の絶縁膜を形成し、第１の絶縁膜と第２の絶
縁膜とが積層された領域にスルーホールを形成している
ので、そのスルーホールの側面にＳＯＧ膜が露出してい
ない構造とすることができる。そのため、有機ＳＯＧ薬
液を塗布して形成した場合のＳＯＧ膜に炭素が含まれて
いても、そのＳＯＧ膜がスルーホールに露出していない
のでスルーホールに埋め込まれた配線の特性を劣化させ
ることを防止できる。
造方法によれば、有機ＳＯＧ薬液を塗布して形成した場
合のＳＯＧ膜とその下部の第１の絶縁膜をエッチバック
法を用いてＳＯＧ膜と第１の絶縁膜との表面を平坦化し
た後、第２の絶縁膜を形成し、第１の絶縁膜と第２の絶
縁膜とが積層された領域にスルーホールを形成している
ので、そのスルーホールの側面にＳＯＧ膜が露出してい
ない構造とすることができる。そのため、有機ＳＯＧ薬
液を塗布して形成した場合のＳＯＧ膜に炭素が含まれて
いても、そのＳＯＧ膜がスルーホールに露出していない
のでスルーホールに埋め込まれた配線の特性を劣化させ
ることを防止できる。
【図１】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す要部断面図である。
置の製造工程を示す要部断面図である。
【図２】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す要部断面図である。
置の製造工程を示す要部断面図である。
【図３】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す要部断面図である。
置の製造工程を示す要部断面図である。
【図４】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す要部断面図である。
置の製造工程を示す要部断面図である。
【図５】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す要部断面図である。
置の製造工程を示す要部断面図である。
【図６】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す要部断面図である。
置の製造工程を示す要部断面図である。
【図７】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す要部断面図である。
置の製造工程を示す要部断面図である。
【図８】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す要部断面図である。
置の製造工程を示す要部断面図である。
【図９】本発明の一実施の形態である半導体集積回路装
置の製造工程を示す要部断面図である。
置の製造工程を示す要部断面図である。
１ 半導体基板 ２ フィールド絶縁膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ 絶縁膜 ６ サイドウォール絶縁膜 ７ 半導体領域 ８ 絶縁膜 ９ 配線 １０ 絶縁膜（第１の絶縁膜） １１ ＳＯＧ膜 １２ 絶縁膜（第２の絶縁膜） １３ スルーホール １４ 配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｈ 1/46 (72)発明者 根津 広樹 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 大和田 伸郎 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (9)
- 【請求項１】 配線の上に、第１の絶縁膜と前記第１の
絶縁膜の上に形成されているＳＯＧ膜と前記ＳＯＧ膜の
上に形成されている第２の絶縁膜とからなる層間絶縁膜
を有し、前記第１の絶縁膜はプラズマＣＶＤによる堆積
と同時にスパッタエッチングを行って形成されているこ
とを特徴とする半導体集積回路装置。 - 【請求項２】 請求項１記載の半導体集積回路装置にお
いて、前記第１の絶縁膜は、その下部の前記配線の膜厚
以上の膜厚をもって前記配線間に埋め込まれていること
を特徴とする半導体集積回路装置。 - 【請求項３】 請求項１または２記載の半導体集積回路
装置において、前記ＳＯＧ膜は、有機ＳＯＧ薬液を使用
して形成されており、前記層間絶縁膜におけるスルーホ
ールは前記第１の絶縁膜と前記第２の絶縁膜との積層領
域に形成されていることを特徴とする半導体集積回路装
置。 - 【請求項４】 プラズマＣＶＤ装置を用いて配線が形成
されている半導体基板にバイアスを印加した状態で、前
記半導体基板の上に第１の絶縁膜をプラズマＣＶＤによ
る堆積と同時にスパッタエッチングを行って形成する工
程と、 前記第１の絶縁膜の表面にＳＯＧ膜を形成する工程と、 前記ＳＯＧ膜の表面に第２の絶縁膜を形成する工程とを
有することを特徴とする半導体集積回路装置の製造方
法。 - 【請求項５】 請求項４記載の半導体集積回路装置の製
造方法において、前記第１の絶縁膜は、前記配線の膜厚
以上の膜厚をもって前記配線間に埋め込むことを特徴と
する半導体集積回路装置の製造方法。 - 【請求項６】 請求項４または５記載の半導体集積回路
装置の製造方法において、前記ＳＯＧ膜は、ＳＯＧ薬液
の溶剤の乾燥速度を制御した回転塗布装置により形成す
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項７】 請求項４〜６のいずれか１項に記載の半
導体集積回路装置の製造方法において、前記ＳＯＧ膜は
ＳＯＧ薬液から得られる酸化シリコン膜を複数回の塗布
および複数回の焼成により形成することを特徴とする半
導体集積回路装置の製造方法。 - 【請求項８】 請求項４〜７のいずれか１項に記載の半
導体集積回路装置の製造方法において、前記第１の絶縁
膜は酸化シリコン膜であり、前記ＳＯＧ膜は有機ＳＯＧ
薬液から得られた酸化シリコン膜または無機ＳＯＧ薬液
から得られた酸化シリコン膜であり、前記第２の絶縁膜
は酸化シリコン膜であることを特徴とする半導体集積回
路装置の製造方法。 - 【請求項９】 請求項４〜８のいずれか１項に記載の半
導体集積回路装置の製造方法において、前記ＳＯＧ膜は
有機ＳＯＧ薬液から得られた酸化シリコン膜であり、前
記ＳＯＧ膜と前記第１の絶縁膜との一部をエッチバック
法によってそれらの表面を平坦化した後に、それらの表
面に前記第２の絶縁膜を形成することを特徴とする半導
体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8051190A JPH09246379A (ja) | 1996-03-08 | 1996-03-08 | 半導体集積回路装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8051190A JPH09246379A (ja) | 1996-03-08 | 1996-03-08 | 半導体集積回路装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09246379A true JPH09246379A (ja) | 1997-09-19 |
Family
ID=12879960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8051190A Pending JPH09246379A (ja) | 1996-03-08 | 1996-03-08 | 半導体集積回路装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09246379A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002370059A (ja) * | 2001-03-13 | 2002-12-24 | Tokyo Electron Ltd | 膜形成方法及び膜形成装置 |
| US7666793B2 (en) | 2002-03-26 | 2010-02-23 | Sony Corporation | Method of manufacturing amorphous metal oxide film and methods of manufacturing capacitance element having amorphous metal oxide film and semiconductor device |
-
1996
- 1996-03-08 JP JP8051190A patent/JPH09246379A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002370059A (ja) * | 2001-03-13 | 2002-12-24 | Tokyo Electron Ltd | 膜形成方法及び膜形成装置 |
| US7666793B2 (en) | 2002-03-26 | 2010-02-23 | Sony Corporation | Method of manufacturing amorphous metal oxide film and methods of manufacturing capacitance element having amorphous metal oxide film and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| US6043164A (en) | Method for transferring a multi-level photoresist pattern | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH11260815A (ja) | 半導体装置の製造方法 | |
| US5821162A (en) | Method of forming multi-layer wiring utilizing SOG | |
| JPH09246379A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH10116904A (ja) | 半導体装置の製造方法 | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPH1041385A (ja) | 半導体装置及びその製造方法 | |
| US6713406B1 (en) | Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices | |
| KR100607820B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| KR100713896B1 (ko) | 절연막 형성방법 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR0171990B1 (ko) | 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법 | |
| JP2000323569A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH088249A (ja) | 層間絶縁膜の形成方法 | |
| JPH07211714A (ja) | 半導体装置の製造方法 | |
| KR19980036987A (ko) | 반도체장치의 다층배선 형성방법 | |
| JPH09266252A (ja) | 半導体装置の製造方法 | |
| JPH10199971A (ja) | 半導体装置の接続孔形成方法 | |
| JPH0621043A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 |