KR0171990B1 - 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법 - Google Patents

폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법 Download PDF

Info

Publication number
KR0171990B1
KR0171990B1 KR1019950069495A KR19950069495A KR0171990B1 KR 0171990 B1 KR0171990 B1 KR 0171990B1 KR 1019950069495 A KR1019950069495 A KR 1019950069495A KR 19950069495 A KR19950069495 A KR 19950069495A KR 0171990 B1 KR0171990 B1 KR 0171990B1
Authority
KR
South Korea
Prior art keywords
film
etching
polysilicon film
planarization
sccm
Prior art date
Application number
KR1019950069495A
Other languages
English (en)
Other versions
KR970052872A (ko
Inventor
문병오
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950069495A priority Critical patent/KR0171990B1/ko
Publication of KR970052872A publication Critical patent/KR970052872A/ko
Application granted granted Critical
Publication of KR0171990B1 publication Critical patent/KR0171990B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Abstract

본 발명은 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법에 관한 것으로, 금속 배선 사이의 층간 절연막으로 사용되는 절연용 산화막을 에치 백하는 단계를 포함하는 다층 금속 배선의 평탄화 방법에 있어서, 상기 절연용 산화막의 상부에 이 절연막의 에치시 발생하는 O2의 생성을 억제하기 위한 폴리 실리콘막과, 희생막으로 사용되는 감광막을 차례로 형성한 후, O2플라즈마를 이용하여 상기한 감광막만을 식각하는 제1식각 단계와 단차가 높은 부위의 상기 폴리 실리콘막과 단차가 낮은 부위의 잔존 감광막을 동시에 식각하는 제2식각 단계와 단차가 높은 부위의 절연용 산화막과 단차가 낮은 부위의 폴리 실리콘막을 동시에 식각하는 제3식각 단계와 과도 식각 단계로 구성되는 에치 백 공정을 진행하여, 보다 효과적인 평탄화를 이룰 수 있도록 한 것이다. 이와 같은 본 발명의 평탄화 방법에 의하면, 절연용 산화막의 상부에 증착된 폴리 실리콘막에 의해 이 절연막의 에치 백시 발생하는 반응 생성물 중의 하나인 O2의 생성이 억제되므로 감광막의 식각율이 증가하는 것을 방지할 수 있어 보다 효과적인 평탄화를 이룰 수 있다. 또한 상기한 바와 같은 평탄화 공정의 안정으로 점차 고집적화, 다층 배선화되어 가고 있는 반도체 소자의 제조에서 기술적인 우위를 점할 수 있으며, 특히 비메모리 분야에서 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.

Description

폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법
제1도(a),(b),(c),(d)는 종래 기술에 의한 다층 금속 배선의 평탄화 방법에 대한 공정도.
제2도(a),(b),(c),(d),(e),(f),(g)는 본 발명에 의한 다층 금속 배선의 평탄화 방법에 대한 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘 기판 12 : 금속 배선
13 : 금속 배선간 절연용 산화막 14 : 폴리 실리콘막
15 : 감광막
본 발명은 다층 금속 배선의 평탄화 방법에 관한 것으로, 특히 감광막의 에치 백 공정에서 발생되는 반응 부산물인 O2를 폴리 실리콘막을 사용, 억제함으로써 보다 효과적인 평탄화를 이룰 수 있는 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법에 관한 것이다.
다층 금속 배선의 평탄화를 이루기 위한 방법에, 제1도(a),(b),(c),(d)에 도시한 바와 같은 감광막 에치 백 방법이란 것이 있는 바, 이를 간단히 살펴보면 다음과 같다.
에치 백 공정을 이용한 종래의 평탄화 방법은 실리콘 기판(1)에 있는 제1금속 배선(2)과, 그 상부에 위치하는 제2금속 배선(도시되지 않음) 사이의 절연층막으로 사용되는 금속 배선간 절연용 산화막(3)의 상부에 평탄화를 위한 감광막(4)을 충분한 두께로 도포한 후, 이 감광막(4)과 하부의 절연막(3)을 에치 백하여 평탄한 면을 얻는 방법이다. 여기서 상기 에치 백 공정은 두 단계로 나뉘어 진행되는 바, 첫 단계는 O2플라즈마를 사용하여 감광막(4) 층만을 식각하는 것이며, 두 번째 단계는 단차가 높은 부위의 절연막(3)과 낮은 부위의 잔존 감광막(4)을 동시에 식각하는 것이다. 이 때 사용되는 가스는 CF4이다.
상기와 같은 방법으로 다층 금속 배선의 평탄화를 이룬 후 후속 공정을 진행하게 된다.
그러나, 상기한 바와 같은 일반적인 다층 금속 배선의 평탄화 방법에 있어서는, 에치 백 공정의 두 번째 단계, 즉 CF4가스를 이용하여 높은 단차의 절연막과 낮은 부위의 감광막을 동시에 식각하는 단계에서 CF4가스가 절연막의 이산화 실리콘과 반응하면서 반응 부산물을 생성하게 되는데, 이와 같은 반응 생성물 중 O2에 의해 감광막에 대한 식각율의 증가를 가져오게 되어 효과적인 평탄화를 이룰 수 없다는 문제가 발생되었다.
본 발명은 상기와 같은 문제를 감안하여 안출한 것으로, 에치 백 공정시 발생되는 O2의 생성을 억제하여 이로 인한 감광막의 식각율 증가를 방지함으로써 보다 효과적인 평탄화를 이룰 수 있는 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법을 제공하는데 그 목적이 있다.
상기와 같은 본 발명의 목적은, 금속 배선 사이의 층간 절연막으로 사용되는 절연용 산화막을 에치 백하는 단계를 포함하는 다층 금속 배선의 평탄화 방법에 있어서, 상기 절연용 산화막의 상부에 이 절연막의 에치시 발생하는 O2의 생성을 억제하기 위한 폴리 실리콘막과, 희생막으로 사용되는 감광막을 차례로 형성한 후, O2플라즈마를 이용하여 상기한 감광막만을 식각하는 제1식각 단계와 단차가 높은 부위의 상기 폴리 실리콘막과 단차가 낮은 부위의 잔존 감광막을 동시에 식각하는 제2식각 단계와 단차가 높은 부위의 절연용 산화막과 단차가 낮은 부위의 폴리 실리콘막을 동시에 식각하는 제3식각 단계와 과도 식각 단계로 구성되는 에치 백 공정을 진행하는 것을 특징으로 하는 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법을 제공함으로써 달성된다.
이와 같은 본 발명의 평탄화 방법에 의하면, 절연용 산화막의 상부에 증착된 폴리 실리콘막에 의해 이 절연막의 에치 백시 발생하는 반응 생성물 중의 하나인 O2의 생성이 억제되므로 감광막의 식각율이 증가하는 것을 방지할 수 있어 보다 효과적인 평탄화를 이룰 수 있다. 또한 상기한 바와 같은 평탄화 공정의 안정으로 점차 고집적화, 다층 배선화되어 가고 있는 반도체 소자의 제조에서 기술적인 우위를 점할 수 있으며, 특히 비메모리 분야에서 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이하, 상기한 바와 같은 본 발명에 의한 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법을 첨부도면에 도시한 실시례에 의거하여 보다 상세히 설명한다.
첨부한 제2도(a),(b),(c),(d),(e),(f),(g)는 본 발명에 따른 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법에 대한 공정의 수순을 나타낸 것이다.
도면에서 참조 부호 11은 실리콘 기판, 12는 금속 배선, 13은 금속 배선간 절연용 산화막, 14는 폴리 실리콘막, 15는 감광막이다.
도시된 바와 같이, 본 발명에 의한 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법에서는, 금속 배선간 절연용 산화막(13)의 상부에 폴리 실리콘막(14)과 희생막으로 사용되는 감광막(15)을 소정 두께로 증착하여 형성한 후, 통상의 에치 백 공정을 진행하여 평탄화를 이루도록 되어 있다.
여기서, 상기 폴리 실리콘막(14)은 절연용 산화막(13)의 에치 백 공정시 CF4가스가 절연막의 이산화 실리콘과 반응하면서 생성되는 반응 부산물의 하나인 O2의 생성을 억제하기 위한 것으로, 약 300 ~ 1000Å 정도의 두께로 형성된다. 따라서 에치 백 공정시 O2에 의한 감광막의 식각율 증가를 방지할 수 있으므로 보다 효과적인 평탄화를 이룰 수 있게 된다.
또한, 상기 절연용 산화막(13)은 약 8000 ~ 15000Å 정도의 두께로 증착함이 바람직하며, 또 희생막으로 사용되는 감광막(15)은 약 1.1 ~ 2.0㎛ 정도의 두께로 도포함이 바람직하다.
이러한 본 발명에서 상기 에치 백 공정은 4단계로 진행되는 바, 이를 단계별로 살펴보면 다음과 같다.
에치 백 공정의 첫 단계는 O2플라즈마를 이용하여 감광막(15)만을 식각하는 것이다. 이 때의 식각 조건은,
압력 : 10 ~ 50 mTorr
전력 : 500 ~ 800 watt
자력 : 50 ~ 100 Gauss
O2: 10 ~ 100 SCCM
Ar : 10 ~ 50 SCCM 이다.
두 번째 단계는 단차가 높은 부위의 폴리 실리콘막과 단차가 낮은 부위의 잔존 감광막을 동시에 식각하는 단계로서, 이 때 사용하는 식각 조건은,
압력 : 10 ~ 100 mTorr
전력 : 500 ~ 800 watt
자력 : 50 ~ 100 Gauss
CHF3: 30 ~ 100 SCCM
O2: 1 ~ 10 SCCM
Ar : 50 ~ 150 SCCM 이다.
세 번째 단계는 단차가 높은 부위의 절연용 산화막과 단차가 낮은 부위의 폴리 실리콘막을 동시에 식각하는 것인 바, 이 때의 식각 조건은,
압력 : 20 ~ 50 mTorr
전력 : 500 ~ 800 watt
자력 : 50 ~ 100 Gauss
CHF3: 10 ~ 50 SCCM
CF4: 10 ~ 30 SCCM
O2: 1 ~ 10 SCCM
Ar : 50 ~ 100 SCCM 이다.
그리고, 마지막인 네 번째의 단계는 과도 식각 단계로, 약 3000 ~ 6000Å 정도 두께의 산화막이 남도록 식각하는 단계이다.
상기와 같은 과정을 통하여 보다 평탄한 금속 배선 구조를 이루는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 평탄화 방법에 의하면, 절연용 산화막의 상부에 증착된 폴리 실리콘막에 의해 이 절연막의 에치 백시 발생하는 반응 생성물 중의 하나인 O2의 생성이 억제되므로 감광막의 식각율이 증가하는 것을 방지할 수 있어 보다 효과적인 평탄화를 이룰 수 있다. 또한 상기한 바와 같은 평탄화 공정의 안정으로 점차 고집적화, 다층 배선화되어 가고 있는 반도체 소자의 제조에서 기술적인 우위를 점할 수 있으며, 특히 비메모리 분야에서 반도체 소자의 특성 및 신뢰성을 향상시킬 수 있다.
이상에서 설명한 것은 본 발명에 의한 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법을 실시하기 위한 하나의 실시례에 불과한 것으로, 이하 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 고안이 속하는 분야에서 통상의 지식을 가진자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 금속 배선 사이의 층간 절연막으로 사용되는 절연용 산화막을 에치 백하는 단계를 포함하는 다층 금속 배선의 평탄화 방법에 있어서, 상기 절연용 산화막의 상부에 이 절연막의 에치시 발생하는 O2의 생성을 억제하기 위한 폴리 실리콘막과, 희생막으로 사용되는 감광막을 차례로 형성한 후, O2플라즈마를 이용하여 상기한 감광막만을 식각하는 제1식각 단계와 단차가 높은 부위의 상기 폴리 실리콘막과 단차가 낮은 부위의 잔존 감광막을 동시에 식각하는 제2식각 단계와 단차가 높은 부위의 절연용 산화막과 단차가 낮은 부위의 폴리 실리콘막을 동시에 식각하는 제3식각 단계와 과도 식각 단계로 구성되는 에치 백 공정을 진행하는 것을 특징으로 하는 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법.
  2. 제1항에 있어서, 상기 폴리 실리콘막은 300 ~ 1000Å 정도의 두께로 형성하는 것을 특징으로 하는 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법.
  3. 제1항 또는 제2항에 있어서, 상기 에치 백 공정의 제2식각 단계의 조건은
    압력 : 10 ~ 100 mTorr
    전력 : 500 ~ 800 watt
    자력 : 50 ~ 100 Gauss
    CHF3: 30 ~ 100 SCCM
    O2: 1 ~ 10 SCCM
    Ar : 50 ~ 150 SCCM인 것을 특징으로 하는 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법.
  4. 제1항 또는 제2항에 있어서, 상기 에치 백 공정의 제3식각 단계의 조건은
    압력 : 20 ~ 50 mTorr
    전력 : 500 ~ 800 watt
    자력 : 50 ~ 100 Gauss
    CHF3: 10 ~ 50 SCCM
    CF4: 10 ~ 30 SCCM
    O2: 1 ~ 10 SCCM
    Ar : 50 ~ 100 SCCM인 것을 특징으로 하는 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법.
KR1019950069495A 1995-12-30 1995-12-30 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법 KR0171990B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950069495A KR0171990B1 (ko) 1995-12-30 1995-12-30 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069495A KR0171990B1 (ko) 1995-12-30 1995-12-30 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법

Publications (2)

Publication Number Publication Date
KR970052872A KR970052872A (ko) 1997-07-29
KR0171990B1 true KR0171990B1 (ko) 1999-03-30

Family

ID=19448483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069495A KR0171990B1 (ko) 1995-12-30 1995-12-30 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법

Country Status (1)

Country Link
KR (1) KR0171990B1 (ko)

Also Published As

Publication number Publication date
KR970052872A (ko) 1997-07-29

Similar Documents

Publication Publication Date Title
KR100265256B1 (ko) 반도체 장치와 그의 제조방법
KR0184377B1 (ko) 반도체장치의 제조방법
US5981402A (en) Method of fabricating shallow trench isolation
JP2000150641A (ja) 半導体装置の製造方法
US5966632A (en) Method of forming borderless metal to contact structure
KR0171990B1 (ko) 폴리 실리콘막을 이용한 다층 금속 배선의 평탄화 방법
JPH10116904A (ja) 半導体装置の製造方法
KR100876532B1 (ko) 반도체 소자의 제조 방법
JPH1041385A (ja) 半導体装置及びその製造方法
JP3317279B2 (ja) 半導体装置の製造方法
KR100243279B1 (ko) 금속배선의 층간절연막 형성방법
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR0166508B1 (ko) 반도체 소자의 금속배선 형성방법
KR0174984B1 (ko) 반도체장치의 콘택 형성방법
KR100668726B1 (ko) 반도체 소자의 비트라인 콘택 형성방법
JPH0917860A (ja) 半導体素子における配線構造とその製造方法
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
JP3413697B2 (ja) 配線形成方法
KR0166826B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100451492B1 (ko) 반도체소자의콘택홀형성방법
KR100439027B1 (ko) 셀프 얼라인 콘택형성방법
KR100365767B1 (ko) 반도체장치의콘택홀형성방법
JPH09246379A (ja) 半導体集積回路装置およびその製造方法
US20040157437A1 (en) Method for forming a dual damascene structure in a semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee