JP3317279B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3317279B2
JP3317279B2 JP20471999A JP20471999A JP3317279B2 JP 3317279 B2 JP3317279 B2 JP 3317279B2 JP 20471999 A JP20471999 A JP 20471999A JP 20471999 A JP20471999 A JP 20471999A JP 3317279 B2 JP3317279 B2 JP 3317279B2
Authority
JP
Japan
Prior art keywords
layer
interlayer insulating
wiring layer
insulating layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20471999A
Other languages
English (en)
Other versions
JP2000133711A (ja
Inventor
良和 糟谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP20471999A priority Critical patent/JP3317279B2/ja
Priority to TW088113978A priority patent/TW417257B/zh
Priority to KR1019990033816A priority patent/KR100493993B1/ko
Publication of JP2000133711A publication Critical patent/JP2000133711A/ja
Application granted granted Critical
Publication of JP3317279B2 publication Critical patent/JP3317279B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、多層配線層を有する半導体
装置およびその製造方法に関する。
【0002】
【背景技術】近年、半導体装置の微細化および高集積化
の要請に伴い、多層配線化が図られている。多層配線化
を図る技術として、たとえば次の技術がある。
【0003】図7〜図9を用いて、多層配線化を図る技
術を説明する。
【0004】まず、図7を参照しながら説明する。半導
体素子などが形成された半導体基板210上に、第1の
層間絶縁層212を形成する。第1の層間絶縁層212
の上に、たとえば導電層(たとえばアルミニウム合金)
222および反射防止膜(たとえば窒化チタン)224
を順次形成する。次に、フォトリソグラフィおよびドラ
イエッチングにより、導電層222と反射防止膜224
とをパターニングし、下部配線層220を形成する。下
部配線層220および第1の層間絶縁層212の上に、
第2の層間絶縁層230を形成する。
【0005】図8に示すように、第2の層間絶縁層23
0の上に、フォトリソグラフィにより、所定のパターン
を有するレジスト層R2を形成する。レジスト層R2
は、スルーホールを形成したい領域の上方において開口
部を有している。レジスト層R2をマスクとして、第2
の層間絶縁層230をドライエッチングし、下部配線層
220に達するスルーホール240を形成する。スルー
ホール240は、下部配線層220と、後述の上部配線
層260とを接続する役割を有する。
【0006】図9に示すように、スルーホール240内
に導電材を充填し、コンタクト層250を形成する。第
2の層間絶縁層230およびコンタクト層250の上
に、導電層262および反射防止膜264を順次形成す
る。フォトリソグラフィおよびドライエッチングによ
り、導電層262および反射防止膜264をパターニン
グし、上部配線層260を形成する。以上のようにし
て、多層配線化を図ることができる。
【0007】また、近年、さらなる微細化および多層化
のため、配線層のパターン幅を、スルーホール240の
幅と同程度に狭くした技術が注目されている。しかし、
配線層のパターン幅が狭くなるにしたがい、レジスト層
R2のパターンの合わせずれによる、配線層の信頼性に
対して悪影響が及ぼされるようになってくる。つまり、
レジスト層R2のパターンの合わせずれが生じた状態
で、スルーホール240を形成するために第2の層間絶
縁層230をエッチングすると、過剰なエッチングによ
り、図8に示すように、第1の配線層220の側壁付近
においてトレンチ232が発生する。トレンチ232が
存在すると、コンタクト層250を構成する導電材をス
ルーホール240に充填する際、次のような問題が生じ
る。すなわち、トレンチ232に導電材を充填するのが
困難なため、図9に示すように、トレンチ232に起因
するボイド270が生じてしまう。このボイド270
は、配線層の信頼性を著しく劣化させる。
【0008】レジスト層R2のパターンの合わせずれが
生じたとしても、ボイド270が生じることを防ぐ技術
として、たとえば、特開平9−298239号公報に開
示された技術がある。
【0009】以下、この技術を簡単に説明する。
【0010】この技術は、上述の層間絶縁膜にドライエ
ッチングを施して接続孔(スルーホール)を形成する
際、エッチングガスと反射防止膜との反応生成物を、接
続孔の底部に再付着させて、トレンチの発生を防止して
いる。すなわち、エッチングガスと反射防止膜との反応
生成物を接続孔の底部に再付着させたことにより、レジ
スト層のパターンの合わせずれが生じたとしても、エッ
チングの過剰進行を抑止することができる。そのため、
トレンチの形成を防止することができ、その結果、接続
孔内にボイドが生じない。
【0011】しかし、この技術は、接続孔を形成した
後、発生した反応生成物を除去する工程を必要とする。
また、反応生成物の除去は、困難である。
【0012】
【発明が解決しようとする課題】本発明の目的は、信頼
性の高い配線層を有する半導体装置およびその製造方法
を提供することにある。
【0013】
【課題を解決するための手段】本発明の半導体装置は、
第1の配線層と、前記第1の配線層の上に形成された層
間絶縁層と、前記層間絶縁層の上に形成された第2の配
線層と、前記第1の配線層と前記第2の配線層とを接続
するための複数のスルーホールと、前記複数のスルーホ
ール内に形成されたコンタクト層と、を含み、少なくと
も1つのスルーホールは、少なくとも前記第1の配線層
の一部が、除去されて構成され、かつ、その底面は、前
記層間絶縁層の面と前記第1の配線層の面とで構成され
た連続面である。
【0014】本発明の半導体装置は、少なくとも1つの
スルーホールにおいて、導電層の面と層間絶縁層の面と
が、連続面を構成している。このため、連続面を構成し
たスルーホール内に、コンタクト層を構成する導電材を
埋め込む際、そのスルーホール内に導電材を良好に埋め
込むことができる。その結果、本発明の半導体装置は、
配線層の信頼性が高い。
【0015】前記連続面の態様としては、たとえば、平
面、曲面または曲面を有している態様を挙げることがで
きる。
【0016】前記第1の配線層は、シリコンおよび金属
層の少なくとも一方からなることができる。
【0017】本発明の半導体装置の製造方法は、第1の
配線層を形成する工程と、前記第1の配線層を覆う層間
絶縁層を形成する工程と、前記層間絶縁層をエッチング
することにより形成されるスルーホールであって、CF
系のガスを含む第1のエッチャントを用いて少なくとも
前記第1の配線層の一部上面を露出させるスルーホール
を形成する工程と、前記スルーホールを形成する工程の
後に、Cl2、BCl3の少なくともいずれか1つと、C
O、Ar、O2、N2の少なくともいずれか1つとを含
第2のエッチャントを用いて、前記層間絶縁層をマスク
として前記第1の配線層のうち上方に前記層間絶縁層が
堆積されていない領域をエッチングすることにより、前
記スルーホールの底面を前記層間絶縁層の面と前記第1
の配線層の面とで構成された平坦面にする工程と、前記
スルーホール内に前記第1の配線層に接続されるコンタ
クト層を形成する工程と、前記層間絶縁層上に前記コン
タクト層に接続される第2の配線層を形成する工程と、
を含む。
【0018】このように、少なくとも1つのスルーホー
ルの底面において、層間絶縁層の面と、第1の配線層の
面とが連続面を構成していることにより、そのスルーホ
ール内に導電層を構成する導電材を良好に埋め込むこと
ができる。その結果、本発明の製造方法により得られた
半導体装置は、配線層の信頼性が高い。
【0019】前記少なくとも1つのスルーホールは、た
とえば、次の2つのいずれかの方法により形成すること
ができる。
【0020】(1)第1に、前記少なくとも1つのスル
ーホールは、前記第1の配線層の一部と前記層間絶縁層
の一部とを同時にエッチングして形成される方法であ
る。前記エッチングのエッチング方法としては、たとえ
ばリアクティブイオンエッチング(RIE),誘導結合
型プラズマエッチング(inductively−co
upled plasma eching),ECRプ
ラズマエッチング(electron cyclotr
on resonance plasma echin
g)を挙げることができる。前記エッチングのエッチャ
ントとしては、たとえばCF系のガスを含む混合ガスを
挙げることができる。CF系のガスとしては、たとえば
CF4,CHF3,C26,C48,C58を挙げること
ができる。前記エッチングにおける、前記層間絶縁層に
対する前記第1の配線層の選択比(第1の配線層のエッ
チング速度/層間絶縁層のエッチング速度)は、0.5
〜2.0の範囲にあることで、さらに良好な連続面を形
成することができる。
【0021】(2)第2に、前記少なくとも1つのスル
ーホールは、前記層間絶縁層の一部をエッチングし、さ
らに前記第1の配線層の一部をエッチングして形成され
る方法である。前記第1の配線層の一部のエッチングに
おけるエッチング方法としては、誘導結合型プラズマエ
ッチング,ダウンフロープラズマエッチング,リアクテ
ィブイオンエッチングを挙げることができる。前記第1
の配線層の一部のエッチングのエッチャントとしては、
塩素系のガスを含む混合ガスを挙げることができる。
【0022】なお、上記の連続面は、スルーホールの底
面において、層間絶縁層の面と第1の配線層の面とが、
微視的な段差を有する凹凸を構成していた場合であって
も、スルーホール内に導電材を良好に充填できる程度の
面も含む。
【0023】
【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照しながら説明する。
【0024】(第1の実施の形態) (デバイスの構造)本実施の形態にかかる半導体装置1
00について説明する。図1は、本実施の形態にかかる
半導体装置100を模式的に示す断面図である。
【0025】半導体装置100の基板10の表面には、
MOSFETなどの半導体素子、配線層および素子分離
領域(図示せず)が形成されている。基板10上には、
第1の層間絶縁層12が形成されている。第1の層間絶
縁層12の上に、第1の配線層20が形成されている。
第1の配線層20は、導電層22と、導電層22の上に
形成された反射防止膜24とからなり、所定のパターン
でパターニングされている。第1の層間絶縁層12に
は、基板10の表面に形成された半導体素子または配線
層と、第1の配線層20とを接続するコンタクトホール
(図示せず)が形成されている。コンタクトホール内に
は、タングステンプラグ,アルミニウム合金層などのコ
ンタクト層(図示せず)が形成されている。
【0026】第1の配線層20および第1の層間絶縁層
12の上に、第2の層間絶縁層30が形成されている。
第2の層間絶縁層30の所定の位置には、スルーホール
40が形成されている。スルーホール40の底面におい
て、第1の配線層の上面20aと第2の層間絶縁層の上
面30aとは、連続面を構成している。スルーホール4
0内には、コンタクト層50が形成されている。第2の
層間絶縁層30およびコンタクト層50の上に、第2の
配線層60が形成されている。第2の配線層60は、導
電層62と、導電層62の上に形成された反射防止膜6
4とからなる。また、第2の配線層60は、コンタクト
層50を介して、第1の配線層20に接続されている。
【0027】本実施の形態にかかる半導体装置100に
おいて特徴的な点は、たとえば、スルーホール40にお
ける底面において、第1の配線層の上面20aと第2の
層間絶縁層の上面30aとが、連続面を構成しているこ
とである。つまり、第1の配線層20の側壁付近におい
て、第2の層間絶縁層30の過剰なエッチングによって
発生するトレンチ(背景技術参照)が存在していない。
第1の配線層の上面20aと第2の層間絶縁層の上面3
0aとが、連続面を構成していることにより、スルーホ
ール40内に、コンタクト層50を構成する導電材を良
好に埋め込むことができる。つまり、ボイドを発生させ
ることなく、スルーホール40内に導電材を埋め込むこ
とができる。そのため、本実施の形態にかかる半導体装
置100は、配線層の信頼性が高い。また、本実施の形
態にかかる半導体装置100の構成によれば、配線層の
信頼性を確保しつつ、配線構造を微細化して、高集積化
を図ることができる。
【0028】(第2の実施の形態) (第1の半導体装置の製造方法)次に、本実施の形態に
係る半導体装置100の製造方法について説明する。図
2〜図4は、本実施の形態に係る半導体装置100の製
造工程を模式的に示す断面図である。
【0029】(1)第1の配線層の形成 まず、図2を参照しながら説明する。一般的な方法によ
り、基板10の表面に、半導体素子(たとえばMOSF
ET)、配線層および素子分離領域(図示せず)を形成
する。基板10上に第1の層間絶縁層12を形成する。
第1の層間絶縁層12の詳細(形成方法、材質、膜厚)
は、後述の第2の層間絶縁層30と同様である。第1の
層間絶縁層12に、異方性のリアクティブイオンエッチ
ング(RIE)によって、コンタクトホール(図示せ
ず)を形成する。公知の方法により、コンタクトホール
内に、タングステンプラグ、アルミニウム合金層などの
コンタクト層(図示せず)を形成する。
【0030】第1の層間絶縁層12およびコンタクト層
上に、第1の配線層20を形成する。第1の配線層20
は、導電層22と反射防止膜24とからなり、たとえば
次のようにして形成される。
【0031】まず、第1の層間絶縁層12およびコンタ
クト層上に、導電層22を形成する。導電層22の膜厚
は、デバイスの設計により異なるが、たとえば100〜
1000nmである。導電層22の材質は、特に限定さ
れず、たとえば、アルミニウム,銅,アルミニウム合
金,銅合金,多結晶シリコン,タングステンを挙げるこ
とができる。導電層22の形成方法としては、CVD
法,スパッタ法,蒸着法,塗布法などを挙げることがで
きる。
【0032】次に、導電層22上に、反射防止膜24を
形成する。反射防止膜24の膜厚は、特に限定されず、
たとえば20〜100nmである。反射防止膜24の材
質は、たとえば窒化チタン,チタンタングステンであ
る。反射防止膜24の形成方法は、特に限定されず、反
射防止膜24が窒化チタンからなる場合には、スパッタ
リングを挙げることができる。導電層22および反射防
止膜24をスパッタリングにより形成する場合には、導
電層22と反射防止膜24とを、真空中で連続的に形成
することが好ましい。
【0033】次に、導電層22および反射防止膜24
を、フォトリソグラフィおよびドライエッチングによっ
てパターニングして、第1の配線層20が形成される。
【0034】(2)第2の層間絶縁層の形成 次に、図3に示すように、第1の配線層20および第1
の層間絶縁層12の上に、第2の層間絶縁層30を形成
する。第2の層間絶縁層30の膜厚は、特に限定され
ず、たとえば第1の配線層20の上面を基準として50
0〜1500nmである。第2の層間絶縁層30の材質
としては、たとえば酸化シリコンを挙げることができ
る。第2の層間絶縁層30の材質として、酸化シリコン
を用いた場合には、酸化シリコンにリン,ホウ素などを
含有してもよい。第2の層間絶縁層30の形成方法とし
ては、たとえば高密度プラズマCVD法,熱CVD法,
プラズマCVD法,常圧CVD法,スピンコート法など
の塗布法(SOGを利用した方法),スパッタ法,熱蒸
着法などを挙げることができる。プラズマCVD法によ
り第2の層間絶縁層30を形成する場合は、平行平板の
RFプラズマCVD装置により形成することが好まし
い。平行平板のRFプラズマCVD装置により第2の層
間絶縁層30を形成する場合には、ガスとして、テトラ
エトキシシラン(TEOS)を使用することができる。
【0035】次に、必要に応じて、第2の層間絶縁層3
0の膜厚が、たとえば第1の配線層の上面を基準とし
て、500〜1500nmになるまで、CMP法により
第2の層間絶縁層30を平坦化する。
【0036】(3)スルーホールの形成 次に、図4に示すように、第2の層間絶縁層30の上
に、フォトリソグラフィにより、所定のパターンを有す
るレジスト層R1を形成する。レジスト層R1は、第1
の配線層20の上方において、開口部を有する。すなわ
ち、レジスト層R1は、スルーホール40を形成したい
第2の層間絶縁層30の領域の上に、開口部を有してい
る。
【0037】次に、レジスト層R1をマスクとして、第
2の層間絶縁層30をエッチングし、スルーホール40
を形成する。第2の層間絶縁層30のエッチングは、第
2の層間絶縁層30と第1の配線層20とを同時にエッ
チングすることができるような方法、たとえばドライエ
ッチングにより行われる。好ましいドライエッチングの
具体例としては、たとえばリアクティブイオンエッチン
グ,誘導結合型プラズマエッチング,ECRプラズマエ
ッチングを挙げることができる。このエッチングのエッ
チャントは、第2の層間絶縁層30と第1の配線層20
とを同時にエッチングできるものであれば特に限定され
ない。好ましいエッチャントとしては、CF系のガスを
含む混合ガスを挙げることができる。このCF系のガス
としては、CF4,CHF3,C26,C48,C58
ら選択される少なくとも1種であることが好ましい。ま
た、CF系のガスを含む混合ガスは、CO,Ar,
2,N2から選択される少なくとも1種を含むことが好
ましい。第2の層間絶縁層30に対する第1の配線層2
0の選択比(第1の配線層のエッチング速度/第2の層
間絶縁層のエッチング速度)は、0.5〜2.0の範囲
内にあることが好ましい。
【0038】このようなエッチング方法によって、第2
の層間絶縁層30をエッチングすることにより、レジス
ト層R1のパターンの合わせずれが生じた場合に、第2
の層間絶縁層30のエッチングの際に、第1の配線層2
0を同時にエッチングすることができる。このため、レ
ジスト層R1のパターンの合わせずれが生じた場合に、
スルーホール40の底面において、第2の層間絶縁層の
上面30aと第1の配線層の上面20aとが、連続面を
構成するようになる。つまり、第1の配線層20の側壁
付近において、トレンチ32が発生しない。また、選択
比などを制御することにより、スルーホール40の底面
をさらに良好な連続面にすることができる。
【0039】(4)コンタクト層〜第2の配線層の形成 次に、レジスト層R1をアッシング除去した後、図1に
示すように、スルーホール40内にコンタクト層50を
形成する。コンタクト層50は、たとえば、スルーホー
ル40内に導電材を充填し、導電材をエッチバックする
ことにより形成される。導電材としては、たとえば、タ
ングステン,アルミニウム,アルミニウム合金,銅,銅
合金を挙げることができる。導電材をスルーホール40
内に充填する方法としては、CVD法,PVD法,めっ
き法を挙げることができる。また、第2の層間絶縁層3
0および第2の配線層60と、コンタクト層50との間
に、ウエッティング層およびバリア層の少なくとも一方
を介在させてもよい。
【0040】第2の層間絶縁層30およびコンタクト層
50の上に、第2の配線層60を形成する。第2の配線
層60の詳細(たとえば膜厚,材質,形成方法)は、第
1の配線層20と同様である。こうして、半導体装置1
00が完成する。
【0041】本実施の形態において特徴的な点は、たと
えば次のことである。すなわち、スルーホール40を形
成するための、第2の層間絶縁層30のエッチングの
際、第2の層間絶縁層30と第1の配線層20とを同時
にエッチングできるようなエッチング方法を利用してい
ることである。これにより、レジストパターンの合わせ
ずれが生じた場合において、第2の層間絶縁層30と第
1の配線層20とを同時にエッチングすることができ
る。このため、合わせずれが生じた場合に、スルーホー
ル40の底面において、第2の層間絶縁層の上面30a
と第1の配線層の上面20aとで、連続面を構成させる
ことができる。つまり、第1の配線層20の側壁付近に
おいて、第2の層間絶縁層30の部分的なオーバエッチ
ングによるトレンチが発生しない。
【0042】そして、第2の層間絶縁層の上面30aと
第1の配線層の上面20aとが、連続面を構成している
ため、コンタクト層50を形成する際に、スルーホール
40内にコンタクト層50を構成する導電材を良好に埋
め込むことができる。つまり、ボイドを発生させること
なく、スルーホール40内に導電材を埋め込むことがで
きる。
【0043】そのため、本実施の形態にかかる半導体装
置の製造方法によれば、配線層の信頼性を高めることが
できる。また、この半導体装置の製造方法により得られ
た半導体装置の構成によれば、配線層の信頼性を確保し
つつ、配線構造を微細化して、高集積化を図ることがで
きる。
【0044】(第3の実施の形態) (第2の半導体装置の製造方法)第3の実施の形態に係
る半導体装置の製造方法は、スルーホール40の形成方
法の点において、第2の実施の形態に係る半導体装置の
製造方法と異なる。それ以外については、第2の実施の
形態と実質的に同様であるため、詳細な説明を省略す
る。また、同様の機能を有する部分には、同一の符号を
付す。
【0045】(1)スルーホールの形成 第2の実施の形態に係る工程(1)および(2)と同様
にして、第2の層間絶縁層30まで形成する。
【0046】図5および図6は、スルーホールを形成す
るための工程を模式的に示す断面図である。
【0047】図5に示すように、第2の層間絶縁層30
の上に、フォトリソグラフィにより、第2の実施の形態
と同様のパターンを有するレジスト層R1を形成する。
レジスト層R1をマスクとして、第2の層間絶縁層30
をエッチングする。以下、第2の層間絶縁層30のエッ
チングを、「第1のエッチング」という。第1のエッチ
ングは、第1の配線層20の上面が露出するまで行われ
る。ここで、図5に示すように、レジスト層R1のパタ
ーンに合わせずれが生じていた場合には、第1の配線層
20の側壁付近において、トレンチ32が発生する。第
1のエッチング方法は、特に限定されず、たとえばドラ
イエッチングを挙げることができる。好ましいドライエ
ッチングの具体例としては、リアクティブイオンエッチ
ング,誘導結合型プラズマエッチング,ECRプラズマ
エッチングを挙げることができる。エッチャントとして
は、第2の層間絶縁層30をエッチングすることができ
るものであれば、特に限定されず、CF系のガスを含む
混合ガスを挙げることができる。このCF系のガスとし
ては、CF4,CHF3,C26,C48,C58から選
択される少なくとも1種であることが好ましい。また、
CF系のガスを含む混合ガスは、CO,Ar,O2,N2
から選択される少なくとも1種を含むことが好ましい。
【0048】次に、図6に示すように、レジスト層R1
をアッシング除去した後、第2の層間絶縁層30をマス
クとして、第1の配線層20をエッチングする。第1の
配線層20は、第1のエッチングにおいて発生したトレ
ンチ32の深さだけ、エッチングされる。つまり、スル
ーホール40の底面における、第1の配線層の上面20
aと、第2の層間絶縁層の上面30aとが、連続面を構
成するまで、第1の配線層20をエッチングする。これ
により、レジスト層R1のパターンの合わせずれに起因
したトレンチ32が発生したとしても、トレンチ32を
消失することができる。以下、第1の配線層20のエッ
チングを、「第2のエッチング」という。第2のエッチ
ングが完了した時点で、スルーホール40が形成され
る。第2のエッチングのエッチング方法としては、第1
の配線層20をエッチングできる方法であれば特に限定
されない。好ましいエッチング方法としては、誘導結合
型プラズマエッチング,ダウンフロープラズマエッチン
グ,リアクティブイオンエッチングを挙げることができ
る。エッチャントとしては、第1の配線層20をエッチ
ングできるものであれば特に限定されない。好ましいエ
ッチャントとしては、塩素系のガスを含む混合ガスを挙
げることができる。この塩素系のガスとしては、C
2,BCl3から選択される少なくとも1種であること
が好ましい。また、塩素系のガスを含む混合ガスは、C
O,Ar,O2,N2から選択される少なくとも1種を含
むことが好ましい。第2のエッチングは、第1の配線層
20のサイドエッチングが起こらない条件で行われるこ
とが好ましい。
【0049】(2)コンタクト層〜第2の配線層の形成 図1に示すように、スルーホール40内に、第2の実施
の形態と同様に、コンタクト層50が形成される。そし
て、第2の層間絶縁層30およびコンタクト層50の上
に、第2の実施の形態と同様に、第2の配線層60が形
成される。こうして、半導体装置100が完成する。
【0050】本実施の形態において特徴的な点は、第1
のエッチングを行った後、第2のエッチングを行うこと
である。すなわち、レジスト層R1の合わせずれが生じ
ることによって、第1のエッチングが完了した時点でト
レンチ32が発生したとしても、第2のエッチングをす
ることによって、スルーホール40の底面において、第
2の層間絶縁層の上面30aと第1の配線層の上面20
aとが、連続面を構成することになる。第2の層間絶縁
層の上面30aと第1の配線層の上面20aとが、連続
面を構成しているため、コンタクト層50を形成する際
に、スルーホール40内に、導電材を良好に埋め込むこ
とができる。つまり、ボイドを発生させることなく、ス
ルーホール40内に導電材を埋め込むことができる。そ
のため、本実施の形態にかかる半導体装置の製造方法に
よれば、配線層の信頼性を高めることができる。また、
この半導体装置の製造方法により得られた半導体装置の
構成によれば、配線層の信頼性を確保しつつ、配線構造
を微細化して、高集積化を図ることができる。
【0051】なお、本実施の形態において、スルーホー
ル40の底面における、第1の配線層の上面20aと、
第2の層間絶縁層の上面30aとが、連続面を構成する
範囲で、第2のエッチングにおいて第2の層間絶縁層3
0がエッチングされてもよい。
【0052】(実験例) (第1実験例)第2の実施の形態の半導体装置の製造方
法にかかる以下の実験条件により、第2の層間絶縁層を
エッチングして、スルーホールを形成したところ、次の
知見が得られた。すなわち、以下の実験条件により、ス
ルーホールを形成したところ、第1の配線層と第2の層
間絶縁層30とのエッチングレートをほぼ等しくするこ
とができた。そのため、スルーホールの底面において、
第2の層間絶縁層の上面と第1の配線層の上面とが、連
続面(ほぼ水平面)を構成した。すなわち、第1の配線
層の側壁付近において、トレンチが発生しなかった。
【0053】(実験条件) (エッチング条件) エッチング装置:リアクティブイオンエッチング(RI
E)装置 エッチングガス:CHF3/Ar/N2=80sccm/20
0sccm/6sccm RFパワー:1300W 圧力:150mTorr(=19.95Pa) 基板温度:50℃ (第2の層間絶縁層) 材質:酸化シリコン 膜厚:0.8μm (第1の配線層) 導電層の材質:アルミニウム合金 反射防止膜の材質:窒化チタン
【0054】(第2実験例)第3の実施の形態の半導体
装置の製造方法にかかる以下の実験条件により、スルー
ホールを形成したところ、次の知見が得られた。すなわ
ち、以下の実験条件により、スルーホールを形成するこ
とにより、スルーホールの底面において、第2の層間絶
縁層の上面と第1の配線層の上面とが、連続面(ほぼ水
平面)を構成した。すなわち、第1の配線層の側壁付近
において、トレンチが発生しなかった。
【0055】(実験条件) (第1のエッチングの条件) エッチング装置:リアクティブイオンエッチング(RI
E)装置 エッチングガス:CHF3/Ar/N2=80sccm/50
sccm/10sccm RFパワー:500W 圧力:100mTorr(=13.3Pa) 基板温度:20℃ (第2のエッチングの条件) エッチング装置:誘導結合型プラズマエッチング装置 エッチングガス:Cl2/BCl3/Ar=40sccm/5
0sccm/70sccm 圧力:3mTorr(=0.339Pa) ソースパワー:1000W バイアスパワー:1500W 基板温度:40℃ エッチング時間:10sec (その他の条件) (第2の層間絶縁層) 材質:酸化シリコン 膜厚:0.8μm (第1の配線層) 導電層の材質:アルミニウム合金 反射防止膜の材質:窒化チタン 上記の実施の形態は、本発明の要旨を超えない範囲にお
いて、種々の変更が可能である。たとえば、次のような
変更が可能である。
【0056】第2および第3の実施の形態において、コ
ンタクト層50と、第2の配線層60を構成する導電層
62とを別々に形成したが、これらを同時に形成しても
よい。この場合のコンタクト層50と第2の配線層との
材質は、たとえばアルミニウム,アルミニウム合金,
銅,銅合金,タングステンなどを挙げることができる。
また、コンタクト層50と導電層62との形成方法とし
ては、CVD法,PVD法,めっき法などを挙げること
ができる。
【図面の簡単な説明】
【図1】第1の実施の形態に係る半導体装置を模式的に
示す断面図である。
【図2】第1の実施の形態に係る半導体装置の製造方法
の工程を模式的に示す断面図である。
【図3】第1の実施の形態に係る半導体装置の製造方法
の工程を模式的に示す断面図である。
【図4】第1の実施の形態に係る半導体装置の製造方法
の工程を模式的に示す断面図である。
【図5】第2の実施の形態に係る半導体装置の製造方法
の工程を模式的に示す断面図である。
【図6】従来例に係る半導体装置の製造方法の工程を模
式的に示す断面図である。
【図7】従来例に係る半導体装置の製造方法の工程を模
式的に示す断面図である。
【図8】従来例に係る半導体装置の製造方法の工程を模
式的に示す断面図である。
【図9】従来例に係る半導体装置の製造方法の工程を模
式的に示す断面図である。
【符号の説明】
10 基板 12 第1の層間絶縁層 20 第1の配線層 20a 第1の配線層の上面 30 第2の層間絶縁層 30a 第2の層間絶縁層の上面 32 トレンチ 40 スルーホール 50 コンタクト層 60 第2の配線層 R1 レジスト層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/768 H01L 21/3065

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の配線層を形成する工程と、 前記第1の配線層を覆う層間絶縁層を形成する工程と、 前記層間絶縁層をエッチングすることにより形成される
    スルーホールであって、CF系のガスを含む第1のエッ
    チャントを用いて少なくとも前記第1の配線層の一部上
    面を露出させるスルーホールを形成する工程と、前記スルーホールを形成する工程の後に、 Cl2、BC
    3の少なくともいずれか1つと、CO、Ar、O2、N
    2の少なくともいずれか1つとを含む第2のエッチャン
    トを用いて、前記層間絶縁層をマスクとして前記第1の
    配線層のうち上方に前記層間絶縁層が堆積されていない
    領域をエッチングすることにより、前記スルーホールの
    底面を前記層間絶縁層の面と前記第1の配線層の面とで
    構成された平坦面にする工程と、 前記スルーホール内に前記第1の配線層に接続されるコ
    ンタクト層を形成する工程と、 前記層間絶縁層上に前記コンタクト層に接続される第2
    の配線層を形成する工程と、を含む半導体装置の製造方
    法。
JP20471999A 1998-08-17 1999-07-19 半導体装置の製造方法 Expired - Fee Related JP3317279B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP20471999A JP3317279B2 (ja) 1998-08-17 1999-07-19 半導体装置の製造方法
TW088113978A TW417257B (en) 1998-08-17 1999-08-16 Semiconductor device and the manufacturing method thereof
KR1019990033816A KR100493993B1 (ko) 1998-08-17 1999-08-17 반도체 장치 및 그 제조 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23100198 1998-08-17
JP10-231001 1998-08-17
JP20471999A JP3317279B2 (ja) 1998-08-17 1999-07-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000133711A JP2000133711A (ja) 2000-05-12
JP3317279B2 true JP3317279B2 (ja) 2002-08-26

Family

ID=26514609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20471999A Expired - Fee Related JP3317279B2 (ja) 1998-08-17 1999-07-19 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JP3317279B2 (ja)
KR (1) KR100493993B1 (ja)
TW (1) TW417257B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8432037B2 (en) 2004-06-10 2013-04-30 Renesas Electronics Corporation Semiconductor device with a line and method of fabrication thereof
JP4832807B2 (ja) 2004-06-10 2011-12-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2009016444A (ja) 2007-07-02 2009-01-22 Toshiba Corp 半導体メモリ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778871A (ja) * 1993-09-08 1995-03-20 Oki Electric Ind Co Ltd 半導体素子の製造方法
JPH09237830A (ja) * 1996-02-28 1997-09-09 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100493993B1 (ko) 2005-06-10
TW417257B (en) 2001-01-01
JP2000133711A (ja) 2000-05-12
KR20000017344A (ko) 2000-03-25

Similar Documents

Publication Publication Date Title
US6180531B1 (en) Semiconductor manufacturing method
US6939798B2 (en) Method for forming T-shaped conductor wires of semiconductor device
US5607880A (en) Method of fabricating multilevel interconnections in a semiconductor integrated circuit
KR100242865B1 (ko) 메탈 플러그의 형성 방법
JP3309783B2 (ja) 半導体装置の製造方法
JP2739853B2 (ja) 半導体装置の製造方法及びエッチング方法
JP2002043419A (ja) 半導体装置の製造方法及び半導体装置
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
JP3214475B2 (ja) デュアルダマシン配線の形成方法
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPH10189482A (ja) コンタクトホール内の導電性プラグ形成方法
JP3312604B2 (ja) 半導体装置の製造方法
JP3317279B2 (ja) 半導体装置の製造方法
JPH10116904A (ja) 半導体装置の製造方法
US6586324B2 (en) Method of forming interconnects
JP2888213B2 (ja) 半導体装置の製造方法
JPH07240466A (ja) 半導体装置の製造方法
JPH10340952A (ja) 集積回路の多層配線形成方法
JP3301466B2 (ja) 半導体装置の製造方法
JP3376965B2 (ja) 半導体装置及びその製造方法
KR100236052B1 (ko) 반도체장치의 다층배선 형성방법
KR0124783B1 (ko) 반도체 장치의 제조방법
KR100221585B1 (ko) 반도체 소자의 비아홀 형성방법
KR100279246B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법
JP2002198422A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020514

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090614

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100614

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees