JP2888213B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2888213B2
JP2888213B2 JP31511796A JP31511796A JP2888213B2 JP 2888213 B2 JP2888213 B2 JP 2888213B2 JP 31511796 A JP31511796 A JP 31511796A JP 31511796 A JP31511796 A JP 31511796A JP 2888213 B2 JP2888213 B2 JP 2888213B2
Authority
JP
Japan
Prior art keywords
wiring layer
insulating film
contact hole
film
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31511796A
Other languages
English (en)
Other versions
JPH10163216A (ja
Inventor
智彦 東野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP31511796A priority Critical patent/JP2888213B2/ja
Publication of JPH10163216A publication Critical patent/JPH10163216A/ja
Application granted granted Critical
Publication of JP2888213B2 publication Critical patent/JP2888213B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に電極配線のコンタクト孔部の形成方法
に関する。
【0002】
【従来の技術】半導体素子の構造の微細化及び高密度化
は依然として精力的に推し進められている。微細化につ
いては、現在では0.18μm寸法で形成された半導体
素子が用いられ、この寸法を設計基準にした1ビガビッ
トDRAM等の半導体装置が開発されている。また、高
密度化については、微細化による平面的な高密度化と共
に半導体素子の3次元化による方法が検討され、その中
で一部は既に実用に供されている。事実、この半導体素
子の3次元化は、電極配線の多層構造化あるいは拡散層
の多重構造化と共に、現在では半導体素子の中でキャパ
シタのような受動素子でも実用化され、製品レベルの半
導体装置において具現化されている。そして現在ではこ
の3次元化は、トランジスタ等の能動素子でも開発レベ
ルで検討されている。
【0003】このように微細化と3次元化は、半導体装
置の高集積化、高速化等による高性能化あるいは多機能
化にとって最も効果的な手法であり、今後の半導体装置
の製造にとって必須となっている。
【0004】一方で、このような微細化と3次元化のた
めに、半導体素子の平坦性が悪くなり、前記の多層配線
の形成がその必要性にも拘らず益々難しくなってきてい
る。これは、3次元化と共に、半導体素子の横寸法に比
べ縦寸法がより増大し、半導体素子のあるところとない
ところでの段差が大きくなるためである。このために、
半導体基板表面の拡散層と配線間あるいは多層配線間の
層間絶縁膜の膜厚は増大し、この層間絶縁膜に形成され
るコンタクト孔のアスペクト比が増大する。そしてこの
コンタクト孔の形成が難しくなる傾向にある。なお、こ
のような傾向は半導体装置の微細化あるいは高集積化に
より顕著になる。
【0005】このコンタクト孔の従来の形成方法につい
て、図3に基づいて説明する。図3は、従来のコンタク
ト孔および配線の形成工程順の断面図である。
【0006】図3(a)に示すように、シリコン基板1
01の表面の所定の領域に拡散層102が形成される。
そして、シリコン基板101表面の全面を被覆するよう
に層間絶縁膜103が形成される。ここで、この層間絶
縁膜103の膜厚はシリコン基板の領域によっては1μ
mから2μm程度と厚くなる。
【0007】次に、フォトリソグラフィ技術で層間絶縁
膜103上にレジストマスク104が形成される。ここ
で、レジストマスク104には微細なコンタクトパター
ンが形成されている。例えば、このコンタクトパターン
寸法は0.2μm程度に設定される。
【0008】次に、このレジストマスクをエッチングマ
スクにして層間絶縁膜103に異方性のドライエッチン
グが施され微細なコンタクト孔105が形成される。こ
のドライエッチングでは、層間絶縁膜103は横方向に
エッチングされないようにしなければならない。このた
めに、ドライエッチング時にコンタクト孔の側壁にエッ
チング残査物である反応生成物106が形成される。こ
の反応生成物106は、コンタクト孔105のサイドエ
ッチングを防止する。なお、この反応生成物106に
は、炭素とフッ素の化合物が含まれる。
【0009】次に、酸素プラズマ中でレジストマスク1
04の剥離が行われる。すなわちアッシグ工程を通し
てレジストマスク104が除去される。この工程では、
図3(b)に示すように反応生成物106も除去され
る。しかし、この反応生成物106が残査として付着し
ていた側壁では、コンタクト孔の口径が小さくなる。す
なわち、図3(b)に示すように、コンタクト孔105
の底部すなわちボトム領域にコンタクト孔くびれ107
が形成されるようになる。
【0010】次に、図3(c)に示すようにコンタクト
孔105を通して拡散層102に接続される配線層10
8が形成される。ここで、この配線層108はアルミニ
ウムあるいはタングステン等の金属で構成される。
【0011】以上のようにして、シリコン基板101上
の所定の領域に形成された拡散層102は、層間絶縁膜
103に形成されたコンタクト孔105を通して配線層
108に電気接続されることになる。
【0012】
【発明が解決しようとする課題】以上に説明したような
コンタクト孔の形成方法では、コンタクト孔のボトムの
領域に、先述したようなコンタクト孔くびれ107が形
成されるようになる。このために、配線層108が拡散
層102と接触する面積が小さくなったり、接触しなく
なったりする。このため、半導体装置の配線層と拡散層
とのコンタクト抵抗が増大したり、接触不良が発生する
ようになる。そして、半導体装置の製造歩留まりが低下
するようになる。
【0013】そこで、上記のような問題を解決する方法
として、上記のコンタクト孔の形成方法を改良した技術
が提案されている。この方法では、ドライエッチングで
コンタクト孔が開口された後、僅かな熱酸化が施され
る。この熱酸化工程で上記の反応生成物は酸化物に変換
される。しかし、この場合には拡散層表面も僅かに酸化
され、シリコン酸化膜が形成される。そして、フッ酸系
溶液での処理がなされ反応生成物の酸化物と拡散層上お
よびコンタクト孔くびれ部のシリコン酸化膜がエッチン
グ除去される。
【0014】しかし、この方法では、フッ酸系溶液での
処理がウェットエッチングであるため、コンタクト孔の
口径が設計寸法より大きくなり高密度の半導体素子の形
成が困難になる。
【0015】以上に述べたような問題点は、半導体素子
が微細化しコンタクト孔の寸法が小さくなるほどより顕
著になる。
【0016】本発明の目的は、設計寸法より小さくなっ
たコンタクト孔のボトム領域の口径を設計寸法まで広
げ、微細コンタクト孔でも十分に低いコンタクト抵抗を
実現するための簡便な方法を提供することにある。
【0017】
【0018】
【課題を解決するための手段】 このために 本発明の半導
体装置の製造方法は、半導体基板上に半導体装置の拡散
層を含む第1の配線層を形成し、その上層部に層間絶縁
膜を介して第2の配線層を形成し前記第1の配線層と第
2の配線層とを接続する半導体装置の製造方法におい
て、第1の配線層を被覆するように層間絶縁膜を形成し
前記層間絶縁膜上に積層する保護絶縁膜を堆積させる工
程と、レジスト膜をマスクにして積層する前記保護絶縁
膜と層間絶縁膜に第1のドライエッチングを施して前記
第1の配線層まで貫通するコンタクト孔を形成する工程
と、前記第1のドライエッチング後、前記レジスト膜お
よび前記コンタクト孔の側壁の残査物を除去する工程
と、前記残査物を除去した後、前記保護絶縁膜をマスク
にして前記コンタクト孔部に第2のドライエッチングを
施して前記コンタクト孔の底部のくびれ部をエッチング
する工程とを含む。
【0019】ここで、前記層間絶縁膜はシリコン酸化膜
で構成され、前記保護絶縁膜はシリコンオキシナイトラ
イド膜で構成される。
【0020】または、本発明の半導体装置の製造方法
は、半導体基板上に半導体装置の拡散層を含む第1の配
線層を形成し、その上層部に層間絶縁膜を介して第2の
配線層を形成し前記第1の配線層と第2の配線層とを接
続する半導体装置の製造方法において、第1の配線層を
被覆するように層間絶縁膜を形成し前記層間絶縁膜上に
積層する保護導電膜を堆積させる工程と、レジスト膜を
マスクにして積層する前記保護導電膜と層間絶縁膜に第
1のドライエッチングを施して前記第1の配線層まで貫
通するコンタクト孔を形成する工程と、前記第1のドラ
イエッチング後、前記レジスト膜および前記コンタクト
孔の側壁の残査物を除去する工程と、前記残査物を除去
した後、前記保護導電膜をマスクにして前記コンタクト
孔部に第2のドライエッチングを施して前記コンタクト
孔の底部のくびれ部をエッチングする工程と、前記保護
導電膜上に導電層を積層して形成する工程と、前記保護
導電膜と導電層とを同一パターンに加工し第2の配線層
を形成する工程とを含む。
【0021】ここで、前記層間絶縁膜はシリコン酸化膜
で構成され、前記保護導電膜はポリシリコン膜で構成さ
れる。
【0022】
【発明の実施の形態】次に、本発明の第1の実施の形態
を図1に基づいて説明する。図1は本発明の半導体装置
のコンタクト孔および配線層の形成工程順の断面図であ
る。
【0023】図1(a)に示すように、従来の技術で説
明したのと同様に、導電型がP型のシリコン基板1の表
面の所定の領域に、第1の配線層として導電型がN型の
拡散層2が形成される。そして、シリコン基板1表面の
全面を被覆するように層間絶縁膜3が形成される。ここ
で、この層間絶縁膜3は、膜厚が1μm程度のシリコン
酸化膜である。
【0024】次に、この層間絶縁膜3上に積層して保護
絶縁膜4が形成される。ここで、この保護絶縁膜4は、
膜厚が100nm程度のシリコンオキシナイトライド膜
である。なお、このシリコンオキシナイトライド膜はプ
ラズマ中での化学気相成長(CVD)法で堆積される。
【0025】次に、従来の技術で説明したように、フォ
トリソグラフィ技術で保護絶縁膜4上にレジストマスク
5が形成される。そして、レジストマスク5には寸法が
0.15μmの微細なコンタクトパターンが形成されて
いる。
【0026】次に、このレジストマスク5をエッチング
マスクにして保護絶縁膜4および層間絶縁膜3に異方性
のドライエッチングが施され、微細なコンタクト孔6が
形成される。ここで、エッチングのための反応ガスとし
て、CHF3 とCF4 の混合ガスが用いられる。そし
て、この工程で、コンタクト孔6の側壁に残査物である
反応生成物7が形成される。
【0027】次に、酸素プラズマ中でレジストマスク5
の剥離が行われる。この工程で、保護絶縁膜4が露出
し、図1(b)に示すように反応生成物7も除去され
る。そして、この反応生成物7が残査として付着してい
た層間絶縁膜3の側壁では、コンタクト孔の口径が小さ
くなる。すなわち、図1(b)に示すように、コンタク
ト孔6のボトム領域にコンタクト孔くびれ8が形成され
るようになる。
【0028】次に、保護絶縁膜4をマスクにしてコンタ
クト孔くびれ8が異方性ドライエチングされる。このエ
チング工程での反応ガスとして、C4 8 とCOの混合
ガスが使用される。このエッチングガスでは、シリコン
オキシナイトライド膜である保護絶縁膜4のエッチング
速度は小さいため、シリコン酸化膜で構成されるコンタ
クト孔くびれ8のみがエッチングされる。このようにし
て、図1(c)に示すように、垂直な形状を有するコン
タクト孔6aが、拡散層2上の層間絶縁膜3および保護
絶縁膜4に形成されるようになる。
【0029】次に、図1(d)に示すようにコンタクト
孔6aを通して、第1の配線層である拡散層2に接続さ
れる第2の配線層である配線層9が形成される。ここ
で、この配線層はアルミニウムあるいはタングステン等
の金属で構成される。
【0030】以上のようにして、シリコン基板1上の所
定の領域に形成された拡散層2は、層間絶縁膜3および
保護絶縁膜4に形成されたコンタクト孔6aを通して配
線層9に電気接続されることになる。ここで、保護絶縁
膜4としてはシリコンオキシナイトライド膜の代りにシ
リコン窒化膜が使用されてもよい。
【0031】以上に説明したように、本発明のコンタク
ト孔においてはコンタクト孔くびれは発生せず、垂直形
状の微細なコンタクト孔が設計寸法通りに形成されよう
になる。このために微細なコンタクト孔でも、半導体装
置の配線層と拡散層とのコンタクト抵抗が増大したり、
接触不良が発生するようなことは皆無になる。そして、
半導体装置の製造歩留まりが大幅に向上するようにな
る。
【0032】次に、本発明の第2の実施の形態を図2に
基づいて説明する。図2も本発明の半導体装置のコンタ
クト孔および配線層の形成工程順の断面図である。ここ
で、第1の実施の形態で説明したものと同一のものは同
一の符号で示されている。
【0033】図2(a)に示すように、シリコン基板1
の表面の所定の領域に拡散層2が形成される。そして、
シリコン基板1表面の全面を被覆するように層間絶縁膜
3が形成される。ここで、この層間絶縁膜3は、膜厚が
1.5μm程度のシリコン酸化膜である。
【0034】次に、この層間絶縁膜3上に積層して保護
導電膜10が形成される。ここで、この保護導電膜10
は、膜厚が100nm程度のリン不純物を含有するポリ
シリコン膜である。なお、このポリシリコン膜はCVD
法で堆積される。
【0035】次に、フォトリソグラフィ技術で保護導電
膜10上にレジストマスク5が形成される。そして、レ
ジストマスク5には寸法が0.1μm程度の微細なコン
タクトパターンが形成されている。
【0036】次に、このレジストマスク5をエッチング
マスクにして保護導電膜10および層間絶縁膜3に異方
性のドライエッチングが施され、微細なコンタクト孔6
が形成される。ここで、エッチングのための反応ガスと
して、保護導電膜10のエッチングではCl2 とHBr
の混合ガスが用いられ、層間絶縁膜3のエッチングガス
としてCHF3 とCF4 の混合ガスが用いられる。そし
て、この工程で、コンタクト孔6の側壁に第1の実施の
形態と同様に反応生成物7が形成される。
【0037】次に、酸素プラズマ中でレジストマスク5
の剥離が行われる。この工程で、保護導電膜10が露出
し、図2(b)に示すように反応生成物7も除去され
る。そして、この反応生成物7が残査として付着してい
た層間絶縁膜3の側壁では、コンタクト孔の口径が小さ
くなる。すなわち、図2(b)に示すように、コンタク
ト孔6のボトム領域にコンタクト孔くびれ8が形成され
るようになる。
【0038】次に、保護導電膜10をマスクにしてコン
タクト孔くびれ8が異方性ドライエチングされる。この
エッチング工程での反応ガスとして、CHF3 とCOの
混合ガスが使用される。このエッチングガスでは、ポリ
シリコン膜である保護導電膜10はエッチングされな
い。そして、シリコン酸化膜で構成されるコンタクト孔
くびれ8のみがエッチングされる。このようにして、図
2(c)に示すように、垂直な形状を有するコンタクト
孔6aが、拡散層2上の層間絶縁膜3および保護導電膜
10に形成されるようになる。
【0039】次に、図2(d)に示すようにコンタクト
孔6aを通して拡散層2に接続される配線層9が形成さ
れる。そして、保護導電膜10も配線層9と同一のパタ
ーンに加工され電気接続される。
【0040】以上のようにして、シリコン基板1上の所
定の領域に形成された拡散層2は、層間絶縁膜3形成
されたコンタクト孔6aを通して配線層9に電気接続さ
れることになる。
【0041】この第2の実施の形態での効果は、第1の
実施の形態と同様である。すなわち、垂直形状の微細な
コンタクト孔が設計寸法通りに形成され、微細なコンタ
クト孔でも、半導体装置の配線層と拡散層とのコンタク
ト抵抗が増大したり、接触不良が発生するようなことは
皆無になる。そして、半導体装置の製造歩留まりが大幅
に向上するようになる。
【0042】以上の実施の形態では、配線層が拡散層に
接続される場合について説明された。本発明は、このよ
うな接続に限定されるものでなく、上層の配線層がコン
タクト孔を通して下層の配線層に接続される場合でも同
様に適用できることに言及しておく。
【0043】
【発明の効果】以上に説明したように、本発明のコンタ
クト孔の形成方法では、層間絶縁膜上に積層してこの層
間絶縁膜を保護するための保護材料膜が形成される。そ
して、この保護材料膜と層間絶縁膜とにコンタクト孔が
形成される。さらに、一度コンタクト孔が形成された
後、この保護材料膜をドライエッチングのマスクにして
再度ドライエッチングが施される。これにより、上述し
たコンタクト孔くびれは完全に除去されるようになる。
【0044】このために、コンタクト孔が微細になって
もこのコンタクト孔を通して接続される配線層間の接触
する面積が小さくなったり、接触しなくなったりことは
皆無になる。そして、半導体装置の電気接続する配線層
間のコンタクト抵抗が増大したり、接触不良が発生する
ようなこともなく、半導体装置の製造歩留まりが大幅に
向上するようになる。
【0045】このようにして本発明は、微細化されたり
高密度化される半導体装置の実現を容易にする。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を説明するための製
造工程順の断面図である。
【図2】本発明の第2の実施の形態を説明するための製
造工程順の断面図である。
【図3】従来の技術を説明するためのコンタクト孔部の
製造工程順の断面図である。
【符号の説明】
1,101 シリコン基板 2,102 拡散層 3,103 層間絶縁膜 4 保護絶縁膜 5,104 レジストマスク 6,6a、105 コンタクト孔 7,106 反応生成物 8,107 コンタクト孔くびれ 9,108 配線層 10 保護導電膜

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上に半導体装置の拡散層を含
    む第1の配線層を形成し、その上層部に層間絶縁膜を介
    して第2の配線層を形成し前記第1の配線層と第2の配
    線層とを接続する半導体装置の製造方法において、第1
    の配線層を被覆するように層間絶縁膜を形成し前記層間
    絶縁膜上に積層する保護絶縁膜を堆積させる工程と、レ
    ジスト膜をマスクにして積層する前記保護絶縁膜と層間
    絶縁膜に第1のドライエッチングを施して前記第1の配
    線層まで貫通するコンタクト孔を形成する工程と、前記
    第1のドライエッチング後、前記レジスト膜および前記
    コンタクト孔の側壁の残査物を除去する工程と、前記残
    査物を除去した後、前記保護絶縁膜をマスクにして前記
    コンタクト孔部に第2のドライエッチングを施して前記
    コンタクト孔の底部のくびれ部をエッチングする工程
    と、を含むことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記層間絶縁膜がシリコン酸化膜で構成
    され、前記保護絶縁膜がシリコンオキシナイトライド膜
    で構成されていることを特徴とする請求項記載の半導
    体装置の製造方法。
  3. 【請求項3】 半導体基板上に半導体装置の拡散層を含
    む第1の配線層を形成し、その上層部に層間絶縁膜を介
    して第2の配線層を形成し前記第1の配線層と第2の配
    線層とを接続する半導体装置の製造方法において、第1
    の配線層を被覆するように層間絶縁膜を形成し前記層間
    絶縁膜上に積層する保護導電膜を堆積させる工程と、レ
    ジスト膜をマスクにして積層する前記保護導電膜と層間
    絶縁膜に第1のドライエッチングを施して前記第1の配
    線層まで貫通するコンタクト孔を形成する工程と、前記
    第1のドライエッチング後、前記レジスト膜および前記
    コンタクト孔の側壁の残査物を除去する工程と、前記残
    査物を除去した後、前記保護導電膜をマスクにして前記
    コンタクト孔部に第2のドライエッチングを施して前記
    コンタクト孔の底部のくびれ部をエッチングする工程
    と、前記保護導電膜上に導電層を積層して形成する工程
    と、前記保護導電膜と導電層とを同一パターンに加工し
    前記第2の配線層を形成する工程と、を含むことを特徴
    とする半導体装置の製造方法。
  4. 【請求項4】 前記層間絶縁膜がシリコン酸化膜で構成
    され、前記保護導電膜がポリシリコン膜で構成されてい
    ることを特徴とする請求項記載の半導体装置の製造方
    法。
JP31511796A 1996-11-26 1996-11-26 半導体装置の製造方法 Expired - Fee Related JP2888213B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31511796A JP2888213B2 (ja) 1996-11-26 1996-11-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31511796A JP2888213B2 (ja) 1996-11-26 1996-11-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10163216A JPH10163216A (ja) 1998-06-19
JP2888213B2 true JP2888213B2 (ja) 1999-05-10

Family

ID=18061622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31511796A Expired - Fee Related JP2888213B2 (ja) 1996-11-26 1996-11-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2888213B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010011322A (ko) * 1999-07-27 2001-02-15 김영환 콘택 형성 방법
JP2010056574A (ja) * 2009-12-07 2010-03-11 Nec Electronics Corp 半導体装置の製造方法
CN102376636B (zh) * 2010-08-24 2014-04-02 中芯国际集成电路制造(上海)有限公司 形成接触孔的方法
JP6300029B2 (ja) * 2014-01-27 2018-03-28 ソニー株式会社 撮像素子、製造装置、製造方法

Also Published As

Publication number Publication date
JPH10163216A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
US5668052A (en) Method of manufacturing semiconductor device
JP3619597B2 (ja) 半導体装置の絶縁膜形成方法
JP3309783B2 (ja) 半導体装置の製造方法
US5384281A (en) Non-conformal and oxidizable etch stops for submicron features
JP2720796B2 (ja) 半導体装置の製造方法
JP3214475B2 (ja) デュアルダマシン配線の形成方法
JP3463038B2 (ja) 半導体装置の製造方法
JP3781729B2 (ja) 半導体装置の製造方法
JP2888213B2 (ja) 半導体装置の製造方法
JP2616134B2 (ja) Soiトランジスタ積層半導体装置とその製造方法
JP2001127039A (ja) 半導体装置の製造方法
JP2001077189A (ja) 半導体装置の製造方法
JP2008124399A (ja) 半導体装置の製造方法
JP3317279B2 (ja) 半導体装置の製造方法
US6599825B2 (en) Method for forming wiring in semiconductor device
JPH10340952A (ja) 集積回路の多層配線形成方法
JP2001189383A (ja) 半導体素子の金属配線並びにその製造方法
JPH0897383A (ja) 半導体装置の製造方法
JP3466796B2 (ja) 半導体装置の製造方法
JPH1074837A (ja) 半導体装置及びその製造方法
JPH0661191A (ja) 半導体装置の製造方法
JP2914416B2 (ja) 半導体装置の製造方法
JPH118299A (ja) 半導体装置の製造方法
JP2002100671A (ja) 半導体装置及びその製造方法
JP2000294629A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990119

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090219

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100219

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees