JPH0661191A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0661191A JPH0661191A JP20782492A JP20782492A JPH0661191A JP H0661191 A JPH0661191 A JP H0661191A JP 20782492 A JP20782492 A JP 20782492A JP 20782492 A JP20782492 A JP 20782492A JP H0661191 A JPH0661191 A JP H0661191A
- Authority
- JP
- Japan
- Prior art keywords
- film
- mask
- metal
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】光リソグラフィを用いた半導体装置の製造方法
において、従来困難であった０.５μｍ 以下の微細パタ
ーンを比較的簡便な方法で形成することができる。 【構成】絶縁膜上にマスク用金属薄膜を形成し、レジス
トをマスクとして該マスク用金属薄膜をエッチングす
る。さらに金属膜を形成してエッチバック法により金属
サイドウォールを形成して該マスク用金属薄膜の寸法を
縮小し、それをマスクに絶縁膜をエッチングして微細な
パターンを形成する半導体装置の製造方法。 【効果】本発明により、絶縁膜に０.２μｍ 程度の微細
なスルーホールを開孔することができる。
において、従来困難であった０.５μｍ 以下の微細パタ
ーンを比較的簡便な方法で形成することができる。 【構成】絶縁膜上にマスク用金属薄膜を形成し、レジス
トをマスクとして該マスク用金属薄膜をエッチングす
る。さらに金属膜を形成してエッチバック法により金属
サイドウォールを形成して該マスク用金属薄膜の寸法を
縮小し、それをマスクに絶縁膜をエッチングして微細な
パターンを形成する半導体装置の製造方法。 【効果】本発明により、絶縁膜に０.２μｍ 程度の微細
なスルーホールを開孔することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体素子の製造に用い
るスルーホールの形成方法、及びそれを用いた半導体装
置の製造方法に関する。
るスルーホールの形成方法、及びそれを用いた半導体装
置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の絶縁膜のエッチング
方法は、光リソグラフィ，Ｘ線リソグラフィ、あるいは
エレクトロンビーム（ＥＢ）を用いてホトレジストをパ
ターニングし、そのホトレジストをマスクとして絶縁膜
をドライエッチングするものであった。絶縁膜をドライ
エッチングする際、レジストとのエッチング選択比が小
さいため、膜厚の厚い絶縁膜を膜厚の薄いレジストをマ
スクとしてドライエッチングすることが困難であった。
方法は、光リソグラフィ，Ｘ線リソグラフィ、あるいは
エレクトロンビーム（ＥＢ）を用いてホトレジストをパ
ターニングし、そのホトレジストをマスクとして絶縁膜
をドライエッチングするものであった。絶縁膜をドライ
エッチングする際、レジストとのエッチング選択比が小
さいため、膜厚の厚い絶縁膜を膜厚の薄いレジストをマ
スクとしてドライエッチングすることが困難であった。
【０００３】また、通常の光リソグラフィでは、直径
０.５μｍ 以下のスルーホールを開孔することは非常に
困難であり、Ｘ線リソグラフィあるいはＥＢ法を用いる
と0.5μｍ以下のスルーホールを開孔することは比較的
容易であるが、スループットが著しく低下するといった
問題がある。
０.５μｍ 以下のスルーホールを開孔することは非常に
困難であり、Ｘ線リソグラフィあるいはＥＢ法を用いる
と0.5μｍ以下のスルーホールを開孔することは比較的
容易であるが、スループットが著しく低下するといった
問題がある。
【０００４】例えば、特開昭63−102340号公報記載の方
法は、ホトレジストマスクを用いて層間絶縁膜を途中ま
でエッチングし、ついでホトレジストを除去した後、再
びシリコンナイトライドの形成とエッチングを行なって
層間絶縁膜の側壁にサイドウォールを形成し、さらにホ
トレジストマスクを用いて層間絶縁膜をエッチングする
ものである。この方法は工程数が著しく増加し、複雑に
なるといった問題がある。
法は、ホトレジストマスクを用いて層間絶縁膜を途中ま
でエッチングし、ついでホトレジストを除去した後、再
びシリコンナイトライドの形成とエッチングを行なって
層間絶縁膜の側壁にサイドウォールを形成し、さらにホ
トレジストマスクを用いて層間絶縁膜をエッチングする
ものである。この方法は工程数が著しく増加し、複雑に
なるといった問題がある。
【０００５】また、特開昭62−150825号公報に記載の方
法は、第１のマスク材として金属膜を用いて金属膜をパ
ターニングし、さらに第２のマスク材としてフォトレジ
スト膜をパターニングした金属膜の側壁のみに残し、金
属膜とフォトレジスト膜をマスクとして誘電体層をエッ
チングするものである。この方法は、フォトレジスト膜
のサイドウォールも誘電体層エッチングのマスクとして
用いている。しかし、フォトレジスト膜と誘電体層のエ
ッチング選択比は、金属膜と誘電体層のエッチング選択
比に比べると遥かに小さく、この方法で誘電体層のエッ
チングを行なうとフォトレジスト膜が全てエッチングさ
れ、金属膜のパターンがそのまま誘電体層のパターンに
なる可能性が高い。また、フォトレジスト膜のサイドウ
ォールを残そうとすると、サイドウォールの高さ方向の
膜厚を厚くする必要があるため、金属膜の膜厚を厚くし
なくてはならないという問題がある。
法は、第１のマスク材として金属膜を用いて金属膜をパ
ターニングし、さらに第２のマスク材としてフォトレジ
スト膜をパターニングした金属膜の側壁のみに残し、金
属膜とフォトレジスト膜をマスクとして誘電体層をエッ
チングするものである。この方法は、フォトレジスト膜
のサイドウォールも誘電体層エッチングのマスクとして
用いている。しかし、フォトレジスト膜と誘電体層のエ
ッチング選択比は、金属膜と誘電体層のエッチング選択
比に比べると遥かに小さく、この方法で誘電体層のエッ
チングを行なうとフォトレジスト膜が全てエッチングさ
れ、金属膜のパターンがそのまま誘電体層のパターンに
なる可能性が高い。また、フォトレジスト膜のサイドウ
ォールを残そうとすると、サイドウォールの高さ方向の
膜厚を厚くする必要があるため、金属膜の膜厚を厚くし
なくてはならないという問題がある。
【０００６】
【発明が解決しようとする課題】特開昭63−102340号公
報に記載の従来技術は、コンタクトホールを開孔するた
めにホトレジスト工程が少なくとも２回、層間絶縁間の
エッチング工程が少なくとも２回必要であり、製造工程
が複雑になるうえスループットが著しく低下するという
問題があった。
報に記載の従来技術は、コンタクトホールを開孔するた
めにホトレジスト工程が少なくとも２回、層間絶縁間の
エッチング工程が少なくとも２回必要であり、製造工程
が複雑になるうえスループットが著しく低下するという
問題があった。
【０００７】また、特開昭62−150825号公報に記載の従
来技術は、フォトレジスト膜のサイドウォールと誘電体
層のエッチング選択比について考慮されておらず、誘電
体層をエッチングする際、フォトレジスト膜および金属
膜の垂直方向の膜厚を厚くしなくてはいけないという問
題があった。
来技術は、フォトレジスト膜のサイドウォールと誘電体
層のエッチング選択比について考慮されておらず、誘電
体層をエッチングする際、フォトレジスト膜および金属
膜の垂直方向の膜厚を厚くしなくてはいけないという問
題があった。
【０００８】本発明の目的は、比較的簡単な方法でしか
もスループットを低下させることなく絶縁膜に微細なホ
ールパターンを形成することにある。また、本発明の他
の目的は、絶縁膜と絶縁膜エッチングマスクのエッチン
グ選択比が小さいことを利用してエッチングマスクの膜
厚を薄くすることを可能とし、マスクホールパターンの
アスペクト比に依存しないドライエッチングが行なえる
ようにすることにある。
もスループットを低下させることなく絶縁膜に微細なホ
ールパターンを形成することにある。また、本発明の他
の目的は、絶縁膜と絶縁膜エッチングマスクのエッチン
グ選択比が小さいことを利用してエッチングマスクの膜
厚を薄くすることを可能とし、マスクホールパターンの
アスペクト比に依存しないドライエッチングが行なえる
ようにすることにある。
【０００９】
【課題を解決するための手段】上記目的は、（１）エッ
チングに用いるマスクパターン上に選択成長で薄膜を形
成して開口幅を縮小した後、前記開口部をエッチングし
て微細孔あるいは微細溝を形成する、（２）上記（１）
記載のエッチングに用いるマスクパターンの材質は金属
膜，多結晶シリコン膜、或いは窒化シリコン膜であり、
選択成長で形成する薄膜は金属膜，多結晶シリコン膜、
あるいは窒化シリコン膜のうちいずれかを用いてマスク
の開口幅を縮小する、（３）上記金属膜，多結晶シリコ
ン膜、或いは、窒化シリコン膜のうちいずれかをマスク
として層間絶縁膜を加工することによってスルーホール
を形成する、（４）上記金属膜，多結晶シリコン膜、或
いは窒化シリコン膜のうちいずれかを用いてマスクパタ
ーンを形成した後、スパッタリング法、或いは化学気相
成長法により薄膜を試料全面に形成し、さらにエッチバ
ック法を用いて薄膜を全面エッチングすることによりマ
スクパターンの開口幅を縮小した後、微細孔あるいは微
細溝を形成する、（５）上記（２），（３）記載の金属
膜の材質は、タングステン，アルミニウム，チタン，
銅，モリブデン，タンタル、或いはこれらを主成分とす
る合金のうちいずれかを用いる、（６）上記（４）記載
のスパッタリング法、或いは化学気相成長法によって形
成する薄膜の材質は、タングステン，アルミニウム，チ
タン，銅，モリブデン，タンタル、或いはこれらを主成
分とする合金、または多結晶シリコン，窒化シリコンの
うちいずれかを用いる、半導体装置の製造方法によって
達成される。
チングに用いるマスクパターン上に選択成長で薄膜を形
成して開口幅を縮小した後、前記開口部をエッチングし
て微細孔あるいは微細溝を形成する、（２）上記（１）
記載のエッチングに用いるマスクパターンの材質は金属
膜，多結晶シリコン膜、或いは窒化シリコン膜であり、
選択成長で形成する薄膜は金属膜，多結晶シリコン膜、
あるいは窒化シリコン膜のうちいずれかを用いてマスク
の開口幅を縮小する、（３）上記金属膜，多結晶シリコ
ン膜、或いは、窒化シリコン膜のうちいずれかをマスク
として層間絶縁膜を加工することによってスルーホール
を形成する、（４）上記金属膜，多結晶シリコン膜、或
いは窒化シリコン膜のうちいずれかを用いてマスクパタ
ーンを形成した後、スパッタリング法、或いは化学気相
成長法により薄膜を試料全面に形成し、さらにエッチバ
ック法を用いて薄膜を全面エッチングすることによりマ
スクパターンの開口幅を縮小した後、微細孔あるいは微
細溝を形成する、（５）上記（２），（３）記載の金属
膜の材質は、タングステン，アルミニウム，チタン，
銅，モリブデン，タンタル、或いはこれらを主成分とす
る合金のうちいずれかを用いる、（６）上記（４）記載
のスパッタリング法、或いは化学気相成長法によって形
成する薄膜の材質は、タングステン，アルミニウム，チ
タン，銅，モリブデン，タンタル、或いはこれらを主成
分とする合金、または多結晶シリコン，窒化シリコンの
うちいずれかを用いる、半導体装置の製造方法によって
達成される。
【００１０】
【作用】本発明は、光リソグラフィを用いて絶縁膜に直
径０.５μｍ 以下のスルーホールを比較的簡単な方法で
形成するものである。本発明によるスルーホールの形成
方法を図１，２を用いて以下に説明する。
径０.５μｍ 以下のスルーホールを比較的簡単な方法で
形成するものである。本発明によるスルーホールの形成
方法を図１，２を用いて以下に説明する。
【００１１】図１ａに示すように、Ｓｉ基板１０１に層
間絶縁膜１０２を形成し、ついで金属薄膜１０３を形成
する。さらにフォトレジストを塗布し、光リソグラフィ
を用いて所望のパターンのフォトレジストマスク１０４
を形成する。ついで図１ｂのようにフォトレジストマス
ク１０４を用いて金属薄膜１０３をドライエッチング
し、金属マスク１０５を形成する。さらに図１ｃのよう
に、フォトレジストマスク１０４を除去した後図２ａの
ように選択的化学気相成長法（選択ＣＶＤ法）を用い
て、金属膜１０６を金属マスク１０５の表面及び側面に
のみ形成する。つぎに図２ｂのように金属膜１０６をマ
スクとして層間絶縁膜１０２をドライエッチングして図
２ｃの如く金属膜１０６及び金属マスク１０５を除去し
てコンタクトホール１０７を形成する。
間絶縁膜１０２を形成し、ついで金属薄膜１０３を形成
する。さらにフォトレジストを塗布し、光リソグラフィ
を用いて所望のパターンのフォトレジストマスク１０４
を形成する。ついで図１ｂのようにフォトレジストマス
ク１０４を用いて金属薄膜１０３をドライエッチング
し、金属マスク１０５を形成する。さらに図１ｃのよう
に、フォトレジストマスク１０４を除去した後図２ａの
ように選択的化学気相成長法（選択ＣＶＤ法）を用い
て、金属膜１０６を金属マスク１０５の表面及び側面に
のみ形成する。つぎに図２ｂのように金属膜１０６をマ
スクとして層間絶縁膜１０２をドライエッチングして図
２ｃの如く金属膜１０６及び金属マスク１０５を除去し
てコンタクトホール１０７を形成する。
【００１２】ここで、コンタクトホール１０７を所望の
寸法に形成するためには、金属マスク１０５の寸法と金
属膜１０６の膜厚が重要となる。図３において、金属マ
スク１０５の寸法をｄ、所望のコンタクトホールの寸法
をＤとすると、金属膜１０６の膜厚ｔは、式Ｄ＝ｄ−２
ｔよりｔ＝（ｄ−Ｄ）／２によって得られる。このよう
に金属膜１０６を用いることによって、光リソグラフィ
で形成できるスルーホールの最小寸法よりも更に微小な
パターンを形成することが可能となる。また、スルーホ
ールの寸法は金属膜１０６の膜厚によって容易に調整す
ることができ、しかも寸法の制御性に優れたスルーホー
ルを得ることができる。
寸法に形成するためには、金属マスク１０５の寸法と金
属膜１０６の膜厚が重要となる。図３において、金属マ
スク１０５の寸法をｄ、所望のコンタクトホールの寸法
をＤとすると、金属膜１０６の膜厚ｔは、式Ｄ＝ｄ−２
ｔよりｔ＝（ｄ−Ｄ）／２によって得られる。このよう
に金属膜１０６を用いることによって、光リソグラフィ
で形成できるスルーホールの最小寸法よりも更に微小な
パターンを形成することが可能となる。また、スルーホ
ールの寸法は金属膜１０６の膜厚によって容易に調整す
ることができ、しかも寸法の制御性に優れたスルーホー
ルを得ることができる。
【００１３】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。図４は、本発明のスルーホール形成方法の一実施例
の模式図である。図４ａに示すように、Ｓｉ基板１０１
上に層間絶縁膜１０２と金属薄膜１１１を形成し、光リ
ソグラフィを用いて所望のパターンのフォトレジストマ
スク１０４を形成する。つぎに図４ｂのように、フォト
レジストマスク１０４を用いて金属薄膜１１１をドライ
エッチングし、金属マスク１１２を形成する。ついで図
４ｃのようにフォトレジストマスク１０４を除去する。
尚、本実施例では層間絶縁膜１０２としてボロンを含む
リンガラス膜（ＢＰＳＧ膜）を５００ｎｍ形成し、金属
薄膜１１１としてタングステン（Ｗ）を１５０ｎｍ形成
した。また、金属マスク１１２の最小スルーホール寸法
は0.5μｍであった。
る。図４は、本発明のスルーホール形成方法の一実施例
の模式図である。図４ａに示すように、Ｓｉ基板１０１
上に層間絶縁膜１０２と金属薄膜１１１を形成し、光リ
ソグラフィを用いて所望のパターンのフォトレジストマ
スク１０４を形成する。つぎに図４ｂのように、フォト
レジストマスク１０４を用いて金属薄膜１１１をドライ
エッチングし、金属マスク１１２を形成する。ついで図
４ｃのようにフォトレジストマスク１０４を除去する。
尚、本実施例では層間絶縁膜１０２としてボロンを含む
リンガラス膜（ＢＰＳＧ膜）を５００ｎｍ形成し、金属
薄膜１１１としてタングステン（Ｗ）を１５０ｎｍ形成
した。また、金属マスク１１２の最小スルーホール寸法
は0.5μｍであった。
【００１４】つぎに、図５ａのように、金属膜１１３を
１５０ｎｍ形成した。このときの金属膜１１３の材料は
Ｗを用いたが、他の金属膜材料でも構わない。ただし、
層間絶縁膜１０２とのドライエッチング選択比の大きな
金属膜材料が好ましい。つぎに図５ｂのように金属膜１
１３をエッチバックし、金属サイドウォール１１４を形
成する。さらに金属マスク１１２と金属サイドウォール
１１４をマスクとして層間絶縁膜１０２をドライエッチ
ングし、コンタクトホール１１５を形成する。ついで図
５ｃのように過酸化水素とアンモニアの混合溶液を用い
て、金属マスク１１２と金属サイドウォール１１４をウ
ェットエッチングする。尚、この方法によって形成でき
たコンタクトホール１１５の最小寸法は０.２μｍ であ
った。
１５０ｎｍ形成した。このときの金属膜１１３の材料は
Ｗを用いたが、他の金属膜材料でも構わない。ただし、
層間絶縁膜１０２とのドライエッチング選択比の大きな
金属膜材料が好ましい。つぎに図５ｂのように金属膜１
１３をエッチバックし、金属サイドウォール１１４を形
成する。さらに金属マスク１１２と金属サイドウォール
１１４をマスクとして層間絶縁膜１０２をドライエッチ
ングし、コンタクトホール１１５を形成する。ついで図
５ｃのように過酸化水素とアンモニアの混合溶液を用い
て、金属マスク１１２と金属サイドウォール１１４をウ
ェットエッチングする。尚、この方法によって形成でき
たコンタクトホール１１５の最小寸法は０.２μｍ であ
った。
【００１５】金属マスク１１２と金属サイドウォール１
１４は、層間絶縁膜１０２とのドライエッチング選択比
が大きければ金属膜材料以外でも構わないが、金属膜材
料にしておくことによって、図６に示すように金属マス
ク１１２上に金属配線膜116を直に形成し、第１配線層
の一部として用いることも可能である。
１４は、層間絶縁膜１０２とのドライエッチング選択比
が大きければ金属膜材料以外でも構わないが、金属膜材
料にしておくことによって、図６に示すように金属マス
ク１１２上に金属配線膜116を直に形成し、第１配線層
の一部として用いることも可能である。
【００１６】また、図４ｃのように金属マスク１１２を
形成し、フォトレジストマスク104を除去した後、図３
ｂに示すように選択ＣＶＤ法で金属膜１０６を形成し、
それを層間絶縁膜１０２のドライエッチングマスクとす
ることもできる。この方法を用いると、金属膜１０６の
エッチバック工程を省略することができ、しかも金属マ
スク１１２の膜厚を薄膜化することが可能となる。尚、
選択ＣＶＤ法で形成する薄膜は金属膜１０６材料以外で
もよい。例えば、多結晶シリコン膜を用いると、膜表面
状態が平滑であることから、層間絶縁膜１０２をドライ
エッチングして開孔したコンタクトホール１１５の形状
は良好なものが得られる。
形成し、フォトレジストマスク104を除去した後、図３
ｂに示すように選択ＣＶＤ法で金属膜１０６を形成し、
それを層間絶縁膜１０２のドライエッチングマスクとす
ることもできる。この方法を用いると、金属膜１０６の
エッチバック工程を省略することができ、しかも金属マ
スク１１２の膜厚を薄膜化することが可能となる。尚、
選択ＣＶＤ法で形成する薄膜は金属膜１０６材料以外で
もよい。例えば、多結晶シリコン膜を用いると、膜表面
状態が平滑であることから、層間絶縁膜１０２をドライ
エッチングして開孔したコンタクトホール１１５の形状
は良好なものが得られる。
【００１７】さらに、図７ａに示すようにコンタクトホ
ール１１５を開孔後、選択ＣＶＤ法を用いてコンタクト
ホール１１５内部に金属プラグ１１７を形成することも
できる。尚、このとき金属プラグ１１７と金属マスク１
１２及び金属サイドウォール１１４は異種材料を用いる
ことが必要である。例えば、金属マスク１１２と金属サ
イドウォール１１４の材料をＴｉＮ膜とし、金属プラグ
１１７をＷにすることによって、選択性に優れた金属プ
ラグ１１７を形成することができる。
ール１１５を開孔後、選択ＣＶＤ法を用いてコンタクト
ホール１１５内部に金属プラグ１１７を形成することも
できる。尚、このとき金属プラグ１１７と金属マスク１
１２及び金属サイドウォール１１４は異種材料を用いる
ことが必要である。例えば、金属マスク１１２と金属サ
イドウォール１１４の材料をＴｉＮ膜とし、金属プラグ
１１７をＷにすることによって、選択性に優れた金属プ
ラグ１１７を形成することができる。
【００１８】さらに図７ｂのように、金属プラグ１１７
を形成後、金属配線膜１１８を形成して、第１配線層を
金属配線膜１１８と金属マスク１１２の２層構造として
用いることもできる。また、図７ｃのように金属プラグ
１１７を形成後、金属マスク１１２と金属サイドウォー
ル１１４を除去した後、金属配線膜１１８を形成するこ
ともできる。尚、本発明によるスルーホールの形成方法
は、スルーホールの開孔に用いるだけでなく、トレンチ
キャパシタ形成のためのＳｉ基板エッチングにも利用す
ることができる。
を形成後、金属配線膜１１８を形成して、第１配線層を
金属配線膜１１８と金属マスク１１２の２層構造として
用いることもできる。また、図７ｃのように金属プラグ
１１７を形成後、金属マスク１１２と金属サイドウォー
ル１１４を除去した後、金属配線膜１１８を形成するこ
ともできる。尚、本発明によるスルーホールの形成方法
は、スルーホールの開孔に用いるだけでなく、トレンチ
キャパシタ形成のためのＳｉ基板エッチングにも利用す
ることができる。
【００１９】つぎに本発明により、半導体装置を製造し
た実施例を示す。図８乃至図１２は、その製造工程を示
す素子断面図である。図８ａのようにＮ-Ｓｉ 基板１５
１表面を酸化してＳｉＯ2層１５２を形成し、このＳｉ
Ｏ2層１５２をホトレジストのマスクを用いてエッチン
グして所望のパターンとし、このパターンをマスクに不
純物ドーピング，不純物拡散を行ないＰウェル層１５３
を形成する。次いで図８ｂのようにＳｉＯ2 層１５２を
削除し、安定化のため基板表面に酸化膜１５４を形成
し、Ｓｉ3Ｎ4膜１５５を形成後、ホトレジストパターン
１５６によりエッチングを行ない、所望のパターンと
し、さらにこの上にホトレジストパターン１５７を形成
する。
た実施例を示す。図８乃至図１２は、その製造工程を示
す素子断面図である。図８ａのようにＮ-Ｓｉ 基板１５
１表面を酸化してＳｉＯ2層１５２を形成し、このＳｉ
Ｏ2層１５２をホトレジストのマスクを用いてエッチン
グして所望のパターンとし、このパターンをマスクに不
純物ドーピング，不純物拡散を行ないＰウェル層１５３
を形成する。次いで図８ｂのようにＳｉＯ2 層１５２を
削除し、安定化のため基板表面に酸化膜１５４を形成
し、Ｓｉ3Ｎ4膜１５５を形成後、ホトレジストパターン
１５６によりエッチングを行ない、所望のパターンと
し、さらにこの上にホトレジストパターン１５７を形成
する。
【００２０】図８ｃのようにこれらのパターンをマスク
として不純物ドーピングによりＰ層１５８を形成し、ホ
トレジストパターン１５６，１５７を除去後、フィール
ド酸化を行ない、Ｓｉ3Ｎ4膜１５５を除去し、ゲート酸
化を行なう。さらに図９ａのように、厚さ０.３μｍ の
多結晶Ｓｉ膜１５９を形成し、ホトレジストのマスクを
用いて所望のパターンにエッチングする。
として不純物ドーピングによりＰ層１５８を形成し、ホ
トレジストパターン１５６，１５７を除去後、フィール
ド酸化を行ない、Ｓｉ3Ｎ4膜１５５を除去し、ゲート酸
化を行なう。さらに図９ａのように、厚さ０.３μｍ の
多結晶Ｓｉ膜１５９を形成し、ホトレジストのマスクを
用いて所望のパターンにエッチングする。
【００２１】つぎに図９ｂのように絶縁膜１６１を形成
し、ホトレジストのマスクにより所望のパターンとし、
この絶縁膜１６１や多結晶Ｓｉ膜１５９等をマスクに不
純物ドーピングと拡散を行ないＰ層１６０を形成する。
次いで図９ｃのように上記絶縁膜１６１を除き、上記と
同様の方法でＰ層１６０を覆うように絶縁膜１６２を形
成し、Ｎ層１６３を形成する。
し、ホトレジストのマスクにより所望のパターンとし、
この絶縁膜１６１や多結晶Ｓｉ膜１５９等をマスクに不
純物ドーピングと拡散を行ないＰ層１６０を形成する。
次いで図９ｃのように上記絶縁膜１６１を除き、上記と
同様の方法でＰ層１６０を覆うように絶縁膜１６２を形
成し、Ｎ層１６３を形成する。
【００２２】次に図１０ａのように、絶縁膜１６２を除
き、全面にボロンをドープしたリンガラス（ＢＰＳＧ）
の絶縁膜１６４を厚さ約０.６μｍ 形成し、８５０℃の
熱処理を行なうことによって絶縁膜１６４をリフローさ
せ、絶縁膜１６４の平坦化を行なう。尚、ここまでの工
程は従来の方法と同様である。
き、全面にボロンをドープしたリンガラス（ＢＰＳＧ）
の絶縁膜１６４を厚さ約０.６μｍ 形成し、８５０℃の
熱処理を行なうことによって絶縁膜１６４をリフローさ
せ、絶縁膜１６４の平坦化を行なう。尚、ここまでの工
程は従来の方法と同様である。
【００２３】ついで図１０ｂのように、（図１に示した
方法と同様に）絶縁膜１６４上に金属薄膜としてＷ膜１
６５を厚さ約０.２μｍ 形成する。さらに図１０ｃのよ
うに、ホトレジストパターン１６６をマスクとしてＷ膜
１６５をエッチングする。
方法と同様に）絶縁膜１６４上に金属薄膜としてＷ膜１
６５を厚さ約０.２μｍ 形成する。さらに図１０ｃのよ
うに、ホトレジストパターン１６６をマスクとしてＷ膜
１６５をエッチングする。
【００２４】つぎに図１１ａのように、ホトレジストパ
ターン１６６を除去し、Ｗマスク１６７を形成する。
尚、ホトレジストパターン１６６は光リソグラフィによ
って形成し、パターンの最小寸法は約０.５μｍ であっ
た。さらに、図１１ｂのように化学気相成長法（ＣＶＤ
法）により試料全面にＣＶＤ−Ｗ膜１６８を約0.15μｍ
の厚さで形成する。つぎに図１１ｃのように、エッチバ
ック法を用いてCVD−Ｗ膜１６８を約０.１５μｍ エッ
チングし、Ｗマスク１６７の側壁にのみＷサイドウォー
ル１６９を形成する。ついでＷマスク１６７、及びＷサ
イドウォール１６９をマスクとして絶縁膜１６４をドラ
イエッチングし、コンタクトホール１７０を開孔する。
ターン１６６を除去し、Ｗマスク１６７を形成する。
尚、ホトレジストパターン１６６は光リソグラフィによ
って形成し、パターンの最小寸法は約０.５μｍ であっ
た。さらに、図１１ｂのように化学気相成長法（ＣＶＤ
法）により試料全面にＣＶＤ−Ｗ膜１６８を約0.15μｍ
の厚さで形成する。つぎに図１１ｃのように、エッチバ
ック法を用いてCVD−Ｗ膜１６８を約０.１５μｍ エッ
チングし、Ｗマスク１６７の側壁にのみＷサイドウォー
ル１６９を形成する。ついでＷマスク１６７、及びＷサ
イドウォール１６９をマスクとして絶縁膜１６４をドラ
イエッチングし、コンタクトホール１７０を開孔する。
【００２５】尚、本方法によって開孔したコンタクトホ
ール１７０の最小寸法は約０.２μｍと、ホトレジスト
パターン１６６の最小寸法よりも約０．３μｍ 寸法を
縮小することができ、エレクトロンビーム（ＥＢ法）或
いはＸ線リソグラフィを使用しないで比較的簡単な方法
で０.５μｍ 以下の極微小のホールを開孔することがで
きる。しかも、コンタクトホール１７０の寸法はＷサイ
ドウォール１６９の厚さによって制御することができ
る。
ール１７０の最小寸法は約０.２μｍと、ホトレジスト
パターン１６６の最小寸法よりも約０．３μｍ 寸法を
縮小することができ、エレクトロンビーム（ＥＢ法）或
いはＸ線リソグラフィを使用しないで比較的簡単な方法
で０.５μｍ 以下の極微小のホールを開孔することがで
きる。しかも、コンタクトホール１７０の寸法はＷサイ
ドウォール１６９の厚さによって制御することができ
る。
【００２６】つぎに図１２ａのようにＷマスク１６７、
及びＷサイドウォール１６９を過酸化水素水でウェット
エッチングした後、第１配線膜としてスパッタリング法
によるＷ膜（スパッタＷ膜）とＣＶＤ法によるＷ膜（Ｃ
ＶＤ−Ｗ膜）の２層膜を試料全面に約０.２μｍ の厚さ
で形成する。さらにホトレジストをマスクとして第１配
線膜を所望のパターンにエッチングし、第１配線層１７
１を形成する。
及びＷサイドウォール１６９を過酸化水素水でウェット
エッチングした後、第１配線膜としてスパッタリング法
によるＷ膜（スパッタＷ膜）とＣＶＤ法によるＷ膜（Ｃ
ＶＤ−Ｗ膜）の２層膜を試料全面に約０.２μｍ の厚さ
で形成する。さらにホトレジストをマスクとして第１配
線膜を所望のパターンにエッチングし、第１配線層１７
１を形成する。
【００２７】ついで図１２ｂのように、第２層間絶縁膜
１７２として、テトラエトキシシラン（ＴＥＯＳ）を用
いてプラズマ中で形成したＳｉＯ2 膜（ｐ−ＴＥＯＳ
膜）とＳＯＧ膜の３層膜構造を採用し、ｐ−ＴＥＯＳ膜
／ＳＯＧ膜／ｐ−ＴＥＯＳ膜厚を、各々２００ｎｍ／１
６０ｎｍ／２００ｎｍの厚さで形成する。つぎにホトレ
ジストをマスクとして第２層間絶縁膜１７２に所望のス
ルーホールを開孔する。さらに第２配線膜としてＴｉＮ
膜８０ｎｍとＡｌ−１％Ｓｉ膜３００ｎｍの２層膜を形
成し、ホトレジストをマスクとして第２配線膜を所望の
パターンにドライエッチングし、第２配線層１７３を形
成する。
１７２として、テトラエトキシシラン（ＴＥＯＳ）を用
いてプラズマ中で形成したＳｉＯ2 膜（ｐ−ＴＥＯＳ
膜）とＳＯＧ膜の３層膜構造を採用し、ｐ−ＴＥＯＳ膜
／ＳＯＧ膜／ｐ−ＴＥＯＳ膜厚を、各々２００ｎｍ／１
６０ｎｍ／２００ｎｍの厚さで形成する。つぎにホトレ
ジストをマスクとして第２層間絶縁膜１７２に所望のス
ルーホールを開孔する。さらに第２配線膜としてＴｉＮ
膜８０ｎｍとＡｌ−１％Ｓｉ膜３００ｎｍの２層膜を形
成し、ホトレジストをマスクとして第２配線膜を所望の
パターンにドライエッチングし、第２配線層１７３を形
成する。
【００２８】これにより、直径０.２μｍ のコンタクト
ホールをＥＢ法あるいはＸ線リソグラフィを用いずに比
較的簡単な方法で形成することがでた。しかも第１配線
層としてＣＶＤ法によるＷ膜を用いているため、膜被覆
形状の優れた配線層を形成することができ、信頼性の優
れたＣＭＯＳＬＳＩを製造することができた。
ホールをＥＢ法あるいはＸ線リソグラフィを用いずに比
較的簡単な方法で形成することがでた。しかも第１配線
層としてＣＶＤ法によるＷ膜を用いているため、膜被覆
形状の優れた配線層を形成することができ、信頼性の優
れたＣＭＯＳＬＳＩを製造することができた。
【００２９】
【発明の効果】本発明によれば、絶縁膜上にエッチング
マスク用の金属薄膜を形成し、金属薄膜をマスクに該絶
縁膜をドライエッチングするものであり、金属薄膜のパ
ターン寸法を任意に縮小することができるため、光リソ
グラフィを用いても０.２μｍ程度の微小孔を有する半
導体装置を製造することができた。
マスク用の金属薄膜を形成し、金属薄膜をマスクに該絶
縁膜をドライエッチングするものであり、金属薄膜のパ
ターン寸法を任意に縮小することができるため、光リソ
グラフィを用いても０.２μｍ程度の微小孔を有する半
導体装置を製造することができた。
【００３０】また、金属薄膜等の絶縁膜に対するエッチ
ング選択比の大きな材料をエッチングマスクとして用い
ることができるため、絶縁膜が厚い場合においても深い
溝及び孔を形成することができる。
ング選択比の大きな材料をエッチングマスクとして用い
ることができるため、絶縁膜が厚い場合においても深い
溝及び孔を形成することができる。
【図１】本発明によるスルーホール形成方法の一実施例
の工程図。
の工程図。
【図２】本発明によるスルーホール形成方法の一実施例
の工程図。
の工程図。
【図３】本発明による寸法縮小方法の原理説明図。
【図４】本発明によるスルーホール形成方法の一実施例
の工程図。
の工程図。
【図５】本発明によるスルーホール形成方法の一実施例
の工程図。
の工程図。
【図６】本発明のスルーホール部における配線構造形成
方法の一実施例の断面図。
方法の一実施例の断面図。
【図７】本発明のスルーホール部における配線構造形成
方法の一実施例の工程図。
方法の一実施例の工程図。
【図８】本発明の一実施例の半導体装置製造プロセスの
工程図。
工程図。
【図９】本発明の一実施例の半導体装置製造プロセスの
工程図。
工程図。
【図１０】本発明の一実施例の半導体装置製造プロセス
の工程図。
の工程図。
【図１１】本発明の一実施例の半導体装置製造プロセス
の工程図。
の工程図。
【図１２】本発明の一実施例の半導体装置製造プロセス
の工程図。
の工程図。
１０１…Ｓｉ基板、１０２…層間絶縁膜、１０３…金属
薄膜、１０４…フォトレジストマスク、１０５…金属マ
スク。
薄膜、１０４…フォトレジストマスク、１０５…金属マ
スク。
フロントページの続き (72)発明者 久▲禮▼ 得男 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 横山 夏樹 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 森本 忠雄 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 河野 正和 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内
Claims (6)
- 【請求項１】半導体装置の製造方法において、エッチン
グに用いるマスクパターン上に選択成長で薄膜を形成し
て開口幅を縮小した後、前記開口部をエッチングして微
細孔あるいは微細溝を形成することを特徴とする半導体
装置の製造方法。 - 【請求項２】請求項１において、エッチングに用いるマ
スクパターンの材質は金属膜，多結晶シリコン膜、或い
は窒化シリコン膜であり、選択成長で形成する薄膜は金
属膜，多結晶シリコン膜、あるいは窒化シリコン膜のう
ちいずれかを用いてマスクの開口幅を縮小する半導体装
置の製造方法。 - 【請求項３】半導体装置の製造方法において、金属膜，
多結晶シリコン膜、或いは窒化シリコン膜のうちいずれ
かをマスクとして層間絶縁膜を加工することによってス
ルーホールを形成することを特徴とする半導体装置の製
造方法。 - 【請求項４】半導体装置の製造方法において、金属膜，
多結晶シリコン膜、或いは窒化シリコン膜のうちいずれ
かを用いてマスクパターンを形成した後、スパッタリン
グ法、或いは化学気相成長法により薄膜を試料全面に形
成し、さらにエッチバック法を用いて前記薄膜を全面エ
ッチングすることにより前記マスクパターンの開口幅を
縮小した後、微細孔あるいは微細溝を形成することを特
徴とする半導体装置の製造方法。 - 【請求項５】請求項２または３において、前記金属膜の
材質は、タングステン，アルミニウム，チタン，銅，モ
リブデン，タンタル、或いはこれらを主成分とする合金
のうちいずれかである半導体装置の製造方法。 - 【請求項６】請求項４において、スパッタリング法、或
いは化学気相成長法によって形成する薄膜の材質は、タ
ングステン，アルミニウム，チタン，銅，モリブデン，
タンタル、或いはこれらを主成分とする合金、または多
結晶シリコン，窒化シリコンのうちいずれかである半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20782492A JPH0661191A (ja) | 1992-08-04 | 1992-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20782492A JPH0661191A (ja) | 1992-08-04 | 1992-08-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0661191A true JPH0661191A (ja) | 1994-03-04 |
Family
ID=16546122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20782492A Withdrawn JPH0661191A (ja) | 1992-08-04 | 1992-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0661191A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461331B1 (ko) * | 1995-12-29 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의도전배선형성방법 |
| KR100807082B1 (ko) * | 2001-12-29 | 2008-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
| US7709389B2 (en) | 2005-07-06 | 2010-05-04 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
| US8815740B2 (en) | 2012-08-24 | 2014-08-26 | Kabushiki Kaisha Toshiba | Method for forming pattern and method for fabricating semiconductor device |
-
1992
- 1992-08-04 JP JP20782492A patent/JPH0661191A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100461331B1 (ko) * | 1995-12-29 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의도전배선형성방법 |
| KR100807082B1 (ko) * | 2001-12-29 | 2008-02-25 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
| US7709389B2 (en) | 2005-07-06 | 2010-05-04 | Samsung Electronics Co., Ltd. | Method of fabricating a semiconductor device |
| US8815740B2 (en) | 2012-08-24 | 2014-08-26 | Kabushiki Kaisha Toshiba | Method for forming pattern and method for fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| US4566940A (en) | Manufacturing process for semiconductor integrated circuits | |
| JP2968180B2 (ja) | 集積回路の形成方法 | |
| US5933761A (en) | Dual damascene structure and its manufacturing method | |
| US4966870A (en) | Method for making borderless contacts | |
| JP2622059B2 (ja) | 半導体集積回路の製造方法 | |
| US6187689B1 (en) | Manufacture of semiconductor device with fine patterns | |
| JPH03291921A (ja) | 集積回路製作方法 | |
| US5391521A (en) | Method for fabricating low resistance contacts of semiconductor device | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| US6010955A (en) | Electrical connection forming process for semiconductor devices | |
| US5384281A (en) | Non-conformal and oxidizable etch stops for submicron features | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| JP2720796B2 (ja) | 半導体装置の製造方法 | |
| JPH03138934A (ja) | 異なる深さを有する窓のエッチング法 | |
| US6211557B1 (en) | Contact structure using taper contact etching and polycide step | |
| US5895269A (en) | Methods for preventing deleterious punch-through during local interconnect formation | |
| US6140168A (en) | Method of fabricating self-aligned contact window | |
| JP3173094B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP3407023B2 (ja) | 半導体装置の製造方法 | |
| JPH0661191A (ja) | 半導体装置の製造方法 | |
| JP4048618B2 (ja) | 半導体装置の製造方法 | |
| JPH04211120A (ja) | コンタクトの形成方法およびそれを用いた半導体装置の製造方法 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JP2563180B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |