JP4048618B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4048618B2
JP4048618B2 JP28519798A JP28519798A JP4048618B2 JP 4048618 B2 JP4048618 B2 JP 4048618B2 JP 28519798 A JP28519798 A JP 28519798A JP 28519798 A JP28519798 A JP 28519798A JP 4048618 B2 JP4048618 B2 JP 4048618B2
Authority
JP
Japan
Prior art keywords
insulating film
etching
semiconductor device
manufacturing
etching stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28519798A
Other languages
English (en)
Other versions
JP2000114372A (ja
Inventor
忠之 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28519798A priority Critical patent/JP4048618B2/ja
Publication of JP2000114372A publication Critical patent/JP2000114372A/ja
Application granted granted Critical
Publication of JP4048618B2 publication Critical patent/JP4048618B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、エッチストップ、配線ショートあるいはコンタクト抵抗の増加等の問題が解消された、安全で信頼性の高い自己整合コンタクトを形成することができる半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体集積回路の高集積化は3年で次世代へ進み、デザインルールは前世代の7割に縮小されてきた。この縮小化に伴って半導体装置の高速化も実現されてきた。例えば、MOS(Metal Oxide Semiconductor)デバイス等の半導体装置においては、微細加工技術の進歩、特に光露光技術の高解像度化によって、微細なデザインルールが適用されてきた。
【0003】
光露光技術の高解像度化は、デザインルールに対応した寸法加工精度、および重ね合わせ精度を満足させながら、露光装置、レジスト材料およびレジストパターニングプロセスを改良することにより達成されてきた。例えば、露光光源を短波長化し、その光源波長に適したレジスト材料を開発したり、あるいは、位相シフト法により微細パターンを形成すること等が行われてきた。
【0004】
しかしながら、露光装置については、ステッパの位置合わせのばらつきの改善が困難となっている。位置合わせのばらつきを許容範囲内とするためには、位置合わせの設計余裕(加工マージン)を十分に確保する必要があり、結果的にセルサイズの縮小化の妨げとなっている。したがって、位置合わせの設計余裕を減少させ、セルサイズの縮小化が可能となる微細加工技術が要求されている。
その一つとして、コンタクトホールの開口工程に用いるマスクに、位置合わせのための設計余裕を設ける必要がない自己整合コンタクト(SAC;SelfAligned Contact)技術が注目されている。
【0005】
上記のようなSACを有する電界効果トランジスタ(MOSトランジスタ)について、図6(A)の断面図を参照して説明する。
図6(A)は、シリコン基板1上に形成された素子分離絶縁膜(不図示)によって、相互に分離されている素子形成領域(アクティブ領域)の一つを示す。素子分離絶縁膜は公知の方法、例えばシリコン窒化膜をマスクとしてシリコン基板を熱酸化させるLOCOS法、あるいは、素子分離用溝に絶縁膜を堆積させるSTI法により形成される。
【0006】
上記のアクティブ領域上にゲート絶縁膜2が形成され、その上層に例えばポリシリコンからなるゲート電極3が形成されている。ゲート電極3の上層には例えば酸化シリコンからなるオフセット絶縁膜4が形成され、ゲート電極3およびオフセット絶縁膜4の側壁には例えば酸化シリコンからなるサイドウォール5が形成されている。また、ゲート電極下部に位置するチャネル形成領域の両端には、低濃度の不純物を含有するLDD領域6、および高濃度の不純物を含有するソース/ドレイン領域7が形成されている。
【0007】
オフセット絶縁膜4およびサイドウォール5を被覆するように、例えば窒化シリコンからなるエッチングストッパー層8が形成されている。その上層に、例えば酸化シリコンからなる層間絶縁膜9が形成されている。層間絶縁膜9にはソース/ドレイン領域7に達するコンタクトホール10が開口されており、ソース/ドレイン領域7に接する部分のエッチングストッパー層8は除去されている。コンタクトホール10の内壁面に、ソース/ドレイン領域7に接続する上層配線11が形成されている。
【0008】
次に、上記の半導体装置の製造方法について、図6(B)〜8(B)を参照して説明する。
まず、シリコン基板1に例えばLOCOS法により素子分離絶縁膜(不図示)を形成し、素子形成領域を相互に分離する。
続いて、図6(B)に示すように、シリコン基板1の表面を熱酸化してゲート絶縁膜2を膜厚5〜10nm程度で形成する。その上層に、例えばCVD法(chemical vapor deposition)によりゲート電極3用のポリシリコン層を堆積させる。その上層に、例えばCVD法により酸化シリコンを堆積させ、オフセット絶縁膜4を形成する。さらに、オフセット絶縁膜4の上層に、ゲート電極パターンを有するレジスト12をフォトリソグラフィー工程により形成する。レジスト12をマスクとして、オフセット絶縁膜4およびポリシリコン層3に反応性イオンエッチング(RIE)等の異方性エッチングを施し、ゲート電極のパターニングを行う。
【0009】
次に、図6(C)に示すように、レジスト12をアッシングにより除去した後、オフセット絶縁膜4をマスクとしてシリコン基板1に低濃度の導電性不純物をイオン注入し、LDD領域6を形成する。
次に、全面に酸化シリコンを堆積させてからエッチバックを行い、図7(A)に示すように、サイドウォール5を形成する。このエッチバックは、例えばRIEにより行う。さらに、サイドウォール5をマスクとしてシリコン基板1に高濃度の導電性不純物をイオン注入し、ソース/ドレイン領域7を形成する。
【0010】
次に、図7(B)に示すように、例えばCVD法により全面に窒化シリコンを堆積させ、エッチングストッパー層8を形成する。続いて、図7(C)に示すように、エッチングストッパー層8の上層の全面に、例えば酸化シリコンを堆積させ、層間絶縁膜9を形成する。層間絶縁膜9としては、例えばテトラエトキシシラン(TEOS)をオゾンを用いて減圧化で酸化させることにより形成された、LP−TEOS膜を用いることができる。その上層に、コンタクトホールパターンを有するレジスト13をフォトリソグラフィー工程により形成する。
【0011】
次に、図8(A)に示すように、レジスト13をマスクとして層間絶縁膜9に、例えばRIE等のエッチングを行い、エッチングストッパー層8の上面を露出させるコンタクトホール10を開口する。このエッチングは、例えばマグネトロンエッチャーを用いて、以下の条件で行うことができる。
エッチング条件
エッチングガス:C4 8 /CO/Ar=15/300/400sccm
圧力:5.3Pa
RFパワー(13.56MHz):1700W
【0012】
上記の条件でエッチングを行うことにより、エッチングストッパー層8(窒化シリコン)に対する、層間絶縁膜9(酸化シリコン)の選択比を10程度とすることができる。
【0013】
次に、図8(B)に示すように、上記のコンタクトホール開口のためのエッチングとエッチング条件を変更し、コンタクトホール内のエッチングストッパー層8の一部を除去し、ソース/ドレイン領域7を露出させるためのエッチングを行う。このエッチングは、例えばマグネトロンエッチャーを用いて、以下の条件で行うことができる。
エッチング条件
エッチングガス:CHF3 /O2 /Ar=10/10/50sccm
圧力:5.3Pa
RFパワー(13.56MHz):600W
【0014】
続いて、レジスト13を除去してから、アルミニウム等の導電体を用いてコンタクトホール10の内壁を被覆し、ソース/ドレイン領域7に接続する上層配線11を形成する。以上の工程により、図6(A)に示す半導体装置の構造となる。
【0015】
上記の従来の半導体装置の製造方法によれば、レジスト13にコンタクトホールパターンを形成する際に合わせずれが発生しても、コンタクトホール開口のエッチングがエッチングストッパー層8の上面で一度停止する。したがって、ゲート電極3は露出せず、ゲート電極3と上層配線11との配線ショートを防止することができる。
また、エッチング条件を変更してエッチングを再開し、エッチングストッパー層8を除去する工程においては、ゲート電極3はオフセット絶縁膜4およびサイドウォール5により被覆されている。したがって、ゲート電極3の露出が防止され、コンタクトホール開口工程の位置合わせのためのマスク上の設計余裕が不要となる。
【0016】
【発明が解決しようとする課題】
しかしながら、上記の従来の方法によりコンタクトホールを開口する場合、以下に示すような問題が発生することがある。
図7(C)に示す工程において、コンタクトホール10内にエッチングストッパー層8の上面を露出させるエッチングを行うには、ゲート電極3の上層のエッチングストッパー層8までの層間絶縁膜9の深さD1 と、ゲート電極3の上層のエッチングストッパー層8の上面からゲート電極間のエッチングストッパー層8の上面までの深さD2 を合わせた、D1 +D2 の深さ分のエッチングを行う必要がある。
【0017】
特に、深さD2 分のエッチングを行う際には、エッチングストッパー層8の一部が露出しており、エッチングストッパー層8に対して十分に選択比が確保された条件で、層間絶縁膜9をエッチングする必要がある。
しかしながら、エッチングストッパー層8に対する層間絶縁膜(LP−TEOS膜)9の選択比は10程度であり、十分ではない。エッチングストッパー層8には深さD2 の1/10の膜厚が必要であり、例えば、D2 =400nmの場合、必要なエッチングストッパー層8の膜厚は40nmとなる。実際には、層間絶縁膜9の膜厚にはばらつきがあるため、40nm以上の膜厚が必要となる。
【0018】
例えば、膜厚100nmのエッチングストッパー層8であれば、エッチングストッパーとしての機能には問題ないが、その場合、図9に示すように、ゲート電極3の間隔が狭くなるという問題が発生する。図9(A)に示すように、エッチングストッパー層8が厚くなることによって、層間絶縁膜9の除去すべき部分が高アスペクト比となる。これにより、図9(B)に示すように、エッチングストッパー層8の上面を露出させるまでのエッチング工程において、途中でエッチストップが起こり、次工程のソース/ドレイン領域7を露出させるためのエッチングが行えなくなる。
【0019】
上記のような高アスペクト比に起因したエッチストップを回避する方法として、エッチングストッパー層8を露出させるまでのエッチング工程において、エッチングガスに微量の酸素(例えば3〜5sccm)を添加する方法がある。この方法によれば、図10(A)に示すように、上記のようなエッチストップは防止されるが、エッチングストッパー層8に対する層間絶縁膜9の選択比も低下することになる。
【0020】
図10(A)に示すように、エッチングストッパー層8の一部がエッチングされて消失すると、続く工程でソース/ドレイン領域7を露出させるエッチングを行った際に、図10(B)に示すように、ゲート電極3上部のオフセット絶縁膜4の一部がエッチングされ、ゲート電極3の一部が露出することになる。この場合、コンタクトホール10内に上層配線11を形成しても、ゲート電極3と上層配線11がショートして、デバイスとして正常に動作しなくなる。
【0021】
また、エッチング条件を最適に調整することにより、ゲート電極3の露出を防止しながらソース/ドレイン領域7を露出させ、コンタクトホールが開口できたとしても、別の問題が残る。前述したようにゲート電極3の間隔が狭いために、コンタクトホールホール10内に露出するソース/ドレイン領域7の表面積が小さく、コンタクト抵抗が高くなる。
あるいは、ゲート電極3を被覆するオフセット絶縁膜4およびサイドウォール5を、窒化シリコンを用いて形成することにより、エッチングストッパー層として機能させる方法も考えられる。この方法によれば、ゲート電極の間隔を狭くせずに、エッチングストッパー層の実効的な膜厚を厚くすることが可能であるが、トランジスタのホットキャリア耐性が低下するため、実用的ではない。
【0022】
本発明は上記の問題点を鑑みてなされたものであり、したがって本発明は、エッチストップ、配線ショートあるいはコンタクト抵抗の増加等の問題が解消された、安全で信頼性の高い自己整合コンタクトを有する半導体装置の製造方法を提供することを目的とする。
【0023】
【課題を解決するための手段】
上記の目的を達成するため、本発明の半導体装置の製造方法は、半導体基板上に、導電体層を形成する工程と、前記導電体層上に、オフセット絶縁膜を形成する工程と、前記オフセット絶縁膜および前記導電体層に所定のパターニングを行い、ゲート電極を形成する工程と、前記ゲート電極側面に、絶縁体からなるサイドウォールを形成する工程と、前記サイドウォールをマスクとして前記半導体基板に不純物を拡散させ、ソース/ドレイン領域を形成する工程と、全面に、絶縁体からなり、前記ゲート電極および前記サイドウォールを被覆するエッチングストッパー層を形成する工程と、前記エッチングストッパー層上に、上端が前記ゲート電極上の前記エッチングストッパー層の高さと一致するように有機絶縁膜を形成し、前記ゲート電極間を前記有機絶縁膜により埋め込む工程と、全面に、層間絶縁膜を形成する工程と、レジストをマスクにして、前記層間絶縁膜および前記有機絶縁膜にエッチングを行って開口部を設け、前記開口部内に露出する前記エッチングストッパー層の表面に、前記有機絶縁膜のエッチングの反応生成物であって、前記エッチングストッパー層に対する保護膜として機能するポリマー層を堆積させながら、前記開口部の前記有機絶縁膜を除去する工程と、アッシングを行って前記ポリマー層を除去する工程と、前記ポリマー層を除去する工程の後に、前記開口部の底部の前記エッチングストッパー層を除去し、前記ソース/ドレイン領域を露出させて、コンタクトホールを形成する工程と、前記コンタクトホールを形成した後、前記レジストを除去する工程と、前記コンタクトホール内に、導電体からなる上層配線を形成する工程とを有する。
【0024】
本発明の半導体装置の製造方法は、好適には、前記ゲート電極間を前記有機絶縁膜により埋め込む工程は、前記ゲート電極上を含む全面に、前記有機絶縁膜を堆積させる工程と、前記有機絶縁膜の上端が前記ゲート電極上の前記エッチングストッパー層の高さと一致するまで、異方性エッチングによりエッチバックを行う工程とを有することを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記有機絶縁膜は有機SOG(spin on glass)膜であることを特徴とする。
【0025】
本発明の半導体装置の製造方法は、好適には、前記層間絶縁膜および前記有機絶縁膜にエッチングを行って開口を設ける工程は、フッ素原子を含有するエッチングガスを用いてエッチングを行う工程であり、前記ポリマー層は、炭素原子およびフッ素原子を含有するフロロカーボンポリマー層であることを特徴とする。本発明の半導体装置の製造方法は、さらに好適には、前記エッチングガスは、CFまたはCを含むガスであることを特徴とする。
【0026】
本発明の半導体装置の製造方法は、好適には、前記オフセット絶縁膜および前記サイドウォールは、酸化シリコンからなることを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記エッチングストッパー層は、窒化シリコンからなることを特徴とする。あるいは、本発明の半導体装置の製造方法は、好適には、前記エッチングストッパー層は、窒化酸化シリコンからなることを特徴とする。あるいは、本発明の半導体装置の製造方法は、好適には、前記エッチングストッパー層は、酸化アルミニウムからなることを特徴とする。
【0027】
本発明の半導体装置の製造方法は、好適には、前記層間絶縁膜は、酸化シリコンからなることを特徴とする。
本発明の半導体装置の製造方法は、好適には、前記ゲート電極をマスクとして前記半導体基板に、前記ソース/ドレイン領域と同一の導電型の不純物を、前記ソース/ドレイン領域よりも低濃度で拡散させ、LDD(lightly doped drain)領域を形成する工程を有することを特徴とする。
【0028】
これにより、コンタクトホール開口のためのエッチング時にポリマー層を保護膜として機能させ、エッチングストッパー層に対する層間絶縁膜あるいは有機絶縁膜のエッチング選択比を大きくすることができる。したがって、エッチングストッパー層の薄膜化が可能となり、ゲート電極の間隔が狭くなるのが防止される。コンタクト面積が十分に確保されるため、コンタクト抵抗の増大を抑制することができる。
また、本発明の半導体装置の製造方法によれば、エッチングストッパー層を用いて自己整合的にコンタクトホールを形成するため、コンタクトホール開口のためのマスクに、位置合わせ用の設計余裕を設ける必要がなく、形成パターンの縮小化が可能となる。
【0029】
さらに、本発明の半導体装置の製造方法によれば、エッチングストッパー層の実効的な膜厚を大きくする目的で、オフセット絶縁膜およびサイドウォールにエッチングストッパー層と同質の材料を用いる必要がない。したがって、オフセット絶縁膜およびサイドウォールにホットキャリア耐性の高い絶縁膜、好適には酸化シリコンを用いることができ、安定で信頼性の高い自己整合コンタクトホールを形成することができる。
【0030】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。図1(A)は本実施形態の半導体装置の製造方法により製造される、半導体装置の断面図である。
図1(A)は、シリコン基板1上に形成された素子分離絶縁膜(不図示)によって、相互に分離されている素子形成領域(アクティブ領域)の一つを示す。素子分離絶縁膜は公知の方法、例えばシリコン窒化膜をマスクとしてシリコン基板を熱酸化させるLOCOS法、あるいは、素子分離用溝に絶縁膜を堆積させるSTI法により形成される。
【0031】
上記のアクティブ領域上にゲート絶縁膜2が形成され、その上層に例えばポリシリコンからなるゲート電極3が形成されている。ゲート電極3の上層には例えば酸化シリコンからなるオフセット絶縁膜4が形成され、ゲート電極3およびオフセット絶縁膜4の側壁には例えば酸化シリコンからなるサイドウォール5が形成されている。また、ゲート電極下部に位置するチャネル形成領域の両端には、低濃度の不純物を含有するLDD領域6、および高濃度の不純物を含有するソース/ドレイン領域7が形成されている。
【0032】
オフセット絶縁膜4およびサイドウォール5を被覆するように、例えば窒化シリコンからなるエッチングストッパー層8が形成されている。ゲート電極上部のエッチングストッパー層8の上端まで、第1の層間絶縁膜として有機絶縁膜(有機SOG膜)14が形成され、その上層に、例えば酸化シリコンからなる第2の層間絶縁膜(以下、層間絶縁膜とする。)9が形成されている。層間絶縁膜9および有機SOG膜14にはソース/ドレイン領域7に達するコンタクトホール10が開口されており、ソース/ドレイン領域7に接する部分のエッチングストッパー層8は除去されている。コンタクトホール10の内壁面に、ソース/ドレイン領域7に接続する上層配線11が形成されている。
【0033】
次に、本実施形態の半導体装置の製造方法について図面を参照して説明する。まず、シリコン基板1に例えばLOCOS法により素子分離絶縁膜(不図示)を形成し、素子形成領域を相互に分離する。
続いて、図1(B)に示すように、シリコン基板1の表面を熱酸化してゲート絶縁膜2を膜厚5〜10nm程度で形成する。その上層に、例えばCVD法によりゲート電極3用のポリシリコン層を堆積させる。その上層に、例えばTEOSを原料としたCVD法により酸化シリコンを堆積させ、オフセット絶縁膜4を形成する。
【0034】
次に、図1(C)に示すように、オフセット絶縁膜4の上層に、ゲート電極パターンを有するレジスト12をフォトリソグラフィー工程により形成する。レジスト12をマスクとして、オフセット絶縁膜4およびポリシリコン層3に反応性イオンエッチング(RIE)等の異方性エッチングを施し、ゲート電極のパターニングを行う。
【0035】
次に、図2(A)に示すように、レジスト12をアッシングにより除去した後、オフセット絶縁膜4をマスクとしてシリコン基板1に低濃度の導電性不純物をイオン注入し、LDD領域6を形成する。
続いて、図2(B)に示すように、オフセット絶縁膜4を被覆するように全面に酸化シリコン層5’を堆積させてから、図2(C)に示すようにエッチバックを行い、サイドウォール5を形成する。このエッチバックは、例えばRIEにより行う。
【0036】
次に、図3(A)に示すように、サイドウォール5をマスクとしてシリコン基板1に高濃度の導電性不純物をイオン注入し、ソース/ドレイン領域7を形成する。
続いて、図3(B)に示すように、例えばCVD法により全面に窒化シリコンを堆積させ、エッチングストッパー層8を形成する。エッチングストッパー層8には、LP−TEOS等の酸化シリコン系材料に対して十分な選択比をとることができる材料であれば、窒化シリコン以外の材料を用いることもでき、例えば窒化酸化シリコンあるいは酸化アルミニウム等の材料が挙げられる。
【0037】
その後、図3(C)に示すように、有機SOG膜14を全面に塗布してから、400℃、30分の熱処理を行って、塗膜を焼成する。
続いて、図4(A)に示すように、RIE等の異方性エッチングによるエッチバックを行って、ゲート電極上のエッチングストッパー層8の上面が露出する位置で平坦化させる。このエッチバックにより、コンタクトホール形成領域を含むゲート電極間のみに有機SOG膜14が残ることになる。
【0038】
次に、図4(B)に示すように、有機SOG膜14およびエッチングストッパー層8を被覆するように、全面に、例えば酸化シリコンを堆積させ、層間絶縁膜9を形成する。層間絶縁膜9としては、例えばテトラエトキシシラン(TEOS)をオゾンを用いて減圧化で酸化させることにより形成された、LP−TEOS膜を用いることができる。その上層に、コンタクトホールパターンを有するレジスト13をフォトリソグラフィー工程により形成する。
【0039】
次に、図4(C)に示すように、レジスト13をマスクとして層間絶縁膜9および有機SOG膜14に、例えばRIE等のエッチングを行い、エッチングストッパー層8の上面を露出させるコンタクトホール10を開口する。このエッチングは、例えばマグネトロンエッチャーを用いて、以下の条件で行うことができる。
エッチング条件
エッチングガス:C4 8 /CO/Ar=15/300/400sccm
圧力:5.3Pa
RFパワー(13.56MHz):1700W
【0040】
上記の条件で層間絶縁膜9にコンタクトホールを開口し、有機SOG膜14のエッチングが開始すると、フロロカーボン系のエッチングガスがプラズマ中で電子との衝突により解離して、CFx 分子が生成し、有機SOG膜14の表面に吸着する。有機SOG膜14の表面に吸着したCFx 分子にイオンが衝撃するとSiCx y z 層が形成されるとともに、表面からSiF4 、SiF2 、CO、CO2 、COF2 等の揮発性反応生成物が脱離して、エッチングが進行する。
【0041】
有機SOG膜14からエッチングされる過剰な炭素がラジカルと反応するとフロロカーボンが形成され、エッチングストッパー層8上に薄く堆積される。窒化シリコンからなるエッチングストッパー層8は酸素含有率が低いため、炭素が除去されず、表面にフロロカーボンポリマー層15が形成されることになる。
フロロカーボンポリマー層15が保護膜として機能するため、エッチングストッパー層8に対する層間絶縁膜(LP−TEOS膜)9の選択比を15〜20程度とすることができる。
【0042】
次に、図5(A)に示すように、ライトアッシングを行って、エッチングストッパー層8上に堆積されたフロロカーボンポリマー層15を除去する。このライトアッシングは、酸素プラズマを用いて10秒程度行う。
次に、図5(B)に示すように、上記のコンタクトホール開口のためのエッチングとエッチング条件を変更し、コンタクトホール10底部に露出したエッチングストッパー層8を除去するためのエッチングを行う。このエッチングは、例えばマグネトロンエッチャーを用いて、以下の条件で行うことができる。
エッチング条件
エッチングガス:CHF3 /O2 /Ar=10/10/50sccm
圧力:5.3Pa
RFパワー(13.56MHz):600W
【0043】
続いて、レジスト13を除去してから、アルミニウム等の導電体を用いてコンタクトホール10の内壁を被覆し、ソース/ドレイン領域7に接続する上層配線11を形成する。本実施形態の半導体装置の製造方法によれば、シリコン基板1表面近傍の層間絶縁膜として、有機SOG膜14が用いられることになる。有機SOG膜14は、酸化シリコンからなる層間絶縁膜9に比較して高温熱処理耐性が乏しいため、コンタクトホール内に埋め込む上層配線11の材料としては、低融点金属が適している。上層配線11としてポリシリコン配線を用いるには、高温熱処理で加工を行う必要があるため、アルミニウムやアルミニウム合金等の低融点金属材料が特に好ましい。
【0044】
以上の工程により、図1(A)に示す半導体装置が得られる。本発明の半導体装置の製造方法は、DRAMやSRAM等のMOSトランジスタを含む半導体メモリ、あるいはバイポーラトランジスタ、A/Dコンバータ等、多層配線を有し自己整合コンタクトホールが形成される半導体装置であれば、いずれにも適用することができる。
【0045】
上記の本発明の実施形態の半導体装置の製造方法によれば、エッチングストッパー層を用いて自己整合的にコンタクトホールを形成するため、コンタクトホール開口のためのマスクに、位置合わせ用の設計余裕を設ける必要がなく、形成パターンの縮小化が可能となる。
また、本実施形態の半導体装置の製造方法によれば、エッチングストッパー層に対する層間絶縁膜(酸化シリコン)のエッチング選択比を向上させることができ、エッチングストッパー層の薄膜化が可能となる。これにより、ゲート電極の間隔が狭くなるのが防止されるため、コンタクト面積を確保でき、コンタクト抵抗の増大を抑制することができる。
【0046】
本実施形態の半導体装置の製造方法によれば、エッチングストッパー層の実効的な膜厚を大きくする目的で、オフセット絶縁膜およびサイドウォールにエッチングストッパー層と同質の材料を用いる必要がない。したがって、オフセット絶縁膜およびサイドウォールにホットキャリア耐性の高い絶縁膜を用いることができ、安定で信頼性の高い自己整合コンタクトホールを形成することができる。
【0047】
本発明の半導体装置の製造方法は、上記の実施の形態に限定されない。例えば、本実施形態においてはゲート電極はポリシリコン層単層としているが、タングステンシリサイド層を上層に積層させたポリサイド構造(2層構造)、あるいは、大粒径ポリシリコンからなる層を2層積層させ、その上層にシリサイド層を積層させた3層構造であってもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
【0048】
【発明の効果】
本発明の半導体装置の製造方法によれば、エッチングストッパー層に対する層間絶縁膜のエッチング選択比が向上され、エッチングストッパー層の薄膜化が可能となるため、ゲート電極間のコンタクト面積を確保し、エッチストップを防止することができる。したがって、配線ショートやコンタクト抵抗の増大が抑制された、安定で信頼性の高い自己整合コンタクトを半導体装置に形成することができる。
【図面の簡単な説明】
【図1】(A)は本発明の半導体装置の製造方法により製造される、半導体装置の断面図であり、(B)および(C)は本発明の半導体装置の製造方法の製造工程を示す断面図である。
【図2】(A)〜(C)は本発明の半導体装置の製造方法の製造工程を示す断面図である。
【図3】(A)〜(C)は本発明の半導体装置の製造方法の製造工程を示す断面図である。
【図4】(A)〜(C)は本発明の半導体装置の製造方法の製造工程を示す断面図である。
【図5】(A)および(B)は本発明の半導体装置の製造方法の製造工程を示す断面図である。
【図6】(A)は従来の半導体装置の製造方法により製造される、半導体装置の断面図であり、(B)および(C)は従来の半導体装置の製造方法の製造工程を示す断面図である。
【図7】(A)〜(C)は従来の半導体装置の製造方法の製造工程を示す断面図である。
【図8】(A)〜(C)は従来の半導体装置の製造方法の製造工程を示す断面図である。
【図9】(A)および(B)は従来の半導体装置の製造方法の製造工程を示す断面図である。
【図10】(A)および(B)は従来の半導体装置の製造方法の製造工程を示す断面図である。
【符号の説明】
1…シリコン基板、2…ゲート絶縁膜、3…ゲート電極、4…オフセット絶縁膜、5…サイドウォール、5’…酸化シリコン層、6…LDD領域、7…ソース/ドレイン領域、8…エッチングストッパー層、9…層間絶縁膜、10…コンタクトホール、11…上層配線、12、13…レジスト、14…有機SOG膜、15…フロロカーボンポリマー層。

Claims (11)

  1. 半導体基板上に、導電体層を形成する工程と、
    前記導電体層上に、オフセット絶縁膜を形成する工程と、
    前記オフセット絶縁膜および前記導電体層に所定のパターニングを行い、ゲート電極を形成する工程と、
    前記ゲート電極側面に、絶縁体からなるサイドウォールを形成する工程と、
    前記サイドウォールをマスクとして前記半導体基板に不純物を拡散させ、ソース/ドレイン領域を形成する工程と、
    全面に、絶縁体からなり、前記ゲート電極および前記サイドウォールを被覆するエッチングストッパー層を形成する工程と、
    前記エッチングストッパー層上に、上端が前記ゲート電極上の前記エッチングストッパー層の高さと一致するように有機絶縁膜を形成し、前記ゲート電極間を前記有機絶縁膜により埋め込む工程と、
    全面に、層間絶縁膜を形成する工程と、
    レジストをマスクにして、前記層間絶縁膜および前記有機絶縁膜にエッチングを行って開口部を設け、前記開口部内に露出する前記エッチングストッパー層の表面に、前記有機絶縁膜のエッチングの反応生成物であって、前記エッチングストッパー層に対する保護膜として機能するポリマー層を堆積させながら、前記開口部の前記有機絶縁膜を除去する工程と、
    アッシングを行って前記ポリマー層を除去する工程と、
    前記ポリマー層を除去する工程の後に、前記開口部の底部の前記エッチングストッパー層を除去し、前記ソース/ドレイン領域を露出させて、コンタクトホールを形成する工程と、
    前記コンタクトホールを形成した後、前記レジストを除去する工程と、
    前記コンタクトホール内に、導電体からなる上層配線を形成する工程とを有する
    半導体装置の製造方法。
  2. 前記ゲート電極間を前記有機絶縁膜により埋め込む工程は、前記ゲート電極上を含む全面に、前記有機絶縁膜を堆積させる工程と、
    前記有機絶縁膜の上端が前記ゲート電極上の前記エッチングストッパー層の高さと一致するまで、異方性エッチングによりエッチバックを行う工程とを有する
    請求項1記載の半導体装置の製造方法。
  3. 前記有機絶縁膜は、有機SOG(spin on glass)膜である
    請求項2記載の半導体装置の製造方法。
  4. 前記層間絶縁膜および前記有機絶縁膜にエッチングを行って開口部を設ける工程は、フッ素原子を含有するエッチングガスを用いてエッチングを行う工程であり、
    前記ポリマー層は、炭素原子およびフッ素原子を含有するフロロカーボンポリマー層である
    請求項1記載の半導体装置の製造方法。
  5. 前記エッチングガスは、CFまたはCを含むガスである
    請求項4記載の半導体装置の製造方法。
  6. 前記オフセット絶縁膜および前記サイドウォールは、酸化シリコンからなる
    請求項1記載の半導体装置の製造方法。
  7. 前記エッチングストッパー層は、窒化シリコンからなる
    請求項1記載の半導体装置の製造方法。
  8. 前記エッチングストッパー層は、窒化酸化シリコンからなる
    請求項1記載の半導体装置の製造方法。
  9. 前記エッチングストッパー層は、酸化アルミニウムからなる
    請求項1記載の半導体装置の製造方法。
  10. 前記層間絶縁膜は、酸化シリコンからなる
    請求項1記載の半導体装置の製造方法。
  11. 前記ゲート電極をマスクとして前記半導体基板に、前記ソース/ドレイン領域と同一の導電型の不純物を、前記ソース/ドレイン領域よりも低濃度で拡散させ、LDD(lightly doped drain)領域を形成する工程を有する
    請求項1記載の半導体装置の製造方法。
JP28519798A 1998-10-07 1998-10-07 半導体装置の製造方法 Expired - Fee Related JP4048618B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28519798A JP4048618B2 (ja) 1998-10-07 1998-10-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28519798A JP4048618B2 (ja) 1998-10-07 1998-10-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000114372A JP2000114372A (ja) 2000-04-21
JP4048618B2 true JP4048618B2 (ja) 2008-02-20

Family

ID=17688372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28519798A Expired - Fee Related JP4048618B2 (ja) 1998-10-07 1998-10-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4048618B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786254A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 后栅极工艺中的选择性高k形成

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363710B1 (ko) * 2000-08-23 2002-12-05 삼성전자 주식회사 셀프-얼라인 콘택 구조를 갖는 반도체 장치 및 그 제조방법
JP2002158213A (ja) 2000-11-21 2002-05-31 Sharp Corp 半導体装置の製造方法
JP5134193B2 (ja) 2005-07-15 2013-01-30 株式会社東芝 半導体装置及びその製造方法
JP2010080798A (ja) * 2008-09-29 2010-04-08 Renesas Technology Corp 半導体集積回路装置および半導体集積回路装置の製造方法
US8497196B2 (en) * 2009-10-04 2013-07-30 Tokyo Electron Limited Semiconductor device, method for fabricating the same and apparatus for fabricating the same
JP6006921B2 (ja) 2011-07-22 2016-10-12 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109786254A (zh) * 2017-11-15 2019-05-21 台湾积体电路制造股份有限公司 后栅极工艺中的选择性高k形成
CN109786254B (zh) * 2017-11-15 2022-03-22 台湾积体电路制造股份有限公司 后栅极工艺中的选择性高k形成

Also Published As

Publication number Publication date
JP2000114372A (ja) 2000-04-21

Similar Documents

Publication Publication Date Title
US6387765B2 (en) Method for forming an extended metal gate using a damascene process
JP3571301B2 (ja) 半導体装置のコンタクトホール形成方法
US6872627B2 (en) Selective formation of metal gate for dual gate oxide application
JPH11251557A (ja) 半導体装置の自己整列コンタクト形成方法
KR20000008401A (ko) 디램 장치의 제조 방법
US6953744B2 (en) Methods of fabricating integrated circuit devices providing improved short prevention
JP4048618B2 (ja) 半導体装置の製造方法
KR100263905B1 (ko) 식각 장벽막 패턴을 이용한 콘택홀의 제조방법
US6140168A (en) Method of fabricating self-aligned contact window
US6635537B2 (en) Method of fabricating gate oxide
US6383921B1 (en) Self aligned silicide contact method of fabrication
US6214743B1 (en) Method and structure for making self-aligned contacts
US6900118B2 (en) Method for preventing contact defects in interlayer dielectric layer
JP2001077189A (ja) 半導体装置の製造方法
US7163881B1 (en) Method for forming CMOS structure with void-free dielectric film
US7135407B2 (en) Method of manufacturing a semiconductor device
JP4457426B2 (ja) 半導体装置の製造方法
JPH0945908A (ja) 半導体装置およびその製造方法
JP4045699B2 (ja) 半導体装置の製造方法およびエッチング方法
JP3956461B2 (ja) 半導体装置の製造方法
JPH1041505A (ja) 半導体装置の製造方法
KR100310823B1 (ko) 반도체장치의콘택홀형성방법
KR20010008839A (ko) 반도체 장치의 셀프-얼라인 콘택 형성방법
US20060040481A1 (en) Methods and structures for preventing gate salicidation and for forming source and drain salicidation and for forming semiconductor device
KR100537185B1 (ko) 반도체소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees