JP2002158213A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002158213A JP2002158213A JP2000354213A JP2000354213A JP2002158213A JP 2002158213 A JP2002158213 A JP 2002158213A JP 2000354213 A JP2000354213 A JP 2000354213A JP 2000354213 A JP2000354213 A JP 2000354213A JP 2002158213 A JP2002158213 A JP 2002158213A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- oxide film
- silicon nitride
- etching gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 117
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 74
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 74
- 239000007795 chemical reaction product Substances 0.000 claims abstract description 57
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 48
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 239000010410 layer Substances 0.000 description 23
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 14
- 238000002955 isolation Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- -1 fluorine ions Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 所定の凹状パターンをエッチングによって形
成する際に、凹状パターンの底に堆積する反応生成物を
効率良く確実に除去できる半導体装置の製造方法を提供
すること。 【解決手段】 半導体装置の製造方法は、基板上に、窒
化珪素膜又は窒化珪素酸化膜からなる第１膜と、シリコ
ン酸化膜からなる第２膜とを順に積層し、第１エッチン
グガスで第２膜の所定箇所をエッチングする第１工程
と、第１工程によって第１膜上に堆積した反応生成物
を、第２エッチングガスで除去して第１膜を露出させる
第２工程と、第２工程によって露出した第１膜を、第３
エッチングガスでエッチングする第３工程と、第３工程
によって基板上に堆積した反応生成物を、第４エッチン
グガスで除去する第４工程とを備え、それによって第１
膜及び第２膜を基板表面まで貫通する所定の凹状パター
ンを形成する。
成する際に、凹状パターンの底に堆積する反応生成物を
効率良く確実に除去できる半導体装置の製造方法を提供
すること。 【解決手段】 半導体装置の製造方法は、基板上に、窒
化珪素膜又は窒化珪素酸化膜からなる第１膜と、シリコ
ン酸化膜からなる第２膜とを順に積層し、第１エッチン
グガスで第２膜の所定箇所をエッチングする第１工程
と、第１工程によって第１膜上に堆積した反応生成物
を、第２エッチングガスで除去して第１膜を露出させる
第２工程と、第２工程によって露出した第１膜を、第３
エッチングガスでエッチングする第３工程と、第３工程
によって基板上に堆積した反応生成物を、第４エッチン
グガスで除去する第４工程とを備え、それによって第１
膜及び第２膜を基板表面まで貫通する所定の凹状パター
ンを形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、詳しくは、下層側の窒化珪素膜又は窒化
珪素酸化膜と、上層側のシリコン酸化膜とからなる層間
絶縁膜に所定の凹状パターンを形成する方法に関する。
造方法に関し、詳しくは、下層側の窒化珪素膜又は窒化
珪素酸化膜と、上層側のシリコン酸化膜とからなる層間
絶縁膜に所定の凹状パターンを形成する方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化、高性能が進展す
るに伴い、微細加工の要求が厳しくなってきている。
るに伴い、微細加工の要求が厳しくなってきている。
【０００３】例えば、トランジスターのデザインルール
がクォーターミクロン或いはそれ以下に縮小されること
により、トランジスタのソース・ドレイン領域と素子分
離領域に対してボーダーレスとなるコンタクトホールの
形成が要求されてくる。
がクォーターミクロン或いはそれ以下に縮小されること
により、トランジスタのソース・ドレイン領域と素子分
離領域に対してボーダーレスとなるコンタクトホールの
形成が要求されてくる。
【０００４】このようなホーダーレスのコンタクトホー
ルを形成するためには、コンタクトホールのエッチング
時に素子分離領域のシリコン酸化膜リセス量を抑える必
要がある。その為、コンタクトホールが形成されるシリ
コン酸化膜の最も下層側にはシリコン酸化膜をエッチン
グする際のエッチングストッパーとなる膜厚数百Åの窒
化珪素膜が形成される。このため、シリコン酸化膜から
シリコン基板に達するコンタクトホールを形成する際に
はシリコン酸化膜と窒化珪素膜とをエッチングによって
開口させることになる。
ルを形成するためには、コンタクトホールのエッチング
時に素子分離領域のシリコン酸化膜リセス量を抑える必
要がある。その為、コンタクトホールが形成されるシリ
コン酸化膜の最も下層側にはシリコン酸化膜をエッチン
グする際のエッチングストッパーとなる膜厚数百Åの窒
化珪素膜が形成される。このため、シリコン酸化膜から
シリコン基板に達するコンタクトホールを形成する際に
はシリコン酸化膜と窒化珪素膜とをエッチングによって
開口させることになる。
【０００５】具体的には、まず、窒化珪素膜に対してエ
ッチング選択性を有するエッチングガスを用いてシリコ
ン酸化膜をエッチングする。この時、シリコン酸化膜の
エッチングはエッチングストッパーである窒化珪素膜で
止められる。その後、シリコン酸化膜に対してエッチン
グ選択性を有するエッチングガスを用いて窒化珪素膜を
エッチングすることによりコンタクトホールが形成され
る。
ッチング選択性を有するエッチングガスを用いてシリコ
ン酸化膜をエッチングする。この時、シリコン酸化膜の
エッチングはエッチングストッパーである窒化珪素膜で
止められる。その後、シリコン酸化膜に対してエッチン
グ選択性を有するエッチングガスを用いて窒化珪素膜を
エッチングすることによりコンタクトホールが形成され
る。
【０００６】また、ビアホールのエッチングにおいて
も、フォトリソグラフィ技術によるメタル配線層のレジ
ストパターン形成時にフォーカスマージンを確保する必
要があり、その為、メタル配線層上には反射防止膜とし
て窒化珪素酸化膜が形成される。このため、メタル配線
層上のシリコン酸化膜からメタル配線層に達するビアホ
ールを形成する際には、シリコン酸化膜と窒化珪素酸化
膜とをエッチングによって開口させることになる。
も、フォトリソグラフィ技術によるメタル配線層のレジ
ストパターン形成時にフォーカスマージンを確保する必
要があり、その為、メタル配線層上には反射防止膜とし
て窒化珪素酸化膜が形成される。このため、メタル配線
層上のシリコン酸化膜からメタル配線層に達するビアホ
ールを形成する際には、シリコン酸化膜と窒化珪素酸化
膜とをエッチングによって開口させることになる。
【０００７】具体的には、まず、窒化珪素酸化膜に対し
てエッチング選択性を有するエッチングガスを用いてシ
リコン酸化膜をエッチングし、その後、シリコン酸化膜
に対してエッチング選択性を有するエッチングガスを用
いて窒化珪素酸化膜をエッチングすることによりビアホ
ールが形成される。
てエッチング選択性を有するエッチングガスを用いてシ
リコン酸化膜をエッチングし、その後、シリコン酸化膜
に対してエッチング選択性を有するエッチングガスを用
いて窒化珪素酸化膜をエッチングすることによりビアホ
ールが形成される。
【０００８】このように、コンタクトホールやビアホー
ルのエッチングでは、まず、上層側のシリコン酸化膜を
窒化珪素膜又は窒化珪素酸化膜に対してエッチング選択
比が高いエッチングガスでエッチングする必要がある。
このため、過剰フッ素イオンやフッ素ラジカルの生成を
抑制することが必要となり、Ｃ／Ｆ比の高いＣ4 Ｆ8 、
Ｃ5 Ｆ8 等のエッチングガスが用いられる。しかし、こ
のようなエッチングガスでシリコン酸化膜のエッチング
を行うと、下層側の窒化珪素膜又は窒化珪素酸化膜が露
出した際にフルオロカーボン系の反応生成物が生成さ
れ、形成中のホール底に堆積し始める。
ルのエッチングでは、まず、上層側のシリコン酸化膜を
窒化珪素膜又は窒化珪素酸化膜に対してエッチング選択
比が高いエッチングガスでエッチングする必要がある。
このため、過剰フッ素イオンやフッ素ラジカルの生成を
抑制することが必要となり、Ｃ／Ｆ比の高いＣ4 Ｆ8 、
Ｃ5 Ｆ8 等のエッチングガスが用いられる。しかし、こ
のようなエッチングガスでシリコン酸化膜のエッチング
を行うと、下層側の窒化珪素膜又は窒化珪素酸化膜が露
出した際にフルオロカーボン系の反応生成物が生成さ
れ、形成中のホール底に堆積し始める。
【０００９】また、下層側の窒化珪素膜又は窒化珪素酸
化膜をエッチングする際、コンタクトホールのエッチン
グでは下地のシリコンや素子分離領域のシリコン酸化膜
に対してエッチング選択性を有するエッチングガスを用
いる必要がある。同様に、ビアホールのエッチングでは
下地のメタル配線層に対してエッチング選択性を有する
エッチングガスを用いる必要がある。しかし、このよう
なエッチングガスで窒化珪素膜或いは窒化珪素酸化膜を
エッチングする際にも、上述のシリコン酸化膜のエッチ
ング時と同様にフルオロカーボン系の反応生成物が形成
中のホール底に堆積していく。
化膜をエッチングする際、コンタクトホールのエッチン
グでは下地のシリコンや素子分離領域のシリコン酸化膜
に対してエッチング選択性を有するエッチングガスを用
いる必要がある。同様に、ビアホールのエッチングでは
下地のメタル配線層に対してエッチング選択性を有する
エッチングガスを用いる必要がある。しかし、このよう
なエッチングガスで窒化珪素膜或いは窒化珪素酸化膜を
エッチングする際にも、上述のシリコン酸化膜のエッチ
ング時と同様にフルオロカーボン系の反応生成物が形成
中のホール底に堆積していく。
【００１０】堆積したフルオロカーボン系の反応生成物
を残したままコンタクトホール内やビアホール内にＷや
Ｃｕ等の金属プラグを形成すると、コンタクト抵抗やビ
ア抵抗の増大を招き、ＬＳＩの配線信頼性や歩留りの低
下につながる。
を残したままコンタクトホール内やビアホール内にＷや
Ｃｕ等の金属プラグを形成すると、コンタクト抵抗やビ
ア抵抗の増大を招き、ＬＳＩの配線信頼性や歩留りの低
下につながる。
【００１１】このような問題に対処するため、ホール底
に堆積したフルオロカーボン系の反応生成物をコンタク
トホール又はビアホールの形成後に剥離洗浄液でウェッ
ト除去してから金属プラグを形成するする方法が一般に
知られている。
に堆積したフルオロカーボン系の反応生成物をコンタク
トホール又はビアホールの形成後に剥離洗浄液でウェッ
ト除去してから金属プラグを形成するする方法が一般に
知られている。
【００１２】また、金属プラグ形成工程におけるバリア
メタルスパッタの前処理として、アルゴン、水素及び酸
素を含むプラズマでホール底に堆積した反応生成物を除
去する方法が一般に知られている（例えば、特開平１０
−２５６２３２号公報参照）。
メタルスパッタの前処理として、アルゴン、水素及び酸
素を含むプラズマでホール底に堆積した反応生成物を除
去する方法が一般に知られている（例えば、特開平１０
−２５６２３２号公報参照）。
【００１３】
【発明が解決しようとする課題】しかし、反応生成物を
ウェット除去する方法では、コンタクトホールやビアホ
ールのアスペクト比が高くなるにつれてホールの底に溜
まった剥離洗浄液の水洗が困難になり、剥離液をホール
の底に残したままホール内に金属プラグを形成してしま
う場合が生じる。
ウェット除去する方法では、コンタクトホールやビアホ
ールのアスペクト比が高くなるにつれてホールの底に溜
まった剥離洗浄液の水洗が困難になり、剥離液をホール
の底に残したままホール内に金属プラグを形成してしま
う場合が生じる。
【００１４】剥離洗浄液をホールの底に残したまま金属
プラグを形成すると、ホール底に残留した剥離洗浄液は
金属プラグ形成時のタングステン成膜等による熱で下地
のシリコンやメタル配線材料と熱反応して非導電性の膜
に変化する。
プラグを形成すると、ホール底に残留した剥離洗浄液は
金属プラグ形成時のタングステン成膜等による熱で下地
のシリコンやメタル配線材料と熱反応して非導電性の膜
に変化する。
【００１５】また、プラズマで反応生成物を除去する方
法では、ウエハはコンタクトホール又はビアホール形成
工程で使用されたエッチング装置から一旦取り出され、
大気にさらされた後にバリアメタルスパッタ前処理装置
に入れられる。ウエハが大気にされされると、ホール底
に堆積した反応生成物が大気中の水分と反応して除去困
難な膜質へ変化するので反応生成物の完全な除去が困難
になる。
法では、ウエハはコンタクトホール又はビアホール形成
工程で使用されたエッチング装置から一旦取り出され、
大気にさらされた後にバリアメタルスパッタ前処理装置
に入れられる。ウエハが大気にされされると、ホール底
に堆積した反応生成物が大気中の水分と反応して除去困
難な膜質へ変化するので反応生成物の完全な除去が困難
になる。
【００１６】この発明は以上のような事情を考慮してな
されたものであり、所定の凹状パターンをエッチングに
よって形成する際に、凹状パターンの底に堆積する反応
生成物を効率良く確実に除去できる半導体装置の製造方
法を提供するものである。
されたものであり、所定の凹状パターンをエッチングに
よって形成する際に、凹状パターンの底に堆積する反応
生成物を効率良く確実に除去できる半導体装置の製造方
法を提供するものである。
【００１７】
【課題を解決するための手段】この発明は、基板上に、
窒化珪素膜又は窒化珪素酸化膜からなる第１膜と、シリ
コン酸化膜からなる第２膜とを順に積層し、第１エッチ
ングガスで第２膜の所定箇所をエッチングする第１工程
と、第１工程によって第１膜上に堆積した反応生成物
を、第２エッチングガスで除去して第１膜を露出させる
第２工程と、第２工程によって露出した第１膜を、第３
エッチングガスでエッチングする第３工程と、第３工程
によって基板上に堆積した反応生成物を、第４エッチン
グガスで除去する第４工程とを備え、それによって第１
膜及び第２膜を基板表面まで貫通する所定の凹状パター
ンを形成する半導体装置の製造方法を提供するものであ
る。
窒化珪素膜又は窒化珪素酸化膜からなる第１膜と、シリ
コン酸化膜からなる第２膜とを順に積層し、第１エッチ
ングガスで第２膜の所定箇所をエッチングする第１工程
と、第１工程によって第１膜上に堆積した反応生成物
を、第２エッチングガスで除去して第１膜を露出させる
第２工程と、第２工程によって露出した第１膜を、第３
エッチングガスでエッチングする第３工程と、第３工程
によって基板上に堆積した反応生成物を、第４エッチン
グガスで除去する第４工程とを備え、それによって第１
膜及び第２膜を基板表面まで貫通する所定の凹状パター
ンを形成する半導体装置の製造方法を提供するものであ
る。
【００１８】つまりこの発明は、窒化珪素膜とシリコン
酸化膜とからなる層間絶縁膜、又は窒化珪素酸化膜とシ
リコン酸化膜とからなる層間絶縁膜に所定の凹状パター
ンを形成する一連のエッチング工程中に反応生成物の除
去工程を設けることにより凹状パターンの底に堆積した
反応生成物を確実に除去する半導体装置の製造方法を提
供するものである。
酸化膜とからなる層間絶縁膜、又は窒化珪素酸化膜とシ
リコン酸化膜とからなる層間絶縁膜に所定の凹状パター
ンを形成する一連のエッチング工程中に反応生成物の除
去工程を設けることにより凹状パターンの底に堆積した
反応生成物を確実に除去する半導体装置の製造方法を提
供するものである。
【００１９】
【発明の実施の形態】この発明による半導体装置の製造
方法において、窒化珪素膜又は窒化珪素酸化膜を成膜す
る方法としては、例えば、減圧ＣＶＤ法などを用いるこ
とができる。成膜される窒化珪素膜又は窒化珪素酸化膜
の膜厚は約５０〜１００ｎｍ程度とすることができる。
方法において、窒化珪素膜又は窒化珪素酸化膜を成膜す
る方法としては、例えば、減圧ＣＶＤ法などを用いるこ
とができる。成膜される窒化珪素膜又は窒化珪素酸化膜
の膜厚は約５０〜１００ｎｍ程度とすることができる。
【００２０】また、この発明による半導体装置の製造方
法において、シリコン酸化膜を成膜する方法としては、
例えば、常圧ＣＶＤ法などを用いることができる。成膜
されるシリコン酸化膜の膜厚は約５００〜１２００ｎｍ
程度とすることができる。
法において、シリコン酸化膜を成膜する方法としては、
例えば、常圧ＣＶＤ法などを用いることができる。成膜
されるシリコン酸化膜の膜厚は約５００〜１２００ｎｍ
程度とすることができる。
【００２１】この発明による半導体装置の製造方法は、
第１工程から第４工程が真空を維持した同一の装置内で
連続して行われることが好ましい。というのは、このよ
うに行うと凹状パターンの底に堆積する反応生成物が大
気中の水分と反応して除去困難な膜質に変化することを
防止でき、結果としてより効果的に反応生成物を除去で
きるからである。
第１工程から第４工程が真空を維持した同一の装置内で
連続して行われることが好ましい。というのは、このよ
うに行うと凹状パターンの底に堆積する反応生成物が大
気中の水分と反応して除去困難な膜質に変化することを
防止でき、結果としてより効果的に反応生成物を除去で
きるからである。
【００２２】また、この発明による半導体装置の製造方
法は、第１エッチングガスが少なくともＣＨＦ3 、Ｃ4
Ｆ8 、Ｃ5 Ｆ8 のうちの１つを含んでいてもよい。ま
た、この発明による半導体装置の製造方法は、第３エッ
チングガスが少なくともＣＨＦ3 、ＣＨ2 Ｆ2 のうちの
１つを含んでいてもよい。
法は、第１エッチングガスが少なくともＣＨＦ3 、Ｃ4
Ｆ8 、Ｃ5 Ｆ8 のうちの１つを含んでいてもよい。ま
た、この発明による半導体装置の製造方法は、第３エッ
チングガスが少なくともＣＨＦ3 、ＣＨ2 Ｆ2 のうちの
１つを含んでいてもよい。
【００２３】また、この発明による半導体装置の製造方
法は、第２エッチングガス及び第４エッチングガスがＯ
2 を含んでいてもよい。つまり、この発明では、凹状パ
ターンの底に堆積する反応生成物を除去するためのエッ
チングガスに少なくともＯ2 を含んだガスを用いる。
法は、第２エッチングガス及び第４エッチングガスがＯ
2 を含んでいてもよい。つまり、この発明では、凹状パ
ターンの底に堆積する反応生成物を除去するためのエッ
チングガスに少なくともＯ2 を含んだガスを用いる。
【００２４】また、この発明による半導体装置の製造方
法は、基板がシリコン基板であり、所定の凹状パターン
がコンタクトホールであってもよい。なお、この発明に
おいて、シリコン基板上には電極などの各種半導体装置
の構成要素が形成されていてもよい。
法は、基板がシリコン基板であり、所定の凹状パターン
がコンタクトホールであってもよい。なお、この発明に
おいて、シリコン基板上には電極などの各種半導体装置
の構成要素が形成されていてもよい。
【００２５】また、この発明による半導体装置の製造方
法は、基板が電極を積層した積層基板であり、所定の凹
状パターンがビアホールであってもよい。なお、この発
明において積層基板は、シリコン基板上に複数の層間絶
縁膜を備え、各層間絶縁膜の間に電極層が設けられてい
てもよい。
法は、基板が電極を積層した積層基板であり、所定の凹
状パターンがビアホールであってもよい。なお、この発
明において積層基板は、シリコン基板上に複数の層間絶
縁膜を備え、各層間絶縁膜の間に電極層が設けられてい
てもよい。
【００２６】以上のように、この発明による半導体装置
の製造方法では、シリコン酸化膜のエッチング工程後に
反応生成物の除去工程が実施され、窒化珪素膜又は窒化
珪素酸化膜のエッチング工程後に再び反応生成物の除去
工程が実施される。これにより、反応生成物が除去困難
な物質へ完全に変化してしまう前に除去することが可能
となるのである。また、反応生成物の除去にエッチング
ガスを用いるので、従来のウェット除去のように凹状パ
ターンの底に剥離洗浄液が残留することもない。
の製造方法では、シリコン酸化膜のエッチング工程後に
反応生成物の除去工程が実施され、窒化珪素膜又は窒化
珪素酸化膜のエッチング工程後に再び反応生成物の除去
工程が実施される。これにより、反応生成物が除去困難
な物質へ完全に変化してしまう前に除去することが可能
となるのである。また、反応生成物の除去にエッチング
ガスを用いるので、従来のウェット除去のように凹状パ
ターンの底に剥離洗浄液が残留することもない。
【００２７】従って、この発明による半導体装置の製造
方法は、反応生成物の確実な除去が求められるコンタク
トホールやビアホールの製造方法として特に有効であ
る。しかし、この発明による半導体装置の製造方法が、
コンタクトホールやビアホール以外の凹状パターンを形
成する方法にも適用できることは言うまでもない。
方法は、反応生成物の確実な除去が求められるコンタク
トホールやビアホールの製造方法として特に有効であ
る。しかし、この発明による半導体装置の製造方法が、
コンタクトホールやビアホール以外の凹状パターンを形
成する方法にも適用できることは言うまでもない。
【００２８】
【実施例】以下に図面に示す実施例に基づいてこの発明
を詳述する。なお、この実施例によってこの発明が限定
されるものではない。
を詳述する。なお、この実施例によってこの発明が限定
されるものではない。
【００２９】実施例１ この発明の実施例１に係るコンタクトホールの製造方法
について図１及び図２に基づいて説明する。図１及び図
２は、この発明の実施例１に係るコンタクトホールの形
成方法を説明する工程図である。
について図１及び図２に基づいて説明する。図１及び図
２は、この発明の実施例１に係るコンタクトホールの形
成方法を説明する工程図である。
【００３０】図１及び図２に示されるように、この発明
の実施例１に係るコンタクトホールの形成方法は、シリ
コン基板１０１上に、窒化珪素膜（第１膜）１０４とシ
リコン酸化膜（第２膜）１０５とを順に積層し、第１エ
ッチングガスでシリコン酸化膜１０５の所定箇所をエッ
チングする第１工程（図１（ｄ））と、第１工程によっ
て窒化珪素膜１０４上に堆積した反応生成物１０８を、
第２エッチングガスで除去して窒化珪素膜１０４を露出
させる第２工程（図２（ｅ））と、第２工程によって露
出した窒化珪素膜１０４を、第３エッチングガスでエッ
チングする第３工程（図２（ｆ））と、第３工程によっ
てシリコン基板１０１上に堆積した反応生成物１０９
を、第４エッチングガスで除去する第４工程（図２
（ｇ））とを備え、それによってシリコン基板１０１表
面まで貫通するコンタクトホール１１０（図２（ｇ））
を形成する。
の実施例１に係るコンタクトホールの形成方法は、シリ
コン基板１０１上に、窒化珪素膜（第１膜）１０４とシ
リコン酸化膜（第２膜）１０５とを順に積層し、第１エ
ッチングガスでシリコン酸化膜１０５の所定箇所をエッ
チングする第１工程（図１（ｄ））と、第１工程によっ
て窒化珪素膜１０４上に堆積した反応生成物１０８を、
第２エッチングガスで除去して窒化珪素膜１０４を露出
させる第２工程（図２（ｅ））と、第２工程によって露
出した窒化珪素膜１０４を、第３エッチングガスでエッ
チングする第３工程（図２（ｆ））と、第３工程によっ
てシリコン基板１０１上に堆積した反応生成物１０９
を、第４エッチングガスで除去する第４工程（図２
（ｇ））とを備え、それによってシリコン基板１０１表
面まで貫通するコンタクトホール１１０（図２（ｇ））
を形成する。
【００３１】詳しくは、まず図１（ａ）に示されるよう
に、ＳｉＯ2 からなるフィールド絶縁膜によって形成さ
れた素子分離領域１０２と拡散層１０３を有するＰ型シ
リコン基板１０１上に、減圧ＣＶＤ（Chemical Vapor D
eposition ）法により厚さ５０ｎｍ程度の窒化珪素膜
（Ｓｉ3 Ｎ4 膜）１０４を形成する。
に、ＳｉＯ2 からなるフィールド絶縁膜によって形成さ
れた素子分離領域１０２と拡散層１０３を有するＰ型シ
リコン基板１０１上に、減圧ＣＶＤ（Chemical Vapor D
eposition ）法により厚さ５０ｎｍ程度の窒化珪素膜
（Ｓｉ3 Ｎ4 膜）１０４を形成する。
【００３２】次に、図１（ｂ）に示されるように、窒化
珪素膜１０４の上に常圧ＣＶＤ法で厚さ１２００ｎｍ程
度のシリコン酸化膜（ＳｉＯ2 膜）１０５を形成し、さ
らにそのシリコン酸化膜１０５にＣＭＰ（Chemical Mec
hanical Polishing ）法で厚さ５００ｎｍ程度の研磨を
行って平坦化する。
珪素膜１０４の上に常圧ＣＶＤ法で厚さ１２００ｎｍ程
度のシリコン酸化膜（ＳｉＯ2 膜）１０５を形成し、さ
らにそのシリコン酸化膜１０５にＣＭＰ（Chemical Mec
hanical Polishing ）法で厚さ５００ｎｍ程度の研磨を
行って平坦化する。
【００３３】次に、図１（ｃ）に示されるように、シリ
コン酸化膜１０５の上に減圧ＣＶＤ法により厚さ６０ｎ
ｍ程度の窒化珪素酸化膜１０６を形成し、さらに窒化珪
素酸化膜１０６の上に所望のレジストパターン１０７を
フォトリソグラフィ技術で形成する。なお、この実施例
１では窒化珪素膜１０４、シリコン酸化膜１０５及び窒
化珪素酸化膜１０６とから層間絶縁膜が構成される。ま
た、窒化珪素酸化膜１０６はレジストパターン１０７を
形成する際の反射防止膜としての役割も有する。
コン酸化膜１０５の上に減圧ＣＶＤ法により厚さ６０ｎ
ｍ程度の窒化珪素酸化膜１０６を形成し、さらに窒化珪
素酸化膜１０６の上に所望のレジストパターン１０７を
フォトリソグラフィ技術で形成する。なお、この実施例
１では窒化珪素膜１０４、シリコン酸化膜１０５及び窒
化珪素酸化膜１０６とから層間絶縁膜が構成される。ま
た、窒化珪素酸化膜１０６はレジストパターン１０７を
形成する際の反射防止膜としての役割も有する。
【００３４】次に、図１（ｄ）に示すように、ＲＩＥ
（Reactive Ion Etching) 装置にて、レジストパターン
１０７をマスクとし、窒化珪素膜１０４に対してエッチ
ング選択性がとれ、かつ、窒化珪素酸化膜１０６及びシ
リコン酸化膜１０５をエッチングする条件で窒化珪素酸
化膜１０６及びシリコン酸化膜１０５をエッチングす
る。
（Reactive Ion Etching) 装置にて、レジストパターン
１０７をマスクとし、窒化珪素膜１０４に対してエッチ
ング選択性がとれ、かつ、窒化珪素酸化膜１０６及びシ
リコン酸化膜１０５をエッチングする条件で窒化珪素酸
化膜１０６及びシリコン酸化膜１０５をエッチングす
る。
【００３５】具体的には圧力が約５〜１０ｍＴｏｒｒ、
上部電極に印加するＲＦパワー（ソースパワー）が約１
２００〜１６００Ｗ、下部電極に印加するＲＦパワー
（バイアスパワー）が約１２００〜１６００Ｗ、ガス流
量（第１エッチングガス）がＣ 4 Ｆ8 ：Ｃ2 Ｆ6 ：Ｃ
Ｏ：Ａｒ＝３〜５：８〜１２：１７〜２３：９０〜１０
０ｓｃｃｍの混合ガスプラズマ条件で窒化珪素酸化膜１
０６とシリコン酸化膜１０５のエッチングを行う。な
お、このエッチング時にフルオロカーボン系の反応生成
物１０８が窒化珪素膜１０４の上に堆積する。
上部電極に印加するＲＦパワー（ソースパワー）が約１
２００〜１６００Ｗ、下部電極に印加するＲＦパワー
（バイアスパワー）が約１２００〜１６００Ｗ、ガス流
量（第１エッチングガス）がＣ 4 Ｆ8 ：Ｃ2 Ｆ6 ：Ｃ
Ｏ：Ａｒ＝３〜５：８〜１２：１７〜２３：９０〜１０
０ｓｃｃｍの混合ガスプラズマ条件で窒化珪素酸化膜１
０６とシリコン酸化膜１０５のエッチングを行う。な
お、このエッチング時にフルオロカーボン系の反応生成
物１０８が窒化珪素膜１０４の上に堆積する。
【００３６】次に、図２（ｅ）に示すように、フルオロ
カーボン系の反応生成物１０８をエッチングする条件で
窒化珪素膜１０４の上に堆積した反応生成物１０８（図
１（ｄ）参照）をエッチングする。
カーボン系の反応生成物１０８をエッチングする条件で
窒化珪素膜１０４の上に堆積した反応生成物１０８（図
１（ｄ）参照）をエッチングする。
【００３７】具体的には圧力が約１５〜２５ｍＴｏｒ
ｒ、上部電極に印加するＲＦパワーが約２３００〜２７
００Ｗ、下部電極に印加するＲＦパワーが０Ｗ、ガス流
量が（第２エッチングガス）がＯ2 ＝１５０ｓｃｃｍの
プラズマ条件で反応生成物１０８をエッチングして除去
する。
ｒ、上部電極に印加するＲＦパワーが約２３００〜２７
００Ｗ、下部電極に印加するＲＦパワーが０Ｗ、ガス流
量が（第２エッチングガス）がＯ2 ＝１５０ｓｃｃｍの
プラズマ条件で反応生成物１０８をエッチングして除去
する。
【００３８】次に、図２（ｆ）に示すように、素子分離
領域１０２と拡散層１０３に対してエッチング選択性が
とれ且つ窒化珪素膜１０４をエッチングする条件で窒化
珪素膜１０４をエッチングする。
領域１０２と拡散層１０３に対してエッチング選択性が
とれ且つ窒化珪素膜１０４をエッチングする条件で窒化
珪素膜１０４をエッチングする。
【００３９】具体的には圧力が約１５〜２５ｍＴｏｒ
ｒ、上部電極に印加するＲＦパワーが約１８００〜２２
００Ｗ、下部電極に印加するＲＦパワーが約１００〜２
００Ｗ、ガス流量（第３エッチングガス）がＣＨ
2 Ｆ2 ：Ｏ2 ：Ａｒ＝１５〜２０：４０〜６０：７０〜
９０ｓｃｃｍの混合ガスプラズマ条件で窒化珪素膜１０
４のエッチングを行う。なお、このエッチング時に、フ
ルオロカーボン系の反応生成物１０９が素子分離領域１
０２と拡散層１０３の上に堆積する。
ｒ、上部電極に印加するＲＦパワーが約１８００〜２２
００Ｗ、下部電極に印加するＲＦパワーが約１００〜２
００Ｗ、ガス流量（第３エッチングガス）がＣＨ
2 Ｆ2 ：Ｏ2 ：Ａｒ＝１５〜２０：４０〜６０：７０〜
９０ｓｃｃｍの混合ガスプラズマ条件で窒化珪素膜１０
４のエッチングを行う。なお、このエッチング時に、フ
ルオロカーボン系の反応生成物１０９が素子分離領域１
０２と拡散層１０３の上に堆積する。
【００４０】次に、図２（ｇ）に示すように、フルオロ
カーボン系の反応生成物１０９（図２（ｆ）参照）をエ
ッチングする条件で素子分離領域１０２と拡散層１０３
の上に堆積した反応生成物１０９をエッチングする。
カーボン系の反応生成物１０９（図２（ｆ）参照）をエ
ッチングする条件で素子分離領域１０２と拡散層１０３
の上に堆積した反応生成物１０９をエッチングする。
【００４１】具体的には圧力が約１５〜２５ｍＴｏｒ
ｒ、上部電極に印加するＲＦパワーが約２３００〜２７
００Ｗ、下部電極に印加するＲＦパワーが０Ｗ、ガス流
量（第４エッチングガス）がＯ2 ＝１５０ｓｃｃｍのプ
ラズマ条件で反応生成物１０９をエッチングして除去す
る。その後、レジストパターン１０７（図２（ｆ）参
照）を除去してコンタクトホール１１０を完成させる。
ｒ、上部電極に印加するＲＦパワーが約２３００〜２７
００Ｗ、下部電極に印加するＲＦパワーが０Ｗ、ガス流
量（第４エッチングガス）がＯ2 ＝１５０ｓｃｃｍのプ
ラズマ条件で反応生成物１０９をエッチングして除去す
る。その後、レジストパターン１０７（図２（ｆ）参
照）を除去してコンタクトホール１１０を完成させる。
【００４２】以上のように、窒化珪素酸化膜１０６とシ
リコン酸化膜１０５のエッチング時、及び窒化珪素膜１
０４のエッチング時にフルオロカーボン系の反応生成物
１０８、１０９がそれぞれ形成された。しかし、窒化珪
素酸化膜１０６とシリコン酸化膜１０５のエッチング
後、及び窒化珪素膜１０４のエッチング後に反応生成物
１０８、１０９を除去するためのエッチングをそれぞれ
行った結果、反応生成物１０８、１０９を容易に除去で
きることが確認された。
リコン酸化膜１０５のエッチング時、及び窒化珪素膜１
０４のエッチング時にフルオロカーボン系の反応生成物
１０８、１０９がそれぞれ形成された。しかし、窒化珪
素酸化膜１０６とシリコン酸化膜１０５のエッチング
後、及び窒化珪素膜１０４のエッチング後に反応生成物
１０８、１０９を除去するためのエッチングをそれぞれ
行った結果、反応生成物１０８、１０９を容易に除去で
きることが確認された。
【００４３】実施例２ この発明の実施例２に係るビアホールの形成方法につい
て図３〜図５に基づいて説明する。図３〜図５は、この
発明の実施例３に係るビアホールの形成方法を説明する
工程図である。
て図３〜図５に基づいて説明する。図３〜図５は、この
発明の実施例３に係るビアホールの形成方法を説明する
工程図である。
【００４４】図３に示されるように、この発明の実施例
２に係るビアホールの形成方法は、シリコン基板２０１
のメタル配線層２０３上に、窒化珪素酸化膜（第１膜）
２０４と、シリコン酸化膜（第２膜）２０６とを順に積
層し、第１エッチングガスでシリコン酸化膜２０６の所
定箇所をエッチングする第１工程（図４（ｆ））と、第
１工程によって窒化珪素酸化膜２０４上に堆積した反応
生成物２０８を、第２エッチングガスで除去して窒化珪
素酸化膜２０４を露出させる第２工程（図４（ｇ））
と、第２工程によって露出した窒化珪素酸化膜２０４
を、第３エッチングガスでエッチングする第３工程（図
５（ｈ））と、第３工程によってメタル配線層２０３上
に堆積した反応生成物２０９を、第４エッチングガスで
除去する第４工程（図５（ｉ））とを備え、それによっ
てメタル配線層２０３表面まで貫通するビアホール２１
０を形成する。
２に係るビアホールの形成方法は、シリコン基板２０１
のメタル配線層２０３上に、窒化珪素酸化膜（第１膜）
２０４と、シリコン酸化膜（第２膜）２０６とを順に積
層し、第１エッチングガスでシリコン酸化膜２０６の所
定箇所をエッチングする第１工程（図４（ｆ））と、第
１工程によって窒化珪素酸化膜２０４上に堆積した反応
生成物２０８を、第２エッチングガスで除去して窒化珪
素酸化膜２０４を露出させる第２工程（図４（ｇ））
と、第２工程によって露出した窒化珪素酸化膜２０４
を、第３エッチングガスでエッチングする第３工程（図
５（ｈ））と、第３工程によってメタル配線層２０３上
に堆積した反応生成物２０９を、第４エッチングガスで
除去する第４工程（図５（ｉ））とを備え、それによっ
てメタル配線層２０３表面まで貫通するビアホール２１
０を形成する。
【００４５】詳しくは、まず図３（ａ）に示されるよう
に、シリコン酸化膜２０２の上に窒化チタン膜（ＴｉＮ
膜）、チタン膜（Ｔｉ膜）、アルミ−銅合金膜（Ａｌ−
Ｃｕ膜）、チタン膜、窒化チタン膜を順に積層してメタ
ル配線層２０３を形成する。
に、シリコン酸化膜２０２の上に窒化チタン膜（ＴｉＮ
膜）、チタン膜（Ｔｉ膜）、アルミ−銅合金膜（Ａｌ−
Ｃｕ膜）、チタン膜、窒化チタン膜を順に積層してメタ
ル配線層２０３を形成する。
【００４６】次に、図３（ｂ）に示されるように、メタ
ル配線層２０３の上に厚さ６０ｎｍ程度の窒化珪素酸化
膜２０４を形成し、さらに窒化珪素酸化膜２０４の上に
所望のレジストパターン２０５をフォトリソグラフィ技
術で形成する。なお、窒化珪素酸化膜２０４はレジスト
パターン２０５を形成する際の反射防止膜としての役割
を有する。
ル配線層２０３の上に厚さ６０ｎｍ程度の窒化珪素酸化
膜２０４を形成し、さらに窒化珪素酸化膜２０４の上に
所望のレジストパターン２０５をフォトリソグラフィ技
術で形成する。なお、窒化珪素酸化膜２０４はレジスト
パターン２０５を形成する際の反射防止膜としての役割
を有する。
【００４７】次に、図３（ｃ）に示されるように、ＲＩ
Ｅ装置（図示せず）にて、レジストパターン２０５（図
３（ｂ）参照）をマスクとして窒化珪素酸化膜２０４と
メタル配線層２０３をエッチングし、その後、レジスト
パターン２０５を除去する。
Ｅ装置（図示せず）にて、レジストパターン２０５（図
３（ｂ）参照）をマスクとして窒化珪素酸化膜２０４と
メタル配線層２０３をエッチングし、その後、レジスト
パターン２０５を除去する。
【００４８】次に、図３（ｄ）に示されるように、シリ
コン酸化膜２０２と窒化珪素酸化膜２０４とを覆うよう
にプラズマＣＶＤ法で層間絶縁膜となる厚さ１２００ｎ
ｍ程度のシリコン酸化膜（ＳｉＯ2 膜）２０６を形成
し、さらにそのシリコン酸化膜２０６にＣＭＰ法で厚さ
５００ｎｍ程度の研磨を行って平坦化する。
コン酸化膜２０２と窒化珪素酸化膜２０４とを覆うよう
にプラズマＣＶＤ法で層間絶縁膜となる厚さ１２００ｎ
ｍ程度のシリコン酸化膜（ＳｉＯ2 膜）２０６を形成
し、さらにそのシリコン酸化膜２０６にＣＭＰ法で厚さ
５００ｎｍ程度の研磨を行って平坦化する。
【００４９】次に、図４（ｅ）に示されるように、シリ
コン酸化膜２０６の上に所望のレジストパターン２０７
をフォトリソグラフィ技術で形成する。次に、図４
（ｆ）に示されるように、ＲＩＥ装置にて、レジストパ
ターン２０７をマスクとし、窒化珪素酸化膜２０４に対
してエッチング選択性がとれ、かつ、シリコン酸化膜２
０６をエッチングする条件でシリコン酸化膜２０６をエ
ッチングする。
コン酸化膜２０６の上に所望のレジストパターン２０７
をフォトリソグラフィ技術で形成する。次に、図４
（ｆ）に示されるように、ＲＩＥ装置にて、レジストパ
ターン２０７をマスクとし、窒化珪素酸化膜２０４に対
してエッチング選択性がとれ、かつ、シリコン酸化膜２
０６をエッチングする条件でシリコン酸化膜２０６をエ
ッチングする。
【００５０】具体的には圧力が約３〜７ｍＴｏｒｒ、上
部電極に印加するＲＦパワー（ソースパワー）が約１４
００〜１８００Ｗ、下部電極に印加するＲＦパワー（バ
イアスパワー）が約１２００〜１６００Ｗ、ガス流量
（第１エッチングガス）がＣ4Ｆ8 ：Ｃ2 Ｆ6 ：ＣＯ：
Ａｒ＝３〜７：８〜１２：８〜１２：９０〜１００ｓｃ
ｃｍの混合ガスプラズマ条件でシリコン酸化膜２０６の
エッチングを行う。なお、このエッチング時にフルオロ
カーボン系の反応生成物２０８が窒化珪素酸化膜２０４
の上に堆積する。
部電極に印加するＲＦパワー（ソースパワー）が約１４
００〜１８００Ｗ、下部電極に印加するＲＦパワー（バ
イアスパワー）が約１２００〜１６００Ｗ、ガス流量
（第１エッチングガス）がＣ4Ｆ8 ：Ｃ2 Ｆ6 ：ＣＯ：
Ａｒ＝３〜７：８〜１２：８〜１２：９０〜１００ｓｃ
ｃｍの混合ガスプラズマ条件でシリコン酸化膜２０６の
エッチングを行う。なお、このエッチング時にフルオロ
カーボン系の反応生成物２０８が窒化珪素酸化膜２０４
の上に堆積する。
【００５１】次に、図４（ｇ）に示されるように、フル
オロカーボン系の反応生成物２０８をエッチングする条
件で窒化珪素酸化膜２０４の上に堆積した反応生成物２
０８（図４（ｆ）参照）をエッチングする。
オロカーボン系の反応生成物２０８をエッチングする条
件で窒化珪素酸化膜２０４の上に堆積した反応生成物２
０８（図４（ｆ）参照）をエッチングする。
【００５２】具体的には圧力が約１５〜２５ｍＴｏｒ
ｒ、上部電極に印加するＲＦパワーが約２３００〜２７
００Ｗ、下部電極に印加するＲＦパワーが０Ｗ、ガス流
量（第２エッチングガス）がＯ2 ＝１５０ｓｃｃｍのプ
ラズマ条件で反応生成物２０８をエッチングして除去す
る。
ｒ、上部電極に印加するＲＦパワーが約２３００〜２７
００Ｗ、下部電極に印加するＲＦパワーが０Ｗ、ガス流
量（第２エッチングガス）がＯ2 ＝１５０ｓｃｃｍのプ
ラズマ条件で反応生成物２０８をエッチングして除去す
る。
【００５３】次に、図５（ｈ）に示されるように、メタ
ル配線層２０３の最も上層側の窒化チタン膜に対してエ
ッチング選択性がとれ、かつ、窒化珪素酸化膜２０４を
エッチングする条件で窒化珪素酸化膜２０４（図４
（ｇ）参照）をエッチングする。
ル配線層２０３の最も上層側の窒化チタン膜に対してエ
ッチング選択性がとれ、かつ、窒化珪素酸化膜２０４を
エッチングする条件で窒化珪素酸化膜２０４（図４
（ｇ）参照）をエッチングする。
【００５４】具体的には圧力が約１５〜２５ｍＴｏｒ
ｒ、上部電極に印加するＲＦパワーが約１８００〜２２
００Ｗ、下部電極に印加するＲＦパワーが約１００〜２
００Ｗ、ガス流量（第３エッチングガス）がＣＨ
2 Ｆ2 ：Ｏ2 ：Ａｒ＝１５〜２０：４０〜６０：７０〜
９０ｓｃｃｍの混合ガスプラズマ条件で窒化珪素酸化膜
２０４のエッチングを行う。なお、このエッチング時
に、フルオロカーボン系の反応生成物２０９がメタル配
線層２０３の上に堆積する。
ｒ、上部電極に印加するＲＦパワーが約１８００〜２２
００Ｗ、下部電極に印加するＲＦパワーが約１００〜２
００Ｗ、ガス流量（第３エッチングガス）がＣＨ
2 Ｆ2 ：Ｏ2 ：Ａｒ＝１５〜２０：４０〜６０：７０〜
９０ｓｃｃｍの混合ガスプラズマ条件で窒化珪素酸化膜
２０４のエッチングを行う。なお、このエッチング時
に、フルオロカーボン系の反応生成物２０９がメタル配
線層２０３の上に堆積する。
【００５５】次に、図５（ｉ）に示されるように、フル
オロカーボン系の反応生成物２０９をエッチングする条
件でメタル配線層２０３の上に堆積した反応生成物２０
９（図５（ｈ）参照）をエッチングする。
オロカーボン系の反応生成物２０９をエッチングする条
件でメタル配線層２０３の上に堆積した反応生成物２０
９（図５（ｈ）参照）をエッチングする。
【００５６】具体的には圧力が約１５〜２５ｍＴｏｒ
ｒ、上部電極に印加するＲＦパワーが約２３００〜２７
００Ｗ、下部電極に印加するＲＦパワーが０Ｗ、ガス流
量（第４エッチングガス）がＯ2 ＝１５０ｓｃｃｍのプ
ラズマ条件で反応生成物２０９をエッチングして除去す
る。その後、レジストパターン２０７（図５（ｈ）参
照）を除去してビアホール２１０を完成させる。
ｒ、上部電極に印加するＲＦパワーが約２３００〜２７
００Ｗ、下部電極に印加するＲＦパワーが０Ｗ、ガス流
量（第４エッチングガス）がＯ2 ＝１５０ｓｃｃｍのプ
ラズマ条件で反応生成物２０９をエッチングして除去す
る。その後、レジストパターン２０７（図５（ｈ）参
照）を除去してビアホール２１０を完成させる。
【００５７】以上のように、シリコン酸化膜２０６のエ
ッチング時、及び窒化珪素酸化膜２０４のエッチング時
にフルオロカーボン系の反応生成物２０８、２０９がそ
れぞれ形成された。しかし、シリコン酸化膜２０６のエ
ッチング後、及び窒化珪素酸化膜２０４のエッチング後
に、反応生成物２０８、２０９を除去するためのエッチ
ングをそれぞれ行った結果、反応生成物２０８、２０９
を容易に除去できることが確認された。
ッチング時、及び窒化珪素酸化膜２０４のエッチング時
にフルオロカーボン系の反応生成物２０８、２０９がそ
れぞれ形成された。しかし、シリコン酸化膜２０６のエ
ッチング後、及び窒化珪素酸化膜２０４のエッチング後
に、反応生成物２０８、２０９を除去するためのエッチ
ングをそれぞれ行った結果、反応生成物２０８、２０９
を容易に除去できることが確認された。
【００５８】次に、上述の実施例２に係るビアホールの
形成方法に基づいて１０００個のビアホールを形成し、
その抵抗値を測定した。その詳しい形成条件を以下の表
１に示すと共に、測定された抵抗値を図６に示す。
形成方法に基づいて１０００個のビアホールを形成し、
その抵抗値を測定した。その詳しい形成条件を以下の表
１に示すと共に、測定された抵抗値を図６に示す。
【００５９】
【表１】
【００６０】表１に示されるビアホールの形成条件で
は、反応生成物を除去するためのＯ2プラズマ処理工程
（１）、（２）が、ビアホールエッチング工程（１）、
（２）とは別の装置で行われる。
は、反応生成物を除去するためのＯ2プラズマ処理工程
（１）、（２）が、ビアホールエッチング工程（１）、
（２）とは別の装置で行われる。
【００６１】つまり、ビアホール形成工程（１）からＯ
2 プラズマ処理工程（１）へ移る間、及びビアホール形
成工程（２）からＯ2 プラズマ処理工程（２）へ移る間
にウエハが大気にさらされることになる。
2 プラズマ処理工程（１）へ移る間、及びビアホール形
成工程（２）からＯ2 プラズマ処理工程（２）へ移る間
にウエハが大気にさらされることになる。
【００６２】しかし、ビアホールエッチング工程
（１）、（２）の後にＯ2 プラズマ処理工程（１）、
（２）がそれぞれ行われるため、形成された１０００個
のビアホールの抵抗値は約６Ω〜１２Ωの比較的狭い範
囲に収まっている。つまり、抵抗値のばらつきが比較的
抑えられている。
（１）、（２）の後にＯ2 プラズマ処理工程（１）、
（２）がそれぞれ行われるため、形成された１０００個
のビアホールの抵抗値は約６Ω〜１２Ωの比較的狭い範
囲に収まっている。つまり、抵抗値のばらつきが比較的
抑えられている。
【００６３】また同様に、上述の実施例２に係るビアホ
ールの形成方法に基づくが、表１に示された形成条件と
は異なる条件で１０００個のビアホールを形成し、その
抵抗値を測定した。その詳しい形成条件を以下の表２に
示すと共に、測定された抵抗値を図７に示す。
ールの形成方法に基づくが、表１に示された形成条件と
は異なる条件で１０００個のビアホールを形成し、その
抵抗値を測定した。その詳しい形成条件を以下の表２に
示すと共に、測定された抵抗値を図７に示す。
【００６４】
【表２】
【００６５】表２に示されるビアホールの形成条件で
は、ビアホールエッチング工程の全てのステップ（１）
〜（５）が真空を維持した同一の装置内で行われる。つ
まり、反応生成物を除去するためのステップ（３）、
（５）がビアホールエッチング工程に組み入れられ、ビ
アホール形成工程中にウエハが大気に触れることはな
い。このため、形成された１０００個のビアホールの抵
抗値は約６Ω〜９Ωの範囲にあり、上述の表１に示され
た形成条件で形成されたビアホールよりもさらに抵抗値
のばらつきが抑えられている。
は、ビアホールエッチング工程の全てのステップ（１）
〜（５）が真空を維持した同一の装置内で行われる。つ
まり、反応生成物を除去するためのステップ（３）、
（５）がビアホールエッチング工程に組み入れられ、ビ
アホール形成工程中にウエハが大気に触れることはな
い。このため、形成された１０００個のビアホールの抵
抗値は約６Ω〜９Ωの範囲にあり、上述の表１に示され
た形成条件で形成されたビアホールよりもさらに抵抗値
のばらつきが抑えられている。
【００６６】比較例 上述の表１及び表２に示された形成条件に対する比較例
として、従来の形成条件で１０００個のビアホールを形
成し、その抵抗値を測定した。その詳しい形成条件を以
下の以下の表３に示すと共に、測定された抵抗値を図８
に示す。
として、従来の形成条件で１０００個のビアホールを形
成し、その抵抗値を測定した。その詳しい形成条件を以
下の以下の表３に示すと共に、測定された抵抗値を図８
に示す。
【００６７】
【表３】
【００６８】表３に示されるように、比較例に係るビア
ホールの形成条件では、ビアホールエッチング工程のス
テップ（１）〜（３）が行われた後に、別の装置で反応
生成物を除去するためのＯ2 プラズマ処理工程が行われ
る。
ホールの形成条件では、ビアホールエッチング工程のス
テップ（１）〜（３）が行われた後に、別の装置で反応
生成物を除去するためのＯ2 プラズマ処理工程が行われ
る。
【００６９】つまり、ビアホールエッチング工程からＯ
2 プラズマ処理工程へ移る間にウエハが大気にさらされ
ることになる。このため、ビアホ−ル中の反応生成物が
大気中の水分と反応して除去困難な膜質に変化し、結果
として反応生成物の除去が確実に行えない。従って、１
０００個形成されたビアホールの抵抗値は約７〜１９Ω
の広い範囲にあり、上述の表１及び表２にそれぞれ示さ
れた形成条件で形成されたビアホールよりも抵抗値のば
らつきが大きくなっている。
2 プラズマ処理工程へ移る間にウエハが大気にさらされ
ることになる。このため、ビアホ−ル中の反応生成物が
大気中の水分と反応して除去困難な膜質に変化し、結果
として反応生成物の除去が確実に行えない。従って、１
０００個形成されたビアホールの抵抗値は約７〜１９Ω
の広い範囲にあり、上述の表１及び表２にそれぞれ示さ
れた形成条件で形成されたビアホールよりも抵抗値のば
らつきが大きくなっている。
【００７０】
【発明の効果】この発明によれば、シリコン酸化膜のエ
ッチング工程と、窒化珪素膜又は窒化珪素酸化膜のエッ
チング工程の後に反応生成物を除去する工程がそれぞれ
行われるので、凹状パターンの底に堆積する反応生成物
を効率良く確実に除去できる。
ッチング工程と、窒化珪素膜又は窒化珪素酸化膜のエッ
チング工程の後に反応生成物を除去する工程がそれぞれ
行われるので、凹状パターンの底に堆積する反応生成物
を効率良く確実に除去できる。
【図１】この発明の実施例１に係るコンタクトホールの
形成工程を示す工程図である。
形成工程を示す工程図である。
【図２】この発明の実施例１に係るコンタクトホールの
形成工程を示す工程図である。
形成工程を示す工程図である。
【図３】この発明の実施例２に係るビアホールの形成工
程を示す工程図である。
程を示す工程図である。
【図４】この発明の実施例２に係るビアホールの形成工
程を示す工程図である。
程を示す工程図である。
【図５】この発明の実施例２に係るビアホールの形成工
程を示す工程図である。
程を示す工程図である。
【図６】実施例２に基づく形成条件で形成されたビアホ
ールの抵抗値を示すグラフ図である。
ールの抵抗値を示すグラフ図である。
【図７】実施例２に基づく形成条件で形成されたビアホ
ールの抵抗値を示すグラフ図である。
ールの抵抗値を示すグラフ図である。
【図８】比較例に係る形成条件で形成されたビアホール
の抵抗値を示すグラフ図である。
の抵抗値を示すグラフ図である。
１０１，２０１・・・シリコン基板 １０２・・・素子分離領域 １０３・・・拡散層 １０４・・・窒化珪素膜 １０５，２０６・・・シリコン酸化膜 １０６，２０４・・・窒化珪素酸化膜 １０７，２０５，２０７・・・レジストパターン １０８，１０９，２０８，２０９・・・反応生成物 １１０・・・コンタクトホール ２０２・・・シリコン酸化膜 ２０３・・・メタル配線層 ２１０・・・ビアホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｃ Ｆターム(参考） 4M104 AA01 BB30 CC01 DD08 DD16 DD17 DD18 DD22 DD65 EE14 EE17 FF13 FF17 FF18 HH15 5F004 AA14 BA04 DA00 DA02 DA16 DA26 DB03 DB07 EA28 EB01 EB03 5F033 HH07 JJ01 JJ07 KK09 KK18 KK33 MM05 MM08 MM13 QQ04 QQ08 QQ09 QQ13 QQ15 QQ25 QQ37 QQ48 QQ92 QQ95 QQ98 RR04 RR06 RR08 SS12 SS13 SS15 TT02 WW10 XX09
Claims (7)
- 【請求項１】 基板上に、窒化珪素膜又は窒化珪素酸化
膜からなる第１膜と、シリコン酸化膜からなる第２膜と
を順に積層し、第１エッチングガスで第２膜の所定箇所
をエッチングする第１工程と、 第１工程によって第１膜上に堆積した反応生成物を、第
２エッチングガスで除去して第１膜を露出させる第２工
程と、 第２工程によって露出した第１膜を、第３エッチングガ
スでエッチングする第３工程と、 第３工程によって基板上に堆積した反応生成物を、第４
エッチングガスで除去する第４工程とを備え、 それによって第１膜及び第２膜を基板表面まで貫通する
所定の凹状パターンを形成する半導体装置の製造方法。 - 【請求項２】 第１工程から第４工程が真空を維持した
同一の装置内で連続して行われる請求項１に記載の半導
体装置の製造方法。 - 【請求項３】 第１エッチングガスが少なくともＣＨＦ
3 、Ｃ4 Ｆ8 、Ｃ5Ｆ8 のうちの１つを含む請求項１又
は２に記載の半導体装置の製造方法。 - 【請求項４】 第３エッチングガスが少なくともＣＨＦ
3 、ＣＨ2 Ｆ2 のうちの１つを含む請求項１又は２に記
載の半導体装置の製造方法。 - 【請求項５】 第２エッチングガス及び第４エッチング
ガスがＯ2 を含む請求項１又は２に記載の半導体装置の
製造方法。 - 【請求項６】 基板がシリコン基板であり、所定の凹状
パターンがコンタクトホールである請求項１又は２に記
載の半導体装置の製造方法。 - 【請求項７】 基板が電極を積層した積層基板であり、
所定の凹状パターンがビアホールである請求項１又は２
に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354213A JP2002158213A (ja) | 2000-11-21 | 2000-11-21 | 半導体装置の製造方法 |
| US09/988,221 US6848454B2 (en) | 2000-11-21 | 2001-11-19 | Method of manufacturing semiconductor device |
| KR10-2001-0072157A KR100438630B1 (ko) | 2000-11-21 | 2001-11-20 | 반도체 장치의 제조방법 |
| TW090128698A TW517271B (en) | 2000-11-21 | 2001-11-20 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000354213A JP2002158213A (ja) | 2000-11-21 | 2000-11-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002158213A true JP2002158213A (ja) | 2002-05-31 |
Family
ID=18826848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000354213A Pending JP2002158213A (ja) | 2000-11-21 | 2000-11-21 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6848454B2 (ja) |
| JP (1) | JP2002158213A (ja) |
| KR (1) | KR100438630B1 (ja) |
| TW (1) | TW517271B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253504A (ja) * | 2005-03-11 | 2006-09-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2006261440A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3946724B2 (ja) * | 2004-01-29 | 2007-07-18 | シャープ株式会社 | 半導体装置の製造方法 |
| JP6328524B2 (ja) * | 2014-08-29 | 2018-05-23 | 東京エレクトロン株式会社 | エッチング方法 |
| US10515905B1 (en) * | 2018-06-18 | 2019-12-24 | Raytheon Company | Semiconductor device with anti-deflection layers |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3420347A1 (de) * | 1983-06-01 | 1984-12-06 | Hitachi, Ltd., Tokio/Tokyo | Gas und verfahren zum selektiven aetzen von siliciumnitrid |
| JP2650313B2 (ja) * | 1988-05-06 | 1997-09-03 | 松下電器産業株式会社 | ドライエッチング方法 |
| JP3250240B2 (ja) | 1991-10-15 | 2002-01-28 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2758754B2 (ja) | 1991-12-05 | 1998-05-28 | シャープ株式会社 | プラズマエッチング方法 |
| US5817579A (en) * | 1997-04-09 | 1998-10-06 | Vanguard International Semiconductor Corporation | Two step plasma etch method for forming self aligned contact |
| KR100253315B1 (ko) * | 1997-09-04 | 2000-04-15 | 김영환 | 반도체소자의 배선형성을 위한 식각방법 |
| KR19990047250A (ko) * | 1997-12-03 | 1999-07-05 | 구본준 | 반도체장치의 절연막 식각방법 |
| US20010029091A1 (en) * | 1998-04-17 | 2001-10-11 | U.S. Philips Corporation | Method for manufacturing an electronic device comprising an organic- containing material |
| JP4048618B2 (ja) | 1998-10-07 | 2008-02-20 | ソニー株式会社 | 半導体装置の製造方法 |
| US6306560B1 (en) * | 1998-12-02 | 2001-10-23 | Advanced Micro Devices, Inc. | Ultra-thin resist and SiON/oxide hard mask for metal etch |
| US6379574B1 (en) * | 1999-05-03 | 2002-04-30 | Applied Materials, Inc. | Integrated post-etch treatment for a dielectric etch process |
| US6177347B1 (en) * | 1999-07-02 | 2001-01-23 | Taiwan Semiconductor Manufacturing Company | In-situ cleaning process for Cu metallization |
| US6526996B1 (en) * | 2000-06-12 | 2003-03-04 | Promos Technologies, Inc. | Dry clean method instead of traditional wet clean after metal etch |
-
2000
- 2000-11-21 JP JP2000354213A patent/JP2002158213A/ja active Pending
-
2001
- 2001-11-19 US US09/988,221 patent/US6848454B2/en not_active Expired - Fee Related
- 2001-11-20 TW TW090128698A patent/TW517271B/zh not_active IP Right Cessation
- 2001-11-20 KR KR10-2001-0072157A patent/KR100438630B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006253504A (ja) * | 2005-03-11 | 2006-09-21 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| US8242014B2 (en) | 2005-03-11 | 2012-08-14 | Renesas Electronics Corporation | Method for manufacturing a semiconductor device having an interconnect structure and a reinforcing insulating film |
| JP2006261440A (ja) * | 2005-03-17 | 2006-09-28 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020039613A (ko) | 2002-05-27 |
| US6848454B2 (en) | 2005-02-01 |
| KR100438630B1 (ko) | 2004-07-02 |
| TW517271B (en) | 2003-01-11 |
| US20020098706A1 (en) | 2002-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6939808B2 (en) | Undoped and fluorinated amorphous carbon film as pattern mask for metal etch | |
| JP5134363B2 (ja) | プラズマ加工システムによる基板エッチング法 | |
| US20060199370A1 (en) | Method of in-situ ash strip to eliminate memory effect and reduce wafer damage | |
| US5600182A (en) | Barrier metal technology for tungsten plug interconnection | |
| US6607986B2 (en) | Dry etching method and semiconductor device manufacturing method | |
| JP2001358218A (ja) | 有機膜のエッチング方法及び素子の製造方法 | |
| TWI784183B (zh) | 用於貫孔輪廓控制及相關應用的原子層沉積(ald)襯墊 | |
| US6458284B1 (en) | Method of etching and etch mask | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| JP2000150641A (ja) | 半導体装置の製造方法 | |
| JP2002158213A (ja) | 半導体装置の製造方法 | |
| JP2001093888A (ja) | 半導体装置の製造方法 | |
| US6346366B1 (en) | Method for making an advanced guard ring for stacked film using a novel mask design | |
| US20070128553A1 (en) | Method for forming feature definitions | |
| JP4120272B2 (ja) | 絶縁膜のエッチング方法および半導体装置のコンタクト形成方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| US7538025B2 (en) | Dual damascene process flow for porous low-k materials | |
| US6703297B1 (en) | Method of removing inorganic gate antireflective coating after spacer formation | |
| US6737352B2 (en) | Method of preventing particle generation in plasma cleaning | |
| JPH0831797A (ja) | 選択エッチング方法 | |
| JP2000269192A (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| US20020039837A1 (en) | Method of manufacturing a semiconductor device | |
| US20230282488A1 (en) | Self-Aligned Double Patterning | |
| JP3378693B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050111 |