JPH11251557A - 半導体装置の自己整列コンタクト形成方法 - Google Patents

半導体装置の自己整列コンタクト形成方法

Info

Publication number
JPH11251557A
JPH11251557A JP11001358A JP135899A JPH11251557A JP H11251557 A JPH11251557 A JP H11251557A JP 11001358 A JP11001358 A JP 11001358A JP 135899 A JP135899 A JP 135899A JP H11251557 A JPH11251557 A JP H11251557A
Authority
JP
Japan
Prior art keywords
forming
interlayer insulating
insulating film
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11001358A
Other languages
English (en)
Other versions
JP4040781B2 (ja
Inventor
Chang-Jin Kang
昌珍 姜
Sang-Sup Jeong
相燮 鄭
Chul Jung
▲チュル▼ 鄭
Chan-Ouk Jung
燦旭 鄭
Chang-Hyun Cho
昶賢 趙
Hong-Sik Jeong
弘植 鄭
Jae-Goo Lee
宰求 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH11251557A publication Critical patent/JPH11251557A/ja
Application granted granted Critical
Publication of JP4040781B2 publication Critical patent/JP4040781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Abstract

(57)【要約】 【課題】 自己整列コンタクトの形成工程の再現性を向
上させる。 【解決手段】 トランジスタを含む半導体基板１００全
面に物質層１０６を形成し、その上に平坦な上部表面を
有する層間絶縁膜１０８が形成し、その上にＴ字形のオ
ープン領域を有するマスクパターン１１０が形成され
る。これを使用してゲートスペーサ１０５間の活性領域
１０１の上部表面が露出されるまで層間絶縁膜１０８及
び物質層１０６をエッチングする。オープン領域１１１
が導電層で充填された後、平坦化エッチング工程でゲー
トマスクの上部表面が露出される時まで層間絶縁膜１０
８及び導電層がエッチングされてコンタクトパッド１１
２ａが形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関するものであり、より詳しくは半導体装置の自己
整列コンタクト(ｓｅｌｆ−ａｌｉｇｎｅｄ ｃｏｎｔ
ａｃｔ)形成方法に関するものである。
【０００２】
【従来の技術】半導体素子が高集積化されるによって、
ギガビットＤＲＡＭ(ｇｉｇａ ｂｉｔ ＤＲＡＭ)時代
を迎えるようになった。しかし、ギガビットＤＲＡＭ時
代に入りながら、素子の大きさが０.１８μｍ以下の線
幅(ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ)で形成され
ることによって、素子と素子、層と層を連結するコンタ
クトホールの大きさと誤整列マージン(ｍｉｓａｌｉｇ
ｎｍｅｎｔ ｍａｒｇｉｎ）が共に減少するようになっ
た。
【０００３】これにより、フォトリソグラフィ(ｐｈｏ
ｔｏｌｉｔｈｏｇｒａｐｈｙ)工程で製作されるコンタ
クトホールの大きさを減少させ、フォト設備上で整列の
正確度を高めるため自己整列コンタクトが提案された。
【０００４】自己整列コンタクトの長所は、フォト工程
時誤整列マージンを増やすことができ、コンタクト抵抗
を省くことができるということである。従って、自己整
列コンタクトは、今後、高集積素子に使われる重要なコ
ンタクト形成方法の中の一つと見なされている。
【０００５】図１は、従来の半導体装置の自己整列コン
タクト形成方法により形成された自己整列コンタクト構
造を示す平面図であり、図２及び図３は、図１のＡ−
Ａ'ラインを追って切開された断面図であり、自己整列
コンタクト形成方法の工程を順次的に示す断面図であ
る。
【０００６】まず、図２を参照すると、従来の半導体メ
モリ装置の自己整列コンタクトパッド形成方法は、まず
半導体基板１上に活性領域２と非活性領域を定義するた
めに素子隔離膜３が形成される。素子隔離膜３は、一般
的によく知られたＬＯＣＯＳ(Ｌｏｃａｌ Ｏｘｉｄａ
ｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ)方法又は浅いトレン
チ隔離(ｓｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔ
ｉｏｎ)方法で形成される。
【０００７】半導体基板１上にゲート酸化膜(図示せ
ず）が形成された後、ゲート酸化膜上にゲート電極(ｇ
ａｔｅ ｅｌｅｃｔｒｏｄｅ)用導電物質層及びゲート
マスク(ｇａｔｅ ｍａｓｋ)用絶縁物質層が順に蒸着さ
れる。絶縁物質層は後続工程で形成される層間絶縁膜６
とエッチング選択比を有する絶縁物質、例えばＳｉＮ又
はＳｉＯＮ等で形成される。絶縁物質層及び導電物質層
がこの分野でよく知られた写真エッチング(ｐｈｏｔｏ
ｌｉｔｈｏｇｒａｐｈｙ)工程でパターニングされてゲ
ート電極層４、即ちゲートマスク４ｂ及びゲート電極４
ａが各々形成される。
【０００８】ゲート電極４ａ両側の活性領域２上にＬＤ
Ｄ(ｌｉｇｈｔｌｙ ｄｏｐｅｄｄｒａｉｎ)構造形成の
ための低濃度ソース/ドレーン不純物イオンが注入され
る。ゲート電極４ａ及びゲートマスク４ｂの両側壁にゲ
ートスペーサ(ｇａｔｅｓｐａｃｅｒ)５が形成される。
ゲートスペーサ５も、後続工程で形成される層間絶縁膜
６とエッチング選択比を有する絶縁物質、例えばＳｉＮ
又はＳｉＯＮ等で形成される。ゲートスペーサ５の両側
の活性領域２上に高濃度ソース/ドレーン不純物イオン
が注入されてトランジスタ(ｔｒａｎｓｉｓｔｏｒ)が完
成される。
【０００９】半導体基板１全面に層間絶縁膜６が蒸着さ
れ、自己整列コンタクト形成のためのフォトパターン
(図示せず)を使用して層間絶縁膜６がエッチングされて
コンタクトホール７ａ、７ｂが形成される。
【００１０】次に、図３において、フォトレジストパタ
ーンが除去された後、コンタクトホール７ａ、７ｂが完
全に充填されるように層間絶縁膜６上にポリシリコン膜
が蒸着される。層間絶縁膜６の上部表面が露出される時
までポリシリコン膜がＣＭＰ(ｃｈｅｍｉｃａｌｍｅｃ
ｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ)工程又はエッチ
バック(ｅｔｃｈ ｂａｃｋ)工程等で平坦化エッチング
される。すると、自己整列コンタクトパッド８ａ、８ｂ
即ち、ストレージノードコンタクトパッド８ａ及びビッ
トラインコンタクトパッド８ｂが各々形成される。
【００１１】しかし、前述したような従来方法におい
て、高集積素子であるほど図２に示したように、コンタ
クトホール７ａ、７ｂ間の層間絶縁膜６の幅Ｗが非常に
狭いために、コンタクトホール７ａ、７ｂを形成するた
めのフォト工程時、フォトレジストパターン形成が難し
くなる。
【００１２】現在メモリセル(ｍｅｍｏｒｙ ｃｅｌｌ)
構造の最小デザインルール(ｄｅｓｉｇｎ ｒｕｌｅ）
が小さくなりながらセル内のビットライン及びストレー
ジノード連結のためのソース／ドレーンコンタクト形成
方法が非常に重要な技術として台頭してきている。コン
タクト形成方法の中、前述したような自己整列コンタク
ト形成方法はＩＥＤＭ９５、ｐ.９０７及びＩＥＤＭ９
６、ｐ.５９７に開示されたように、既に素子に搭載さ
れている。
【００１３】しかし、これらが提示した典型的な自己整
列コンタクトパターン形状は図１に示されたように、円
形(ｃｉｒｃｌｅ ｔｙｐｅ)又は楕円形(ｅｌｌｉｐｓ
ｅｔｙｐｅ)であった。このような自己整列コンタクト
パターン形成のための工程進行において、パターンの大
きさが小さくなれば小さくなるほど、即ちコンタクトホ
ールの大きさが小さくなるほどエッチング工程でエッチ
ングされる面積が小さくなって、コンタクトホールの相
対的な深さは深くなるようになる。その結果、エッチン
グ速度が減少されたり、甚だしい場合コンタクトホール
内で反応副産物が拡散されて出てくることができないに
つれエッチング反応速度が顕著に減少されるエッチング
停止(ｅｔｃｈ ｓｔｏｐ)、現象が発生する。
【００１４】問題点を解決するために、ポリマー(ｐｏ
ｌｙｍｅｒ)発生を抑制する条件でエッチングが進行さ
れたり、エッチング時間を増やすことができる。しか
し、層間絶縁膜に対するＳｉＮ又はＳｉＯＮ等のエッチ
ング選択比が減少されて層間絶縁膜が選択的にエッチン
グされず、従って自己整列コンタクト形成の固有目的を
失うようになる。
【００１５】これにより、Ｙ．Ｋｏｈｙａｍａ等がコン
タクトホールを一つに縛った新しい構造を提示した。("
Ａ Ｆｕｌｌｙ Ｐｒｉｎｔａｂｌｅ、Ｓｅｌｆ−ａｌ
ｉｇｎｅｄ ａｎｄ Ｐｌａｎａｒｉｚｅｄ Ｓｔａｃ
ｋｅｄ ＣａｐａｃｉｔｏｒＤＲＡＭ Ｃｅｌｌ Ｔｅ
ｃｈｎｏｌｏｇｙ ｆｏｒ １Ｇｂｉｔ ＤＲＡＭａｎ
ｄ ｂｅｙｏｎｄ"、ｓｙｍｐ．ｏｎ ＶＬＳＩ ｔｅ
ｃｈ.ｄｉｇｅｓｔｏｆ ｔｅｃｈｎｉｃａｌ ｐａｐ
ｅｒｓ、ｐｐ.１７-１８、１９９７)
【００１６】しかし、これらの構造は、フォトレジスト
パターンが占める面積が小さいためコンタクトホール形
成のためのエッチング工程時ポリマー生成が少ないとい
う問題点を有する。ポリマーは層間絶縁膜に対するエッ
チング速度とエッチング選択比を変化させるが、フォト
レジストパターンの面積が十分に大きい時エッチング選
択比が高くなる。
【００１７】
【発明が解決しようとする課題】本発明は、上述の諸般
問題点を解決するため提案されたものとして、自己整列
コンタクト形成において、コンタクトホールの縦横比増
加によるエッチング停止現像が防止できる半導体装置の
自己整列コンタクト形成方法を提供することにその目的
がある。
【００１８】本発明の他の目的は、自己整列コンタクト
形成において、層間絶縁膜のエッチング選択比が十分に
確保できる半導体装置の自己整列コンタクト形成方法を
提供することにある。
【００１９】本発明のまた他の目的は、自己整列コンタ
クトホール形成のためのエッチング工程時、消耗される
ゲートマスク層を補償することによって、後続平坦化工
程が容易にでき、ポリストリンガによるコンタクトパッ
ド間のブリッジングが防止できる半導体装置の自己整列
コンタクト形成方法を提供することにある。
【００２０】
【課題を解決するための手段】（構成）上述の目的を達
成するための本発明によると、半導体装置の自己整列コ
ンタクト形成方法は、半導体基板と、活性領域と非活性
領域を定義して半導体基板内に形成された素子隔離膜
と、半導体基板上に形成されたゲート電極、ゲートマス
ク、そしてゲートスペーサを有するトランジスタを含む
半導体装置の自己整列コンタクト形成方法において、ト
ランジスタを含んで半導体基板全面に物質層を形成する
段階と、物質層上に平坦な上部表面を有する層間絶縁膜
を形成する段階と、層間絶縁膜上に非活性領域の一部と
活性領域が露出されるようにマスクパターンを形成する
が、'Ｔ'字形のオープン領域を有するように形成する段
階と、マスクパターンを使用してゲートスペーサ間の活
性領域の上部表面が露出される時まで層間絶縁膜及び物
質層を順にエッチングする段階と、マスクパターンを除
去する段階と、オープン領域が完全に充填される時まで
層間絶縁膜上に導電層を形成する段階と、ゲートマスク
の上部表面が露出される時まで導電層及び層間絶縁膜を
平坦化エッチングして少なくとも二つ以上のコンタクト
パッドを形成する段階とを含む。
【００２１】この方法の望ましい実施形態において、導
電層及び層間絶縁膜平坦化エッチング工程後、コンタク
トパッドの上部の一部をエッチングする段階を付加的に
含むことができる。
【００２２】上述の目的を達成するための本発明による
と、半導体装置の自己整列コンタクト形成方法は、半導
体基板と、活性領域と非活性領域を定義して半導体基板
内に形成された素子隔離膜と、半導体基板上に形成され
たゲート電極、ゲートマスク、そしてゲートスペーサを
有するトランジスタを含む半導体装置の自己整列コンタ
クト形成方法において、トランジスタを含んで半導体基
板全面に物質層を形成する段階と、トランジスタを完全
に覆う時まで物質層上に第１層間絶縁膜を形成する段階
と、ゲートマスクの上部表面が露出される時まで第１層
間絶縁膜の上部表面を平坦化エッチングする段階と、第
１層間絶縁膜上に第２層間絶縁膜を形成する段階と、第
２層間絶縁膜上に非活性領域の一部と活性領域が露出さ
れるようにマスクパターンをＴ字形のオープン領域を有
するように形成する段階と、マスクパターンを使用して
ゲートスペーサ間の活性領域の上部表面が露出される時
まで第２及び第１層間絶縁膜、そして物質層を順にエッ
チングする段階と、マスクパターンを除去する段階と、
オープン領域が完全に充填される時まで第２層間絶縁膜
上に導電層を形成する段階と、ゲートマスクの上部表面
が露出される時まで導電層及び第２層間絶縁膜を平坦化
エッチングして少なくとも二つ以上のコンタクトパッド
を形成する段階とを含む。
【００２３】上述の目的を達成するための本発明による
と、半導体装置の自己整列コンタクト形成方法は、半導
体基板と、半導体基板上に形成された構造物(ｓｔｒｕ
ｃｔｕｒｅｓ)、そして構造物を取り囲むように形成さ
れたキャッピング層(ｃａｐｐｉｎｇ ｌａｙｅｒ)を含
む半導体装置の自己整列コンタクト形成方法において、
半導体基板全面に層間絶縁膜を形成する段階と、層間絶
縁膜上にマスクパターンを少なくとも二つ以上のコンタ
クト領域を含むオープン領域を有するように形成する段
階と、マスクパターンを使用してキャッピング層間の半
導体基板の上部表面が露出される時まで層間絶縁膜をエ
ッチングする段階と、マスクパターンを除去する段階
と、オープン領域が完全に充填される時まで層間絶縁膜
上に導電層を形成する段階と、キャッピング層の上部表
面が露出される時まで導電層及び層間絶縁膜を平坦化エ
ッチングして少なくとも二つ以上のコンタクトパッドを
形成する段階とを含む。
【００２４】上述の目的を達成するための本発明による
と、半導体装置の自己整列コンタクト形成方法は、半導
体基板と、活性領域と非活性領域を定義して半導体基板
内に形成された素子隔離膜と、半導体基板上に形成され
たゲート電極、ゲートマスク、そしてゲートスペーサを
有するトランジスタを含む半導体装置の自己整列コンタ
クト形成方法において、トランジスタを含んで半導体基
板全面に素子隔離膜を保護するための物質層を形成する
段階と、物質層上に平坦な上部表面を有する層間絶縁膜
を形成する段階と、層間絶縁膜上に非活性領域の一部と
活性領域が露出されるようにマスクパターンを形成する
が、'Ｔ'字形のオープン領域を有するように形成する段
階と、マスクパターンを使用してゲートスペーサ間の物
質層が露出される時まで層間絶縁膜をエッチングする段
階と、マスクパターンを除去する段階と、オープン領域
及び層間絶縁膜上に少なくとも物質層の厚さ以上の補償
マスク層を形成するが、高段差部位に相対的にさらに厚
く形成されるようにする段階と、ゲートスペーサ間の活
性領域の上部表面が露出される時まで補償マスク層及び
物質層を順にエッチングする段階とを含む。
【００２５】この方法の望ましい実施形態において、半
導体装置の自己整列コンタクト形成方法は、補償マスク
層及び物質層エッチング工程後、オープン領域が完全に
充填される時まで層間絶縁膜上に導電層を形成する段階
と、補償マスク層の上部表面が露出される時まで導電層
及び層間絶縁膜を平坦化エッチングして少なくとも２つ
以上のコンタクトパッドを形成する段階とをさらに含む
ことができる。
【００２６】（作用）図１０、図１７、図２１、そして
図２２を参照すると、本発明の実施形態による新規した
半導体装置の自己整列コンタクト形成方法は、'Ｔ'字形
のオープン領域(ｏｐｅｎ ｒｅｇｉｏｎ)を有するマス
クパターン(ｍａｓｋ ｐａｔｔｅｒｎ)を使用して層間
絶縁膜及び物質層がエッチングされる。オープン領域が
完全に充填されるように層間絶縁膜上に導電層が形成さ
れた後、導電層及び層間絶縁膜が平坦化エッチングされ
てコンタクトパッドが形成される。このように、ストレ
ージノードコンタクト領域とビットラインコンタクト領
域を'Ｔ'字形でマージ(ｍｅｒｇｅ)させることによっ
て、再現性のある自己整列コンタクトが形成でき、コン
タクトホールの縦横比増加によるエッチング停止現象が
防止でき、フォトレジストパターンが占める面積を十分
に確保することによって層間絶縁膜エッチング時、エッ
チング選択比の減少が防止できる。また、マージコンタ
クト領域形成のためのエッチング工程により損失するゲ
ートマスクを補償するためのマスク層形成工程を追加す
ることによって、マージコンタクト領域内のゲートマス
クとその他の領域のゲートマスク間の段差を最小化させ
ることができ、これで後続コンタクトパッド形成のため
の平坦化工程が容易にでき、ポリストリンガによるコン
タクトパッド間ブリッジングを防止できる。
【００２７】
【発明の実施の形態】以下、図３から図２２までを参照
して本発明の実施形態を詳しく説明する。
【００２８】図１１から図１７において、図４から図１
０に示された半導体装置の自己整列コンタクトの構成要
素と同一な機能を有する構成要素に対しては同一の符号
を併記する。
【００２９】（実施形態１）図４から図１０までは、本
発明の第１実施形態による半導体装置の自己整列コンタ
クト形成方法の工程を順次的に示す平面図であり、図１
１から図１７は、各々、図４から図１０のＢ-Ｂ'ライン
を追って切開された断面図である。
【００３０】図４及び図１１を参照すると、本発明の実
施形態による半導体メモリ装置の自己整列コンタクトパ
ッド形成方法は、まず半導体基板１００上に活性領域１
０１と非活性領域を定義するために素子隔離膜１０２が
形成される。素子隔離膜１０２は、例えばＬＯＣＯＳ方
法及び浅いトレンチ隔離方法の中、いずれか一つで形成
される。活性領域１０１は半導体基板１００の上部から
見ると、例えば、長い楕円形態で形成される。半導体基
板１００上にゲート酸化膜(図示せず)を間に置いて、ゲ
ート電極用導電物質層及びゲートマスク用絶縁物質層が
順に形成される。ゲート電極用導電物質層は例えば、ポ
リシリコン膜又はポリシリコン膜及びシリサイド膜が積
層された多層膜で形成される。ゲートマスク用絶縁物質
層は後続工程で形成される層間絶縁膜１０８とエッチン
グ選択比を有する物質例えば、ＳｉＮ又はＳｉＯＮ等の
絶縁物質で形成される。絶縁物質層は１０００オングス
トロームから２０００オングストロームの厚さ範囲内で
形成される。
【００３１】導電物質層及び絶縁物質層は、この分野で
よく知られた写真エッチング工程によりパタニングされ
て半導体基板１００上にライン(ｌｉｎｅ)形態のゲート
電極層１０４、即ちゲート電極１０４ａ及びゲートマス
ク１０４ｂが形成される。この時、パスゲート(ｐａｓ
ｓ ｇａｔｅ）は活性領域の周辺を折って曲げるように
形成することによって、ゲートスペーサ間の活性領域の
オープン部位の幅を増加させるようになり、従って自己
整列コンタクトエッチング時コンタクトナットオープン
(ｃｏｎｔａｃｔ ｎｏｔ ｏｐｅｎ)を減らすようにな
る。ゲート電極１０４ａ両側の活性領域１０１上にＬＤ
Ｄ(ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ)構造のた
めの低濃度ソース/ドレーン不純物イオンが注入され
る。
【００３２】図５及び図１２において、ゲート電極１０
４ａ及びゲートマスク１０４ｂの両側壁にゲートスペー
サ１０５が形成される。ゲートスペーサ１０５は、ゲー
トマスク１０４ｂと同じく、後続工程により形成される
層間絶縁膜１０８とエッチング選択比を有する物質、例
えばＳｉＮ又はＳｉＯＮ等の絶縁物質で形成される。即
ち、半導体基板１００全面にＳｉＮ又はＳｉＯＮが５０
０オングストロームから１０００オングストロームの厚
さ範囲内で形成された後、エッチバック工程でエッチン
グされて形成される。ゲートスペーサ１０５両側の活性
領域１０１上に高濃度ソース/ドレーン不純物イオンが
注入されてトランジスタが完成される。
【００３３】図６及び図１３を参照すると、トランジス
タを含んで半導体基板１００全面に活性領域１０１、素
子隔離膜１０２、ゲートマスク１０４ｂ、そしてゲート
スペーサ１０５等を保護するための物質層１０６が形成
される。物質層１０６もまた、後続工程により形成され
る層間絶縁膜１０８とエッチング選択比を有する物質、
例えばＳｉＮ又はＳｉＯＮ等の絶縁物質で形成される。
物質層１０６は約１００ の厚さを有するように薄く形
成され、後続工程で層間絶縁膜に対するエッチング停止
層として使われる。
【００３４】トランジスタが完全に覆われる時まで物質
層１０６上に層間絶縁膜１０８、例えば酸化膜が３００
０オングストロームから９０００オングストロームの厚
さ範囲内で形成される。層間絶縁膜１０８はボイド(ｖ
ｏｉｄ)を発生させない充填(ｆｉｌｌｉｎｇ)特性が優
秀な膜質で形成される。層間絶縁膜１０８がＣＭＰ工程
乃至エッチバック工程により平坦化エッチングされてそ
の上部表面が平坦化される。即ち、層間絶縁膜１０８が
ゲートマスク１０４ｂの上部表面が露出されない範囲内
で平坦化エッチングされる。
【００３５】一方、層間絶縁膜１０８がゲートマスク１
０４ｂの上部表面が露出される時までエッチングされた
後、層間絶縁膜１０８及びゲートマスク１０４ｂ上に他
の層間絶縁膜(図示せず）が形成されるようにすること
もできる。
【００３６】次、図１４を参照すると、層間絶縁膜１０
８上にフォトレジストパターン１１０が形成される。フ
ォトレジストパターン１１０は図７のように、活性領域
１０１及び非活性領域の一部を含む'Ｔ'字形のオープン
領域１１１を有するように形成される。オープン領域１
１１は、ストレージノードコンタクト領域ａとビットラ
インコンタクト領域ｂを含むマージコンタクト領域にな
る。このようなマージコンタクト領域は、従来コンタク
ト領域よりその大きさが増加されたことであり、コンタ
クト領域の大きさが小さくなる時、発生されるエッチン
グ停止現像を防止するようになる。また、Ｋｏｈｙａｍ
ａ等が提案した構造に比べてフォトレジストパターンが
占める面積が増加されてエッチング選択比を向上させる
ようになる。
【００３７】図８及び図１５において、フォトレジスト
パターン１１０をマスクとして使用して層間絶縁膜１０
８がエッチングされてコンタクトオプニング１１１ａが
形成される。この時、ゲートマスク１０４ｂ、ゲートス
ペーサ１０５、そして物質層１０６がゲート電極１０４
ａ及び素子隔離膜１０２のエッチングを防止するように
なる。即ち、エッチング停止層として使われる。次、ゲ
ートスペーサ１０５の間の活性領域１０１の上部表面が
露出される時まで物質層１０６がエッチングされる。
【００３８】フォトレジストパターン１１０が除去され
た後、コンタクトオプニング１１１ａが完全に充填され
る時まで層間絶縁膜１０８上に導電層、例えばポリシリ
コン膜１１２が形成される。ポリシリコン膜１１２は３
０００オングストロームから７０００オングストローム
の厚さ範囲内で形成される。ポリシリコン膜１１２が図
９及び図１６のように、層間絶縁膜１０８の上部表面が
露出される時までＣＭＰ工程乃至エッチバック工程で平
坦化エッチングされる。ポリシリコン膜１１２がＣＭＰ
工程でエッチングされる場合、例えば通常のポリシリコ
ンエッチング用スラリー(ｓｌｕｒｒｙ)を使用して遂行
される。
【００３９】最後に、ゲートマスク１０４ｂの上部表面
が露出される時まで層間絶縁膜１０８及びポリシリコン
膜１１２がＣＭＰ工程で平坦化エッチングされると図１
０及び図１７に示されたように、自己整列されたストレ
ージノードコンタクトパッド１１２ａ及びビットライン
コンタクトパッド１１２ｂが各々形成される。層間絶縁
膜１０８及びポリシリコン膜１１２に対するＣＭＰ工程
は例えば、通常の酸化膜エッチング用スラリーを使用し
て遂行される。
【００４０】コンタクトオープニング１１１ａ形成時、
ゲートマスク１０４ｂの損失により発生されることがで
きるポリストリンガ(ｐｏｌｌｙ ｓｔｒｉｎｇｅｒ)を
除去するためにコンタクトパッド１１２ａ、１１２ｂの
一部をエッチングする工程が遂行される。このエッチン
グ工程は、ストレージノードコンタクトパッド１１２ａ
とビットラインコンタクトパッド１１２ｂ間のポリスト
リンガによるブリッジングを防止するために遂行され、
湿式エッチング方法又は乾式エッチング方法で遂行され
る。
【００４１】湿式エッチングは、例えばＳＣ１溶液(Ｎ
Ｈ3及びＨ2Ｏ2、そしてＤ．Ｉウォーター(ｄｅｉｏｎｉ
ｚｅｄ ｗａｔｅｒ）の混合溶液)を使用して遂行さ
れ、乾式エッチングは、例えばＣｌ2ガスを含むエッチ
ングガスを使用して遂行される。
【００４２】実際に、ゲートマスク１０４ｂの上部が露
出される時まで層間絶縁膜１０８が平坦化エッチングさ
れた後、コンタクトオープニング１１１ａ形成工程が遂
行されると、オープン領域１１１内のゲートマスク１０
４ｂの損失が５００オングストロームから９００オング
ストローム程度に甚だしくなる。これにより、オープン
領域１１１内のゲートマスクとその他の領域のゲートマ
スク間の段差によってポリストリンガの除去が難しくな
る。
【００４３】しかし、本発明のように層間絶縁膜１０８
の一部を平坦化エッチングしてゲートマスク１０４ｂの
上部にある程度層間絶縁膜１０８を残したり、ゲートマ
スク１０４ｂの上部が露出されるように、層間絶縁膜１
０８が平坦化エッチングされた後他の層間絶縁膜が形成
される場合、ゲートマスクが約２００オングストローム
程度しか損失されないのでポリストリンガのない安定さ
れたコンタクトパッド１１２ａ、１１２ｂ形成が可能に
なる。
【００４４】(実施形態２)図１８から図２１は、本発明
の第２実施形態による半導体装置の自己整列コンタクト
形成方法の工程を順次的に示す断面図である。
【００４５】図１８を参照すると、本発明の第２実施形
態による半導体装置の自己整列コンタクト形成方法は、
半導体基板２００上に活性領域２０１と非活性領域を定
義するために素子隔離膜２０２が形成される。素子隔離
膜２０２は、例えばL０C０S方法及び浅いトレンチ隔離
方法の中、いずれか一つで形成される。活性領域２０１
は半導体基板２００の上部から見ると、例えば長い楕円
形態で形成される。半導体基板２００上にゲート酸化膜
（図示せず）を間に置いて、ゲート電極用導電物質層及
びゲートマスク用絶縁物質層が順に形成される。ゲート
電極用導電物質層は例えば、ポリシリコン膜又はポリシ
リコン膜及びシリサイド膜が積層された多層膜で形成さ
れる。ゲートマスク用絶縁物質層は後続工程で形成され
る層間絶縁膜２０８とエッチング選択比を有する物質、
例えばＳｉＮ又はＳｉＯＮ等の絶縁物質で形成される。
絶縁物質層は１０００オングストロームから２０００オ
ングストロームの厚さ範囲内で形成される。
【００４６】導電物質層及び絶縁物質層がこの分野でよ
く知られた写真エッチング工程によりパタニングされて
ゲート電極層２０４即ち、ゲート電極２０４ａ及びゲー
トマスク２０４ｂが形成される。ゲート電極２０４ａ両
側の活性領域２０１上にＬＤＤ(ｌｉｇｈｔｌｙｄｏｐ
ｅｄ ｄｒａｉｎ)構造のための低濃度ソース/ドレーン
不純物イオンが注入される。
【００４７】ゲート電極２０４ａ及びゲートマスク２０
４ｂの両側壁にゲートスペーサ２０５が形成される。ゲ
ートスペーサ２０５はゲートマスク２０４ｂと同じく、
後続工程により形成される層間絶縁膜２０８とエッチン
グ選択比を有する物質例えば、ＳｉＮ又はＳｉＯＮ等の
絶縁物質で形成される。即ち、半導体基板２００全面に
絶縁物質(ＳｉＮ又はＳｉＯＮ）が５００オングストロ
ームから１０００オングストロームの厚さ範囲内で形成
された後、エッチバック工程でエッチングされて形成さ
れる。ゲートスペーサ２０５両側の活性領域２０１上に
高濃度ソース/ドレーン不純物イオンが注入されてトラ
ンジスタが完成される。
【００４８】トランジスタを含んで半導体基板２００全
面に活性領域２０１、素子隔離膜２０２、ゲートマスク
４０４ｂ、そしてゲートスペーサ２０５を保護するため
の物質層２０６が形成される。物質層２０６もまた、後
続工程により形成される層間絶縁膜２０８とエッチング
選択比を有する物質例えば、ＳｉＮ又はＳｉＯＮ等の絶
縁物質で形成される。物質層２０６は約１００オングス
トロームの厚さを有するように薄く形成され、後続工程
で層間絶縁膜に対対するエッチング停止層として使われ
る。
【００４９】物質層２０６上に層間絶縁膜２０８例え
ば、酸化膜が３０００オングストロームから９０００オ
ングストロームの厚さ範囲内で形成される。層間絶縁膜
２０８はボイド(ｖｏｉｄ)を発生させない充填(ｆｉｌ
ｌｉｎｇ)特性が優秀な膜質で形成される。層間絶縁膜
２０８がＣＭＰ工程乃至エッチバック工程により平坦化
エッチングされてその上部表面が平坦化される。
【００５０】次に、図１９において、層間絶縁膜２０８
上にフォトレジストパターン２１０が形成される。フォ
トレジストパターン２１０は第１実施形態の図１４に示
されたように、活性領域２０１及び非活性領域の一部を
含む'Ｔ'字形のオープン領域２１１を有するように形成
される。オープン領域２１１はストレージノードコンタ
クト領域ａとビットラインコンタクト領域ｂを含むマー
ジコンタクト領域２１１になる。このようなマージコン
タクト領域は従来コンタクト領域よりその大きさが増加
されたことであり、コンタクト領域の大きさが小さくな
る時発生されるエッチング停止現像を防止するようにな
る。また、Ｋｏｈｙａｍａ等が提案した構造に比べてフ
ォトレジストパターンが占める面積が増加されてエッチ
ング選択比を向上させるようになる。
【００５１】図２０を参照すると、フォトレジストパタ
ーン２１０をマスクとして使用して層間絶縁膜２０８が
エッチングされてコンタクトオプニング２１１ａが形成
される。この時、ゲートマスク２０４ｂ、ゲートスペー
サ２０５、そして物質層２０６がゲート電極２０４ａ及
び素子隔離膜２０２のエッチングを防止するようにな
る。即ち、エッチング停止層として使われる。
【００５２】図２１において、フォトレジストパターン
２１０が除去された後、コンタクトオプニング２１１ａ
及び層間絶縁膜２０８上に本発明の第２実施形態による
新規した少なくとも物質層２０６厚さ以上の補償マスク
層２２０が形成される。補償マスク層２２０は高段差部
位即ち、ゲートマスク２０４ｂ上に相対的にさらに厚く
形成されるようにする。このために、ＰＥＣＶＤ(ｐｌ
ａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａ
ｐｏｒ ｄｅｐｏｓｉｔｉｏｎ)のように、故意的に不
良なステップカバレージ(ｓｔｅｐ ｃｏｖｅｒａｇｅ)
を形成することができる方法で遂行される。
【００５３】補償マスク層２２０はゲートスペーサ２０
５間の活性領域２０１上の物質層２０６を除去するため
のエッチング工程時ゲートマスク２０４ｂの損失を補償
するために形成される。
【００５４】補償マスク層２２０は、ゲートマスク２０
４ｂと同じくＳｉＮ又はＳｉＯＮ等の絶縁物質で形成さ
れ、その厚さは２００オングストロームから１５００オ
ングストロームの厚さ範囲内で形成される。
【００５５】ゲートスペーサ２０５間の活性領域２０１
が露出されるように補償マスク層２２０及び物質層２０
６がエッチバック工程等でエッチングされると、図５Ｅ
に示されたように、オープン領域２１１内のゲート電極
とその他の領域のゲート電極間に段差がほとんどなくな
る。
【００５６】以下工程は、第１実施形態と同一な段階で
遂行される。即ち、コンタクトオプニング２１１ａが完
全に充填される時まで層間絶縁膜２０８上に導電層、例
えばポリシリコン膜が形成される。ポリシリコン膜が層
間絶縁膜２０８の上部表面が露出される時までＣＭＰ工
程乃至エッチバック工程で平坦化エッチングされる。ポ
リシリコン膜がＣＭＰ工程でエッチングされる場合、例
えば通常のポリシリコンエッチング用スラリー(ｓｌｕ
ｒｒｙ)を使用して遂行される。
【００５７】最後に、ゲートマスク２０４ｂの上部表面
が露出される時まで層間絶縁膜２０８及びポリシリコン
膜がＣＭＰ工程で平坦化エッチングされると各々自己整
列されたストレージノードコンタクトパッド(図面に未
図示)及びビットラインコンタクトパッド(図示せず)が
同時に形成される。層間絶縁膜２０８及びポリシリコン
膜に対するＣＭＰ工程は、例えば通常の酸化膜エッチン
グ用スラリーを使用して遂行される。
【００５８】前述したように、オープン領域２１１のゲ
ートマスクとその他の領域のゲートマスク間の段差を最
小化することによって、平坦化エッチング工程がより容
易に遂行される。
【００５９】
【発明の効果】本発明は、ストレージノードコンタクト
領域とビットラインコンタクト領域を'Ｔ'字形でマージ
させることによって、再現性のある自己整列コンタクト
が形成でき、コンタクトホールの縦横比増加によるエッ
チング停止現像が防止でき、またフォトレジストパター
ンが占める面積を十分に確保することによって層間絶縁
膜エッチング時、エッチング選択比減少が防止できる効
果がある。
【００６０】本発明はマージコンタクト領域形成のため
のエッチング工程により損失されるゲートマスクを補償
するためのマスク層形成工程を追加することによって、
マージコンタクト領域内のゲートマスクとその他の領域
のゲートマスク間の段差を最小化させることができ、こ
れで後続コンタクトパッド形成のための平坦化工程が容
易にでき、ポリストリンガによるコンタクトパッド間ブ
リッジングが防止できる効果がある。
【図面の簡単な説明】
【図１】 従来の半導体装置の自己整列コンタクト形成
方法により形成された自己整列コンタクト構造を示す平
面図である。
【図２】 図１のＡ-Ａ'ラインを追って切開された断面
図であり、自己整列コンタクト形成方法の工程を示す断
面図である。
【図３】 図１のＡ-Ａ'ラインを追って切開された断面
図であり、自己整列コンタクト形成方法の工程を示す断
面図である。
【図４】 本発明の第１実施形態による半導体装置の自
己整列コンタクト形成方法の工程を示す平面図である。
【図５】 本発明の第１実施形態による半導体装置の自
己整列コンタクト形成方法の工程を示す平面図である。
【図６】 本発明の第１実施形態による半導体装置の自
己整列コンタクト形成方法の工程を示す平面図である。
【図７】 本発明の第１実施形態による半導体装置の自
己整列コンタクト形成方法の工程を示す平面図である。
【図８】 本発明の第１実施形態による半導体装置の自
己整列コンタクト形成方法の工程を示す平面図である。
【図９】 本発明の第１実施形態による半導体装置の自
己整列コンタクト形成方法の工程を示す平面図である。
【図１０】 本発明の第１実施形態による半導体装置の
自己整列コンタクト形成方法の工程を示す平面図であ
る。
【図１１】 図４のＢ-Ｂ'ラインを折って切開した断面
図である。
【図１２】 図５のＢ-Ｂ'ラインを折って切開した断面
図である。
【図１３】 図６のＢ-Ｂ'ラインを折って切開した断面
図である。
【図１４】 図７のＢ-Ｂ'ラインを折って切開した断面
図である。
【図１５】 図８のＢ-Ｂ'ラインを折って切開した断面
図である。
【図１６】 図９のＢ-Ｂ'ラインを折って切開した断面
図である。
【図１７】 図１０のＢ-Ｂ'ラインを折って切開した断
面図である。
【図１８】 本発明の第２実施形態による半導体装置の
自己整列コンタクト形成方法の工程を示す断面図であ
る。
【図１９】 本発明の第２実施形態による半導体装置の
自己整列コンタクト形成方法の工程を示す断面図であ
る。
【図２０】 本発明の第２実施形態による半導体装置の
自己整列コンタクト形成方法の工程を示す断面図であ
る。
【図２１】 本発明の第２実施形態による半導体装置の
自己整列コンタクト形成方法の工程を示す断面図であ
る。
【図２２】 本発明の第２実施形態による半導体装置の
自己整列コンタクト形成方法の工程を示す断面図であ
る。
【符号の説明】
１、１００、２００：半導体基板 ２、１０１、２０１：活性領域 ３、１０２、２０２：素子隔離膜 ４ａ、１０４ａ、２０４ａ： ゲート電極 ４ｂ、１０４ｂ、２０４ｂ： ゲートマスク ５、１０５、２０５： ゲートスペーサ ６、１０８、２０８： 層間絶縁膜 ７ａ、７ｂ： コンタクトホール ８ａ、１１２ａ： ストレージノードコンタクトパッド ８ｂ、１１２ｂ： ビットラインコンタクトパッド １０６、２０６： 物質層 １１０、２１０： フォトレジストパターン １１１、２１１： マージコンタクト領域、T字形オープ
ン領域 １１１ａ、２１１ａ： コンタクトオ−プニング ２２０：補償マスク層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鄭 燦旭 大韓民国ソウル市西草區西草洞1436−１現 代エーピーティ21−408 (72)発明者 趙 昶賢 大韓民国ソウル市松波區新天洞17−６美星 エーピーティ９−408 (72)発明者 鄭 弘植 大韓民国京畿道水原市勸善區九雲洞三煥エ ーピーティ９−1504 (72)発明者 李 宰求 大韓民国ソウル市冠岳區新林11洞1574−１

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、活性領域と非活性領域を
    定義して前記半導体基板内に形成された素子隔離膜と、
    半導体基板上に形成されたゲート電極、ゲートマスク、
    そしてゲートスペーサを有するトランジスタを含む半導
    体装置の自己整列コンタクト形成方法において、 前記トランジスタを含む半導体基板全面に物質層を形成
    する段階と、 前記物質層上に平坦な上部表面を有する層間絶縁膜を形
    成する段階と、 前記層間絶縁膜上に非活性領域の一部と活性領域が露出
    されるようにマスクパターンをＴ字形のオープン領域を
    有するように形成する段階と、 前記マスクパターンを使用して前記ゲートスペーサ間の
    半導体基板上部表面が露出される時まで層間絶縁膜及び
    物質層を順にエッチングする段階と、 前記マスクパターンを除去する段階と、 前記オープン領域が完全に充填される時まで層間絶縁膜
    上に導電層を形成する段階と、 前記ゲートマスクの上部表面が露出される時まで前記導
    電層及び層間絶縁膜を平坦化エッチングして少なくとも
    二つ以上のコンタクトパッドを形成する段階とを含むこ
    とを特徴とする半導体装置の自己整列コンタクト形成方
    法。
  2. 【請求項２】 前記ゲートマスク、ゲートスペーサ、そ
    して物質層は、前記層間絶縁膜とエッチング選択比を有
    する絶縁物質で形成されることを特徴とする請求項１に
    記載の半導体装置の自己整列コンタクト形成方法。
  3. 【請求項３】 前記絶縁物質は、ＳｉＮ又はＳｉＯＮで
    あることを特徴とする請求項２に記載の半導体装置の自
    己整列コンタクト形成方法。
  4. 【請求項４】 前記ゲートマスクは、１０００オングス
    トロームから２０００オングストロームまでの厚さ範囲
    内で形成され、前記ゲートスペーサは５００オングスト
    ロームから１０００オングストロームまでの厚さの範囲
    内で形成され、前記物質層は約１００オングストローム
    の厚さ範囲内で形成されることを特徴とする請求項１又
    は２に記載の半導体装置の自己整列コンタクト形成方
    法。
  5. 【請求項５】 前記ゲートマスク、ゲートスペーサ、そ
    して物質層は、前記層間絶縁膜エッチング時エッチング
    停止層として使われることを特徴とする請求項１に記載
    の半導体装置の自己整列コンタクト形成方法。
  6. 【請求項６】 前記層間絶縁膜は、３０００オングスト
    ロームから９０００オングストロームまでの厚さ範囲内
    で形成され、前記導電層は３０００オングストロームか
    ら７０００オングストロームまでの厚さ範囲内で形成さ
    れることを特徴とする請求項１に記載の半導体装置の自
    己整列コンタクト形成方法。
  7. 【請求項７】 前記Ｔ字形のオープン領域は、少なくと
    も二つ以上のコンタクト領域を含むマージコンタクト領
    域であることを特徴とする請求項１に記載の半導体装置
    の自己整列コンタクト形成方法。
  8. 【請求項８】 前記平坦化エッチング工程は、ＣＭＰ工
    程、エッチバック工程、そしてこれらの複合工程のうち
    のいずれか一つで遂行されることを特徴とする請求項１
    に記載の半導体装置の自己整列コンタクト形成方法。
  9. 【請求項９】 前記導電層及び層間絶縁膜平坦化エッチ
    ング工程後、前記コンタクトパッドの上部の一部をエッ
    チングする段階をさらに含むことを特徴とする請求項１
    に記載の半導体装置の自己整列コンタクト形成方法。
  10. 【請求項１０】 前記コンタクトパッドのエッチング工
    程は、隣接するコンタクトパッド間の導電ストリンガを
    除去するために湿式エッチング工程及び乾式エッチング
    工程のうちのいずれか一つで遂行されることを特徴とす
    る請求項９に記載の半導体装置の自己整列コンタクト形
    成方法。
  11. 【請求項１１】 半導体基板と、前記半導体基板内に活
    性領域と非活性領域とを定義するよう形成された素子隔
    離膜と、半導体基板上に形成されたゲート電極、ゲート
    マスク、およびゲートスペーサを有するトランジスタを
    含む半導体装置の自己整列コンタクト形成方法におい
    て、 前記トランジスタを含む半導体基板全面に物質層を形成
    する段階と、 前記トランジスタを完全に覆う時まで前記物質層上に第
    １層間絶縁膜を形成する段階と、 前記ゲートマスクの上部表面が露出される時まで第１層
    間絶縁膜の上部表面を平坦化エッチングする段階と、 前記第１層間絶縁膜上に第２層間絶縁膜を形成する段階
    と、 前記第２層間絶縁膜上に非活性領域の一部と活性領域が
    露出されるようマスクパターンをＴ字形のオープン領域
    を有するように形成する段階と、 前記マスクパターンを使用して前記ゲートスペーサ間の
    活性領域の上部表面が露出される時まで第２層間絶縁膜
    及び第１層間絶縁膜、そして物質層を順にエッチングす
    る段階と、 前記マスクパターンを除去する段階と、 前記オープン領域が完全に充填される時まで第２層間絶
    縁膜上に導電層を形成する段階と、 前記ゲートマスクの上部表面が露出される時まで前記導
    電層及び第２層間絶縁膜を平坦化エッチングして少なく
    とも二つ以上のコンタクトパッドを形成する段階とを含
    むことを特徴とする半導体装置の自己整列コンタクト形
    成方法。
  12. 【請求項１２】 前記導電層及び前記第２層間絶縁膜の
    平坦化エッチング工程後、前記コンタクトパッドの上部
    の一部をエッチングする段階をさらに含むことを特徴と
    する請求項１１に記載の半導体装置の自己整列コンタク
    ト形成方法。
  13. 【請求項１３】 前記コンタクトパッドエッチング工程
    は、隣接のコンタクトパッド間の導電ストリンガを除去
    するために湿式エッチング工程及び乾式エッチング工程
    のうちのいずれか一つで遂行されることを特徴とする請
    求項１２に記載の半導体装置の自己整列コンタクト形成
    方法。
  14. 【請求項１４】 半導体基板と、該半導体基板上に形成
    された構造物(ｓｔｒｕｃｔｕｒｅｓ)、および構造物を
    取り囲むように形成されたキャッピング層(ｃａｐｐｉ
    ｎｇ ｌａｙｅｒ)を含む半導体装置の自己整列コンタ
    クト形成方法において、 前記半導体基板全面に平坦な上部表面を有する層間絶縁
    膜を形成する段階と、 前記層間絶縁膜上にマスクパターンを少なくとも二つ以
    上のコンタクト領域を含むオープン領域を有するように
    形成する段階と、 前記マスクパターンを使用して前記キャッピング層間の
    半導体基板の上部表面が露出される時まで層間絶縁膜を
    エッチングする段階と、 前記マスクパターンを除去する段階と、 前記オープン領域が完全に充填される時まで層間絶縁膜
    上に導電層を形成する段階と、 前記キャッピング層の上部表面が露出される時まで前記
    導電層及び層間絶縁膜を平坦化エッチングして少なくと
    も二つ以上のコンタクトパッドを形成する段階とを含む
    ことを特徴とする半導体装置の自己整列コンタクト形成
    方法。
  15. 【請求項１５】 前記導電層及び層間絶縁膜平坦化エッ
    チング工程後、前記コンタクトパッドの上部の一部をエ
    ッチングする段階をさらに含むことを特徴とする請求項
    １４に記載の半導体装置の自己整列コンタクト形成方
    法。
  16. 【請求項１６】 前記コンタクトパッドエッチング工程
    は、隣接のコンタクトパッド間の導電ストリンガを除去
    するために湿式エッチング工程及び乾式エッチング工程
    中のいずれか一つにより遂行されることを特徴とする請
    求項１５に記載の半導体装置の自己整列コンタクト形成
    方法。
  17. 【請求項１７】 半導体基板と、活性領域と非活性領域
    を定義して前記半導体基板内に形成された素子隔離膜
    と、半導体基板上に形成されたゲート電極、ゲートマス
    ク、そしてゲートスペーサを有するトランジスタを含む
    半導体装置の自己整列コンタクト形成方法において、 前記トランジスタを含んで半導体基板全面に物質層を形
    成する段階と、 前記物質層上に平坦な上部表面を有する層間絶縁膜を形
    成する段階と、 前記層間絶縁膜上に非活性領域の一部と活性領域が露出
    されるようにマスクパターンをＴ字形のオープン領域を
    有するように形成する段階と、 前記マスクパターンを使用して前記ゲートスペーサ間の
    物質層が露出される時まで前記層間絶縁膜をエッチング
    する段階と、 前記マスクパターンを除去する段階と、 前記オープン領域及び層間絶縁膜上に少なくとも前記物
    質層の厚さ以上の補償マスク層を高段差部位により厚く
    形成する段階と、 前記ゲートスペーサ間の前記半導体基板の上部表面が露
    出される時まで前記補償マスク層及び物質層を順にエッ
    チングする段階とを含むことを特徴とする半導体装置の
    自己整列コンタクト形成方法。
  18. 【請求項１８】 前記ゲートマスク、ゲートスペーサ、
    そして物質層は前記層間絶縁膜とエッチング選択比を有
    する絶縁物質で形成されることを特徴とする請求項１７
    に記載の半導体装置の自己整列コンタクト形成方法。
  19. 【請求項１９】 前記絶縁物質は、ＳｉＮ及びＳｉＯＮ
    中いずれか一つであることを特徴とする請求項１８に記
    載の半導体装置の自己整列コンタクト形成方法。
  20. 【請求項２０】 前記ゲートマスク、ゲートスペーサ、
    そして物質層は、前記層間絶縁膜エッチング時エッチン
    グ停止層として使われることを特徴とする請求項１７に
    記載の半導体装置の自己整列コンタクト形成方法。
  21. 【請求項２１】 前記'Ｔ'字形のオープン領域は、少な
    くとも二つ以上のコンタクト領域を含むマージコンタク
    ト領域であることを特徴とする請求項１７に記載の半導
    体装置の自己整列コンタクト形成方法。
  22. 【請求項２２】 前記補償マスク層は、ＳｉＮ及びＳｉ
    ＯＮ中いずれか一つで形成されることを特徴とする請求
    項１７に記載の半導体装置の自己整列コンタクト形成方
    法。
  23. 【請求項２３】 前記補償マスク層は、ＰＥＣＶＤのよ
    うにステップカバレージを不良に形成可能な蒸着工程で
    形成されることを特徴とする請求項１７に記載の半導体
    装置の自己整列コンタクト形成方法。
  24. 【請求項２４】 前記補償マスク層は、２００オングス
    トロームから１５００オングストロームまでの厚さ範囲
    内で形成されることを特徴とする請求項１７に記載の半
    導体装置の自己整列コンタクト形成方法。
  25. 【請求項２５】 前記補償マスク層及び物質層エッチン
    グ工程後、前記オープン領域が完全に充填される時まで
    層間絶縁膜上に導電層を形成する段階と、 前記補償マスク層の上部表面が露出される時まで前記導
    電層及び層間絶縁膜を平坦化エッチングして少なくとも
    二つ以上のコンタクトパッドを形成する段階とをさらに
    含むことを特徴とする請求項１７に記載の半導体装置の
    自己整列コンタクト形成方法。
JP00135899A 1998-01-08 1999-01-06 半導体装置の自己整列コンタクト形成方法 Expired - Fee Related JP4040781B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR19980000309 1998-01-08
KR19980000308 1998-01-08
KR1998309 1998-08-03
KR1998308 1998-08-03
KR199831537 1998-08-03
KR1019980031537A KR100276387B1 (ko) 1998-01-08 1998-08-03 반도체 장치의 자기정렬 콘택 형성 방법

Publications (2)

Publication Number Publication Date
JPH11251557A true JPH11251557A (ja) 1999-09-17
JP4040781B2 JP4040781B2 (ja) 2008-01-30

Family

ID=34978890

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00135899A Expired - Fee Related JP4040781B2 (ja) 1998-01-08 1999-01-06 半導体装置の自己整列コンタクト形成方法

Country Status (9)

Country Link
US (1) US6177320B1 (ja)
JP (1) JP4040781B2 (ja)
KR (1) KR100276387B1 (ja)
CN (1) CN1157763C (ja)
DE (1) DE19860769C2 (ja)
FR (1) FR2773417B1 (ja)
GB (1) GB2333179B (ja)
NL (2) NL1010986C2 (ja)
TW (1) TW392304B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282028A (ja) * 2003-03-14 2004-10-07 Hynix Semiconductor Inc 半導体素子の製造方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100284535B1 (ko) * 1998-06-17 2001-04-02 윤종용 반도체장치의자기정렬콘택형성방법
KR100308619B1 (ko) * 1999-08-24 2001-11-01 윤종용 반도체 장치용 자기 정렬 콘택 패드 형성 방법
KR100527577B1 (ko) * 1999-12-24 2005-11-09 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100352909B1 (ko) * 2000-03-17 2002-09-16 삼성전자 주식회사 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체
KR100355236B1 (ko) 2000-09-21 2002-10-11 삼성전자 주식회사 자기 정렬된 컨택 형성 방법 및 이를 이용한 반도체소자의 제조 방법
FR2816110B1 (fr) * 2000-10-27 2003-03-21 St Microelectronics Sa Lignes de bit en memoire dram
KR100343148B1 (ko) * 2000-11-10 2002-07-06 윤종용 반도체 소자의 콘택패드 형성방법
US6410955B1 (en) 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits
US6723655B2 (en) 2001-06-29 2004-04-20 Hynix Semiconductor Inc. Methods for fabricating a semiconductor device
US6888217B2 (en) * 2001-08-30 2005-05-03 Micron Technology, Inc. Capacitor for use in an integrated circuit
KR20030058584A (ko) * 2001-12-31 2003-07-07 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR100431816B1 (ko) * 2002-06-29 2004-05-17 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20040011016A (ko) * 2002-07-26 2004-02-05 동부전자 주식회사 알에프 반도체소자 제조방법
DE10250872B4 (de) 2002-10-31 2005-04-21 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur mit mehreren Gate-Stapeln
KR100465632B1 (ko) * 2002-12-21 2005-01-13 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법
KR100632036B1 (ko) * 2002-12-30 2006-10-04 동부일렉트로닉스 주식회사 반도체 메모리 소자의 제조 방법
KR20050002315A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100499175B1 (ko) * 2003-09-01 2005-07-01 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JP4671614B2 (ja) * 2004-03-03 2011-04-20 パナソニック株式会社 半導体装置
KR100672780B1 (ko) * 2004-06-18 2007-01-22 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
KR100991381B1 (ko) * 2004-10-30 2010-11-02 주식회사 하이닉스반도체 리프레시 특성을 향상시킬 수 있는 반도체 소자
US7301185B2 (en) * 2004-11-29 2007-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. High-voltage transistor device having an interlayer dielectric etch stop layer for preventing leakage and improving breakdown voltage
KR100673125B1 (ko) * 2005-04-15 2007-01-22 주식회사 하이닉스반도체 포토 마스크
JP4205734B2 (ja) * 2006-05-25 2009-01-07 エルピーダメモリ株式会社 半導体装置の製造方法
KR101186043B1 (ko) 2009-06-22 2012-09-25 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
KR102057067B1 (ko) * 2013-01-29 2019-12-18 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
US9123575B1 (en) * 2014-07-21 2015-09-01 Avalanche Technology, Inc. Semiconductor memory device having increased separation between memory elements
US9397049B1 (en) 2015-08-10 2016-07-19 International Business Machines Corporation Gate tie-down enablement with inner spacer
US9548448B1 (en) 2015-11-12 2017-01-17 Avalanche Technology, Inc. Memory device with increased separation between memory elements
US10818498B1 (en) 2019-05-09 2020-10-27 Globalfoundries Inc. Shaped gate caps in spacer-lined openings

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4196443A (en) * 1978-08-25 1980-04-01 Rca Corporation Buried contact configuration for CMOS/SOS integrated circuits
US4999318A (en) * 1986-11-12 1991-03-12 Hitachi, Ltd. Method for forming metal layer interconnects using stepped via walls
DE3727142C2 (de) * 1987-08-14 1994-02-24 Kernforschungsz Karlsruhe Verfahren zur Herstellung von Mikrosensoren mit integrierter Signalverarbeitung
JP2624854B2 (ja) * 1989-10-23 1997-06-25 株式会社日立製作所 ２次イオン質量分析装置
JP3086747B2 (ja) * 1992-05-07 2000-09-11 三菱電機株式会社 半導体装置およびその製造方法
US5258096A (en) * 1992-08-20 1993-11-02 Micron Semiconductor, Inc. Method of forming local etch stop landing pads for simultaneous, self-aligned dry etching of contact vias with various depths
US5700706A (en) * 1995-12-15 1997-12-23 Micron Technology, Inc. Self-aligned isolated polysilicon plugged contacts
JP3215320B2 (ja) * 1996-03-22 2001-10-02 株式会社東芝 半導体装置の製造方法
US5706164A (en) * 1996-07-17 1998-01-06 Vangaurd International Semiconductor Corporation Method of fabricating high density integrated circuits, containing stacked capacitor DRAM devices, using elevated trench isolation and isolation spacers
US5907781A (en) * 1998-03-27 1999-05-25 Advanced Micro Devices, Inc. Process for fabricating an integrated circuit with a self-aligned contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004282028A (ja) * 2003-03-14 2004-10-07 Hynix Semiconductor Inc 半導体素子の製造方法

Also Published As

Publication number Publication date
DE19860769A1 (de) 1999-07-15
KR100276387B1 (ko) 2000-12-15
FR2773417A1 (fr) 1999-07-09
JP4040781B2 (ja) 2008-01-30
GB2333179A (en) 1999-07-14
CN1157763C (zh) 2004-07-14
GB9825187D0 (en) 1999-01-13
KR19990066733A (ko) 1999-08-16
NL1010986A1 (nl) 1999-07-12
NL1010986C2 (nl) 2004-04-08
DE19860769C2 (de) 2002-11-14
NL1025870A1 (nl) 2004-07-07
GB2333179B (en) 2000-05-17
CN1222753A (zh) 1999-07-14
FR2773417B1 (fr) 2004-12-31
NL1025870C2 (nl) 2006-02-14
TW392304B (en) 2000-06-01
US6177320B1 (en) 2001-01-23

Similar Documents

Publication Publication Date Title
JP4040781B2 (ja) 半導体装置の自己整列コンタクト形成方法
KR100281692B1 (ko) 반도체 장치의 자기정렬 콘택 패드 및 그 형성 방법
KR100307287B1 (ko) 반도체장치의패드제조방법
US6607955B2 (en) Method of forming self-aligned contacts in a semiconductor device
JP2007329501A (ja) 半導体装置の自己整列コンタクト形成方法
US6248654B1 (en) Method for forming self-aligned contact
KR100268443B1 (ko) 반도체 장치의 자기 정렬 콘택 형성 방법
KR100383325B1 (ko) 셀프-얼라인 콘택을 형성하기 위한 반도체 장치의 배선 및그 형성방법
US6159808A (en) Method of forming self-aligned DRAM cell
KR100308619B1 (ko) 반도체 장치용 자기 정렬 콘택 패드 형성 방법
US6156636A (en) Method of manufacturing a semiconductor device having self-aligned contact holes
KR100377833B1 (ko) 보더리스 콘택 구조를 갖는 반도체 장치 및 그 제조방법
KR100356798B1 (ko) 반도체 소자의 제조방법
KR100604812B1 (ko) 자기 정렬된 컨택 공정을 이용한 반도체 소자의 제조 방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20000061305A (ko) 반도체 장치의 제조 방법
KR20040065491A (ko) 자기 정렬 콘택 구조를 갖는 반도체 소자의 형성 방법
KR20010005229A (ko) 반도체소자의 콘택 형성방법
KR20020024840A (ko) 반도체장치의 콘택플러그 형성방법
KR20000004426A (ko) 반도체 소자 분리 방법
KR20040011686A (ko) 반도체 장치의 콘택 형성 방법
KR20020091935A (ko) 반도체소자 제조방법
JP2001085355A (ja) 半導体装置の製造方法およびエッチング方法
KR20000004459A (ko) 반도체 메모리장치의 제조방법
KR20040069401A (ko) 소자분리막의 손실을 방지한 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101116

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121116

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131116

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees