JP3086747B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3086747B2 JP3086747B2 JP04114945A JP11494592A JP3086747B2 JP 3086747 B2 JP3086747 B2 JP 3086747B2 JP 04114945 A JP04114945 A JP 04114945A JP 11494592 A JP11494592 A JP 11494592A JP 3086747 B2 JP3086747 B2 JP 3086747B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- interlayer insulating
- forming
- conductive wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に関し、特に、互いに深さの異なる複数のコン
タクトホールを有する半導体装置を形成する場合の、深
さの相違に起因する種々の問題点を解決するための技術
に関するものである。
製造方法に関し、特に、互いに深さの異なる複数のコン
タクトホールを有する半導体装置を形成する場合の、深
さの相違に起因する種々の問題点を解決するための技術
に関するものである。
【０００２】
【従来の技術】以下、互いに深さの異なる複数のコンタ
クトホールを有する従来の半導体装置およびその製造方
法を、ＤＲＡＭ（Dynamic Random Access Memory）を例
に挙げて説明する。
クトホールを有する従来の半導体装置およびその製造方
法を、ＤＲＡＭ（Dynamic Random Access Memory）を例
に挙げて説明する。
【０００３】図１９に、一般にスタックトキャパシタ構
造と呼ばれるメモリセルを有するＤＲＡＭの、メモリセ
ル部分の断面図を示す。図１９を参照して、従来のスタ
ックトキャパシタ構造を有するメモリセルは、半導体基
板１の表面においてフィールド絶縁膜２によって分離さ
れた活性領域上に、ＭＯＳ（Metal Oxide Semiconducto
r ）型電界効果トランジスタが形成され、その近傍に、
スタックト構造を有するキャパシタが形成されている。
ＭＯＳ型電界効果トランジスタは、半導体基板１表面に
形成された、ソース／ドレイン領域となる不純物拡散領
域３，４と、これらの不純物拡散領域３，４の間に挟ま
れた領域の半導体基板１表面上に、ゲート絶縁膜５を介
して、ワード線となるゲート電極６ａが形成されてい
る。ワード線は複数本平行に配されており、フィールド
絶縁膜２上にも、ゲート電極６ａと平行にゲート電極６
ｂが存在する。ゲート電極６ａ，６ｂを覆う絶縁膜７
ａ，７ｂ上には、ストレージノードとなるキャパシタの
下部電極８と、誘電体膜９と、下部電極８とともに誘電
体膜９を挟む上部電極１０が形成されている。
造と呼ばれるメモリセルを有するＤＲＡＭの、メモリセ
ル部分の断面図を示す。図１９を参照して、従来のスタ
ックトキャパシタ構造を有するメモリセルは、半導体基
板１の表面においてフィールド絶縁膜２によって分離さ
れた活性領域上に、ＭＯＳ（Metal Oxide Semiconducto
r ）型電界効果トランジスタが形成され、その近傍に、
スタックト構造を有するキャパシタが形成されている。
ＭＯＳ型電界効果トランジスタは、半導体基板１表面に
形成された、ソース／ドレイン領域となる不純物拡散領
域３，４と、これらの不純物拡散領域３，４の間に挟ま
れた領域の半導体基板１表面上に、ゲート絶縁膜５を介
して、ワード線となるゲート電極６ａが形成されてい
る。ワード線は複数本平行に配されており、フィールド
絶縁膜２上にも、ゲート電極６ａと平行にゲート電極６
ｂが存在する。ゲート電極６ａ，６ｂを覆う絶縁膜７
ａ，７ｂ上には、ストレージノードとなるキャパシタの
下部電極８と、誘電体膜９と、下部電極８とともに誘電
体膜９を挟む上部電極１０が形成されている。
【０００４】キャパシタの下部電極８は、コンタクトホ
ール４ａにおいて不純物拡散領域４と電気的に接続され
ている。キャパシタの上部電極１０上には、層間絶縁膜
１１を介して、ビット線となる導電層１２が形成され、
この導電層１２は、層間絶縁膜１１に設けられたコンタ
クトホール１３において、不純物拡散領域３と電気的に
接続されている。
ール４ａにおいて不純物拡散領域４と電気的に接続され
ている。キャパシタの上部電極１０上には、層間絶縁膜
１１を介して、ビット線となる導電層１２が形成され、
この導電層１２は、層間絶縁膜１１に設けられたコンタ
クトホール１３において、不純物拡散領域３と電気的に
接続されている。
【０００５】導電層１２上には、比較的平坦な層間絶縁
膜１４が形成され、さらにその表面に、ＴｉＮなどから
なるバリアメタル層１５ａとＡｌ−Ｓｉ−Ｃｕなどから
なるアルミニウム合金層１５ｂとの２層構造を有する導
電層１５が形成されている。導電層１５は、図１９の断
面では現われない位置において、コンタクトホールを介
してゲート電極６ａ，６ｂと導通し、ワード線の導電性
向上を図るための、いわゆるワード線裏打ち用の配線
や、メモリセルの周辺回路部において半導体基板１表面
やキャパシタの上部電極１０の表面などと電気的に接続
される配線である。層間絶縁膜１４上には、導電層１５
を覆ってパッシベーション膜１６が形成されている。
膜１４が形成され、さらにその表面に、ＴｉＮなどから
なるバリアメタル層１５ａとＡｌ−Ｓｉ−Ｃｕなどから
なるアルミニウム合金層１５ｂとの２層構造を有する導
電層１５が形成されている。導電層１５は、図１９の断
面では現われない位置において、コンタクトホールを介
してゲート電極６ａ，６ｂと導通し、ワード線の導電性
向上を図るための、いわゆるワード線裏打ち用の配線
や、メモリセルの周辺回路部において半導体基板１表面
やキャパシタの上部電極１０の表面などと電気的に接続
される配線である。層間絶縁膜１４上には、導電層１５
を覆ってパッシベーション膜１６が形成されている。
【０００６】以上のように構成されたＤＲＡＭは、その
周辺回路部において、導電配線１５と半導体基板１ある
いは導電配線１５とキャパシタの上部電極１０が、層間
絶縁膜に形成されたコンタクトホールにおいて電気的に
接続されている。
周辺回路部において、導電配線１５と半導体基板１ある
いは導電配線１５とキャパシタの上部電極１０が、層間
絶縁膜に形成されたコンタクトホールにおいて電気的に
接続されている。
【０００７】導電配線１５と半導体基板１表面とを電気
的に接続させるためのコンタクトホール２０は、図２０
に示すように、層間絶縁膜１７，１８，１９が平坦化の
ための熱処理を経た場合には、比較的高く（深さ
ｄ1 ）、レジストマスク２１をマスクとして異方性エッ
チングによって形成される。層間絶縁膜１７，１８，１
９の平坦化処理を行なわない場合には、図２１に示すよ
うに、コンタクトホール２０は比較的浅く（深さｄ2 ：
ｄ2 ＜ｄ1 ）なる。また、導電配線１５とキャパシタの
上部電極（セルプレート）１０を電気的に接続させるた
めのコンタクトホール２２は、図２２に示すように、層
間絶縁膜１７を貫通せず、またこの位置の層間絶縁膜１
８，１９は、図２０に示した位置に比べて比較的薄いた
め、レジストマスク２３をマスクとして、比較的浅く
（ｄ3 ＜ｄ1 ，ｄ2 ）形成される。
的に接続させるためのコンタクトホール２０は、図２０
に示すように、層間絶縁膜１７，１８，１９が平坦化の
ための熱処理を経た場合には、比較的高く（深さ
ｄ1 ）、レジストマスク２１をマスクとして異方性エッ
チングによって形成される。層間絶縁膜１７，１８，１
９の平坦化処理を行なわない場合には、図２１に示すよ
うに、コンタクトホール２０は比較的浅く（深さｄ2 ：
ｄ2 ＜ｄ1 ）なる。また、導電配線１５とキャパシタの
上部電極（セルプレート）１０を電気的に接続させるた
めのコンタクトホール２２は、図２２に示すように、層
間絶縁膜１７を貫通せず、またこの位置の層間絶縁膜１
８，１９は、図２０に示した位置に比べて比較的薄いた
め、レジストマスク２３をマスクとして、比較的浅く
（ｄ3 ＜ｄ1 ，ｄ2 ）形成される。
【０００８】表１に、コンタクトホール２０，２２のそ
れぞれの深さの違いを、層間絶縁膜１７，１８，１９の
厚さとの関係において、具体的数値を用いて示してい
る。
れぞれの深さの違いを、層間絶縁膜１７，１８，１９の
厚さとの関係において、具体的数値を用いて示してい
る。
【０００９】
【表１】
【００１０】表１において、コンタクトホール２０が貫
通する層間絶縁膜１８，１９の厚さが所定の幅を持った
値を有するのは、以下の理由によるものである。
通する層間絶縁膜１８，１９の厚さが所定の幅を持った
値を有するのは、以下の理由によるものである。
【００１１】図２０，２１に示すように、コンタクトホ
ール２０が、トランジスタなどの素子が形成された２つ
の領域の間に挟まれた谷間に形成される場合、層間絶縁
膜１８，１９は、写真製版のフォーカスマージンの拡大
などを目的として、熱処理によるリフロー，ドライエッ
チングあるいはウェットエッチングによる全面エッチバ
ックなどによって平坦化される。そのため、図２０，２
１の対比からわかるように、平坦化処理を施した図２０
の場合において、平坦化処理を施さない図２１の場合に
比べて、層間絶縁膜１８，１９のコンタクトホール２０
を開口する位置における厚みが厚くなる。一方、平坦化
のプロセスを行なわない場合には、図２１に示すよう
に、コンタクトホール２０を形成する位置の層間絶縁膜
１８，１９は比較的薄くなり、コンタクトホール２０の
深さは図２０の場合のｄ1 に比べて浅くなる。このこと
は、コンタクトホール２０をエッチングする時間が比較
的短いという点で有利であるが、この場合には、コンタ
クトホール２０を形成する領域と、その領域を挟む素子
などが形成された領域との間で、層間絶縁膜１８，１９
の厚さの違いによる段差が生じてしまう。その段差に起
因して、コンタクトホール２０開口のための写真製版、
あるいは、さらに後工程における導電配線などの写真製
版時において、露光装置の焦点深度以上の段差が生じて
しまうことによるレジストパターンの解像不良が生じ
る。また、導電配線がアルミニウム配線であって、ポジ
レジストを用いた場合の写真製版においては、このよう
な解像不良が生じる上に、露光中の下地段差部からの光
の反射によって、導電配線のためのレジストパターンが
露光されて消失してしまうという、いわゆるハレーショ
ンと称する不都合な現象が生じる。
ール２０が、トランジスタなどの素子が形成された２つ
の領域の間に挟まれた谷間に形成される場合、層間絶縁
膜１８，１９は、写真製版のフォーカスマージンの拡大
などを目的として、熱処理によるリフロー，ドライエッ
チングあるいはウェットエッチングによる全面エッチバ
ックなどによって平坦化される。そのため、図２０，２
１の対比からわかるように、平坦化処理を施した図２０
の場合において、平坦化処理を施さない図２１の場合に
比べて、層間絶縁膜１８，１９のコンタクトホール２０
を開口する位置における厚みが厚くなる。一方、平坦化
のプロセスを行なわない場合には、図２１に示すよう
に、コンタクトホール２０を形成する位置の層間絶縁膜
１８，１９は比較的薄くなり、コンタクトホール２０の
深さは図２０の場合のｄ1 に比べて浅くなる。このこと
は、コンタクトホール２０をエッチングする時間が比較
的短いという点で有利であるが、この場合には、コンタ
クトホール２０を形成する領域と、その領域を挟む素子
などが形成された領域との間で、層間絶縁膜１８，１９
の厚さの違いによる段差が生じてしまう。その段差に起
因して、コンタクトホール２０開口のための写真製版、
あるいは、さらに後工程における導電配線などの写真製
版時において、露光装置の焦点深度以上の段差が生じて
しまうことによるレジストパターンの解像不良が生じ
る。また、導電配線がアルミニウム配線であって、ポジ
レジストを用いた場合の写真製版においては、このよう
な解像不良が生じる上に、露光中の下地段差部からの光
の反射によって、導電配線のためのレジストパターンが
露光されて消失してしまうという、いわゆるハレーショ
ンと称する不都合な現象が生じる。
【００１２】これらの不都合な現象を抑制するため、各
層間絶縁膜の平坦化プロセスは必須であり、コンタクト
ホール開口部の酸化膜の厚さは、その平坦化プロセスに
依存することになる。
層間絶縁膜の平坦化プロセスは必須であり、コンタクト
ホール開口部の酸化膜の厚さは、その平坦化プロセスに
依存することになる。
【００１３】図２２は、キャパシタの上部電極（セルプ
レート）１０上に開口するコンタクトホール２２の形成
工程を示す断面図であるが、上部電極１０の下側にはワ
ード線が存在しないため、上述した平坦化プロセスを経
た後でもコンタクトホール２２の開口領域の膜厚が厚く
なることはない。また、コンタクトホール２２は層間絶
縁膜１７を貫通しないため、コンタクトホール２２の深
さｄ3 は、コンタクトホール２０の図２０に示した場合
の深さｄ1 に比べて約６０００〜７０００Å程度浅くな
る。
レート）１０上に開口するコンタクトホール２２の形成
工程を示す断面図であるが、上部電極１０の下側にはワ
ード線が存在しないため、上述した平坦化プロセスを経
た後でもコンタクトホール２２の開口領域の膜厚が厚く
なることはない。また、コンタクトホール２２は層間絶
縁膜１７を貫通しないため、コンタクトホール２２の深
さｄ3 は、コンタクトホール２０の図２０に示した場合
の深さｄ1 に比べて約６０００〜７０００Å程度浅くな
る。
【００１４】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、開口深さが比較的深い
コンタクトホール２０と比較的浅いコンタクトホール２
３とが共存しているため、両者を同時にエッチングによ
って加工する場合において、コンタクトホール２０を十
分開口するようなエッチング時間に設定すると、コンタ
クトホール２３においてはオーバエッチングが過剰に進
行し、図２３に示すように、下地となるキャパシタの上
部電極１０のドープトポリシリコンがエッチングされて
開口されてしまう。そのため、図２４に示すように、コ
ンタクトホール２２にＴｉＮなどからなるバリアメタル
層３１とアルミニウム合金層３２との二重構造を有する
導電配線を形成した場合、バリアメタル層３１と上部電
極１０との接合が、コンタクトホール２０の内周壁に沿
ったわずかな領域のみで行なわれることになり、導通不
良の原因となる。
上のように構成されているので、開口深さが比較的深い
コンタクトホール２０と比較的浅いコンタクトホール２
３とが共存しているため、両者を同時にエッチングによ
って加工する場合において、コンタクトホール２０を十
分開口するようなエッチング時間に設定すると、コンタ
クトホール２３においてはオーバエッチングが過剰に進
行し、図２３に示すように、下地となるキャパシタの上
部電極１０のドープトポリシリコンがエッチングされて
開口されてしまう。そのため、図２４に示すように、コ
ンタクトホール２２にＴｉＮなどからなるバリアメタル
層３１とアルミニウム合金層３２との二重構造を有する
導電配線を形成した場合、バリアメタル層３１と上部電
極１０との接合が、コンタクトホール２０の内周壁に沿
ったわずかな領域のみで行なわれることになり、導通不
良の原因となる。
【００１５】また、上部電極１０のドープトポリシリコ
ン層が貫通してしまわないまでも、図２５に示すよう
に、その膜厚が薄くなって約７００Å以下の膜厚になっ
た場合には、バリアメタル層３１を形成するためのＮ2
雰囲気でのランプアニールの際に、８００℃という高温
で処理がなされるために、図２６および図２７に示すよ
うにバリアメタル層のＴｉとポリシリコンとの合金化、
すなわち、シリサイド化によるＴｉＳｉ2 層３３の形成
が進む。その結果、コンタクトホール２０の底面のドー
プトポリシリコンがＴｉに吸込まれて、さらにはコンタ
クトホール底部の側部近傍のドープトポリシリコンの吸
込みも生じて、図２７に拡大して示すような空洞３４が
生じ、極端な場合には上部電極１０が断線してしまう。
空洞３４が生じるようなドープトポリシリコン層の膜厚
の限界は、Ｔｉの膜質やランプアニール温度などに依存
するが、通常約７００Å程度である。よって、コンタク
トホールをドライエッチングによって形成した後のドー
プトポリシリコン層の膜厚を、製造誤差マージンを見込
んで、１０００Å程度になるようにする必要がある。デ
バイスの薄膜化を図るためには、このように膜厚を厚く
することなく、空洞３４の発生を防止することが望まれ
る。
ン層が貫通してしまわないまでも、図２５に示すよう
に、その膜厚が薄くなって約７００Å以下の膜厚になっ
た場合には、バリアメタル層３１を形成するためのＮ2
雰囲気でのランプアニールの際に、８００℃という高温
で処理がなされるために、図２６および図２７に示すよ
うにバリアメタル層のＴｉとポリシリコンとの合金化、
すなわち、シリサイド化によるＴｉＳｉ2 層３３の形成
が進む。その結果、コンタクトホール２０の底面のドー
プトポリシリコンがＴｉに吸込まれて、さらにはコンタ
クトホール底部の側部近傍のドープトポリシリコンの吸
込みも生じて、図２７に拡大して示すような空洞３４が
生じ、極端な場合には上部電極１０が断線してしまう。
空洞３４が生じるようなドープトポリシリコン層の膜厚
の限界は、Ｔｉの膜質やランプアニール温度などに依存
するが、通常約７００Å程度である。よって、コンタク
トホールをドライエッチングによって形成した後のドー
プトポリシリコン層の膜厚を、製造誤差マージンを見込
んで、１０００Å程度になるようにする必要がある。デ
バイスの薄膜化を図るためには、このように膜厚を厚く
することなく、空洞３４の発生を防止することが望まれ
る。
【００１６】次に、エッチング時間の調整の限界につい
て説明する。通常、コンタクトホールを開口するための
ドライエッチングのエッチング時間Ｔの設定は、最も深
いコンタクトホールをちょうど開口するためのエッチン
グ時間Ｔ1 に、被エッチング膜である各層間絶縁膜の設
計膜厚に対する誤差と、ドライエッチング装置のエッチ
ングレートの変動誤差を考慮に入れて、オーバエッチン
グ時間Ｔ2 を設定して、Ｔ＝Ｔ1 ＋Ｔ2 となるように設
定する。ドライエッチング装置のエッチングレートの変
動誤差は、半導体ウェハ面内のエッチングレートのばら
つきや、ウェハ間のエッチングレートのばらつき、バッ
チ式ドライエッチングの場合のバッチ間のエッチングレ
ートのばらつきなどによって生じる。半導体ウェハ間の
膜厚分布と、エッチングレートの分布は、図２８（ａ）
（ｂ）に示すようになっており、たとえば、被エッチン
グ膜厚が薄い方向（図２８（ａ）の矢印Ａ方向）に変動
する場合と、エッチングレートが早い方向（図２８
（ｂ）の矢印Ｄ方向）に変動する場合と重なった場合、
図２３や図２５に示したようなキャパシタの上部電極１
０（セルプレート）１０のドープトポリシリコンが過剰
にエッチングされるというトラブルが、かなり高い確率
で発生する。逆に、被エッチング膜厚が厚い方向（図２
８（ａ）の矢印Ｂ方向）に変動する場合と、エッチング
レートが遅い方向（図２８（ｂ）の矢印Ｃ方向）に変動
する場合が重なった場合、深いコンタクトホールが十分
に開口せず、たとえば図２０に示したコンタクトホール
２０の場合には、層間絶縁膜１９上に形成する導電配線
と半導体基板１表面との導通がとれなくなるというトラ
ブルが、かなり高い確率で発生することになる。オーバ
エッチング時間Ｔ2 を長くすれば、後者のトラブルの発
生の確率は減少するが、前者のトラブルが発生する確率
が増大し、逆にＴ2 を短くすれば、前者のトラブルは減
少するが後者のトラブルが増加する。良品選定のテスト
結果を分析したところ、そのトラブルの発生に確率は、
各々３σで５％であった。
て説明する。通常、コンタクトホールを開口するための
ドライエッチングのエッチング時間Ｔの設定は、最も深
いコンタクトホールをちょうど開口するためのエッチン
グ時間Ｔ1 に、被エッチング膜である各層間絶縁膜の設
計膜厚に対する誤差と、ドライエッチング装置のエッチ
ングレートの変動誤差を考慮に入れて、オーバエッチン
グ時間Ｔ2 を設定して、Ｔ＝Ｔ1 ＋Ｔ2 となるように設
定する。ドライエッチング装置のエッチングレートの変
動誤差は、半導体ウェハ面内のエッチングレートのばら
つきや、ウェハ間のエッチングレートのばらつき、バッ
チ式ドライエッチングの場合のバッチ間のエッチングレ
ートのばらつきなどによって生じる。半導体ウェハ間の
膜厚分布と、エッチングレートの分布は、図２８（ａ）
（ｂ）に示すようになっており、たとえば、被エッチン
グ膜厚が薄い方向（図２８（ａ）の矢印Ａ方向）に変動
する場合と、エッチングレートが早い方向（図２８
（ｂ）の矢印Ｄ方向）に変動する場合と重なった場合、
図２３や図２５に示したようなキャパシタの上部電極１
０（セルプレート）１０のドープトポリシリコンが過剰
にエッチングされるというトラブルが、かなり高い確率
で発生する。逆に、被エッチング膜厚が厚い方向（図２
８（ａ）の矢印Ｂ方向）に変動する場合と、エッチング
レートが遅い方向（図２８（ｂ）の矢印Ｃ方向）に変動
する場合が重なった場合、深いコンタクトホールが十分
に開口せず、たとえば図２０に示したコンタクトホール
２０の場合には、層間絶縁膜１９上に形成する導電配線
と半導体基板１表面との導通がとれなくなるというトラ
ブルが、かなり高い確率で発生することになる。オーバ
エッチング時間Ｔ2 を長くすれば、後者のトラブルの発
生の確率は減少するが、前者のトラブルが発生する確率
が増大し、逆にＴ2 を短くすれば、前者のトラブルは減
少するが後者のトラブルが増加する。良品選定のテスト
結果を分析したところ、そのトラブルの発生に確率は、
各々３σで５％であった。
【００１７】なお、キャパシタの上部電極（セルプレー
ト）１０のドープトポリシリコンを厚くすれば、このト
ラブルは減少するが、厚くすることによって段差が大き
くなり、後工程でのトラブルが発生しやすくなる。ま
た、より高集積化の進んだ半導体装置の開発には、各層
の薄膜化は必須の条件であるため、膜厚を厚くするとい
う手段を採用することは不適当である。
ト）１０のドープトポリシリコンを厚くすれば、このト
ラブルは減少するが、厚くすることによって段差が大き
くなり、後工程でのトラブルが発生しやすくなる。ま
た、より高集積化の進んだ半導体装置の開発には、各層
の薄膜化は必須の条件であるため、膜厚を厚くするとい
う手段を採用することは不適当である。
【００１８】上述したような問題点は、図２９に示すよ
うに、半導体基板１表面上に開口されるコンタクトホー
ル２４とビット線１２表面上に開口されるコンタクトホ
ール２５とが併存する場合、それらの深さの差がより大
きくなるため、さらに顕著になる。
うに、半導体基板１表面上に開口されるコンタクトホー
ル２４とビット線１２表面上に開口されるコンタクトホ
ール２５とが併存する場合、それらの深さの差がより大
きくなるため、さらに顕著になる。
【００１９】下記表２には、図２９におけるコンタクト
ホール２４の貫通する層間絶縁膜１７，１８，１９の膜
厚が図２３に示したコンタクトホール２０の場合と同一
であると仮定した場合の、コンタクトホール２５が貫通
する層間絶縁膜の膜厚とコンタクトホール深さを表示
し、コンタクトホール２４とコンタクトホール２５を対
比したものである。
ホール２４の貫通する層間絶縁膜１７，１８，１９の膜
厚が図２３に示したコンタクトホール２０の場合と同一
であると仮定した場合の、コンタクトホール２５が貫通
する層間絶縁膜の膜厚とコンタクトホール深さを表示
し、コンタクトホール２４とコンタクトホール２５を対
比したものである。
【００２０】
【表２】
【００２１】
【００２２】
【課題を解決するための手段】 上記課題を解決するた
め、本発明の請求項１に記載の半導体装置は 、半導体基
板上に形成された第１の層間絶縁膜と、この第１の層間
絶縁膜上に形成された第１の導電配線層と、この第１の
導電配線槽上に形成された第２の層間絶縁膜と、この第
２の層間絶縁膜上に形成された第２の導電配線層とを備
えている。第１の層間絶縁膜の所定位置には、所定の形
状と深さを有する窪みが設けられ、第２の層間絶縁膜に
は、上記窪みの上の領域において、その窪みよりも小さ
な径を有するコンタクトホールが設けられ、このコンタ
クトホールにおいて、第１の導電層と第２の導電層が電
気的に接続されている。
め、本発明の請求項１に記載の半導体装置は 、半導体基
板上に形成された第１の層間絶縁膜と、この第１の層間
絶縁膜上に形成された第１の導電配線層と、この第１の
導電配線槽上に形成された第２の層間絶縁膜と、この第
２の層間絶縁膜上に形成された第２の導電配線層とを備
えている。第１の層間絶縁膜の所定位置には、所定の形
状と深さを有する窪みが設けられ、第２の層間絶縁膜に
は、上記窪みの上の領域において、その窪みよりも小さ
な径を有するコンタクトホールが設けられ、このコンタ
クトホールにおいて、第１の導電層と第２の導電層が電
気的に接続されている。
【００２３】本発明の請求項２に記載の半導体装置の製
造方法は、層間絶縁膜に、互いに開口深さの異なる複数
のコンタクトホールをドライエッチングによって形成す
る方法である。この方法においては、コンタクトホール
の開口径が大きくなるほどエッチング速度が小さくなる
ドライエッチング条件を用いて、予め求めたコンタクト
ホール径とドライエッチング速度比との相関関係に基づ
いて、複数のコンタクトホールの開口径を、各々のコン
タクトホールの開口深さに応じて決定することにより、
コンタクトホールのドライエッチング速度を制御する。
造方法は、層間絶縁膜に、互いに開口深さの異なる複数
のコンタクトホールをドライエッチングによって形成す
る方法である。この方法においては、コンタクトホール
の開口径が大きくなるほどエッチング速度が小さくなる
ドライエッチング条件を用いて、予め求めたコンタクト
ホール径とドライエッチング速度比との相関関係に基づ
いて、複数のコンタクトホールの開口径を、各々のコン
タクトホールの開口深さに応じて決定することにより、
コンタクトホールのドライエッチング速度を制御する。
【００２４】また、請求項３に記載の半導体装置の製造
方法は、まず半導体基板上に第１の層間絶縁膜を形成
し、その第１の層間絶縁膜の表面の所定位置に、所定の
形状と深さを有する窪みを形成する。次に、第１の層間
絶縁膜の表面および上記窪みの内表面に沿って、第１の
導電配線層を形成し、その第１の導電配線層上に第２の
層間絶縁膜を形成する。その後、第２の層間絶縁膜に、
上記窪み上の領域において、第１の導電配線層の表面に
至るコンタクトホールを形成し、さらに、第２の層間絶
縁膜の表面および前記コンタクトホール内に、第２の導
電配線層を形成する。
方法は、まず半導体基板上に第１の層間絶縁膜を形成
し、その第１の層間絶縁膜の表面の所定位置に、所定の
形状と深さを有する窪みを形成する。次に、第１の層間
絶縁膜の表面および上記窪みの内表面に沿って、第１の
導電配線層を形成し、その第１の導電配線層上に第２の
層間絶縁膜を形成する。その後、第２の層間絶縁膜に、
上記窪み上の領域において、第１の導電配線層の表面に
至るコンタクトホールを形成し、さらに、第２の層間絶
縁膜の表面および前記コンタクトホール内に、第２の導
電配線層を形成する。
【００２５】さらに請求項４に記載の半導体装置の製造
方法は、半導体基板上に第１の層間絶縁膜を形成する工
程と、第１の層間絶縁膜の表面の所定位置に、所定の形
状と深さを有する窪みを形成する工程と、第１の層間絶
縁膜の表面の、前記窪みの内部表面を含む所定の領域
に、第１の導電配線層を形成する工程と、第１の導電配
線層の表面および前記第１の層間絶縁膜の表面を覆うよ
うに、第２の層間絶縁膜を形成する工程と、第２の層間
絶縁膜に、前記窪みの領域上において前記第１の導電配
線層の表面に至る第１のコンタクトホールを形成する工
程と、第１の導電配線層が形成された領域以外の領域に
おいて、第１の層間絶縁膜と前記第２の層間絶縁膜とを
貫通する第２のコンタクトホールを、第１のコンタクト
ホールと同時にドライエッチングすることによって形成
する工程とを備えている。上記窪みの深さは、第１のコ
ンタクトホールと第２のコンタクトホールとの深さの差
に応じて、第１のコンタクトホールと第２のコンタクト
ホールとのエッチングに要する時間の差が所定の範囲よ
り小さくなるように決定される。
方法は、半導体基板上に第１の層間絶縁膜を形成する工
程と、第１の層間絶縁膜の表面の所定位置に、所定の形
状と深さを有する窪みを形成する工程と、第１の層間絶
縁膜の表面の、前記窪みの内部表面を含む所定の領域
に、第１の導電配線層を形成する工程と、第１の導電配
線層の表面および前記第１の層間絶縁膜の表面を覆うよ
うに、第２の層間絶縁膜を形成する工程と、第２の層間
絶縁膜に、前記窪みの領域上において前記第１の導電配
線層の表面に至る第１のコンタクトホールを形成する工
程と、第１の導電配線層が形成された領域以外の領域に
おいて、第１の層間絶縁膜と前記第２の層間絶縁膜とを
貫通する第２のコンタクトホールを、第１のコンタクト
ホールと同時にドライエッチングすることによって形成
する工程とを備えている。上記窪みの深さは、第１のコ
ンタクトホールと第２のコンタクトホールとの深さの差
に応じて、第１のコンタクトホールと第２のコンタクト
ホールとのエッチングに要する時間の差が所定の範囲よ
り小さくなるように決定される。
【００２６】
【００２７】
【作用】 請求項１に記載の発明によれば、 第１の層間絶
縁膜に形成された窪みに沿って第１の導電配線層が形成
されることによって生じた、第１の導電配線層上の窪み
上にコンタクトホールが形成されるため、その窪みの深
さ分だけコンタクトホールの深さが深くなる。したがっ
て、第１の層間絶縁膜に形成する窪みの深さを適当に設
定することによって、コンタクトホールの深さを制御す
ることが可能になる。
縁膜に形成された窪みに沿って第１の導電配線層が形成
されることによって生じた、第１の導電配線層上の窪み
上にコンタクトホールが形成されるため、その窪みの深
さ分だけコンタクトホールの深さが深くなる。したがっ
て、第１の層間絶縁膜に形成する窪みの深さを適当に設
定することによって、コンタクトホールの深さを制御す
ることが可能になる。
【００２８】また、請求項２に記載の発明によれば、コ
ンタクトホールの深さに応じて開口径を適宜設定するこ
とにより、異なる深さの複数のコンタクトホールの開口
に要する時間がほぼ同じになるように制御することがで
きる。そのため、深さの異なるコンタクトホールを同一
のエッチング工程で加工する場合の問題点を、比較的容
易に解消することができる。
ンタクトホールの深さに応じて開口径を適宜設定するこ
とにより、異なる深さの複数のコンタクトホールの開口
に要する時間がほぼ同じになるように制御することがで
きる。そのため、深さの異なるコンタクトホールを同一
のエッチング工程で加工する場合の問題点を、比較的容
易に解消することができる。
【００２９】さらに、請求項３あるいは請求項４に記載
の発明によれば、形成するコンタクトホールの深さに応
じて、第１の層間絶縁膜に形成する窪みにより、その窪
みの領域における第１の導電配線層表面もその窪みに沿
って低くなるため、その窪みの領域に形成されるコンタ
クトホールの形成工程において開口加工を要する深さを
深くすることができる。その結果、複数の深さの異なる
コンタクトホールを同一のエッチング工程で加工する場
合、窪みの深さを適宜設定することにより、各コンタク
トホールの開口に要する時間をほぼ等しくすることがで
き、コンタクトホールの深さの相違に起因するエッチン
グの過不足などの問題点が解消される。
の発明によれば、形成するコンタクトホールの深さに応
じて、第１の層間絶縁膜に形成する窪みにより、その窪
みの領域における第１の導電配線層表面もその窪みに沿
って低くなるため、その窪みの領域に形成されるコンタ
クトホールの形成工程において開口加工を要する深さを
深くすることができる。その結果、複数の深さの異なる
コンタクトホールを同一のエッチング工程で加工する場
合、窪みの深さを適宜設定することにより、各コンタク
トホールの開口に要する時間をほぼ等しくすることがで
き、コンタクトホールの深さの相違に起因するエッチン
グの過不足などの問題点が解消される。
【００３０】
【実施例】以下、本発明の第１の実施例の半導体装置と
その製造方法について、図１ないし図７に基づいて説明
する。
その製造方法について、図１ないし図７に基づいて説明
する。
【００３１】図１（ａ）には、本発明の第１の実施例の
半導体装置の断面構造を示しており、この断面は、図１
９に示したＤＲＡＭのメモリセルの周辺回路における、
導電配線１５と、フィールド絶縁膜２で囲まれた半導体
基板１の不純物拡散領域１ａ表面とを接続するコンタク
トホール２０と、導電配線１５とキャパシタの上部電極
（セルプレート）１０とを接続するコンタクトホール２
２とが共存する構造の断面を示している。
半導体装置の断面構造を示しており、この断面は、図１
９に示したＤＲＡＭのメモリセルの周辺回路における、
導電配線１５と、フィールド絶縁膜２で囲まれた半導体
基板１の不純物拡散領域１ａ表面とを接続するコンタク
トホール２０と、導電配線１５とキャパシタの上部電極
（セルプレート）１０とを接続するコンタクトホール２
２とが共存する構造の断面を示している。
【００３２】図１（ａ）を参照して、層間絶縁膜４１に
形成されたコンタクトホール２０，２２は、それぞれ深
さｄ1 ，ｄ2 を有し、ｄ1 ＞ｄ2 の関係にある。またこ
れらのコンタクトホール２０，２２は、水平断面が略正
方形であり、その大きさは、層間絶縁膜４１表面でそれ
ぞれｗ1 角，ｗ2 角であり、ｗ1 ＜ｗ2 の関係がある。
また、コンタクトホール２０，２２はそれぞれテーパに
基づく角度θ1 ，θ2を有しており、θ1 ＞θ2 の関係
にある。
形成されたコンタクトホール２０，２２は、それぞれ深
さｄ1 ，ｄ2 を有し、ｄ1 ＞ｄ2 の関係にある。またこ
れらのコンタクトホール２０，２２は、水平断面が略正
方形であり、その大きさは、層間絶縁膜４１表面でそれ
ぞれｗ1 角，ｗ2 角であり、ｗ1 ＜ｗ2 の関係がある。
また、コンタクトホール２０，２２はそれぞれテーパに
基づく角度θ1 ，θ2を有しており、θ1 ＞θ2 の関係
にある。
【００３３】次に、図１（ａ）に示した第１の実施例の
半導体装置の製造方法について説明する。本実施例の製
造工程においては、まず、図２を参照して、層間絶縁膜
４１表面に写真製版によって、開口されるコンタクトホ
ール２０，２２の形状に合わせた一辺が寸法ｗ1 の正方
形および一辺が寸法ｗ2 の正方形の開口をパターニング
したレジストマスク４２を形成する。その後、ＣＨＦ3
／ＣＦ4 ／Ａｒのガス系を用いた異方性のドライエッチ
ングにより、コンタクトホール２０，２２を加工する。
このガス系については、ＣＨＦ3 ／ＣＦ4 ／Ａｒの混合
比（流量比）は、６７／５３／８００（ＳＣＣＭ）に設
定する。
半導体装置の製造方法について説明する。本実施例の製
造工程においては、まず、図２を参照して、層間絶縁膜
４１表面に写真製版によって、開口されるコンタクトホ
ール２０，２２の形状に合わせた一辺が寸法ｗ1 の正方
形および一辺が寸法ｗ2 の正方形の開口をパターニング
したレジストマスク４２を形成する。その後、ＣＨＦ3
／ＣＦ4 ／Ａｒのガス系を用いた異方性のドライエッチ
ングにより、コンタクトホール２０，２２を加工する。
このガス系については、ＣＨＦ3 ／ＣＦ4 ／Ａｒの混合
比（流量比）は、６７／５３／８００（ＳＣＣＭ）に設
定する。
【００３４】このようなガス系を用いた場合のエッチン
グ特性を、従来から用いられているガス系であるＣＨＦ
3 ／Ｏ2 の混合ガス（Ｏ2 濃度約１０％）を用いた場合
と対比して、図６（ａ）（ｂ）に示す。図６（ａ）
（ｂ）では、本実施例を実線で、従来法による場合を一
点鎖線で示している。図６（ａ）は、コンタクトホール
の大きさｗを横軸に、最大のエッチング速度を１．０と
して規格化したエッチング速度比を縦軸にとっている。
図６（ｂ）は、横軸は図６（ａ）と同じであり、縦軸に
はコンタクトホールのテーパに基づく角度θをとってい
る。高周波電力のＲＦ周波数は、従来法では１３．５６
ＭＨｚであるのに対し、本実施例では３８０ＫＨｚを用
いている。また、従来法および本実施例ともにカソード
カップリング方式を採用し、出力は８００Ｗである。圧
力は従来法では４０ｍＴｏｒｒ〜８０ｍＴｏｒｒであっ
たのに対し、本実施例では８００ｍＴｏｒｒ程度に設定
している。
グ特性を、従来から用いられているガス系であるＣＨＦ
3 ／Ｏ2 の混合ガス（Ｏ2 濃度約１０％）を用いた場合
と対比して、図６（ａ）（ｂ）に示す。図６（ａ）
（ｂ）では、本実施例を実線で、従来法による場合を一
点鎖線で示している。図６（ａ）は、コンタクトホール
の大きさｗを横軸に、最大のエッチング速度を１．０と
して規格化したエッチング速度比を縦軸にとっている。
図６（ｂ）は、横軸は図６（ａ）と同じであり、縦軸に
はコンタクトホールのテーパに基づく角度θをとってい
る。高周波電力のＲＦ周波数は、従来法では１３．５６
ＭＨｚであるのに対し、本実施例では３８０ＫＨｚを用
いている。また、従来法および本実施例ともにカソード
カップリング方式を採用し、出力は８００Ｗである。圧
力は従来法では４０ｍＴｏｒｒ〜８０ｍＴｏｒｒであっ
たのに対し、本実施例では８００ｍＴｏｒｒ程度に設定
している。
【００３５】図６（ａ）のグラフからわかるように、従
来法による場合のエッチング特性は、コンタクトホール
の大きさｗが小さい領域Ｆ，Ｇにおいてはエッチング速
度比が単調に増加するが、領域Ｈおよびそれよりもｗが
大きな領域においては、エッチング速度比はほぼ１．０
に飽和してしまう。それに対し、本実施例の方法では、
領域Ｆ，Ｇで単調に増加するが、領域Ｈにおいて単調に
減少している。本実施例の方法においては、領域Ｈのｗ
が３μｍ以上のコンタクトホールのエッチング速度比
は、０．７程度である。この領域Ｈを利用して、深さｄ
の小さなコンタクトホールのｗをより大きく設定し、深
さｄのより大きなコンタクトホールのｗをより小さく設
定することによって、深さの差に起因するコンタクトホ
ールの開口加工に要する時間差を縮小したことが、本実
施例の特徴である。
来法による場合のエッチング特性は、コンタクトホール
の大きさｗが小さい領域Ｆ，Ｇにおいてはエッチング速
度比が単調に増加するが、領域Ｈおよびそれよりもｗが
大きな領域においては、エッチング速度比はほぼ１．０
に飽和してしまう。それに対し、本実施例の方法では、
領域Ｆ，Ｇで単調に増加するが、領域Ｈにおいて単調に
減少している。本実施例の方法においては、領域Ｈのｗ
が３μｍ以上のコンタクトホールのエッチング速度比
は、０．７程度である。この領域Ｈを利用して、深さｄ
の小さなコンタクトホールのｗをより大きく設定し、深
さｄのより大きなコンタクトホールのｗをより小さく設
定することによって、深さの差に起因するコンタクトホ
ールの開口加工に要する時間差を縮小したことが、本実
施例の特徴である。
【００３６】本実施例におけるコンタクトホールの大き
さに依存するエッチングレートの制御方法により、コン
タクトホール２２のエッチング選択比をコンタクトホー
ル２０のエッチング選択比に対して３０％程度小さくす
ることができ、コンタクトホール２２がエッチングされ
る時間とコンタクトホール２０がエッチングされる時間
との差、を従来法に比べて小さくすることができる。し
たがって、コンタクトホール２２の底面に位置する上部
電極１０のドープトポリシリコンが過度にエッチングさ
れることが防止される。
さに依存するエッチングレートの制御方法により、コン
タクトホール２２のエッチング選択比をコンタクトホー
ル２０のエッチング選択比に対して３０％程度小さくす
ることができ、コンタクトホール２２がエッチングされ
る時間とコンタクトホール２０がエッチングされる時間
との差、を従来法に比べて小さくすることができる。し
たがって、コンタクトホール２２の底面に位置する上部
電極１０のドープトポリシリコンが過度にエッチングさ
れることが防止される。
【００３７】すなわち、図３を参照して、コンタクトホ
ール２２がちょうど上部電極１０の表面までエッチング
されたときのコンタクトホール２０の下方に残存する層
間絶縁膜４１の厚さΔｄ1 は、従来法によってエッチン
グした場合に比べて小さくすることができる。よって、
その後さらにエッチングを継続してコンタクトホール２
０が半導体基板１表面までちょうどエッチングされた時
点において、コンタクトホール２２の底面に位置する上
部電極１０のドープトポリシリコンのエッチング量が、
図５に示した従来の場合に比べてより小さくなる。その
結果、図５に示すように、半導体基板１上全面にバリア
メタル層１５ａとアルミニウム合金層１５ｂを形成し、
これに所定のパターニングを施した後にバッシベーショ
ン膜４３を形成して、図１（ａ）に示す構造が完成した
後においても、図１（ｂ）に拡大して示すように、コン
タクトホール２２の底面に形成されるタングステンシリ
ルサイド層４４は比較的薄くなる。したがって、図２７
に示した従来法による場合のような空洞３４が形成され
ることもなく、上部電極１０が断線することも防止され
る。
ール２２がちょうど上部電極１０の表面までエッチング
されたときのコンタクトホール２０の下方に残存する層
間絶縁膜４１の厚さΔｄ1 は、従来法によってエッチン
グした場合に比べて小さくすることができる。よって、
その後さらにエッチングを継続してコンタクトホール２
０が半導体基板１表面までちょうどエッチングされた時
点において、コンタクトホール２２の底面に位置する上
部電極１０のドープトポリシリコンのエッチング量が、
図５に示した従来の場合に比べてより小さくなる。その
結果、図５に示すように、半導体基板１上全面にバリア
メタル層１５ａとアルミニウム合金層１５ｂを形成し、
これに所定のパターニングを施した後にバッシベーショ
ン膜４３を形成して、図１（ａ）に示す構造が完成した
後においても、図１（ｂ）に拡大して示すように、コン
タクトホール２２の底面に形成されるタングステンシリ
ルサイド層４４は比較的薄くなる。したがって、図２７
に示した従来法による場合のような空洞３４が形成され
ることもなく、上部電極１０が断線することも防止され
る。
【００３８】なお、上記実施例において、コンタクトホ
ールの開口形状を正方形とし、その大きさを正方形の一
辺の長さｗで表わしたが、これはあくまで設計上のもの
である。実際には、写真製版の解像限界に起因して、開
口形状が一辺ｗの正方形に設計されたコンタクトホール
は、角が丸くなって、径がｗの円形に近い開口形状とな
る。したがって、コンタクトホールの開口の大きさを、
「径ｗ」という表現を用いて示しても、実際的には同じ
ことを意味しているとみなすことができる。このこと
は、以下の実施例についても同様である。
ールの開口形状を正方形とし、その大きさを正方形の一
辺の長さｗで表わしたが、これはあくまで設計上のもの
である。実際には、写真製版の解像限界に起因して、開
口形状が一辺ｗの正方形に設計されたコンタクトホール
は、角が丸くなって、径がｗの円形に近い開口形状とな
る。したがって、コンタクトホールの開口の大きさを、
「径ｗ」という表現を用いて示しても、実際的には同じ
ことを意味しているとみなすことができる。このこと
は、以下の実施例についても同様である。
【００３９】次に、エッチング特性のうち、図６（ｂ）
に示したコンタクトホールの大きさｗとテーパ角θとの
関係について考察する。図６（ｂ）のグラフから分かる
ように、従来法においては、領域Ｇ，Ｈにおいて角度θ
が約８７゜程度で飽和しているが、本実施例の方法で
は、Ｇ，Ｈの領域においてほぼ単調にテーパに基づく角
度θが減少している。このことは、領域Ｈにおいてエッ
チング時のデポジション膜の堆積量が単調に増加するこ
とを意味している。デポジション膜の堆積量と角度θと
の関係について、図７を参照して詳細に説明する。
に示したコンタクトホールの大きさｗとテーパ角θとの
関係について考察する。図６（ｂ）のグラフから分かる
ように、従来法においては、領域Ｇ，Ｈにおいて角度θ
が約８７゜程度で飽和しているが、本実施例の方法で
は、Ｇ，Ｈの領域においてほぼ単調にテーパに基づく角
度θが減少している。このことは、領域Ｈにおいてエッ
チング時のデポジション膜の堆積量が単調に増加するこ
とを意味している。デポジション膜の堆積量と角度θと
の関係について、図７を参照して詳細に説明する。
【００４０】図７は、デポジション膜の堆積と角度θが
生じるメカニズムについての説明図であり、シリコン酸
化膜５１上に光露光技術でフォトレジスト５２をパター
ニングした後、フォトレジスト５２をＤｅｅｐ ＵＶキ
ュアによって硬化させて、ドライエッチングを行なった
場合の途中の工程を図７（ａ）〜（ｃ）に順次示してい
る。ここで、Ｄｅｅｐ ＵＶキュアとは、フォトレジス
トが柔らかいために生ずるパターンくずれなどを防止す
るため、塗布したフォトレジストにＵＶ光（紫外光）を
照射することによってフォトレジストの基材の架橋反応
を進め、フォトレジストの強度を高める処理をいう。
生じるメカニズムについての説明図であり、シリコン酸
化膜５１上に光露光技術でフォトレジスト５２をパター
ニングした後、フォトレジスト５２をＤｅｅｐ ＵＶキ
ュアによって硬化させて、ドライエッチングを行なった
場合の途中の工程を図７（ａ）〜（ｃ）に順次示してい
る。ここで、Ｄｅｅｐ ＵＶキュアとは、フォトレジス
トが柔らかいために生ずるパターンくずれなどを防止す
るため、塗布したフォトレジストにＵＶ光（紫外光）を
照射することによってフォトレジストの基材の架橋反応
を進め、フォトレジストの強度を高める処理をいう。
【００４１】図７（ａ）に示すように、ドライエッチン
グとデポジション膜（有機膜）の堆積は同時に進行す
る。コンタクトホール底部５３に堆積したデポジション
膜５４は、シリコン基板５５に入射されるイオン５６
（プラズマのイオンシースで加速されるイオン）の運動
エネルギによって活性化されてシリコン酸化膜５１中の
酸素と反応し、一酸化炭素や二酸化炭素５７となって気
化して除去される。この反応で酸素が引抜かれたシリコ
ン酸化膜５１はシリコンとなり、このシリコンがＦラジ
カルなどのエッチャントと反応してＳｉＦ4 となって気
化することによってエッチングされる。以上の過程によ
りコンタクトホール底部５３においてはエッチングが進
行するが、コンタクトホール側壁においては、イオン５
６の入射確率が底部に比べて著しく低いため、コンタク
トホール側壁のデポジション膜５４はエッチング中に除
去されない。このコンタクトホール側壁に残存するデポ
ジション膜５４がエッチングのマスクとなり、エッチン
グが図７（ｂ）（ｃ）と進む過程で徐々にコンタクトホ
ール底部の径が縮小する。図７（ｄ）は、図７（ｃ）の
工程の次にアッシング処理（酸素プラズマ処理）を施し
た後の断面図である。この図により、フォトレジスト５
２が除去されるとともにデポジション膜５４もアッシン
グによって除去されており、そのために角度θが生じて
いることが分かる。なお、図７（ｂ）〜（ｄ）において
は、テーパの生じる過程を説明するためにコンタクトホ
ール側壁を階段状に示したが、実際は上記反応は連続し
て起こるものであり、側壁は滑らか斜面となる。以上の
説明により、デポジション量が多くなるほどコンタクト
ホール側壁のデポジション膜が厚くなり、そのために角
度θも小さくなることが分かる。
グとデポジション膜（有機膜）の堆積は同時に進行す
る。コンタクトホール底部５３に堆積したデポジション
膜５４は、シリコン基板５５に入射されるイオン５６
（プラズマのイオンシースで加速されるイオン）の運動
エネルギによって活性化されてシリコン酸化膜５１中の
酸素と反応し、一酸化炭素や二酸化炭素５７となって気
化して除去される。この反応で酸素が引抜かれたシリコ
ン酸化膜５１はシリコンとなり、このシリコンがＦラジ
カルなどのエッチャントと反応してＳｉＦ4 となって気
化することによってエッチングされる。以上の過程によ
りコンタクトホール底部５３においてはエッチングが進
行するが、コンタクトホール側壁においては、イオン５
６の入射確率が底部に比べて著しく低いため、コンタク
トホール側壁のデポジション膜５４はエッチング中に除
去されない。このコンタクトホール側壁に残存するデポ
ジション膜５４がエッチングのマスクとなり、エッチン
グが図７（ｂ）（ｃ）と進む過程で徐々にコンタクトホ
ール底部の径が縮小する。図７（ｄ）は、図７（ｃ）の
工程の次にアッシング処理（酸素プラズマ処理）を施し
た後の断面図である。この図により、フォトレジスト５
２が除去されるとともにデポジション膜５４もアッシン
グによって除去されており、そのために角度θが生じて
いることが分かる。なお、図７（ｂ）〜（ｄ）において
は、テーパの生じる過程を説明するためにコンタクトホ
ール側壁を階段状に示したが、実際は上記反応は連続し
て起こるものであり、側壁は滑らか斜面となる。以上の
説明により、デポジション量が多くなるほどコンタクト
ホール側壁のデポジション膜が厚くなり、そのために角
度θも小さくなることが分かる。
【００４２】次に、デポジション膜と対シリコン選択比
との関係について説明する。既に説明したように、シリ
コン酸化膜上のデポジション膜は酸化膜中の酸素と反応
してデポジション膜が除去されるのであるが、図７
（ｃ）に示すように、シリコン基板上に堆積したデポジ
ション膜が酸素の供給がないために、イオンの入射エネ
ルギによる物理的なスパッタ除去のみによって除去され
ることになるため、デポジション膜が除去されにくくな
る。そのため、シリコンはデポジション膜でガードされ
た状態となり、Ｆラジカルなどのエッチャントとの反応
が進行しにくくなる。イオンのスパッタによって、若干
のデポジション膜が除去されるので、少しはシリコンの
エッチングも進行する。以上がシリコン酸化膜のエッチ
ングにおける対シリコン選択比が大きくなるメカニズム
である。このことから、デポジション量が多くなるよう
な状態にエッチング条件を設定することにより、シリコ
ンに対するシリコン酸化膜のより高いエッチング比を得
ることができるとともに、角度θが小さくなる。また、
逆に角度θを調べることより、各々のコンタクトホール
におけるエッチング選択比をモニタすることができる。
との関係について説明する。既に説明したように、シリ
コン酸化膜上のデポジション膜は酸化膜中の酸素と反応
してデポジション膜が除去されるのであるが、図７
（ｃ）に示すように、シリコン基板上に堆積したデポジ
ション膜が酸素の供給がないために、イオンの入射エネ
ルギによる物理的なスパッタ除去のみによって除去され
ることになるため、デポジション膜が除去されにくくな
る。そのため、シリコンはデポジション膜でガードされ
た状態となり、Ｆラジカルなどのエッチャントとの反応
が進行しにくくなる。イオンのスパッタによって、若干
のデポジション膜が除去されるので、少しはシリコンの
エッチングも進行する。以上がシリコン酸化膜のエッチ
ングにおける対シリコン選択比が大きくなるメカニズム
である。このことから、デポジション量が多くなるよう
な状態にエッチング条件を設定することにより、シリコ
ンに対するシリコン酸化膜のより高いエッチング比を得
ることができるとともに、角度θが小さくなる。また、
逆に角度θを調べることより、各々のコンタクトホール
におけるエッチング選択比をモニタすることができる。
【００４３】なお、上記実施例においては、コンタクト
ホールの開口に関して示したが、コンタクトホールの開
口に限らず、あらゆる穴開け加工の工程に応用すること
が可能である。特に、多層のアルミニウム導電配線間の
コンタクトをとるためのコンタクトホールである、いわ
ゆるスルーホールを開口する場合には、オーバエッチン
グする時間が長くなると、下地のアルミニウム導電配線
の表面上に生成されるアルミニウムのフッ化物などが配
線の信頼性に悪影響を及ぼすなどの問題がある。したが
って、できるだけオーバエッチング量を減らすことが要
求されるため、上記実施例の方法を適用して、スルーホ
ールの横断面の大きさとエッチングレートとの関係から
適当な横断面の大きさを選択することにより、良好な結
果を得ることができる。
ホールの開口に関して示したが、コンタクトホールの開
口に限らず、あらゆる穴開け加工の工程に応用すること
が可能である。特に、多層のアルミニウム導電配線間の
コンタクトをとるためのコンタクトホールである、いわ
ゆるスルーホールを開口する場合には、オーバエッチン
グする時間が長くなると、下地のアルミニウム導電配線
の表面上に生成されるアルミニウムのフッ化物などが配
線の信頼性に悪影響を及ぼすなどの問題がある。したが
って、できるだけオーバエッチング量を減らすことが要
求されるため、上記実施例の方法を適用して、スルーホ
ールの横断面の大きさとエッチングレートとの関係から
適当な横断面の大きさを選択することにより、良好な結
果を得ることができる。
【００４４】また、エッチング条件としてＣＨＦ3 ／Ｃ
Ｆ4 ／Ａｒガス系を採用したが、ＣＨＦ3 ／Ｏ2 系でＯ
2 の流量比を低く（５％以下）にすることによっても同
様の作用効果を得ることが可能である。すなわち、どの
ガス系においても、デポジション膜が多くなる方向に流
量比などの条件を設定することによって、上記実施例と
同様の作用効果を実現することが可能である。
Ｆ4 ／Ａｒガス系を採用したが、ＣＨＦ3 ／Ｏ2 系でＯ
2 の流量比を低く（５％以下）にすることによっても同
様の作用効果を得ることが可能である。すなわち、どの
ガス系においても、デポジション膜が多くなる方向に流
量比などの条件を設定することによって、上記実施例と
同様の作用効果を実現することが可能である。
【００４５】次に、本発明の第２の実施例を、図８ない
し図１２に基づいて説明する。本実施例においては、ま
ず図８を参照して、半導体基板１上全面に層間絶縁膜１
７を形成した後、写真製版によって所定パターンのレジ
ストマスク６１を形成し、後工程において形成されるス
トレージノードと半導体基板の不純物拡散領域４表面と
の導通をとるためのコンタクトホール６２を形成する。
それと同時に、周辺回路のフィールド絶縁膜２において
も、窪み６３を開口加工する。このとき、窪み６３の開
口寸法を一辺が３．５μｍの正方形とし、コンタクトホ
ール６２の開口寸法を一辺が２μｍの正方形と設定し
た。その後、レジストマスク６１をマスクとして層間絶
縁膜１７の反応性イオンエッチング処理を行なった後、
レジストマスク６１をアッシング加工（酸素プラズマ）
処理によって除去することにより、図８に示す構造が得
られる。層間絶縁膜１７の厚さは約１３００Åであり、
窪み６３の開口加工において約２０％のオーバーエッチ
ングを行なうため、窪み６３の深さは約１５００Åとな
る。
し図１２に基づいて説明する。本実施例においては、ま
ず図８を参照して、半導体基板１上全面に層間絶縁膜１
７を形成した後、写真製版によって所定パターンのレジ
ストマスク６１を形成し、後工程において形成されるス
トレージノードと半導体基板の不純物拡散領域４表面と
の導通をとるためのコンタクトホール６２を形成する。
それと同時に、周辺回路のフィールド絶縁膜２において
も、窪み６３を開口加工する。このとき、窪み６３の開
口寸法を一辺が３．５μｍの正方形とし、コンタクトホ
ール６２の開口寸法を一辺が２μｍの正方形と設定し
た。その後、レジストマスク６１をマスクとして層間絶
縁膜１７の反応性イオンエッチング処理を行なった後、
レジストマスク６１をアッシング加工（酸素プラズマ）
処理によって除去することにより、図８に示す構造が得
られる。層間絶縁膜１７の厚さは約１３００Åであり、
窪み６３の開口加工において約２０％のオーバーエッチ
ングを行なうため、窪み６３の深さは約１５００Åとな
る。
【００４６】次に、ストレージノード８，誘電体膜９お
よびセルプレート１０を形成すると、図１０に示す構造
となる。その後、後に形成されるビット線１２と、セル
プレート１０との間に層間絶縁膜１１を形成した後、ビ
ット線１２を形成する。次にビット線１２とアルミニウ
ム配線６７との間に、層間絶縁膜を、下敷ＴＥＯＳ（Te
tra Ehtyl Ortho Silicate）膜６４，ＢＰＳＧ（Boro-P
hospho SilicateGlass）膜６５およびＴＥＯＳ膜６６の
３層構造で、それぞれの厚さが１０００Å，６０００
Å，１０００Åとなるように形成すると、図１１（ａ）
に示す構造となる。ＢＰＳＣ膜６５を形成した後次のＴ
ＥＯＳ膜６６を形成する前に、熱処理と約４０００Åの
エッチバックによる平坦化を行なうことにより、ＢＰＳ
Ｇ堆積直後の形状（図１１（ｂ）参照）に対し、図１１
（ｃ）に示すように平坦化される。
よびセルプレート１０を形成すると、図１０に示す構造
となる。その後、後に形成されるビット線１２と、セル
プレート１０との間に層間絶縁膜１１を形成した後、ビ
ット線１２を形成する。次にビット線１２とアルミニウ
ム配線６７との間に、層間絶縁膜を、下敷ＴＥＯＳ（Te
tra Ehtyl Ortho Silicate）膜６４，ＢＰＳＧ（Boro-P
hospho SilicateGlass）膜６５およびＴＥＯＳ膜６６の
３層構造で、それぞれの厚さが１０００Å，６０００
Å，１０００Åとなるように形成すると、図１１（ａ）
に示す構造となる。ＢＰＳＣ膜６５を形成した後次のＴ
ＥＯＳ膜６６を形成する前に、熱処理と約４０００Åの
エッチバックによる平坦化を行なうことにより、ＢＰＳ
Ｇ堆積直後の形状（図１１（ｂ）参照）に対し、図１１
（ｃ）に示すように平坦化される。
【００４７】次に、図１２を参照して、半導体基板１表
面に直接コンタクトするコンタクトホール２４と、窪み
６３の領域においてセルプレート１０とコンタクトする
コンタクトホール２５とを同時に異方性エッチングによ
って形成する。このときコンタクトホール２５の深さ
は、窪み６３が存在することによって、従来の場合の深
さに相当する深さｄ3 に比べて、窪み６３の深さ分であ
る１５００Å程度深い深さｄ4 となり、コンタクトホー
ル２４の深さｄ5 との深さの差が減少する。
面に直接コンタクトするコンタクトホール２４と、窪み
６３の領域においてセルプレート１０とコンタクトする
コンタクトホール２５とを同時に異方性エッチングによ
って形成する。このときコンタクトホール２５の深さ
は、窪み６３が存在することによって、従来の場合の深
さに相当する深さｄ3 に比べて、窪み６３の深さ分であ
る１５００Å程度深い深さｄ4 となり、コンタクトホー
ル２４の深さｄ5 との深さの差が減少する。
【００４８】本実施例によるコンタクトホールのドライ
エッチングを多数実施したところ、従来法によるエッチ
ングに比べて、歩留りが約５％向上した。これは、コン
タクトホール２５の深さｄ4 が従来の深さｄ3 に比べて
１５００Å程度深くなることにより、コンタクトホール
２５の下地となるセルプレート１０のドープトポリシリ
コンがエッチングされる量が３００Å程度少なくなった
ためである。
エッチングを多数実施したところ、従来法によるエッチ
ングに比べて、歩留りが約５％向上した。これは、コン
タクトホール２５の深さｄ4 が従来の深さｄ3 に比べて
１５００Å程度深くなることにより、コンタクトホール
２５の下地となるセルプレート１０のドープトポリシリ
コンがエッチングされる量が３００Å程度少なくなった
ためである。
【００４９】次に、本発明の第３の実施例を、図１３な
いし図１８に基づいて説明する。上記第２の実施例にお
いては、オーバーエッチングによるドープトポリシリコ
ンの損傷を防ぐ効果を記したが、本実施例においては、
タングステンプラグを形成する際のエッチバックにおけ
る効果について説明する。
いし図１８に基づいて説明する。上記第２の実施例にお
いては、オーバーエッチングによるドープトポリシリコ
ンの損傷を防ぐ効果を記したが、本実施例においては、
タングステンプラグを形成する際のエッチバックにおけ
る効果について説明する。
【００５０】本実施例においては、まず、図１０に示し
たセルプレート１０を形成後、図１３を参照して、セル
プレート１０とビット線１２との間に層間絶縁膜１１を
形成する。その後ビット線１２と半導体基板１表面との
コンタクトをとるためのコンタクトホール６７と、周辺
回路のフィールド絶縁膜２上の所定位置に形成される窪
み６８とを、同時にエッチングによって開口する。窪み
６８の開口の大きさは、コンタクトホール６７の開口の
大きさである一辺３μｍの正方形よりも一辺が２μｍ大
きい、一辺５μｍの正方形とした。エッチング時間は、
層間絶縁膜１１の膜厚４５００Åを２０％オーバーエッ
チングするように設定し、窪み６８の深さが５４００Å
程度になるように設定する。ビット線１２を形成した
後、下敷ＴＥＯＳ膜６４およびＢＰＳＧ膜６５をそれぞ
れ１０００Å，６０００Åの厚さで形成する（図１
４）。ＢＰＳＧ膜６５を形成した後、熱処理と約４００
０Åのエッチバックを行なうことにより平坦化し、さら
にＴＥＯＳ膜６６を約１０００Å堆積することにより、
図１５に示す平坦化された構造となる。
たセルプレート１０を形成後、図１３を参照して、セル
プレート１０とビット線１２との間に層間絶縁膜１１を
形成する。その後ビット線１２と半導体基板１表面との
コンタクトをとるためのコンタクトホール６７と、周辺
回路のフィールド絶縁膜２上の所定位置に形成される窪
み６８とを、同時にエッチングによって開口する。窪み
６８の開口の大きさは、コンタクトホール６７の開口の
大きさである一辺３μｍの正方形よりも一辺が２μｍ大
きい、一辺５μｍの正方形とした。エッチング時間は、
層間絶縁膜１１の膜厚４５００Åを２０％オーバーエッ
チングするように設定し、窪み６８の深さが５４００Å
程度になるように設定する。ビット線１２を形成した
後、下敷ＴＥＯＳ膜６４およびＢＰＳＧ膜６５をそれぞ
れ１０００Å，６０００Åの厚さで形成する（図１
４）。ＢＰＳＧ膜６５を形成した後、熱処理と約４００
０Åのエッチバックを行なうことにより平坦化し、さら
にＴＥＯＳ膜６６を約１０００Å堆積することにより、
図１５に示す平坦化された構造となる。
【００５１】次に、図１６を参照して、半導体基板１表
面に直接コンタクトするコンタクトホール６９と、窪み
６８の領域においてビット線１２とコンタクトするコン
タクトホール７０とを、同時にエッチングすることによ
って形成する。その後、図１７を参照して、半導体基板
１上全面にタングステンプラグ用のタングステン７１を
堆積させる。その後タングステン７１をエッチバックし
て、コンタクトホール６９およびコンタクトホール７０
の内部にタングステンプラグ７２，７３を形成する。
面に直接コンタクトするコンタクトホール６９と、窪み
６８の領域においてビット線１２とコンタクトするコン
タクトホール７０とを、同時にエッチングすることによ
って形成する。その後、図１７を参照して、半導体基板
１上全面にタングステンプラグ用のタングステン７１を
堆積させる。その後タングステン７１をエッチバックし
て、コンタクトホール６９およびコンタクトホール７０
の内部にタングステンプラグ７２，７３を形成する。
【００５２】図１７に示したタングステン７１を堆積し
た直後の状態における、コンタクトホール７０近傍での
タングステン７１の膜厚ｄ9 とコンタクトホール６９上
でのタングステン７１の膜厚ｄ10は、それぞれのコンタ
クトホールの開口の大きさに依存する。今仮にｄ9 ＜ｄ
10とすると、本実施例の構成では、コンタクトホール７
０の深さｄ7 が従来法の場合の深さｄ6 に比べて５４０
０Å程度深くなるため、コンタクトホール６９の上部の
タングステン（厚さｄ9 ）を十分エッチバック（エッチ
バック量は図１８に示すｅ1 ）しても、ビット線１２ま
でエッチングされることはない（図１８）。タングステ
ンのエッチバックは、タングステンの残渣（タングステ
ンの下層にバリヤメタルとして窒化チタン膜を形成する
２層構造を用いる場合には窒化チタンの残渣）がＴＥＯ
Ｓ膜６６表面に残らないように十分エッチングされる必
要があり、たとえば、ｄ9 を５０００Å，ｄ10を７５０
０Åとした場合、エッチバック量ｅ1 を１０５００Å程
度に設定する。そのようにエッチング量を設定する
と、ＴＥＯＳ膜６６表面から３０００Å〜５０００Å程
度の落ちこみｒ1 ，ｒ2 が生じる。このｒ1 ｒ2 は、 ｒ1 ＝ｅ1 −ｄ9 ＝５５００Å ｒ2 ＝ｅ1 −ｄ10＝３０００Å となる。またコンタクトホール７０のビット線１２上の
タングステン残渣膜厚は、 タングステン残渣膜厚＝ｄ7 −ｒ1 ＝４４００Å となり、ビット線１２までには十分エッチングマージン
がある。
た直後の状態における、コンタクトホール７０近傍での
タングステン７１の膜厚ｄ9 とコンタクトホール６９上
でのタングステン７１の膜厚ｄ10は、それぞれのコンタ
クトホールの開口の大きさに依存する。今仮にｄ9 ＜ｄ
10とすると、本実施例の構成では、コンタクトホール７
０の深さｄ7 が従来法の場合の深さｄ6 に比べて５４０
０Å程度深くなるため、コンタクトホール６９の上部の
タングステン（厚さｄ9 ）を十分エッチバック（エッチ
バック量は図１８に示すｅ1 ）しても、ビット線１２ま
でエッチングされることはない（図１８）。タングステ
ンのエッチバックは、タングステンの残渣（タングステ
ンの下層にバリヤメタルとして窒化チタン膜を形成する
２層構造を用いる場合には窒化チタンの残渣）がＴＥＯ
Ｓ膜６６表面に残らないように十分エッチングされる必
要があり、たとえば、ｄ9 を５０００Å，ｄ10を７５０
０Åとした場合、エッチバック量ｅ1 を１０５００Å程
度に設定する。そのようにエッチング量を設定する
と、ＴＥＯＳ膜６６表面から３０００Å〜５０００Å程
度の落ちこみｒ1 ，ｒ2 が生じる。このｒ1 ｒ2 は、 ｒ1 ＝ｅ1 −ｄ9 ＝５５００Å ｒ2 ＝ｅ1 −ｄ10＝３０００Å となる。またコンタクトホール７０のビット線１２上の
タングステン残渣膜厚は、 タングステン残渣膜厚＝ｄ7 −ｒ1 ＝４４００Å となり、ビット線１２までには十分エッチングマージン
がある。
【００５３】なお上記第２および第３の実施例では、窪
み６３，６４の形成を各層間絶縁膜の開口を行なう際に
同時に加工するようにしたが、それに限られることはな
く、たとえば窪みのみを独立して別のマスクを作製し
て、別の工程で形成することも可能である。
み６３，６４の形成を各層間絶縁膜の開口を行なう際に
同時に加工するようにしたが、それに限られることはな
く、たとえば窪みのみを独立して別のマスクを作製し
て、別の工程で形成することも可能である。
【００５４】
【発明の効果】以上述べたように本発明によれば、コン
タクトホールの開口の大きさをその深さに応じて適宜設
定することにより、エッチング速度を制御することが可
能であり、複数の深さの異なるコンタクトホールを開口
する場合における、下地の損傷や開口不良などを防止す
ることができる。
タクトホールの開口の大きさをその深さに応じて適宜設
定することにより、エッチング速度を制御することが可
能であり、複数の深さの異なるコンタクトホールを開口
する場合における、下地の損傷や開口不良などを防止す
ることができる。
【００５５】また、コンタクトホールが形成される領域
の下地に適当な深さの窪みを形成することにより、コン
タクトホールの深さを深くすることが可能となり、やは
り深さの異なる複数のコンタクトホール形成の際の種々
の問題点が解消する。この方法は、コンタクトホールに
タングステンプラグを形成する際のタングステンのエッ
チバック工程適用した場合においても過少なエッチバッ
クによる下地の損傷などの問題点が解消される。
の下地に適当な深さの窪みを形成することにより、コン
タクトホールの深さを深くすることが可能となり、やは
り深さの異なる複数のコンタクトホール形成の際の種々
の問題点が解消する。この方法は、コンタクトホールに
タングステンプラグを形成する際のタングステンのエッ
チバック工程適用した場合においても過少なエッチバッ
クによる下地の損傷などの問題点が解消される。
【図１】（ａ）は本発明の第１の実施例における半導体
装置の構造を示す断面図、（ｂ）はその一部を拡大して
示す断面図である。
装置の構造を示す断面図、（ｂ）はその一部を拡大して
示す断面図である。
【図２】本発明の第１の実施例における半導体装置の製
造方法の、第１工程を示す断面図である。
造方法の、第１工程を示す断面図である。
【図３】本発明の第１の実施例における半導体装置の製
造方法の、第２工程を示す断面図である。
造方法の、第２工程を示す断面図である。
【図４】本発明の第１の実施例における半導体装置の製
造方法の、第３工程を示す断面図である。
造方法の、第３工程を示す断面図である。
【図５】本発明の第１の実施例における半導体装置の製
造方法の、第４工程を示す断面図である。
造方法の、第４工程を示す断面図である。
【図６】（ａ）は、本発明の第１の実施例を適用した場
合と従来法を適用した場合の、コンタクトホールの開口
の大きさとエッチング速度比との関係を対比して示す
図、（ｂ）は同じくコンタクトホールの開口の大きさと
テーパに基づく角度との関係を示す図、（ｃ）はコンタ
クトホールの開口の大きさｗとテーパに基づく角度θ°
を説明するための図である。
合と従来法を適用した場合の、コンタクトホールの開口
の大きさとエッチング速度比との関係を対比して示す
図、（ｂ）は同じくコンタクトホールの開口の大きさと
テーパに基づく角度との関係を示す図、（ｃ）はコンタ
クトホールの開口の大きさｗとテーパに基づく角度θ°
を説明するための図である。
【図７】テーパが形成されるプロセスを順次模式的に示
す断面図である。
す断面図である。
【図８】本発明の第２の実施例における半導体装置の製
造方法の、第１工程を示す断面図である。
造方法の、第１工程を示す断面図である。
【図９】本発明の第２の実施例における半導体装置の製
造方法の、第２工程を示す断面図である。
造方法の、第２工程を示す断面図である。
【図１０】本発明の第２の実施例における半導体装置の
製造方法の、第３工程を示す断面図である。
製造方法の、第３工程を示す断面図である。
【図１１】（ａ）は本発明の第２の実施例における半導
体装置の製造方法の、第４工程を示す断面図、（ｂ）は
ＢＰＳＧ膜６５形成直後の平坦化前の形状を拡大して示
す断面図、（ｃ）はＢＰＳＧ膜に熱処理を加えかつエッ
チバックすることによって平坦化した後の形状を拡大し
て示す断面図である。
体装置の製造方法の、第４工程を示す断面図、（ｂ）は
ＢＰＳＧ膜６５形成直後の平坦化前の形状を拡大して示
す断面図、（ｃ）はＢＰＳＧ膜に熱処理を加えかつエッ
チバックすることによって平坦化した後の形状を拡大し
て示す断面図である。
【図１２】本発明の第２の実施例における半導体装置の
製造方法の、第５工程を示す断面図である。
製造方法の、第５工程を示す断面図である。
【図１３】本発明の第３の実施例における半導体装置の
製造方法の、第１工程を示す断面図である。
製造方法の、第１工程を示す断面図である。
【図１４】本発明の第３の実施例における半導体装置の
製造方法の、第２工程を示す断面図である。
製造方法の、第２工程を示す断面図である。
【図１５】本発明の第３の実施例における半導体装置の
製造方法の、第３工程を示す断面図である。
製造方法の、第３工程を示す断面図である。
【図１６】本発明の第３の実施例における半導体装置の
製造方法の、第４工程を示す断面図である。
製造方法の、第４工程を示す断面図である。
【図１７】本発明の第３の実施例における半導体装置の
製造方法の、第５工程を示す断面図である。
製造方法の、第５工程を示す断面図である。
【図１８】本発明の第３の実施例における半導体装置の
製造方法の、第６工程を示す断面図である。
製造方法の、第６工程を示す断面図である。
【図１９】従来の半導体装置の構造の一例として、ＤＲ
ＡＭのメモリセル近傍の構造を示す断面図である。
ＡＭのメモリセル近傍の構造を示す断面図である。
【図２０】隣り合う素子間の谷間において、層間絶縁膜
にコンタクトホールを開口するためのレジストマスクを
形成した構造であって、層間絶縁膜が比較的平坦化され
た場合を示す断面図である。
にコンタクトホールを開口するためのレジストマスクを
形成した構造であって、層間絶縁膜が比較的平坦化され
た場合を示す断面図である。
【図２１】隣り合う素子間の谷間において、層間絶縁膜
にコンタクトホールを開口するためのレジストマスクを
形成した構造であって、層間絶縁膜の平坦化処理がなさ
れていない場合を示す断面図である。
にコンタクトホールを開口するためのレジストマスクを
形成した構造であって、層間絶縁膜の平坦化処理がなさ
れていない場合を示す断面図である。
【図２２】隣り合う導電配線間の谷間において、層間絶
縁膜に比較的浅いコンタクトホールを形成するための、
レジストマスクを形成した断面図である。
縁膜に比較的浅いコンタクトホールを形成するための、
レジストマスクを形成した断面図である。
【図２３】図２２に示した構造に、異方性エッチングを
施してコンタクトホールを開口した後の構造であって、
過剰エッチングによってコンタクトホールがそのそこの
ドープトポリシリコン層を貫通した場合を示す断面図で
ある。
施してコンタクトホールを開口した後の構造であって、
過剰エッチングによってコンタクトホールがそのそこの
ドープトポリシリコン層を貫通した場合を示す断面図で
ある。
【図２４】図２３に示すように開口したコンタクトホー
ルの内壁を含む表面上に、バリアメタル層とアルミニウ
ム合金層との二重構造を有する導電配線を形成した状態
を示す断面図である。
ルの内壁を含む表面上に、バリアメタル層とアルミニウ
ム合金層との二重構造を有する導電配線を形成した状態
を示す断面図である。
【図２５】図２３とほぼ同様の断面図であって、コンタ
クトホールがドープトポリシリコン層を貫通はしていな
いが、過剰エッチングによってコンタクトホールのそこ
のドープトポリシリコン層が薄くなっている場合を示す
断面図である。
クトホールがドープトポリシリコン層を貫通はしていな
いが、過剰エッチングによってコンタクトホールのそこ
のドープトポリシリコン層が薄くなっている場合を示す
断面図である。
【図２６】図２５に示すように開口したコンタクトホー
ルの内壁を含む表面上に、バリアメタル層とアルミニウ
ム合金層との二重構造を有する導電配線を形成した状態
を示す断面図である。
ルの内壁を含む表面上に、バリアメタル層とアルミニウ
ム合金層との二重構造を有する導電配線を形成した状態
を示す断面図である。
【図２７】図２６の円Ｅで囲む部分を拡大して示す断面
図である。
図である。
【図２８】（ａ）は、多数の半導体ウエハ上に形成され
た被エッチング膜の膜厚分布を設定値を中心として示す
図、（ｂ）は、エッチングレートの変動分布を設定値を
中心として示す図である。
た被エッチング膜の膜厚分布を設定値を中心として示す
図、（ｂ）は、エッチングレートの変動分布を設定値を
中心として示す図である。
【図２９】深さの異なるコンタクトホールが併存する場
合の構造の一例を示す断面図である
合の構造の一例を示す断面図である
１ 半導体基板 ２ フィールド絶縁膜 １０ 上部電極（セルプレート） １５ 導電配線 ２０，２２ コンタクトホール ４１ 層間絶縁膜 なお、図中同一の符号を付した部分は、同一または相当
の要素を示す。
の要素を示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/28 - 21/288 H01L 21/3205 - 21/3213 H01L 21/768
Claims (4)
- 【請求項１】 半導体基板上に形成された第１の層間絶
縁膜と、 この第１の層間絶縁膜上に形成された第１の導電配線層
と、 この第１の導電配線層上に形成された第２の層間絶縁膜
と、 この第２の層間絶縁膜上に形成された第２の導電配線層
とを備え、 前記第１の層間絶縁膜の所定位置には、所定の径と深さ
を有する窪みが設けられ、 前記第２の層間絶縁膜の前記窪みの領域上には、前記窪
みの径よりも小さな径を有するコンタクトホールが設け
られ、 このコンタクトホールにおいて、前記第１の導電層と前
記第２の導電層が電気的に接続された、 半導体装置。 - 【請求項２】 層間絶縁膜に、互いに開口深さの異なる
複数のコンタクトホールをドライエッチングによって形
成する工程において、コンタクトホールの開口径が大きくなるほどエッチング
速度が小さくなるドライエッチング条件を用いて、 予め
求めたコンタクトホール径とドライエッチング速度比と
の相関関係に基づいて、前記複数のコンタクトホールの
開口径を、各々の前記コンタクトホールの開口深さに応
じて決定することにより、前記コンタクトホールのドラ
イエッチング速度を制御する、 半導体装置の製造方法。 - 【請求項３】 半導体基板上に第１の層間絶縁膜を形成
する工程と、 前記第１の層間絶縁膜の表面の所定位置に、所定の径と
深さを有する窪みを形成する工程と、 前記第１の層間絶縁膜の表面および前記窪みの内表面に
沿って、第１の導電配線層を形成する工程と、 前記第１の導電配線層上に第２の層間絶縁膜を形成する
工程と、 前記第２の層間絶縁膜に、前記窪み上の領域において、
前記第１の導電配線層の表面に至るコンタクトホールを
形成する工程と、 前記第２の層間絶縁膜の表面および前記コンタクトホー
ル内に、第２の導電配線層を形成する工程とを備えた、
半導体装置の製造方法。 - 【請求項４】 半導体基板上に第１の層間絶縁膜を形成
する工程と、 前記第１の層間絶縁膜の表面の所定位置に、所定の径と
深さを有する窪みを形成する工程と、 前記第１の層間絶縁膜の表面の、前記窪みの内部表面を
含む所定の領域に、第１の導電配線層を形成する工程
と、 前記第１の導電配線層の表面および前記第１の層間絶縁
膜の表面を覆うように、第２の層間絶縁膜を形成する工
程と、 前記第２の層間絶縁膜に、前記窪みの領域上において前
記第１の導電配線層の表面に至る第１のコンタクトホー
ルを形成する工程と、 前記第１の導電配線層が形成された領域以外の領域にお
いて、前記第１の層間絶縁膜と前記第２の層間絶縁膜と
を貫通する第２のコンタクトホールを、前記第１のコン
タクトホールと同時にドライエッチングすることによっ
て形成する工程とを備え、 前記窪みの深さは、前記第１のコンタクトホールと前記
第２のコンタクトホールとの深さの差に応じて、前記第
１のコンタクトホールと前記第２のコンタクトホールと
のエッチングに要する時間の差が所定の範囲より小さく
なるように決定される、 半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04114945A JP3086747B2 (ja) | 1992-05-07 | 1992-05-07 | 半導体装置およびその製造方法 |
| US08/029,509 US5317193A (en) | 1992-05-07 | 1993-03-11 | Contact via for semiconductor device |
| DE4314360A DE4314360C2 (de) | 1992-05-07 | 1993-04-30 | Halbleitervorrichtung mit einer Mehrzahl von Kontaktlöchern unterschiedlicher Tiefe und Verfahren zur Herstellung derselben |
| KR1019930007781A KR0118209B1 (ko) | 1992-05-07 | 1993-05-06 | 반도체 장치 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04114945A JP3086747B2 (ja) | 1992-05-07 | 1992-05-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05315457A JPH05315457A (ja) | 1993-11-26 |
| JP3086747B2 true JP3086747B2 (ja) | 2000-09-11 |
Family
ID=14650548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04114945A Expired - Lifetime JP3086747B2 (ja) | 1992-05-07 | 1992-05-07 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5317193A (ja) |
| JP (1) | JP3086747B2 (ja) |
| KR (1) | KR0118209B1 (ja) |
| DE (1) | DE4314360C2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512710A (en) * | 1992-08-21 | 1996-04-30 | Cts Corporation | Multilayer package with second layer via test connections |
| KR940010197A (ko) * | 1992-10-13 | 1994-05-24 | 김광호 | 반도체 장치의 제조방법 |
| US5897376A (en) * | 1993-09-20 | 1999-04-27 | Seiko Instruments Inc. | Method of manufacturing a semiconductor device having a reflection reducing film |
| JPH07235645A (ja) * | 1993-12-29 | 1995-09-05 | Mitsubishi Electric Corp | スタティック型半導体記憶装置およびその製造方法 |
| US5668413A (en) * | 1994-02-18 | 1997-09-16 | Ricoh Company, Ltd. | Semiconductor device including via hole |
| DE4442652A1 (de) * | 1994-11-30 | 1996-01-25 | Siemens Ag | Verfahren zur Herstellung eines Kontaktloches auf eine Metallisierungsebene einer dreidimensionalen Schaltungsanordnung |
| WO1996027901A1 (en) * | 1995-03-07 | 1996-09-12 | Micron Technology, Inc. | Improved semiconductor contacts to thin conductive layers |
| JP2679680B2 (ja) * | 1995-04-24 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6130482A (en) * | 1995-09-26 | 2000-10-10 | Fujitsu Limited | Semiconductor device and method for fabricating the same |
| JPH09139429A (ja) * | 1995-11-10 | 1997-05-27 | Nippon Steel Corp | 半導体装置の製造方法 |
| US7126195B1 (en) | 1996-06-03 | 2006-10-24 | Micron Technology, Inc. | Method for forming a metallization layer |
| US5662788A (en) | 1996-06-03 | 1997-09-02 | Micron Technology, Inc. | Method for forming a metallization layer |
| JPH1032316A (ja) * | 1996-07-16 | 1998-02-03 | Nec Corp | 半導体記憶装置及びその製造方法 |
| US5903058A (en) * | 1996-07-17 | 1999-05-11 | Micron Technology, Inc. | Conductive bumps on die for flip chip application |
| US5811350A (en) * | 1996-08-22 | 1998-09-22 | Micron Technology, Inc. | Method of forming contact openings and an electronic component formed from the same and other methods |
| JP3382114B2 (ja) * | 1997-02-27 | 2003-03-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5970340A (en) | 1997-06-24 | 1999-10-19 | Micron Technology, Inc. | Method for making semiconductor device incorporating an electrical contact to an internal conductive layer |
| DE19728474A1 (de) * | 1997-07-03 | 1999-01-07 | Siemens Ag | Elektrodenanordnung |
| JPH1140765A (ja) | 1997-07-16 | 1999-02-12 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US5994780A (en) * | 1997-12-16 | 1999-11-30 | Advanced Micro Devices, Inc. | Semiconductor device with multiple contact sizes |
| US5939335A (en) * | 1998-01-06 | 1999-08-17 | International Business Machines Corporation | Method for reducing stress in the metallization of an integrated circuit |
| KR100276387B1 (ko) * | 1998-01-08 | 2000-12-15 | 윤종용 | 반도체 장치의 자기정렬 콘택 형성 방법 |
| KR100526574B1 (ko) * | 1998-06-30 | 2006-01-12 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 홀 형성 방법 |
| US6261948B1 (en) | 1998-07-31 | 2001-07-17 | Micron Technology, Inc. | Method of forming contact openings |
| US6380023B2 (en) * | 1998-09-02 | 2002-04-30 | Micron Technology, Inc. | Methods of forming contacts, methods of contacting lines, methods of operating integrated circuitry, and integrated circuits |
| US6080676A (en) * | 1998-09-17 | 2000-06-27 | Advanced Micro Devices, Inc. | Device and method for etching spacers formed upon an integrated circuit gate conductor |
| US6281132B1 (en) | 1998-10-06 | 2001-08-28 | Advanced Micro Devices, Inc. | Device and method for etching nitride spacers formed upon an integrated circuit gate conductor |
| JP2000188383A (ja) * | 1998-10-14 | 2000-07-04 | Fujitsu Ltd | 半導体装置およびその製造方法、半導体集積回路およびその製造方法 |
| KR20000012252U (ko) * | 1998-12-16 | 2000-07-05 | 전주범 | 압전소자를 사용한 커넥터 |
| US6720660B1 (en) * | 1998-12-22 | 2004-04-13 | Seiko Epson Corporation | Semiconductor device and method for manufacturing the same |
| JP3296324B2 (ja) | 1999-04-07 | 2002-06-24 | 日本電気株式会社 | 半導体メモリ装置の製造方法 |
| JP2002296609A (ja) * | 2001-03-29 | 2002-10-09 | Nec Corp | 液晶表示装置及びその製造方法 |
| FR2828764B1 (fr) * | 2001-08-16 | 2004-01-23 | St Microelectronics Sa | Circuit integre et son procede de fabrication, et cellule de memoire incorporant un tel circuit |
| US6828240B2 (en) * | 2002-08-02 | 2004-12-07 | Advanced Micro Devices, Inc. | Method of manufacturing multi-level contacts by sizing of contact sizes in integrated circuits |
| CN100437251C (zh) * | 2002-08-16 | 2008-11-26 | Nec液晶技术株式会社 | 在涂覆形成的夹层绝缘膜上具有透明导电膜的液晶显示器 |
| GB2420015A (en) * | 2003-07-02 | 2006-05-10 | Advanced Micro Devices Inc | Method Of Manufacturing Multi-Level Contacts By Sizing Of Contact Sizes In Intergrated Circuits |
| US7497973B2 (en) * | 2005-02-02 | 2009-03-03 | Lumination Llc | Red line emitting phosphor materials for use in LED applications |
| DE102009032854B4 (de) * | 2009-07-13 | 2015-07-23 | Texas Instruments Deutschland Gmbh | Verfahren zur Herstellung von Bipolartransistorstrukturen in einem Halbleiterprozess |
| JP5945873B2 (ja) * | 2015-02-17 | 2016-07-05 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． | 半導体装置とその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60224245A (ja) * | 1984-04-20 | 1985-11-08 | Toshiba Corp | 半導体装置の製造方法 |
| US4640738A (en) * | 1984-06-22 | 1987-02-03 | International Business Machines Corporation | Semiconductor contact protection |
| US5063175A (en) * | 1986-09-30 | 1991-11-05 | North American Philips Corp., Signetics Division | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material |
| US4872050A (en) * | 1988-03-15 | 1989-10-03 | Mitsubishi Denki Kabushiki Kaisha | Interconnection structure in semiconductor device and manufacturing method of the same |
| KR900019227A (ko) * | 1988-05-18 | 1990-12-24 | 아오이 죠이치 | 적층형 캐피시터를 갖춘 반도체기억장치 및 그 제조방법 |
-
1992
- 1992-05-07 JP JP04114945A patent/JP3086747B2/ja not_active Expired - Lifetime
-
1993
- 1993-03-11 US US08/029,509 patent/US5317193A/en not_active Expired - Lifetime
- 1993-04-30 DE DE4314360A patent/DE4314360C2/de not_active Expired - Lifetime
- 1993-05-06 KR KR1019930007781A patent/KR0118209B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5317193A (en) | 1994-05-31 |
| DE4314360A1 (de) | 1993-11-11 |
| DE4314360C2 (de) | 1997-07-17 |
| JPH05315457A (ja) | 1993-11-26 |
| KR940006278A (ko) | 1994-03-23 |
| KR0118209B1 (ko) | 1997-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3086747B2 (ja) | 半導体装置およびその製造方法 | |
| US5275972A (en) | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window | |
| JPH1098162A (ja) | 半導体集積回路装置の製造方法 | |
| JP4711658B2 (ja) | 微細なパターンを有する半導体装置の製造方法 | |
| JPH08203998A (ja) | 多層配線の形成方法 | |
| US6278189B1 (en) | High density integrated circuits using tapered and self-aligned contacts | |
| US6953744B2 (en) | Methods of fabricating integrated circuit devices providing improved short prevention | |
| JPH07122638A (ja) | 半導体装置の製造方法 | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| JP2905314B2 (ja) | 半導体装置の製造方法 | |
| US20040102041A1 (en) | Method of manufacturing semiconductor device with capacitor electrode | |
| JP2000021985A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| KR19980063925A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH1140514A (ja) | 半導体装置の製造方法 | |
| JPH10256505A (ja) | Ｄｒａｍの製造方法 | |
| JP2715869B2 (ja) | 半導体装置の製造方法 | |
| JP2000036491A (ja) | 半導体装置の製造方法 | |
| JPH09129730A (ja) | 半導体装置の製造方法 | |
| JPH09293689A (ja) | 接続孔の形成方法 | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| JP2000183303A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07230968A (ja) | 半導体装置の製造方法 | |
| JP2561015B2 (ja) | 半導体装置の製造方法 | |
| JP2002231804A (ja) | 半導体装置及びその製造方法 | |
| KR0151047B1 (ko) | 반도체 장치의 비트라인 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000627 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |