JP4711658B2 - 微細なパターンを有する半導体装置の製造方法 - Google Patents

微細なパターンを有する半導体装置の製造方法 Download PDF

Info

Publication number
JP4711658B2
JP4711658B2 JP2004304542A JP2004304542A JP4711658B2 JP 4711658 B2 JP4711658 B2 JP 4711658B2 JP 2004304542 A JP2004304542 A JP 2004304542A JP 2004304542 A JP2004304542 A JP 2004304542A JP 4711658 B2 JP4711658 B2 JP 4711658B2
Authority
JP
Japan
Prior art keywords
hard mask
etching
film
forming
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004304542A
Other languages
English (en)
Other versions
JP2005129938A (ja
Inventor
敏 碩 李
台 愚 鄭
聖 權 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030074178A external-priority patent/KR100571652B1/ko
Priority claimed from KR1020030094506A external-priority patent/KR100695417B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2005129938A publication Critical patent/JP2005129938A/ja
Application granted granted Critical
Publication of JP4711658B2 publication Critical patent/JP4711658B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法、特に、微細なパターンを有する半導体装置の製造方法に関し、さらに詳細には、窒化膜をハードマスクとして利用するＡｒＦフォトリソグラフィ法を採用した、デザインルール８０ｎｍ以下の微細なパターンの形成方法に関する。
一般に、半導体装置は、その内部に複数の単位素子を含んでいる。半導体装置が高集積化されるに従い、一定のセル面積上に高密度で半導体素子を形成することが要求されるようになり、それに伴って単位素子、例えばトランジスタ、キャパシタ等のサイズが次第に縮小化されてきている。特に、ＤＲＡＭのような半導体メモリ装置においては、デザインルールが微細化され、セルの内部に形成される半導体素子等のサイズが次第に小さくなってきている。実際、最近半導体ＤＲＡＭ装置の最小線幅は０.１μｍ（１００ｎｍ）以下、さらに、８０ｎｍ以下までも要求されている。そのために、セルを構成する半導体素子等の製造は、多くの困難さを伴うようになってきている。
８０ｎｍ以下の線幅を有する半導体素子の場合、１９３ｎｍの波長を有するＡｒＦ(フッ化アルゴン)による露光を利用したフォトリソグラフィ法を採用すると、従来のエッチング処理に要求される条件(正確なパターン形成と垂直エッチング形状等)に、さらにエッチング処理の際に発生するフォトレジストの変形の防止という条件を満たすことが要求される。それに伴い、デザインルール８０ｎｍ以下の半導体素子の製造におけるエッチングには、従来要求されていた条件に加えてパターンの変形防止という、新たな要求を満足する処理条件の確立が重要な課題となってきた。
一方、半導体素子の高集積化が加速されるに従い、半導体素子を構成する複数の要素が積層構造で形成されるようになり、これによりコンタクトプラグ(又はパッド)という概念が導入された。
このようなコンタクトプラグを形成する場合には、通常ランディングプラグコンタクト(Landing Plug Contact：ＬＰＣ)技術が用いられている。このＬＰＣは、最小の面積に広い面積のコンタクトを形成するボトム部と、コンタクトマージンを増加させる、ボトム部より広いトップ部を有している。
図１Ａないし図１Ｄは、従来技術に係るランディングプラグコンタクトの形成過程の各段階における素子の構造を示す断面図である。
まず、図１Ａに示したように、半導体装置を構成する様々な要素、例えば、フィールド絶縁膜、ウェルなどが形成された半導体基板１０上にゲートハードマスク１３、ゲート導電膜１２及びゲート絶縁膜１１が積層されたゲート電極パターンＧ１、Ｇ２を形成する。
ゲート絶縁膜１１には、通常シリコン酸化物などの酸化物系の物質、ゲート導電膜１２には、通常ポリシリコン、Ｗ、ＷＮ、ＷＳｉｘなどの物質又はこれらが組み合わされた物質を用いる。
ゲートハードマスク１３は、層間絶縁膜をエッチングすることによってコンタクトホールを形成する過程において、ゲート導電膜１２を保護する働きをするためのものである。したがって、ゲートハードマスク１３には、層間絶縁膜との間でエッチング速度が顕著に相違する物質を使用する。例えば、層間絶縁膜として酸化物系の物質を使用する場合には、ゲートハードマスク１３には、シリコン窒化膜（Ｓｉ−Ｎ）又はシリコン酸窒化膜（Ｓｉ−Ｏ−Ｎ）などの窒化物系の物質を使用し、層間絶縁膜としてポリマー系低誘電率膜を使用する場合には、ゲートハードマスク１３には、酸化物系の物質を使用する。
ゲート電極パターンＧ１、Ｇ２間の基板１０にソース／ドレイン接合などの不純物拡散領域１４を形成する。
通常、イオン注入によりゲート電極パターンＧ１、Ｇ２間にソース／ドレイン接合領域を形成する場合、基板１０に不純物が整合して含まれるように、イオン注入法により不純物を注入する。その後、ゲート電極パターンＧ１、Ｇ２の側壁にスペーサを形成し、再びイオン注入を実施することにより、ＬＤＤ(Lightly Doped Drain)構造となるようにする。なお、ここでは、ＬＤＤ構造及びスペーサの形成に関する説明を省略する。
ゲート電極パターンＧ１、Ｇ２が形成された全面に、エッチング停止作用を有するエッチング停止膜１５を形成する。このエッチング停止膜１５は、後続の自己整合コンタクト(Self Align Contact；以下、「ＳＡＣ」と記す)を利用したエッチング処理の際に、基板１０がアタックされることを防止する働きをする。この場合、ゲート電極パターンＧ１、Ｇ２の形状に沿ってエッチング停止膜１５が形成されることが好ましく、窒化物系の物質が利用される。
次に、図１Ｂに示したように、エッチング停止膜１５が形成された全体の構造上に酸化物系の層間絶縁膜１６を形成する。層間絶縁膜１６に酸化物系の物質を利用する場合には、ＢＳＧ(Boro-Silicate Glass)、ＢＰＳＧ(Boro-Phospho-Silicate Glass)、ＰＳＧ(Phospho-Silicate Glass)、ＴＥＯＳ(Tetra-Ethyl-Ortho-Silicate)、ＨＤＰ(High Density Plasma)酸化物又はＳＯＧ(Spin On Glass)などの物質を利用し、酸化物系以外にも、無機系又は有機系の低誘電率物質を利用できる。
次に、層間絶縁膜１６上に、ＬＰＣを形成するためのフォトレジストパターン１７を形成する。フォトレジストパターン１７と層間絶縁膜１６との間に、通常反射防止膜が形成されるが、ここでは説明を簡単にするために、反射防止膜に関する説明を省略する。
次に、図１Ｃに示したように、フォトレジストパターン１７をエッチングマスクとして、層間絶縁膜１６とエッチング停止膜１５とをエッチングして、隣接する両ゲート電極パターンＧ１、Ｇ２間の不純物拡散領域１４を露出させることにより、コンタクトホール１８を形成する。
上記したコンタクトホール１８の形成工程は、主として、層間絶縁膜１６とゲートハードマスク１３とのエッチング選択比を利用したＳＡＣエッチングにおいて、通常フォトレジストパターン１６をエッチングマスクとして、エッチング停止膜１５でエッチングを停止させる層間絶縁膜１６のエッチング処理と、エッチング停止膜１５を除去して基板１０（具体的には不純物拡散領域１４）を露出させる処理と、コンタクトホール１８の開口部を拡張してエッチング残留物を除去するための洗浄処理などに分けられる。上記の工程におけるエッチング処理には、主にＣＦ４などのＣxＦｙ(ｘ、ｙは１〜１０の整数)系のガスとＣＨ２Ｆ２などのＣａＨＦｃ（ａ、ｂ、ｃは１〜１０の整数）系のガスの混合ガスを用いる。
一方、素子の高集積化に伴いゲート電極パターンＧ１、Ｇ２の高さが高くなってきているため、ＳＡＣエッチング時に、高くなったエッチングターゲットに対応する量、すなわち過度のエッチングガスが使用され、それに伴ってエッチング時間が増加する。その結果、図１Ｃに符号１９で示したように、ゲートハードマスク１３がエッチングされて損傷するという事態が生じる。
アッシングによりフォトレジストパターン１７を除去する場合に、反射防止膜として有機系の物質を使用すると、アッシングにより、フォトレジストパターン１７と同様に、反射防止膜も除去される。
次に、図１Ｄに示したように、コンタクトホール１８を含む全面に、プラグ形成用導電性物質を成膜し、コンタクトホール１８にプラグ形成用導電性物質を十分に埋め込んだ後、ゲートハードマスク１３が露出するまで平坦化処理を実施する。これらの処理によって、コンタクトホール１８内の導電性物質を介して不純物拡散領域１４と電気的に接続されたゲートハードマスク１３と、不純物拡散領域１４とゲートハードマスク１３とに電気的に接続され、上部が平坦化されたプラグ２０が形成される。
プラグ形成用導電性物質として最も多く用いられる物質は、ポリシリコンであり、ポリシリコン層とＴｉ、ＴｉＮなどのバリヤメタル層との積層構造が利用される。その他、タングステンなどを使用することもできる。
一方、図１Ｃに示したように、ＳＡＣ処理時にゲートハードマスク１３が損傷するので、プラグ２０とゲート導電膜１２との間の絶縁特性が低下する。特に、ゲートハードマスク１３の損傷が著しく、ゲート導電膜１２が露出すると、図１Ｄに符号Ｘで示したように、プラグ２０とゲート導電膜１２との間に電気的な短絡現象が発生する。
以上説明したように、半導体素子の高集積化に伴い、ＬＰＣ形成工程におけるゲートハードマスク１３の損傷を防ぐことが困難になってきている。高解像度を得るために、フォトレジストパターン１７の厚さも薄くしなければならない。フォトレジストパターン１７の厚さを薄くすることによって、エッチング処理におけるフォトレジストパターン１７のマスクとしての機能が著しく低下してきている。したがって、これらの問題を克服するために、フォトレジストパターン１７(反射防止膜を使用する場合は反射防止膜）と被エッチング層間にハードマスクを使用する技術が導入され、ＫｒＦ(フッ化クリプトン)又はＡｒＦなどのレーザを露光源として使用するフォトリソグラフィ法が幅広く用いられている。このようなハードマスク用物質として研究開発され及び使用されているものは、タングステンとポリシリコンである。
現在商業規模で実用化されいるＡｒＦ用フォトレジストは、ＣＯＭＡ(Cyclo Olefin-Maleic Anhydride)、アクリレート(Acrylate)系のポリマー又はこれらの混合物などである。しかし、周知のように、ＡｒＦ露光源を利用したフォトリソグラフィ法には、微細化に適しているという長所があるが、ＫｒＦフォトリソグラフィ法などに比べるといくつかの短所がある。
図２は、ＬＰＣ形成工程においてＡｒＦフォトリソグラフィ法によるフォトレジストパターンに生じた変形を示すＳＥＭ(走査型電子顕微鏡)写真、図３は、ＡｒＦフォトリソグラフィ法を採用したＬＰＣ形成工程で生じたゲートハードマスクの損傷を示すＳＥＭ写真、図４Ａ、４Ｂは、ＡｒＦフォトリソグラフィ法を採用したＬＰＣ形成工程においてパターンが崩れた現象を示すＳＥＭ写真である。
図２に示したように、ＡｒＦフォトリソグラフィ法を採用したＬＰＣ形成工程では、パターンを形成するためのエッチング処理の際に、符号Ａで示したように、線紋（Striation）が生じることが分かる。この線紋は、ＬＰＣ形成におけるエッチング処理に主に用いられるフッ素系ガスに対して、ＡｒＦ用フォトレジストの耐エッチング性が低いことに起因している。
図３に示したように、ＬＰＣ形成のためのＳＡＣエッチング処理の後、符号Ｂで示したように、ゲートハードマスクに８００Å以上の損傷が発生していることが分かる。
図４Ａに符号Ｃで示したように、ＬＰＣ形成用のバー状のＡｒＦフォトレジストパターンが崩れ、素子欠陥を誘発していることが分かる。また、図４Ｂに符号Ｄで示したように、ＡｒＦフォトレジストパターンの弱い部分でパターン不良が発生していることが分かる。
ＬＰＣ形成工程では、層間絶縁膜をエッチングするＳＡＣエッチングの間、ゲートハードマスクの損傷を小さくし、充分な接触面積を確保することが要求される。しかし、ＬＰＣ形成工程における従来の上記の要求は、パターンの変形が発生しないようにするＡｒＦフォトリソグラフィ法に対する要求と両立しない関係にある。電極の温度、パワーなどの処理条件のように、パターンの変形と従来の要求条件とが、相互に反対に作用するので、工程マージンの減少をもたらし、結果的に処理条件のセットアップが困難になっている。
例えば、ＫｒＦ露光源を利用したフォトリソグラフィ法を採用する場合、ＬＰＣ形成のためのＳＡＣエッチング処理の際、電極の温度を約６０℃に維持することが好ましい。しかし、ＡｒＦ露光源を利用したフォトリソグラフィ法を採用する場合には、ＳＡＣエッチング処理の際、電極の温度を約６０℃に維持すると、エッチング中にフォトレジストパターンが変形するので、電極の温度を約０℃に維持しなければならない。電極の温度を低く維持すると、フォトレジストパターンの変形は抑制されるが、相対的にＳＡＣエッチング処理の核心である異種膜間、例えば、酸化膜と窒化膜との間のエッチング選択比の低下を招く。
同じ条件下でＳＡＣエッチング処理を実施した場合、ＫｒＦ露光源を採用する場合に比べて、ＡｒＦ露光源を採用する場合には、約２００Å以上のゲートハードマスクの損傷が発生したことが分かる。一方、相対的に多いゲートハードマスクの損傷を補うために、ゲートハードマスクの厚さを厚くすると、ゲート電極パターンの高さが高くなり、ゲート電極パターンの高さとゲート電極パターン間の間隔とに相当する縦横比(Aspect ratio)が増加する。そのため、層間絶縁膜のギャップフィル(Gap-fill)特性及び接触面積の確保に悪影響を及ぼす。
また、ゲートハードマスクの損傷を補うために、段差被覆性に劣るＵＳＧ(Undoped Silicate Glass)膜などを利用して、一種のオーバーハング構造でゲートハードマスク上部をキャップする方法が考えられる。このような従来のＫｒＦフォトリソグラフィ法によるキャッピング方法を利用する方法は、ゲートハードマスクを保護すること、コンタクトホール内部の酸化膜(層間絶縁膜)の厚さを制御することが困難であるため、一部のコンタクトホールでエッチングが行われず、コンタクトホールがオープンされない現象に関する主な原因となっている。実際生産のための競争力のあるＬＰＣ構造を形成するためには、このようなキャッピングを省略する必要がある。
ＡｒＦフォトリソグラフィ法を採用したＬＰＣ形成法にも、比較的フォトレジストの厚さが薄いことと耐エッチング性に劣ることにより、パターン形成時に脆弱な部分が発生するという問題点、縦横比の増加によりパターンが崩れる現象が発生するという問題点などがある。
このような問題点を克服するため、上述したようにフォトレジストパターンと被エッチング層との間に、タングステン、ポリシリコンなどがハードマスクとして利用されている。
タングステンをハードマスクとして用いる場合の工程を簡単に説明すると、下記のとおりである。ゲート電極パターンが形成された全面にエッチング停止膜と層間絶縁膜を形成した後、層間絶縁膜上にタングステン膜を成膜し、さらにフォトレジストパターンを形成した後、フォトレジストパターンをエッチングマスクとして、タングステン膜をエッチングすることによりタングステンハードマスクを形成する。その後、フォトレジストパターンを除去し、タングステンハードマスクをエッチングマスクとして、被エッチング層である層間絶縁膜とエッチング停止膜とをエッチングした後、タングステンハードマスクを除去して洗浄処理を実施した後、プラグ形成用物質を成膜し、平坦化処理によりプラグを形成する。上記の処理によって、ＬＰＣ形成工程が完了する。
このように、タングステン又はポリシリコンをハードマスクとして使用することによって、フォトレジストの厚さを薄くすることができるため、露光時の光感受性が高まることはもとより、ＡｒＦフォトリソグラフィ法の大きな問題であるパターンの変形と、ＬＰＣ形成時におけるゲートハードマスクの損傷及び接触面積の狭小化などの問題点を解決することができた。
しかし、タングステンとポリシリコンはいずれも導電性物質であるため、これらを除去する処理が必要である。また、ＳＡＣエッチングの際、このような導電性物質をエッチングする処理と絶縁性である層間絶縁膜をエッチングする処理は、それぞれ異なるチャンバで実施しなければならないため、処理時間が長くなるとともに、被エッチング材を移動する際に、パーティクルによる汚染が発生するという問題が生じる。このような問題点は、ＳＡＣエッチングのような陰極パターンの形成だけでなく、ゲート電極パターン、ビットライン、金属配線などの陽極パターン形成でも同じように発生する。
なお、ＬＰＣ形成工程においては、コンタクトホール形成後、露出したシリコン基板と絶縁性膜(すなわち、層間絶縁膜)との選択比を利用してプラグ用物質を成長させる技術として、最近多く用いられている選択的エピタキシャル成長(Selective Epitaxial Growth；以下「ＳＥＧ」と記す)を採用することは不適切である。これはタングステンとポリシリコンは、基板との間で選択比が小さいからである。
図５Ａ〜図５Ｆは、ＡｒＦ露光源を利用する改善された従来の技術であり、半導体素子のパターン形成の各段階における素子の構造を示す断面図である。この方法では、タングステン又はポリシリコンを使用する方法の問題点を克服するために、窒化物をハードマスクとして採用している。以下に、図面を参照し詳細に説明する。
まず、半導体装置を構成する要素、例えば、フィールド絶縁膜、ウェルなどが形成された半導体基板５０上に、図５Ａに示したように、ゲートハードマスク５３、ゲート導電膜５２、ゲート絶縁膜５１が積層されたゲート電極パターンＧ１、Ｇ２を形成する。
ゲート絶縁膜５１には、シリコン酸化膜などの酸化物系の物質を用い、ゲート導電膜５２には、ポリシリコン、タングステン(Ｗ)、タングステン窒化膜(ＷＮｘ)、タングステンシリサイド(ＷＳｉｘ)などの単独又はこれらが組み合わされたものを用いる。
ゲートハードマスク５３は、層間絶縁膜をエッチング処理することによってコンタクトホールを形成する過程において、ゲート導電膜５２がアタックされることを防止するためのものであって、層間絶縁膜との間でエッチング速度が顕著に相違する物質を使用する。
例えば、層間絶縁膜に酸化物系の物質を使用する場合には、シリコン窒化物(Ｓｉ−Ｎ)又はシリコン酸窒化物(Ｓｉ−Ｏ−Ｎ)などの窒化物系の物質を使用し、層間絶縁膜にポリマー系の低誘電率物質を使用する場合には、酸化物系の物質を使用する。
ゲート電極パターンＧ１、Ｇ２間の基板５０にソース／ドレイン接合などの不純物拡散領域５４を形成する。
イオン注入により、ゲート電極パターンＧ１、Ｇ２間にソース／ドレイン接合領域を形成する場合、通常ゲート電極パターンＧ１、Ｇ２間の基板５０に、不純物イオンが調整されて注入されるようにする。その後、ゲート電極パターンＧ１、Ｇ２の側壁にスペーサを形成し、再びイオン注入を行ってＬＤＤ構造となるようにする。なお、ここでは説明を簡単にするために、ＬＤＤ構造及びスペーサの形成に関する説明を省略する。
ゲート電極パターンＧ１、Ｇ２を含む全面に、後続のＳＡＣエッチング処理の際に基板５０がアタックされるのを防止するために、エッチング停止層としての役割を果たすエッチング停止膜５５を形成する。この場合、ゲート電極パターンＧ１、Ｇ２の形状に沿って、エッチング停止膜５５が形成されるようにすることが好ましい。また、エッチング停止膜５５には、シリコン窒化膜、シリコン酸窒化膜などの窒化物系の物質を利用する。
次に、図５Ｂに示したように、エッチング停止膜５５が形成された構造の全面に酸化物系の層間絶縁膜５６を形成する。
層間絶縁膜５６に酸化物系の物質を利用する場合には、ＢＳＧ、ＢＰＳＧ、ＰＳＧ、ＴＥＯＳ、ＨＤＰなどの酸化物又はＳＯＧなどが適している。酸化物系以外にも、無機系又は有機系の低誘電率物質を利用することができる。
次に、層間絶縁膜５６上に、絶縁性物質であり、層間絶縁膜５６との間でエッチング選択比を有するハードマスク用窒化膜５７を形成する。
ハードマスク用窒化膜５７には、プラズマ化学気相成長(Plasma Enhanced Chemical Vapor Deposition)法により成長させた窒化膜、すなわちＰＥ-窒化膜、又は低圧化学気相成長(Low Pressure Chemical Vapor Deposition)法により成長させた窒化膜、すなわちＬＰ-窒化膜が好ましい。その成膜厚さは、後続の層間絶縁膜５６をＳＡＣエッチングする際に発生する損傷量と、エッチング停止膜５５をエッチングして不純物拡散領域５４を露出する際に損傷する量とを全て考慮して(すなわち、両者の損傷量を足し合わせて)、エッチング停止膜５５のエッチング時に、in-situで自然に除去できる程度、又はそれ以上にすることが好ましい。
ハードマスク用窒化膜５７上にパターンを形成するために露光する際に、下層のハードマスク用窒化膜５７の高い光反射率に起因する乱反射によって、望ましくないパターンが形成されることを防止するとともに、ハードマスク用窒化膜５７と後に形成されるフォトレジストとの接着力を向上させるために、反射防止膜５８を形成する。
ここで、反射防止膜５８には、フォトレジストとそのエッチング特性が類似する有機系の物質を使用することが好ましい。なお、反射防止膜５８の形成工程を省略することもできる。
次に、反射防止膜５８上に、ＡｒＦ露光源用のフォトレジストをスピンコーティングなどの方法により適切な厚さに塗布した後、ＡｒＦ露光源とコンタクトホールの幅を画定するための所定のレチクル(図示せず)とを利用して、フォトレジストの所定部分を選択的に露光し、現像を行い、露光された部分又は露光されなかった部分を残留させた後、後洗浄処理などにより、エッチング残留物などを除去する。これらの処理によって、ＬＰＣ形成用のフォトレジストパターン５９を形成する。
図５Ｂには、ＬＰＣ形成用のコンタクトホールが形成される領域Ｃ／Ｔを画定するフォトレジストパターン５９が形成された段階における素子の断面構造を示した。
一方、タングステン又はポリシリコンをハードマスク用物質として使用する方法の場合には、これら自体の反射率が大きいため、オーバーレイ(Over-lay)を検知するのに大きな問題点があり、マスクアラインメント時に別のアラインメントキーのオープニングが必要である。しかし、窒化膜の場合、タングステンとポリシリコンに比べて反射率が極めて低いので、マスクアラインメントの際、大きな困難さはない。
パターン形成用のフォトレジストの厚さは、薄いハードマスク用窒化膜５７をエッチングする程度の厚さでよいので、ハードマスクを使用しない場合又はポリシリコンやタングステンのハードマスクを使用する場合に比べて、フォトレジストの厚さを薄くしてもよい。それによって、正確なパターンが形成され、パターンの崩壊現象のない微細なパターンの形成が可能になる。
次に、図５Ｃに示したように、フォトレジストパターン５９をエッチングマスクとして、反射防止膜５８とハードマスク用窒化膜５７とをエッチングすることにより、ハードマスク５７Ａを形成する。
次に、アッシングによりフォトレジストパターン５９を除去する。反射防止膜５８として有機系の物質を使用した場合には、このアッシングにより、フォトレジストパターン５９と共に反射防止膜５８も除去される。アッシング処理には、通常のフォトレジストストリップ装置で実施するフォトレジストストリップ、Ｏ２プラズマ処理も含まれる。
一方、フォトレジストパターン５９が残留すると、後続のＳＡＣエッチング処理の際に、パターンの不良を招くことになるので、フォトレジストはすべて除去しなければならない。
次に、図５Ｄに示したように、ハードマスク５７Ａをエッチングマスクとして、被エッチング層である層間絶縁膜５６をエッチングする。ＳＡＣエッチング処理６０により、隣接する２つのゲート電極パターンＧ１、Ｇ２間のエッチング停止膜５５を露出させ、コンタクトホール６１を形成する。
この場合、層間絶縁膜５６のエッチングでは、フォトレジストパターンの変形を考慮しなくてもよいので、ハードマスク５７Ａとの選択比を大きくし、コンタクトホール６１の底面のＣＤ(Critical Dimension)を十分に確保することができるＳＡＣ固有の特性を有する条件を適用する。
ゲートハードマスク５３の損傷が大幅に軽減されることによって、後続のエッチング停止膜５５をエッチングする際に発生するゲートハードマスク５３の損傷が約３００Åであることを考慮しても、従来のフォトレジストパターンをエッチングマスクとしてＳＡＣエッチングを実施する場合に比べて、ゲートハードマスク５３の損傷が大幅に改善される。
これは、ゲートハードマスク５３を保護するために、ＵＳＧ膜などを利用して、ゲート電極パターンＧ１、Ｇ２の上部にキャッピング層を形成する必要がないことを意味する。すなわち、キャッピング層の形成工程を省略することができる。
キャッピング層の形成工程が省略されると、工程が簡素化されるという利点がある。さらに、コンタクトホールの内部に形成されるキャッピング層の厚さが不均一であるために、エッチング停止膜５５がエッチされる時に発生するノンオープンコンタクトの生成を防止することができる。実際に、キャッピング層を採用している約１００ｎｍの最小線幅を有するデバイスの場合、キャッピング層の形成の際に制御不良がしばしば発生するので、この問題を解決するために、キャッピング層の形成及び湿式洗浄処理に高精度の制御が要求される。
また、デザインルールがさらに小さい８０ｎｍ以下のデバイスでは、キャッピング層の形成工程でオーバーハングなどの問題が発生するので、実際の製造にキャッピング層を適用することができない。したがって、８０ｎｍ以下のデバイスでは、キャッピング層の省略が必須であるといえる。
次に、図５Ｅに示したように、エッチング停止膜５５を除去することにより、基板５０の不純物拡散領域５４を露出させる。
エッチング停止膜５５のエッチングには、ブランケットエッチングを利用する。この場合、コンタクトホール６１の底面のエッチング停止膜５５が除去される量とほぼ同じ厚さ：約３００Åのゲートハードマスク５３が損傷し、全量で６００Å〜７００Åのゲートハードマスク５３の損傷が発生する。
絶縁性の窒化膜をハードマスク５７Ａとして用いることによって、一連のＬＰＣ形成工程を、同じ装置を用いてin-situで行うことが可能である。例えば、フォトレジストストリッパが装備された２チャンバボディタイプの場合、ＡｒＦフォトリソグラフィ法によりハードマスク用窒化膜をエッチングしてハードマスク５７Ａを形成した後、フォトレジストストリップ処理を行い、別のチャンバでＳＡＣエッチングとエッチング停止膜エッチングとを行うことが可能である。
上記の方法は、ポリシリコン、タングステンなどの導電性物質をハードマスク５７Ａとして使用する場合、導電性ハードマスクをエッチングするために、相互に異なる装置間を移動してエッチングしなければならないという従来の方法の短所を解決することができ、量産時にはＴＡＴ(Turn Around Time)の短縮に大いに寄与する。
次に、図５Ｆに示したように、コンタクトホール６１が形成された基板５０の全面に、プラグ形成用導電性物質を蒸着してコンタクトホール６１を十分に埋め込んだ後、ゲートハードマスク５３が露出するまで平坦化処理を行う。この処理によって、コンタクトホール６１内の導電性物質を介して不純物拡散領域５４と電気的に接続し、表面がゲートハードマスク５３の上面と同じレベルに平坦化されたプラグ６３が形成される。
平坦化処理では、まず化学的機械研磨(Chemical Mechanical Polishing；以下、「ＣＭＰ」と記す)に先立ち、半導体装置のセル領域と周辺回路領域との段差を小さくするために、プラグ形成用導電性物質に対するエッチバック処理を実施する。一方、周辺回路領域の上部にハードマスク５７Ａを残留させることができるので、ハードマスク用窒化膜の成膜厚さを調節して周辺回路領域をさらに厚くすること、又はエッチング停止膜５５の除去時に、ブランケットエッチングを行わずに、セル領域のみをオープンさせたマスク(セルオープンマスク)を利用してエッチング停止膜を除去することによって、周辺回路領域にハードマスク５７Ａを残留させることができる。
周辺回路領域にハードマスク５７Ａを残留させる理由は、後続のＣＭＰ中に、セル領域と周辺回路領域との間のパターンの密度差により、周辺回路領域の中で隔離されたパターン、例えば、ゲート電極パターンなどがアタックされることを防止するためである。実際、周辺回路領域にハードマスク５７Ａを残留させて、ＣＭＰを行った結果、周辺回路領域でのゲート電極パターンに対するアタックを防止できることが確認された。したがって、ＣＭＰ処理におけるマージンを高めることができる。
上記の方法以外に、ゲートハードマスク５３を露出させることを研磨ターゲットにする必要がない特性を有するマスクパターンを使用することによって、ＣＭＰによる平坦化の際、層間絶縁膜５６の一部を残留させることができる。
プラグ６３の形成に最も多く用いられる導電性物質は、ポリシリコンであり、ポリシリコンとＴｉ、ＴｉＮなどのバリヤ層とを積層して形成してもよく、タングステンなどを使用することもできる。
最近、プラグ６３を形成する時、上述した成膜方法以外に、ＳＥＧ法も用いられている。ハードマスク５７Ａが絶縁性を有する窒化膜で形成されているので、プラグ６３の形成の際に、ポリシリコン層を形成する方法のほかに、ＳＥＧなどの薄膜成長方法を採用することができる。タングステン又はポリシリコンをハードマスク５７Ａとして使用する場合にＳＥＧ法を採用すると、露出している基板５０の不純物拡散領域５４とハードマスク５７Ａとの選択比が小さいために、ハードマスク５７Ａ上でもシリコン層が成長するという問題が発生する。したがって、従来の方法でＳＥＧ法を採用する場合には、ＳＥＧ処理の前に、必ずハードマスク５７Ａを除去しなければならないという工程上の欠点があった。しかし、窒化膜をハードマスク５７Ａとして使用する場合には、ＳＥＧ法を採用しても、ハードマスク５７Ａを除去する必要がない。したがって、デザインルール８０ｎｍはもちろんのこと、それ以下の場合にもプラグ形成処理に関係なく、ＳＥＧ法を適用できるという長所がある。
また、プラグ物質の成膜法を利用する従来の技術の場合には、層間絶縁膜５６の形状に依存してプラグシームが発生するが、改善された従来の技術では、ハードマスク５７Ａを利用することにより、層間絶縁膜５６の形状が改善されるので、プラグシームの発生を防止することができる。その理由は、従来の技術では、キャッピング層の形成と湿式洗浄により、層間絶縁膜５６の形状がプラグ物質の成膜過程でシームを誘発するのに対して、改善された従来の技術では、層間絶縁膜５６の形状に多少正の傾斜を持たせることにより、シームの発生が抑制されるようになっているからである。
一方、上述したように、ハードマスク５７Ａの厚さを、ＳＡＣエッチング時の損傷厚さ及びエッチング停止膜除去時の損傷厚さ程度に算定することが好ましいが、実際の製造工程では、ハードマスク５７Ａの厚さを正確に制御することが難しい。したがって、一般にハードマスク５７Ａをさらに厚く形成し、エッチング停止膜５５の除去後、プラグ隔離のための平坦化処理の際に、残留するハードマスク５７Ａを除去している。
なお、エッチング停止膜５５の除去後に残留するハードマスク５７Ａは、コンタクトホール６１の底面におけるＣＤ(Critical Design)を確保するために行う湿式洗浄処理で問題を起こす原因になる。
図６は、湿式洗浄処理後に発生するハードマスクのリフティング現象を説明するためのＳＥＭ写真である。
図６を参照すると、複数のゲート電極パターンＧ１〜Ｇ４が一定間隔に配置されており、ゲート電極パターンＧ１〜Ｇ４と交差する方向にＬＰＣ形成用の線状のマスクパターンＰ１〜Ｐ４が配置されている。マスクパターンＰ１〜Ｐ４は、層間絶縁膜とハードマスクとが積層された構造である。マスクパターンＰ１〜Ｐ４を利用したＳＡＣエッチング及びそれに続くエッチング停止膜のエッチングを行うことによって、ゲート電極パターンＧ１〜Ｇ４の間に複数のコンタクトホールが形成される。コンタクトホールのうち、符号ＳＮＣは、比較的小さなサイズのコンタクトホールであり、ストレージノードコンタクト形成用のコンタクトホールを示し、符号ＢＬＣは、コンタクトホールＳＮＣに比べて比較的大きなサイズのコンタクトホールであり、ビットラインコンタクト形成用のコンタクトホールを示している。
しかし、上記の方法では、ＳＮＣ及びＢＬＣなどのコンタクトホールを形成し、プラグ形成用物質の成膜前に実施するＢＯＥ(Buffered Oxide Etchant)などの湿式溶液を利用した洗浄処理の際に、残留するハードマスクと層間絶縁膜との間の比較的脆弱な界面で、分離現象が発生する。
上記の２層の膜間における分離によって、ハードマスクがリフティングする現象が発生する。図６の左下部に符号ＨＭ１とＨＭ２で示されている箇所が、ハードマスクのリフティング現象を示すものである。
ハードマスクのリフティング現象は、特にメモリ素子の場合、周辺回路領域でハードマスクを残留させる処理を行う場合に、さらに頻繁に発生する。
このリフティングに関する問題は、パターンのサイズとも密接な関係があり、接触面積が小さいほど発生しやすい。したがって、デザインルール８０ｎｍ以下の素子の製造においては、さらに深刻な問題となる。
図７は、ウェーハの中央部とエッジ部における段差の発生を比較して示すＳＥＭ写真である。図７に示されているように、パターンの密度と、ＣＭＰ処理の際に生じるウェーハエッジにおける過度の研磨により、層間絶縁膜の各領域(例えば、セル領域と周辺回路領域)間に段差が発生するので、パターンにとって深刻な欠陥となる。
そこで本発明は、上記の従来の問題点を解決するためになされたものであって、その目的は、湿式洗浄によるハードマスクのリフティング現象を防止し、段差によるパターン不良の発生を防止することができる、ＡｒＦフォトリソグラフィ法を採用した半導体装置の製造方法を提供することにある。
上記の目的を達成するために、本発明に係る半導体装置の製造方法は、セル領域と周辺回路領域とを備える基板上に、ゲート導電膜及び窒化物系のゲートハードマスクが積層された、隣接する複数のゲート電極パターンを形成するステップと、前記ゲート電極パターンの形状に沿って、エッチング停止膜を形成するステップと、該エッチング停止膜が形成された基板全面に、酸化物系の層間絶縁膜を形成するステップと、前記ゲートハードマスクの上部が露出するまで前記層間絶縁膜と前記エッチング停止膜とを除去することにより、前記ゲート電極パターン及び前記層間絶縁膜を平坦化するステップと、平坦化された前記ゲート電極パターン及び前記層間絶縁膜上に、ハードマスク用窒化膜を形成するステップと、該ハードマスク用窒化膜上に、反射防止膜を形成するステップと、該反射防止膜上に、ＡｒＦ露光源を利用したフォトリソグラフィ法により、フォトレジストパターンを形成するステップと、該フォトレジストパターンをエッチングマスクとして、前記反射防止膜と前記ハードマスク用窒化膜とを選択的にエッチングすることにより、ハードマスクを形成するステップと、前記フォトレジストパターン及び前記反射防止膜を除去するステップと、前記ハードマスクをエッチングマスクとして、前記隣接する複数のゲート電極パターン間に位置する前記層間絶縁膜をエッチングすることにより、前記エッチング停止膜を露出させたコンタクトホールを形成するステップと、前記コンタクトホール部の底面の前記エッチング停止膜を除去することにより、前記基板を露出させるステップと、前記コンタクトホールの内部を洗浄するステップとを含み、前記フォトレジストパターンをマスクとして利用したエッチング、及び前記ハードマスクをマスクとして利用したエッチングにより、前記コンタクトホールに面した位置の前記ゲートハードマスクの一部を除去することを特徴としている。なお、以下の説明においては、エッチングにより過剰に除去されることを「損傷」と表記する。
本発明に係る半導体装置の製造方法によれば、コンタクトホールパターンの形成時に、フォトレジストパターン(反射防止膜）と被エッチング層である層間絶縁膜との間に絶縁性の窒化膜を介在させハードマスクとして使用することによって、フォトリソグラフィ法でＡｒＦ露光源を採用する超微細パターン形成において、パターンの変形が防止される。また、絶縁性のハードマスクのエッチング処理と層間絶縁膜エッチング処理とを同じチャンバ内で実施できるようにすることによって、処理に要する時間を短縮することができるので、生産性を高めることができる。さらに、ＳＡＣエッチング及びプラグ形成工程で絶縁性のハードマスクを使用し、基板との選択比を向上させることによって、プラグ物質の成膜時に、ＳＥＧ法の採用が可能になる。
なお、本発明に係る半導体装置の製造方法は、層間絶縁膜の成膜後、ゲートハードマスクが露出するまで層間絶縁膜を平坦化し、平坦化した上部にハードマスクを形成する。相互に同質である窒化物系のゲートハードマスクとハードマスクとが接触するようにすることによって、層間絶縁膜のエッチング除去厚さを低減することができる。それによって、ＳＡＣエッチング処理のマージンが高められるとともに、プラグ物質の成膜前に実施する湿式洗浄の際に、相互に材質が異なる層間絶縁膜とハードマスクとの間の界面が分離することに起因する、ハードマスクのリフティング現象を防止することができるようになる。
また、プラグ間を隔離するための平坦化処理の際、等方性エッチング装置(Isotropic etcher)を使用し、プラグ用導電膜のエッチングと絶縁膜のエッチングとに分けて、２ステップで全面エッチングを実施することによって、各領域間の段差を小さくし、ウェーハの中央とエッジとの間の研磨速度差によるパターン不良を防止することができる。
上述の本発明に係る半導体装置の製造方法は、窒化膜をハードマスクとして使用することによる様々な利点を有し、またコンタクトオープン後に実施される湿式洗浄後に有害な物質が残留しないので、ハードマスクのリフティングが防止される。そのため、素子の不良を誘発することを防止でき、８０ｎｍ以下のデザインルール等の微細パターンの半導体装置の製造においても、欠陥発生が抑制され、製造歩留まりを向上させることができるという効果が得られる。
以下、本発明の最も好ましい実施の形態を添付した図面を参照しながら詳細に説明する。
図８Ａ〜図８Ｇは、本発明の実施の形態に係るＡｒＦ露光源を用いるフォトリソグラフィ法を利用した半導体素子のパターン形成過程を示す図であり、各段階における素子形成領域の構造を示す断面図である。以下、図８Ａ〜図８Ｇを参照し、詳細に説明する。
以下に説明する本発明に係る実施の形態では、半導体素子のスペースパターン、例えば、コンタクトホールのパターン形成工程をその一例として説明する。本発明の適用対象となるコンタクトホールのパターンは、金属配線コンタクトとビットライン又はキャパシタのストレージノードコンタクト用のソース／ドレイン接合などの基板内の不純物接合層とのコンタクト及びコンタクトパッド形成のための工程などに適用可能である。
まず、図８Ａに示したように、半導体装置を構成するための様々な要素、例えば、フィールド絶縁膜とウェルなどが形成された半導体基板７０上に、ゲートハードマスク７３、ゲート導電膜７２及びゲート絶縁膜７１が積層されたゲート電極パターンＧ１、Ｇ２を形成する。
ゲート絶縁膜７１は、シリコン酸化物などの通常の酸化物系物質、ゲート導電膜７２は、ポリシリコン、タングステン(Ｗ)、タングステン窒化物(ＷＮｘ)、タングステンシリサイド(ＷＳｉｘ)などの単独又はこれらが組み合わされた物質で形成される。
ゲートハードマスク７３は、コンタクトを形成する後続のエッチング処理の際、層間絶縁膜をエッチングしてコンタクトホールを形成する過程において、ゲート導電膜７２がアタックされることを防止する働きをするものである。このゲートハードマスク７３には、層間絶縁膜とエッチング速度が顕著に相違する物質を使用する。
例えば、層間絶縁膜として酸化物系の物質を使用する場合には、ゲートハードマスク７３には、シリコン窒化物(Ｓｉ−Ｎ)又はシリコン酸窒化物(Ｓｉ−Ｏ−Ｎ)などの窒化物系の物質を使用し、層間絶縁膜としてポリマー系の低誘電率物質を使用する場合には、ゲートハードマスク７３には、酸化物系の物質を使用する。
次に、ゲート電極パターンＧ１、Ｇ２間の基板７０に、ソース／ドレイン接合などの不純物拡散領域７４を形成する。
イオン注入によってゲート電極パターンＧ１、Ｇ２との間にソース／ドレイン接合領域を形成する場合、通常のゲート電極パターンＧ１、Ｇ２に整合するように、イオン注入によって基板７０に不純物を注入した後、ゲート電極パターンＧ１、Ｇ２の側壁にスペーサを形成する。その後、再度イオン注入を行うことにより、ＬＤＤ構造を形成する。なお、ここでは、ＬＤＤ構造及びスペーサの形成に関しては説明を省略する。
ゲート電極パターンＧ１、Ｇ２が形成された全面に、後続のＳＡＣエッチング処理の際に、基板７０がアタックされることを防止するために、エッチング停止層としての役割をするエッチング停止膜７５を形成する。この場合、ゲート電極パターンＧ１、Ｇ２の形状に沿って、エッチング停止膜７５が形成されるようにすることが好ましく、エッチング停止膜７５には、シリコン窒化物又はシリコン酸窒化物などの窒化物系の物質を使用する。
次に、エッチング停止膜７５が形成された構造の全面に、酸化物系の層間絶縁膜７６を形成する。層間絶縁膜７６に、酸化物系の物質を利用する場合には、ＢＳＧ、ＢＰＳＧ、ＰＳＧ、ＴＥＯＳ及びＨＤＰなどの酸化物又はＳＯＧなどがよく、そのほかに、酸化物系以外の無機系又は有機系の低誘電率材料を利用することができる。
図８Ｂは、ゲートハードマスク７３と層間絶縁膜７６とがＣＭＰにより平坦化された段階における素子の構造を示す断面図である。図８Ｂに示したように、次に、ゲートハードマスク７３が露出するまで、層間絶縁膜７６及びエッチング停止膜７５を除去して、ゲートハードマスク７３と層間絶縁膜７６の表面が実質的に同じレベルになるように平坦化する。
この場合、ＣＭＰ処理を採用し、適切な研磨スラリの使用により、ゲートハードマスク７３が除去される量が１００Å以下に小さくなるようにするとともに、残留するゲートハードマスク７３と層間絶縁膜７６との間に段差が発生しないようにすることが重要である。
図８Ｃは、ＬＰＣ形成のためにコンタクトホールが形成される領域Ｃ/Ｔを画定するフォトレジストパターン７９が形成された段階における素子の構造を示す断面図である。図８Ｃに示したように、次に、層間絶縁膜７６上に、ハードマスク用窒化膜７７を形成する。窒化膜がハードマスクの材料として用いられるのは、絶縁性物質でありながら、層間絶縁膜７６との間に高いエッチング選択比を有しているからである。
ハードマスク用窒化膜７７には、ＰＥ−窒化物又はＬＰ-窒化物を使用することが好ましい。また、その厚さは、後続の層間絶縁膜７６をＳＡＣエッチングする際に発生する損傷量と、エッチング停止膜７５をエッチングして不純物拡散領域７４を露出させる際に発生する損傷量とを全て考慮して(両者の損傷量を加算して)、エッチング停止膜７５のエッチング時にin-situで除去できる程度、又はそれ以上にすることが好ましい。
例えば、本発明に係る好ましい実施の形態では、ＳＡＣエッチング時の損傷厚さ３００Åとエッチング停止膜７５のエッチング時の損傷厚さ３００Åを考慮して、ハードマスク用窒化膜７７を、約５００Å〜８００Å(デザインルール１００ｎｍ以下のデバイスの場合）の厚さにしたが、この厚さは、採用されるレチクルやデバイスによって変更することが好ましい。
ハードマスク用窒化膜７７上にパターンを形成するために露光する際、下層、すなわち、ハードマスク用窒化膜７７の高い光反射率によって、乱反射が生じ望ましくないパターンが形成されることを防止するために、反射防止膜７８を形成する。反射防止膜７８には、ハードマスク用窒化膜７７とその上のフォトレジスト層との接着力を向上させる作用もある。
ここで、反射防止膜７８には、フォトレジストとそのエッチング特性が類似する有機系の物質を使用することが好ましい。また、本実施の形態では、反射防止膜７８を使用することを例に挙げたが、工程によっては反射防止膜７８を省略することもできる。
次に、反射防止膜７８上に、ＡｒＦ露光源用のフォトレジストをスピンコーティングなどの方法により適切な厚さに塗布した後、ＡｒＦ露光源と、コンタクトホールの幅を画定するための所定のレチクル(図示せず)とを利用して、フォトレジストの所定部分を選択的に露光する。次に、現像により、露光された部分又は露光されなかった部分を残留させた後、洗浄などによりエッチング残渣などを除去することによって、ＬＰＣ形成用のフォトレジストパターン７９を形成する。
一方、タングステン又はポリシリコンをハードマスク用物質として使用する方法では、それら自体の反射率が高いため、オーバーレイを検知するのに大きな問題があり、マスクアラインメント時に別の整合キーオープン処理が必要である。しかし、ハードマスク用物質が窒化物の場合、タングステン又はポリシリコンに比べて反射率が極めて低いため、マスクアラインメント時に、特に困難な点はない。
パターン形成用のフォトレジストの厚さは、薄いハードマスク用窒化膜７７をエッチングにより除去する程度の厚さでよい。そのため、ハードマスクを使用しない場合又はポリシリコンやタングステンハードマスクを使用する場合に比べて、フォトレジストの厚さを薄くすることができる。その結果、正確なパターンの形成性が向上し、パターンの崩壊現象のない微細なパターンの形成が可能になる。
したがって、線幅８０ｎｍ以下の素子の製造技術にも採用可能である。例えば、線幅８０ｎｍの製造技術では、フォトレジストの予想厚さは１５００Åであるため、約７００Å程度のハードマスク用窒化膜５７のエッチングに必要なフォトレジストの最低厚さは約１０００Åと推定される。そのため、上記の技術は、線幅８０ｎｍ以下の素子の製造に十分に適用できる。
次に、図８Ｄに示したように、フォトレジストパターン７９をエッチングマスクとして、反射防止膜７８とハードマスク用窒化膜７７とをエッチングすることによって、ハードマスク７７Ａを形成する。
ＡｒＦフォトリソグラフィ法を採用する場合、特に、窒化膜をライン状にエッチングしてパターンを形成する方法では、処理条件のセットアップが極めて難しい問題の１つであり、１０００Å以下の窒化膜に対する処理条件を確定することが極めて重要である。
このため、まずハードマスク用窒化膜７７をエッチング処理するために、線紋（Striation）及びパターンの変形が発生しにくい処理条件を適用しなければならない。その処理条件は、電極の温度が低く、製造装置内の構造が、プラズマソースとバイアスとが独立に制御されるもので、バイアスパワーが極度に低くなければならない。
実験的に得られた好ましい処理条件は、ＴＥＬ社のＳＣＣＭ装置を使用した場合、「チャンバ内の圧力：５０mＴｏｒｒ（６．６５Ｐａ）、ソースパワー：１０００Ｗ、バイアスパワー：２００Ｗ、Ｏ２流量：２０ＳＣＣＭ、ＣＦ４流量：１００ＳＣＣＭ及び電極温度：０℃」である。
上記の処理条件では、有機系の反射防止膜７８のエッチングと共にハードマスク用窒化膜７７のエッチングを同時に進行させられるので、図８Ｄに示したハードマスク７７Ａを備えた構造を実現するために重要である。また、この場合、エッチングガスとエッチング時間との制御により、バー状のパターンであるハードマスク７７ＡのＣＤを調節することができる。その結果、後続のＳＡＣエッチング処理によって形成されるコンタクトホールの底面における十分なＣＤを確保のためのマージンを高めることができるようになる。
アッシングによりフォトレジストパターン７９を除去する。反射防止膜７８として有機系の物質を使用する場合、反射防止膜７８は、アッシングによって、フォトレジストパターン７９と共に除去される。アッシング処理には、通常のフォトレジストストリップ装置で行うフォトレジストストリップ又はＯ２プラズマ処理が含まれる。
一方、フォトレジストパターン７９が残留する場合、後続のＳＡＣエッチングの際にパターン不良を生じるので、フォトレジストパターン７９は十分に除去しておかなければならない。
次に、図８Ｅに示したように、ハードマスク７７Ａをエッチングマスクとして、被エッチング層である層間絶縁膜７６をエッチング処理する。このＳＡＣエッチング処理を行うことによって、隣接する２つのゲート電極パターンＧ１、Ｇ２の間に位置するエッチング停止膜７５を露出させ、コンタクトホール８１を形成する。
この場合、層間絶縁膜７６のエッチングにより、フォトレジストパターン７９が変形することを考慮しなくてもよい。したがって、層間絶縁膜７６とハードマスク７７Ａとの選択比が大きい条件を選択することができるので、コンタクトホール８１の底面におけるＣＤを十分に確保することが可能な、ＳＡＣ特有の特性を発揮させられる処理条件を適用することができる。
フォトレジスト層（フォトレジストパターン７９）からのカーボンソースの供給が制限されるため、通常のＳＡＣ処理条件に比べて、高い選択比を有するガスを使用することが基本である。したがって、従来用いられているＣ４Ｆ８より、Ｃ４Ｆ６、Ｃ５Ｆ８などのＣＦ２ラジカルを多量に発生するガスを使用することが好ましい。
また、高い選択比を有するガスの使用によって、それらのガスに敏感なコンタクトホール８１の底面におけるＣＤを確保するために、適切な処理条件を設定することが要求される。設定された処理条件が、約４０℃という高い電極温度の場合には、選択比が改善され、エッチングガスにＯ２が添加される場合には、コンタクトホール８１の底面におけるＣＤが確保される。
実験的に得られた好ましいＳＡＣ処理条件は、ＴＥＬ社のＳＣＣＭ装置を使用した場合、「チャンバ内の圧力：４０ｍＴｏｒｒ（５．３２Ｐａ）、ソースパワー：５００Ｗ、バイアスパワー：１２００Ｗ、Ｃ５Ｆ８流量：７ＳＣＣＭ、Ａｒ流量：８００ＳＣＣＭ、Ｏ２流量：５ＳＣＣＭ及び電極温度：４０℃」という条件である。
図８Ｄを参照して説明したように、ハードマスク７７Ａは、層間絶縁膜７６を除去することにより、ゲートハードマスク７３と直接接触するようになっているので、除去された層間絶縁膜７６の厚さだけ、エッチングターゲットの厚さが減少し、これによってＳＡＣエッチング処理のマージンを増加させることができる。例えば、通常の場合、ＳＡＣエッチング処理時のゲートハードマスク７３の損傷が、約３００Å〜４００Åであるが、上記の方法では、エッチングターゲットの厚さの減少によって、約１００Å〜２００Åに低減できるので、それに応じてエッチング時間が短縮される。
また、計算上で、例えば、層間絶縁膜７６の厚さが約５０００Åから約３５００Åに約１５００Å薄くなるので、実際にコンタクトホール８１の底面におけるＣＤを、約１０％だけ大きくすることができる。
ゲートハードマスク７３の損傷の大幅な低減によって、後続のエッチング停止膜７５のエッチングにより発生する約３００Åのゲートハードマスク７３の損傷を考慮しても、フォトレジストパターンをエッチングマスクとして、ＳＡＣエッチングを実施する場合に比べて改善されることが分かる。その結果、ＵＳＧ(Undoped Silicate Glass)膜などを利用して、ゲート電極パターンＧ１、Ｇ２の上にキャッピング層を形成することにより、ゲートハードマスク７３を保護する必要がなくなる。すなわち、キャッピング層の形成工程を省略することができる。
キャッピング層形成工程の省略には、工程の簡素化という効果がある。さらに、キャッピング層形成時に、コンタクトホールの内部に不均一な厚さに成膜したキャッピング層に起因して、エッチング停止膜７５がエッチング処理される時に発生する、ノンオープンドコンタクト現象を防止することができる。キャッピング層が適用されている１００ｎｍ程度の最小線幅を有するデバイスの場合、キャッピング層形成時に制御ミスがしばしば発生しており、この問題を解決するために、キャッピング層の形成及び湿式洗浄処理に細かい制御が要求される。
また、デザインルールがさらに小さい８０ｎｍ以下のデバイスでは、キャッピング層の形成処理の際に、オーバーハングなどの問題が発生するので、実際の工程に適用することが困難である。したがって、デザインルール８０ｎｍ以下のデバイスでは、キャッピング層を採用することができない。
次に、図８Ｆに示したように、エッチング停止膜７５を除去することにより、基板７０における不純物拡散領域７４を露出させる。エッチング停止膜７５のエッチングには、ブランケットエッチングを利用する。この場合、コンタクトホール８１の底面のエッチング停止膜７５が除去される量とほぼ同じ厚さである約３００Åのゲートハードマスク７３が損傷し、合計約４００Å〜５００Åのゲートハードマスク７３の損傷が発生する。
エッチング停止膜７５のエッチング時には、前述のように、層間絶縁膜７６の上部に残留するハードマスク７７Ａが、in-situで除去されるようにすることが好ましい。しかし、その制御が実質的に難しいので、エッチング停止膜７５の除去後、ゲートハードマスク７３上に、ハードマスク７７Ａが残留する。
絶縁性の窒化膜をハードマスク７７Ａとして使用することによって、一連のＬＰＣ形成処理を同じ装置内で、in-situで行うことが可能である。例えば、フォトレジストストリッパが装備された２チャンバボディタイプの場合、ＡｒＦフォトリソグラフィ法によりハードマスク用窒化膜７７をエッチングしてハードマスク７７Ａを形成した後、フォトレジストストリップ処理を行い、他のチャンバでＳＡＣエッチングとエッチング停止膜のエッチングとを行うことが好ましい。この場合、図８Ｄにおいて、フォトレジストパターン７９が形成された基板７０を、このようなエッチング装置に装入して処理することが好ましい。
上記の方法では、ポリシリコン、タングステンなどの導電性物質をハードマスクとして使用する場合、導電性ハードマスクをエッチングするために、相互に異なる装置間を移動させてエッチングしなければならない欠点を解決できるので、量産時におけるＴＡＴの短縮に大きな役割を果たす。
次に、図８Ｇに示したように、コンタクトホール８１が形成された基板７０の全面に、プラグ形成用導電性物質を成膜することにより、コンタクトホール８１を十分に埋め込む。その後、ゲートハードマスク７３が露出するまで平坦化処理を行う。この平坦化処理によって、上面が、ゲートハードマスク７３の上面と同じレベルに平坦化されたプラグ８３が形成される。なお、プラグは、コンタクトホール８１内のプラグ形成用導電性物質と不純物拡散領域７４とが電気的に接続されている。
平坦化処理では、まずＣＭＰに先立ち、メモリのセル領域と周辺回路領域との段差を小さくするために、プラグ形成用導電性物質に対してエッチバック処理を実施する。この処理では、周辺回路領域の上部にハードマスク７７Ａを残留させることができる。ハードマスク７７Ａを残留させるためは、ハードマスク用窒化膜７７の成膜厚さを調節することにより、周辺回路領域にさらに厚く成膜するようにするか、又はエッチング停止膜７５の除去時にブランケットエッチングを実施せずに、セル領域のみを露出させるマスク(セルオープンマスク)を利用してエッチング停止膜７５を除去するようにする。
周辺回路領域において、ハードマスク７７Ａを残留させる理由は、後続のＣＭＰの際に、セル領域と周辺回路領域間とのパターンの密度差により、周辺回路領域に隔離されたパターン、例えば、ゲート電極パターンなどに発生する可能性のあるアタックを防止するためである。実際に周辺回路領域にハードマスク７７Ａを残存させてＣＭＰを行った結果、周辺回路領域におけるゲート電極パターンに対するアタックを防止することができた。したがって、ＣＭＰ処理のマージンを高めることができる。
ＣＭＰによる平坦化処理の際には、必ずしもゲートハードマスク７３を研磨ターゲットにする必要はない。用いるマスクパターンの種類を選択することによって、層間絶縁膜７６の一部を残留させることができる。
プラグ８３の形成用導電性物質膜として最も多く用いられる物質は、ポリシリコンであり、さらに、Ｔｉ、ＴｉＮなどのバリヤ層と積層して用いられることもある。ポリシリコンの代わりに、タングステンを使用することもできる。
最近は、プラグ８３を形成する時に、上述の成膜処理以外に、ＳＥＧ法が採用されることも多い。
ハードマスク７７Ａは絶縁性を有する窒化物で形成されているので、通常の成膜法又はＳＥＧ法により、ポリシリコンで構成されたプラグ８３を形成することができる。タングステン又はポリシリコンをハードマスク７７Ａとして使用する場合には、ＳＥＧ法を採用すると、基板７０のうち露出した不純物拡散領域７４とハードマスク７７Ａとの間の選択比が小さいため、ハードマスク７７Ａ上にもシリコン層が成長するという問題がある。したがって、タングステン又はポリシリコンをハードマスク７７Ａとして使用する場合には、ＳＥＧ法による処理の前に、必ずハードマスク７７Ａを除去しなければならないという、工程上の煩わしさがある。
しかし、窒化物をハードマスク７７Ａとして使用する場合には、ＳＥＧ法を採用してもハードマスク７７Ａを除去する必要がない。したがって、デザインルール８０ｎｍはもちろんのこと、それ以下においてもプラグ形成処理に関係なく、ＳＥＧ法を採用できるという長所がある。また、プラグ形成用導電性物質の成膜法を用いる場合には、層間絶縁膜７６の形状に依存してプラグシームが発生する。しかし、ハードマスク７７Ａを利用して層間絶縁膜７６の形状を改善することによって、プラグシームの発生を防止することができる。その理由は、導電性ハードマスクを使用する時には、キャッピィング層の成膜と湿式洗浄により、プラグ形成用導電性物質の成膜過程でシームを誘発したこととは異なり、層間絶縁膜７６の形状が多少正の傾きを有するようになり、シームの発生が抑制されるからである。
図９は、ハードマスクの厚さを６７０ÅとしてＳＡＣ処理を行った場合における各物質の膜厚の変化を示している。また、図１０は、ハードマスクの厚さを９００ÅとしてＳＡＣ処理を行った場合における各物質の膜厚の変化を示している。また、図１１は、ハードマスクの厚さを１０００ÅとしてＳＡＣ処理を行った場合における各物質の膜厚の変化を示しており、図１２は、ハードマスクの厚さを１１５０ÅとしてＳＡＣ処理を行った場合における各物質の膜厚の変化を示している。
以下に、図９〜図１２を参照して、ハードマスクの厚さの変化に関する特徴を説明する。
表１は、図９に示したグラフの値を数値で示すものであり、ＬＰＣを形成する工程の各ステップにおけるセル及び周辺回路領域に位置するハードマスク７７Ａの厚さ変化を示している。
表１を参照すると、(Ａ）ステップ、すなわち、ハードマスク形成ステップで最初にハードマスク７７Ａを６７０Åの厚さに形成し、(Ｂ）ステップ、すなわち、層間絶縁膜７６をエッチングするＳＡＣエッチング処理では、セル領域で３７０Å、周辺回路領域で１７０Åのハードマスクが損傷除去され、ＳＡＣエッチング後には、それぞれの領域で各々厚さ３００Åと５００Åのハードマスクが残ることが分かる。
(Ｃ）ステップ、すなわち、エッチング停止膜７５を除去するステップでは、ハードマスク７７Ａがセル領域で３００Å、周辺回路領域で３００Åだけ損傷除去され、エッチング停止膜除去後には、それぞれの領域で厚さ０Åと２００Åのハードマスクが残ることが分かる。ブランケットエッチングによりエッチング停止膜７５を除去するステップ(Ｃ)において、in-situでセル領域のハードマスク７７Ａが全て除去されて、層間絶縁膜７６上には残留するハードマスク７７Ａが存在しないことが分かる。一方、プラグ隔離のために、エッチバック及び／又はＣＭＰを実施した後である(Ｄ）ステップでは、２つの領域ともに残留するハードマスクがないことが分かる。
この場合には、エッチング停止膜除去時に、in-situでハードマスク７７Ａが除去されるので、後続の湿式洗浄で発生するハードマスクのリフティング現象を防止することができる。
表２は、図１０に示したグラフの値を数値で示すものであり、ＬＰＣを形成する工程の各ステップにおけるセル及び周辺回路領域に位置するハードマスク７７Ａの厚さ変化を示している。
表２を参照すると、(Ａ）ステップ、すなわち、ハードマスク形成ステップで最初にハードマスク７７Ａを９００Åの厚さに形成し、(Ｂ）ステップ、すなわち、層間絶縁膜７６をエッチングするＳＡＣエッチングで、セル領域で４００Å、周辺回路領域で１６０Åのハードマスクが各々損傷除去され、ＳＡＣエッチング後には、それぞれの領域で厚さ５００Åと７４０Åのハードマスク７７Ａが残ることが分かる。
(Ｃ）ステップ、すなわち、エッチング停止膜７５を除去してコンタクト領域（不純物拡散領域）を露出させるステップでは、ハードマスク７７Ａがセル領域で３６０Å、周辺回路領域で３６０Åだけ損傷除去され、エッチング停止膜除去後には、それぞれの領域で１４０Åと３８０Åのハードマスク７７Ａが残ることが分かる。
一方、プラグ隔離のために、エッチバック及び／又はＣＭＰを行った後である(Ｄ）ステップでは、２つの領域とも残留するハードマスクがないことが分かる。
上記のような場合には、ブランケットエッチングによりエッチング停止膜７５を除去するステップ(Ｃ)の後に、セル領域で厚さ１４０Åのハードマスク７７Ａが層間絶縁膜７６上に残留する。この場合、コンタクトオープン処理後に実施するＢＯＥを利用した湿式洗浄で、ハードマスク７７Ａのリフティングが発生する可能性が高くなる。
したがって、上記の本発明の実施の形態に係る方法のように、層間絶縁膜７６を研摩してゲートハードマスク面と同じレベルに平坦化した後、その上部にハードマスク７７Ａを形成することによって、洗浄の際に生じるハードマスク７７Ａのリフティングを抑制することができる。
上記の表３は、図１１に示したグラフの値を数値で示すものであり、ＬＰＣを形成する工程の各ステップにおけるセル及び周辺回路領域に位置するハードマスク７７Ａの厚さ変化を示している。
表３を参照すると、(Ａ）ステップ、すなわち、ハードマスク形成ステップで最初にハードマスク７７Ａを１０００Åの厚さに形成し、(Ｂ）ステップ、すなわち、層間絶縁膜７６をエッチングするＳＡＣエッチングで、ハードマスクがセル領域で４００Å、周辺回路領域で１７０Åだけ損傷除去され、ＳＡＣエッチング後には、それぞれの領域で厚さ６００Åと８３０Åのハードマスクが残ることが分かる。
(Ｃ）ステップ、すなわち、エッチング停止膜７５を除去してコンタクト領域（不純物拡散領域）を露出させるステップにおいて、ハードマスクがセル領域で３５０Å、周辺回路領域で３３０Åだけ損傷除去され、エッチング停止膜除去後には、それぞれの領域で厚さ２５０Åと５００Åのハードマスク７７Ａが残ることが分かる。
一方、プラグ隔離のためにエッチバック及び／又はＣＭＰを実施した後である(Ｄ)ステップでは、セル領域と周辺回路領域で、それぞれ厚さ０Å、１００Åのハードマスクが残留する。
エッチング停止膜７５が除去されて、コンタクトホール８１を介してコンタクト領域が露出した状態では、セル領域の層間絶縁膜７６上に、厚さ２５０Åのハードマスク７７Ａが残留する。これに伴い、コンタクト領域が露出した後に実施されるＢＯＥを利用した湿式洗浄で、ハードマスク７７Ａのリフティングが発生する可能性が高くなる。したがって、本発明に係る実施の形態のように、層間絶縁膜７６を研摩してゲートハードマスク７３と同じレベルに平坦化した後、その上部にハードマスク７７Ａを形成することによって、洗浄によるハードマスク７７Ａのリフティング発生を抑制することができる。
表４は、図１２に示したグラフの値を数値で示すものであり、ＬＰＣを形成する工程の各ステップにおけるセル及び周辺回路領域のハードマスク７７Ａの厚さ変化を示している。
表４を参照すると、(Ａ）ステップ、すなわち、ハードマスク形成ステップで最初にハードマスク７７Ａを１１５０Åの厚さに形成し、(Ｂ）ステップ、すなわち、層間絶縁膜７６をエッチングするＳＡＣエッチングで、ハードマスクがセル領域で４００Å、周辺回路領域で１７０Åだけ損傷除去され、ＳＡＣエッチング後には、それぞれの領域で厚さ７５０Åと９８０Åのハードマスクが残ることが分かる。
(Ｃ）ステップ、すなわち、エッチング停止膜７５を除去してコンタクト領域（不純物拡散領域７４）を露出させるステップにおいて、セル領域では３５０Å、周辺回路領域で３５０Åのハードマスク７７Ａが損傷除去され、エッチング停止膜除去後には、それぞれの領域で厚さ４００Åと６３０Åのハードマスクが残ることが分かる。
一方、プラグ隔離のためにエッチバック及び/又はＣＭＰを実施した後である(Ｄ)ステップでは、ハードマスク７７Ａがセル領域で厚さ０Å〜５０Å、周辺回路領域で厚さ２３０Åだけ残留する。
この場合にも、ブランケットエッチングによりエッチング停止膜７５を除去するステップ(Ｃ)の後、セル領域で厚さ４００Åのハードマスク７７Ａが層間絶縁膜７６上に残留する。そのため、コンタクトオープン処理後に実施する、ＢＯＥを利用した湿式洗浄の際に、ハードマスク７７Ａのリフティングが発生する可能性が高い。したがって、本発明の実施の形態に係る方法のように、層間絶縁膜７６を研摩してゲートハードマスク７３と同じレベルに平坦化した後、その上部にハードマスク７７Ａを形成することによって、洗浄におけるハードマスク７７Ａのリフティングの発生を抑制することができる。
一方、図１１及び図１２に示したように、ハードマスク７７Ａの厚さを過度に厚く形成する場合には、フォトレジストに対する選択比の問題が発生する可能性がある。したがって、半導体素子のデザインルール及び採用する処理条件によって、ハードマスク７７Ａの厚さを適切に調節することが好ましい。
図１３Ａ〜図１３Ｈは、本発明の別の実施の形態に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程の各段階における素子の構造を示す断面図である。以下に、図１３Ａ〜図１３Ｈを参照して、半導体素子の製造方法を詳細に説明する。
以下に説明する本発明の別の実施の形態では、半導体素子のスペースパターン、例えば、コンタクトホールのパターン形成工程をその一例として説明する。本発明の適用対象であるコンタクトホールのパターンは、金属配線コンタクトとビットライン、又はキャパシタのストレージノードコンタクト用のソース／ドレイン接合などの基板内の不純物接合層とのコンタクト及びコンタクトパッドを形成するための工程などに適用できる。
まず、図１３Ａに示したように、半導体装置を構成する様々な要素、例えば、フィールド絶縁膜とウェルなどが形成された半導体基板８０上にゲートハードマスク８３０／ゲート導電膜８２／ゲート絶縁膜８１０が積層されたゲート電極パターンＧ１、Ｇ２を形成する。
ゲート絶縁膜８１０には、シリコン酸化物などの酸化物系の物質を用い、ゲート導電膜８２には、ポリシリコン、タングステン(Ｗ)、タングステン窒化物(ＷＮｘ)、タングステンシリサイド(ＷＳｉｘ)などの単独又はこれらが組み合わされたものを用いる。
ゲートハードマスク８３０は、後続の層間絶縁膜をエッチングしてコンタクトホールを形成するためのエッチングの際に、ゲート導電膜８２がアタックされることを防止するためのものである。ゲートハードマスク８３０には、層間絶縁膜とエッチング速度が著しく相違する物質を用いる。例えば、層間絶縁膜として酸化物系の物質を使用する場合には、シリコン窒化物(Ｓｉ−Ｎ)又はシリコン酸窒化物(Ｓｉ−Ｏ−Ｎ)などの窒化物系の物質を使用し、層間絶縁膜としてポリマー系の低誘電率物質を使用する場合には、酸化物系の物質を使用する。
ゲート電極パターンＧ１、Ｇ２間の基板８０に、ソース／ドレイン接合領域として不純物拡散領域８４を形成する。
イオン注入により、ゲート電極パターンＧ１、Ｇ２間にソース／ドレイン接合領域を形成する場合、イオン注入により基板８０に整合するように不純物を注入する。その後、ゲート電極パターンＧ１、Ｇ２の側壁にスペーサを形成し、再びイオン注入を実施してＬＤＤ構造を形成する。なお、ここではスペーサ及びＬＤＤ構造の形成に関する説明を省略する。
ゲート電極パターンＧ１、Ｇ２が形成された全面に、後続のＳＡＣエッチングの際に、基板８０がアタックされることを防止するために、エッチング停止の役割をするエッチング停止膜８５を形成する。この場合、ゲート電極パターンＧ１、Ｇ２の形状に沿ってエッチング停止膜８５が形成されるようにすることが好ましく、エッチング停止膜８５には、シリコン窒化物又はシリコン酸窒化物などの窒化物系の物質を使用する。
次に、エッチング停止膜８５が形成された全体の構造上に酸化物系の物質で層間絶縁膜８６を形成する。
層間絶縁膜８６に酸化物系の物質を使用する場合には、ＢＳＧ、ＢＰＳＧ、ＰＳＧ、ＴＥＯＳ、ＨＤＰ酸化物又はＳＯＧなどが適しており、酸化物系以外にも無機又は有機系の低誘電率物質を使用することができる。
次に、ゲートハードマスク８３０が露出するまで、層間絶縁膜８６及びエッチング停止膜８５を除去することにより、ゲートハードマスク８３０と層間絶縁膜８６とが実質的に平坦化された状態にする。
この場合、ＣＭＰを適用し、ゲートハードマスク８３０が研磨される厚さが１００Åの以下に抑えられるようにする。そのために、適切な研磨用スラリ))))の使用により、残留するゲートハードマスク８３０と層間絶縁膜８６との境界に段差が発生しないようにすることが重要である。図１３Ｂには、ゲートハードマスク８３０と層間絶縁膜８６とがＣＭＰにより平坦化された状態の素子の断面構造を示した。
次に、図１３Ｃに示したように、層間絶縁膜８６上に、ハードマスク用物質膜８７を成膜する。ハードマスク用物質膜８７には、絶縁性物質であり、層間絶縁膜８６との間に大きなエッチング選択比を有している材料が適している。また、ハードマスク用物質膜８７には、窒化珪素（Ｓｉ−Ｎ）又は酸窒化珪素（Ｓｉ−Ｏ−Ｎ）などの窒化物系、ポリシリコン、Ａｌ２Ｏ３又はＷなどを使用することができる。
窒化物系の物質を使用する場合には、ＰＥ-窒化物又はＬＰ-窒化物を使用することが好ましい。それらの膜厚は、後続の層間絶縁膜８６をＳＡＣエッチングする時に発生する損傷量と、エッチング停止膜８５をエッチングして不純物拡散領域８４を露出させる時に損傷する量とを全て考慮して(両方の損傷量を加算して)、エッチング停止膜８５のエッチング時に、in-situで除去される程度又はそれ以上にすることが好ましい。
例えば、本発明に係る好ましい実施の形態では、ＳＡＣエッチング時の損傷量３００Åとエッチング停止膜８５のエッチング時の損傷量３００Åとを考慮して、ハードマスク用物質膜８７の厚さは、約４００Å〜約８００Å(デザインルール１００ｎｍ以下のデバイスの場合）とする。ただし、この厚さは、これは採用するレチクルやデバイスによって変わり得る値である。
ハードマスク用物質膜８７にパターンを形成するために露光する際、下部の膜によって乱反射が生じ、所定のパターンが形成されないことを防止するために、ハードマスク用物質膜８７上に反射防止膜８８を形成する。反射防止膜８８は、光反射率を高めるとともに、ハードマスク用物質膜８７とその上面に形成されるフォトレジストとの接着性を向上させる作用があるものである。
ここで、反射防止膜８８は、フォトレジストとそのエッチング特性が類似する有機系の物質であることが好ましい。なお、本実施の形態では、反射防止膜８８を使用する場合を例に挙げたが、工程によっては反射防止膜８８を省略することもできる。
次に、反射防止膜８８上に、ＡｒＦ露光源用のフォトレジストをスピンコーティングなどの方法により適切な厚さに塗布した後、ＡｒＦ露光源と、コンタクトホールの大きさを画定するための所定のレチクル(図示せず)とを利用して、フォトレジストの所定部分を選択的に露光し、現像を行い、露光により露光されたか、又は露光されなかった部分を残留させる。その後、後洗浄などによりエッチング残渣などを除去することによって、ＬＰＣ形成用のフォトレジストパターン８９を形成する。図１３Ｃには、ＬＰＣ形成用のコンタクトホールが形成された領域Ｃ／Ｔを画定するフォトレジストパターン８９が形成された段階における素子の断面構造を示した。
次に、図１３Ｄに示したように、フォトレジストパターン８９をエッチングマスクとして、反射防止膜８８及びハードマスク用物質膜８７をエッチングして、ハードマスク８７Ａを形成する。ＡｒＦフォトリソグラフィ法を採用する場合、特に、ライン形態のパターンを形成する条件を選択し適用することは、極めて難しいことの一つである。
ハードマスク用物質膜８７をエッチングするためには、線縞及びパターンの変形が起こりにくい処理条件を適用しなければならない。その条件は、電極の温度が低く、装置内の構造がプラズマソースとバイアスとが独立に制御され、バイアスパワーが極度に低くなければならない。
この場合、有機系の反射防止膜８８のエッチングと共に、ハードマスク用物質膜８７のエッチングが同時に進行し、これは、図１３Ｄに示したハードマスク８７Ａを形成する上で重要である。また、この場合、エッチングガスとエッチング時間との制御により、バー状のパターンであるハードマスク８７ＡのＣＤを調節することができる。そのために、後続のＳＡＣエッチングの際に、コンタクトホールの底面におけるＣＤを確保するためのマージンを高めることができる。
その後、アッシングによりフォトレジストパターン８９を除去する。反射防止膜８８として有機系の物質を使用する場合、反射防止膜８８は、このようなアッシングにより、フォトレジストパターン８９と共に除去される。アッシング処理には、通常のフォトレジストストリップ装置で実施するフォトレジストストリップ処理、又はＯ２プラズマ処理などがある。
フォトレジストパターン８９が残留する場合には、後続のＳＡＣエッチングの際に、パターン不良を招くことがあるので、フォトレジストパターン８９は十分に除去しなければならない。
次に、図１３Ｅに示したように、ハードマスク８７Ａをエッチングマスクとして、被エッチング層である層間絶縁膜８６をエッチングするＳＡＣエッチングを行う。ＳＡＣエッチングにより、隣接する２つのゲート電極パターンＧ１、Ｇ２間のエッチング停止膜８５を露出させ、コンタクトホール９１を形成する。
この場合、層間絶縁膜８６のエッチングによるフォトレジストパターンの変形を考慮しなくてもよい。したがって、ハードマスク８７Ａとの選択比が大きく、コンタクトホール９１の底面におけるＣＤを十分に確保可能なＳＡＣ固有の特性を発揮させられる条件を採用することができる。
フォトレジストによるカーボンソースの供給が制限されるため、通常のＳＡＣ処理条件に比べて、高い選択比を有するガスを使用することが基本である。従来用いられているＣ４Ｆ８ではなく、Ｃ４Ｆ６又はＣ５Ｆ８などのＣＦ２ラジカルを多く発生するガスを使用することが好ましい。
また、高選択比の採用によって、上記のガスに敏感な、コンタクトホール９１の底面におけるＣＤを確保するため、適切な処理条件の設定が要求される。設定された処理条件では、約４０℃の高い電極温度とすることにより選択比が向上し、Ｏ２を添加することによりコンタクトホール９１の底面におけるＣＤが確保される。
図１３Ｄを参照して説明したように、ハードマスク８７Ａは、層間絶縁膜８６を除去することによってゲートハードマスク８３０と直接接触するようになっているので、除去された層間絶縁膜８６の厚さだけエッチングターゲットが減少し、これによってＳＡＣエッチングのマージンを増加させることができる。例えば、通常の場合、ＳＡＣエッチングの際、ゲートハードマスク８３０の損傷が、厚さ約３００Å〜４００Åであるが、この方法ではエッチングターゲットの減少によって、約１００Å〜２００Åの損傷に低減され、エッチング時間が短縮される。
また、計算上で、例えば、層間絶縁膜の厚さが約５０００Å〜３５００Åとなり、約１５００Å減少するので、コンタクトホール９１の底面におけるＣＤを、約１０％大きくすることができる。
ゲートハードマスク８３０の損傷の大幅な低減によって、後続のエッチング停止膜８５のエッチングの際に発生する、約３００Åのゲートハードマスク８３０の損傷を考慮しても、フォトレジストパターンをエッチングマスクとしてＳＡＣエッチングを実施する場合に比べて改善されることが分かる。したがって、さらにＵＳＧ膜などを利用して、ゲート電極パターンＧ１、Ｇ２の上部にキャッピング層を形成することにより、ゲートハードマスク８３０を保護する必要がなくなる。すなわち、キャッピング層の形成工程を省略することができる。
キャッピング層の形成工程が省略されると、工程の簡素化が図られる。また、エッチング停止膜８５がエッチされる際に、コンタクトホール９１の内部に形成される不均一な膜厚のキャッピング層によって、オープンされないコンタクトホールが生成する現象を防止することができるという別の効果もある。実際にキャッピング層を適用している約１００ｎｍの最小線幅を有するデバイスの場合、キャッピング層形成における制御不良が発生することが多く、その問題を解決するために、キャッピング層の形成及び湿式洗浄に高精度の制御が要求される。
また、デザインルールがさらに小さい８０ｎｍ以下のデバイスでは、キャッピング層の形成の際に、オーバーハングなどの問題が発生するので、実際の製造にはキャッピング層を適用することが難しい。
次に、図１３Ｆに示したように、エッチング停止膜８５を除去することにより、基板８０のうち不純物拡散領域８４を露出させる。
エッチング停止膜８５のエッチングには、図１３Ｆに矢印９２で示したブランケットエッチングを利用する。この場合、コンタクトホール９１の底面におけるエッチング停止膜８５が除去される厚さとほぼ同じ約３００Åのゲートハードマスク８３０が損傷する。したがって、ゲートハードマスク８３０の損傷は、全体で約４００Å〜５００Åとなる。
エッチング停止膜８５のエッチング時には、上述したように、層間絶縁膜８６の上部に残留するハードマスク８７Ａが、in-situで除去されることが好ましい。しかし、その制御が実質的に困難であるため、エッチング停止膜８５の除去後、ゲートハードマスク８３０上に、ハードマスク８７Ａの一部が残留する。
ハードマスク８７Ａを絶縁性物質で形成する場合には、一連のＬＰＣ形成処理を同じ装置内で、in-situで行うことが可能である。例えば、フォトレジストストリッパが装備された２チャンバボディーの場合、ＡｒＦフォトリソグラフィ法によりハードマスク用窒化膜をエッチングしてハードマスク８７Ａを形成した後、フォトレジストストリップ処理を行うことにより、他のチャンバでＳＡＣエッチングとエッチング停止膜８５のエッチングとを実施することが可能である。この場合には、図１３Ｃに示したフォトレジストパターン８９が形成された基板８０を、上記のエッチング装置内に配置して処理することが好ましい。
ポリシリコン、タングステンなどの導電性物質をハードマスク８７Ａとして使用する場合、導電性のハードマスク８７Ａをエッチングするためには、異なる装置間を移動させてエッチングしなければならない。しかし、絶縁性物質を用いることにより、その問題を解決することができるので、量産時に、ＴＡＴの短縮に大きな効果を発揮する。
次に、図１３Ｇ及び図１３Ｈに示したように、コンタクトホール９１が形成された基板８０の全面に、プラグ用導電膜９３を成膜することにより、コンタクトホール９１を十分に埋め込む。その後、ゲートハードマスク８３０の露出をターゲットにして平坦化処理を実施する。それによって、コンタクトホール９１内に、不純物拡散領域８４と電気的に接続し、上面がゲートハードマスク８３０と同じレベルに平坦化されたプラグ９３Ｃを形成する。
プラグ用導電膜９３として最も多く用いられる物質は、ポリシリコンであり、Ｔｉ、ＴｉＮなどのバリヤ層と積層して用いられることもある。また、タングステンなどが使用されることもある。
最近、プラグ９３Ｃを形成する場合、上述した処理方法以外に、ＳＥＧ法も多く採用されている。
ハードマスク８７Ａとして絶縁性の窒化物を使用する場合には、ＳＥＧ法によるプラグ９３Ｃの形成の際に、ポリシリコン層を成膜する方法のほかに、ＳＥＧなどの成長法を採用することができる。タングステン又はポリシリコンをハードマスク８７Ａとして使用する場合にＳＥＧ法を採用すると、基板８０が露出した不純物拡散領域８４とハードマスク８７Ａとの間の選択比が小さいので、ハードマスク８７Ａ上にもシリコン層が成長するという問題が発生する。したがって、タングステン又はポリシリコンをハードマスク８７Ａとして使用する場合には、ＳＥＧ処理を行う前に必ずハードマスク８７Ａを除去しなければならないという、工程上の煩わしさがある。
一方、窒化物をハードマスク８７Ａとして使用することによって、ＳＥＧ法を採用しても、ハードマスク８７Ａを除去する必要性がなくなる。したがって、デザインルール８０ｎｍはもちろん、それ以下の場合にも、プラグ形成処理に関係なく、ハードマスク８７Ａを適用することができるという長所がある。また、従来のプラグ形成用物質の成膜では、層間絶縁膜８６の形状に依存してプラグシームが発生する。しかし、ハードマスク８７Ａを利用することにより、層間絶縁膜８６の形状を改善することによって、プラグシームの発生を防止することができる。その理由は、導電性のハードマスク８７Ａを使用する場合には、キャッピング層の形成と湿式洗浄により、層間絶縁膜８６の形状が、プラグ形成用物質の成膜の間に、シームを誘発したのに対して、層間絶縁膜８６の形状が多少正の傾斜を有するために、シームの発生が抑制されるからである。
一方、このようなプラグ隔離のための平坦化処理には、ＣＭＰ及び全面エッチングという代表的な２つの方式がある。ＣＭＰの場合、上述したように、それ自体の特性により、ウェーハの中央部とエッジ部とで研磨速度が相違するので、パターン不良を招く可能性が高い。
したがって、本発明では全面エッチングを適用し、全面エッチング時には、等方性エッチング装置を使用する。一方、ＲＩＥ(Reactive Ion Etching)法のエッチング装置を使用する場合、層間絶縁膜８６の側壁に形成されたプラグ用導電膜９３Ｂが、効果的に除去されない。そのために、層間絶縁膜８６の側壁に残留するプラグ用導電膜９３Ｂにより、プラグ９３Ｃ間に、漏洩電流が発生する恐れがある。それに対して、実際のテスト結果においても、等方性エッチング装置を使用した場合には、安定した形状のプラグ９３のパターンを形成できた。なお、全面エッチングは、図１３Ｇに示した第１ステップ９４と図１３Ｈに示した第２ステップとに分けて実施する。
すなわち、第１ステップ９４では、ハードマスク８７Ａのエッチング速度が速いエッチング条件(プラグ用導電膜９３Ａに比べて、酸化膜や窒化膜に対するエッチング速度が相対的に速いエッチング条件)を利用して、上部のプラグ用導電膜９３Ａを除去することにより、ハードマスク８７Ａを露出させる。その後、第２ステップ９５では、プラグ用導電膜９３Ａのエッチング速度の方が速いエッチング条件（酸化膜や窒化膜に比べてプラグ用導電膜９３Ａに対するエッチング速度が相対的に速いエッチング条件）を利用してエッチングを行う。それによって、プラグ用導電膜９３Ｂのエッチングが行われるとともに、ハードマスク８７Ａ及び層間絶縁膜８６が共にエッチングされ、トポロジーによる段差の発生がなく、平坦化された形態で、かつ隔離されたプラグ９３Ｃが形成される。
全面エッチングに、上述の方法を採用する理由は、周辺の構造物の面とプラグ面との間の段差を小さくすることにより、層間絶縁膜の側壁を介するプラグ間の漏洩電流の発生を防止することができるからである。すなわち、後続の絶縁膜の成膜後では、段差を小さくすることができないため、凹凸が激しい表面トポロジーになり、例えば、ビットラインコンタクトの形成のような後続のコンタクト形成処理に悪影響を及ぼすからである。
図１４は、本実施の形態に係る方法によって形成されたパターンを、ウェーハのエッジ部及び中央部について比較して示すＳＥＭ写真である。図１４に示されているように、ウェーハのエッジ部と中央部とでは、パターンの差がほとんどなく、コンタクトホール９１の底部におけるＣＤが、２０％以上増加したことを確認できる。
図１５Ａ及び１５Ｂは、プラグ隔離のための全面エッチング時に、ＲＩＥ方式のエッチング装置を使用した場合と等方性エッチング装置を使用した場合について、パターンを比較して示すＳＥＭ写真である。
図１５Ａは、ＲＩＥ方式のエッチング装置を使用した場合であり、図１５Ｂは等方性エッチング装置を使用した場合である。図１５Ａを参照すると、ＲＩＥエッチング装置を使用した場合、上述のように、層間絶縁膜８６の側壁にプラグ用導電膜が除去されずに残留するので、符号Ａ部のようにプラグ間の短絡が発生していることが分かる。一方、図１５Ｂに示されているように、等方性エッチング装置を使用した場合には、このようなプラグ間の短絡が発生していないことが確認された。
なお、本発明は、上記の本実施の形態に示した方法に限定されるものではなく、本発明の技術的思想から逸脱しない範囲内で様々に変更して実施することが可能である。
例えば、上述した本発明の実施の形態では、ラインタイプのＳＡＣ法だけを例に挙げたが、本発明に係る方法は、この他にもホール(Hole)タイプのＳＡＣ法にも適用可能であり、ゲート電極パターン間だけでなく、ビットライン間をオープンさせる処理(すなわち、ストレージノードコンタクトホール形成処理)、ビアコンタクト形成処理など様々な半導体製造方法に採用可能である。
従来の技術に係るランディングプラグコンタクトの形成過程における素子の構造を示す断面図である。 従来の技術に係るランディングプラグコンタクトの形成過程における素子の構造を示す断面図である。 従来の技術に係るランディングプラグコンタクトの形成過程における素子の構造を示す断面図である。 従来の技術に係るランディングプラグコンタクトの形成過程における素子の構造を示す断面図である。 ＬＰＣ形成工程においてＡｒＦフォトリソグラフィ法によるフォトレジストパターンに生じた変形を示すＳＥＭ写真である。 ＡｒＦフォトリソグラフィ法を採用したＬＰＣ形成工程で生じたゲートハードマスクの損傷を示すＳＥＭ写真である。 ＡｒＦフォトリソグラフィ法を採用したＬＰＣ形成工程においてパターンが崩れる現象を示すＳＥＭ写真である。 ＡｒＦフォトリソグラフィ法を採用したＬＰＣ形成工程においてパターンが崩れる現象を示すＳＥＭ写真である。 改善された従来の技術に係るＡｒＦ露光源を利用した半導体素子のパターン形成における素子の構造を示す断面図である。 改善された従来の技術に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 改善された従来の技術に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 改善された従来の技術に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 改善された従来の技術に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 改善された従来の技術に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 湿式洗浄後に発生するハードマスクのリフティング現象を説明するためのＳＥＭ写真である。 ウェーハの中央とエッジにおける段差の発生を比較して示すＳＥＭ写真である。 本発明の実施の形態に係るＡｒＦ露光源を用いるフォトリソグラフィ法を利用した半導体素子のパターン形成過程における素子形成領域の構造を示す断面図である。 本発明の実施の形態に係るＡｒＦ露光源を用いるフォトリソグラフィ法を利用した半導体素子のパターン形成過程における素子形成領域の構造を示す断面図である。 本発明の実施の形態に係るＡｒＦ露光源を用いるフォトリソグラフィ法を利用した半導体素子のパターン形成過程における素子形成領域の構造を示す断面図である。 本発明の実施の形態に係るＡｒＦ露光源を用いるフォトリソグラフィ法を利用した半導体素子のパターン形成過程における素子形成領域の構造を示す断面図である。 本発明の実施の形態に係るＡｒＦ露光源を用いるフォトリソグラフィ法を利用した半導体素子のパターン形成過程における素子形成領域の構造を示す断面図である。 本発明の実施の形態に係るＡｒＦ露光源を用いるフォトリソグラフィ法を利用した半導体素子のパターン形成過程における素子形成領域の構造を示す断面図である。 本発明の実施の形態に係るＡｒＦ露光源を用いるフォトリソグラフィ法を利用した半導体素子のパターン形成過程における素子形成領域の構造を示す断面図である。 ハードマスクの厚さを６７０ÅとしてＳＡＣ処理を行った場合における各物質の膜厚の変化を示すグラフである。 ハードマスクの厚さを９００ÅとしてＳＡＣ処理を行った場合における各物質の膜厚の変化を示すグラフである。 ハードマスクの厚さを１０００ÅとしてＳＡＣ処理を行った場合における各物質の膜厚の変化を示すグラフである。 ハードマスクの厚さを１１５０ÅとしてＳＡＣ処理を行った場合における各物質の膜厚の変化を示すグラフである。 本発明の別の実施の形態に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 本発明の別の実施の形態に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 本発明の別の実施の形態に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 本発明の別の実施の形態に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 本発明の別の実施の形態に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 本発明の別の実施の形態に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 本発明の別の実施の形態に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 本発明の別の実施の形態に係るＡｒＦ露光源を利用した半導体素子のパターン形成工程における素子の構造を示す断面図である。 本発明の実施の形態に係る方法によって形成されたパターンを、ウェーハのエッジ部及び中央部について比較して示すＳＥＭ写真である。 プラグ隔離のための全面エッチング時に、ＲＩＥ方式のエッチング装置を使用した場合と等方性エッチング装置を使用した場合について、パターンを比較して示すＳＥＭ写真である。 プラグ隔離のための全面エッチング時に、ＲＩＥ方式のエッチング装置を使用した場合と等方性エッチング装置を使用した場合について、パターンを比較して示すＳＥＭ写真である。
符号の説明
７０ 基板
７１ ゲート絶縁膜
７２ ゲート導電膜
７３ ゲートハードマスク
７４ 不純物拡散領域
７５、７５ａ エッチング停止膜
７６ 層間絶縁膜
８３ プラグ

Claims (12)

  1. セル領域と周辺回路領域とを備える基板上に、ゲート導電膜及び窒化物系のゲートハードマスクが積層された、隣接する複数のゲート電極パターンを形成するステップと、
    前記ゲート電極パターンの形状に沿って、エッチング停止膜を形成するステップと、
    該エッチング停止膜が形成された基板全面に、酸化物系の層間絶縁膜を形成するステップと、
    前記ゲートハードマスクの上部が露出するまで前記層間絶縁膜と前記エッチング停止膜とを除去することにより、前記ゲート電極パターン及び前記層間絶縁膜を平坦化するステップと、
    平坦化された前記ゲート電極パターン及び前記層間絶縁膜上に、ハードマスク用窒化膜を形成するステップと、
    該ハードマスク用窒化膜上に、反射防止膜を形成するステップと、
    該反射防止膜上に、ＡｒＦ露光源を利用したフォトリソグラフィ法により、フォトレジストパターンを形成するステップと、
    該フォトレジストパターンをエッチングマスクとして、前記反射防止膜と前記ハードマスク用窒化膜とを選択的にエッチングすることにより、ハードマスクを形成するステップと、
    前記フォトレジストパターン及び前記反射防止膜を除去するステップと、
    前記ハードマスクをエッチングマスクとして、前記隣接する複数のゲート電極パターン間に位置する前記層間絶縁膜をエッチングすることにより、前記エッチング停止膜を露出させたコンタクトホールを形成するステップと、
    前記コンタクトホールの底面の前記エッチング停止膜を除去することにより、前記基板を露出させるステップと、
    前記コンタクトホールの内部を洗浄するステップと
    を含み、
    前記フォトレジストパターンをマスクとして利用したエッチング、及び前記ハードマスクをマスクとして利用したエッチングにより、前記コンタクトホールに面した位置の前記ゲートハードマスクの一部を除去することを特徴とする半導体装置の製造方法。
  2. 前記ゲート電極パターン及び前記層間絶縁膜を平坦化するステップにおいて、
    化学的機械研磨により、前記ゲートハードマスクを、厚さ約１００Å以下の範囲まで除去することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記コンタクトホールを形成するステップを、自己整合コンタクト（ＳＡＣ）エッチング法を利用して実施することを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記ゲートハードマスクを、前記自己整合コンタクトのエッチングにおける前記ハードマスクの除去厚さと、前記エッチング停止膜を除去するステップにおける前記ゲートハードマスクの除去厚さとの合計値より厚く形成することを特徴とする請求項３に記載半導体装置の製造方法。
  5. 前記自己整合コンタクトのエッチングに、Ｃ４Ｆ６又はＣ５Ｆ８ガスを利用することを特徴とする請求項３に記載の半導体装置の製造方法。
  6. 前記エッチング停止膜を除去するステップにおいて、ブランケットエッチングを利用することを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記ハードマスク用窒化膜を、前記コンタクトホールを形成するステップにおける前記ハードマスク用窒化膜の除去厚さと、前記エッチング停止膜を除去するステップにおける前記ハードマスク用窒化膜の除去厚さとの合計値、又は該合計値より厚く形成することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記エッチング停止膜を除去するステップにおいて、セルオープンマスクを利用して前記セル領域における前記エッチング停止膜を除去することを特徴とする請求項１に記載の半導体装置の製造方法。
  9. 前記コンタクトホールの内部を洗浄するステップの後、
    前記基板の露出部に電気的に接続したプラグを形成するステップをさらに含み、
    前記プラグを形成するステップが、
    前記基板の露出部に電気的に接続したプラグ形成用物質を形成するステップと、
    前記プラグ形成用物質の一部をエッチバックして除去することにより、前記セル領域と前記周辺回路領域との段差を低減するステップと、
    前記ゲートハードマスクの上部が露出するまで、前記プラグ形成用物質を研摩することにより、隔離されたプラグを形成するステップと
    を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記プラグ形成用物質を形成するステップを、
    前記基板全面に前記プラグ形成用物質を形成する方法、又は選択的エピタキシャル成長により、前記基板の露出部に前記プラグ形成用物質を成長させる方法を利用して行うことを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記フォトレジストパターンが、ラインタイプ又はホールタイプを含むことを特徴とする請求項１に記載の半導体装置の製造方法。
  12. 前記フォトレジストパターンを形成するステップの後、
    第１及び第２チャンバを含むエッチング装置に、前記フォトレジストパターンが形成された基板を装入するステップをさらに含み、
    前記第１チャンバで、前記ハードマスクを形成するステップと、前記フォトレジストパターン及び前記反射防止膜を除去するステップとを実施し、
    前記第２チャンバで、前記コンタクトホールを形成するステップと、前記エッチング停止膜を除去するステップとを実施することを特徴とする請求項１に記載の半導体装置の製造方法。
JP2004304542A 2003-10-23 2004-10-19 微細なパターンを有する半導体装置の製造方法 Expired - Fee Related JP4711658B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030074178A KR100571652B1 (ko) 2003-10-23 2003-10-23 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR2003-074178 2003-10-23
KR1020030094506A KR100695417B1 (ko) 2003-12-22 2003-12-22 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR2003-094506 2003-12-22

Publications (2)

Publication Number Publication Date
JP2005129938A JP2005129938A (ja) 2005-05-19
JP4711658B2 true JP4711658B2 (ja) 2011-06-29

Family

ID=34525594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004304542A Expired - Fee Related JP4711658B2 (ja) 2003-10-23 2004-10-19 微細なパターンを有する半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7119013B2 (ja)
JP (1) JP4711658B2 (ja)
CN (1) CN1333456C (ja)
TW (1) TWI250558B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100585007B1 (ko) * 2003-10-23 2006-05-29 주식회사 하이닉스반도체 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100649350B1 (ko) * 2004-12-28 2006-11-28 주식회사 하이닉스반도체 반도체 소자의 랜딩 플러그 콘택 형성 방법
JP5134193B2 (ja) * 2005-07-15 2013-01-30 株式会社東芝 半導体装置及びその製造方法
JP4543392B2 (ja) * 2005-11-01 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
US7897499B2 (en) * 2006-02-24 2011-03-01 Hynix Semiconductor Inc. Method for fabricating a semiconductor device with self-aligned contact
KR100798738B1 (ko) * 2006-09-28 2008-01-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 제조 방법
KR100832016B1 (ko) * 2006-12-27 2008-05-26 주식회사 하이닉스반도체 랜딩플러그콘택을 구비한 반도체소자의 제조 방법
US8685627B2 (en) * 2007-12-20 2014-04-01 Hynix Semiconductor Inc. Method for manufacturing a semiconductor device
KR101024712B1 (ko) * 2007-12-20 2011-03-24 주식회사 하이닉스반도체 반도체 소자의 형성 방법
US8803245B2 (en) 2008-06-30 2014-08-12 Mcafee, Inc. Method of forming stacked trench contacts and structures formed thereby
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
US8951907B2 (en) * 2010-12-14 2015-02-10 GlobalFoundries, Inc. Semiconductor devices having through-contacts and related fabrication methods
US8940634B2 (en) * 2011-06-29 2015-01-27 International Business Machines Corporation Overlapping contacts for semiconductor device
CN103187265B (zh) * 2011-12-31 2016-02-03 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
CN110707085B (zh) 2018-09-07 2022-05-03 联华电子股份有限公司 半导体装置及其形成方法
KR20220078102A (ko) 2020-12-03 2022-06-10 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템
TWI755249B (zh) * 2021-01-11 2022-02-11 華邦電子股份有限公司 半導體結構及其製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208628A (ja) * 1999-01-19 2000-07-28 Nec Corp 半導体装置の製造方法
JP2000269330A (ja) * 1999-03-16 2000-09-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002110790A (ja) * 2000-09-28 2002-04-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2002299281A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2003051495A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子におけるコンタクト孔の形成方法
JP2003282550A (ja) * 2001-11-12 2003-10-03 Hynix Semiconductor Inc 半導体素子の製造方法
JP2003297813A (ja) * 2001-11-30 2003-10-17 Hynix Semiconductor Inc ＡｒＦレーザ光を用いるパターン形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19524846B4 (de) * 1994-07-08 2004-11-11 Hyundai Electronics Industries Co., Ltd., Ichon Verfahren zur Herstellung einer feinen, ringförmigen Ladungsspeicherelektrode in einer Halbleitervorrichtung unter Benutzung einer Phasensprungmaske
JPH08316171A (ja) * 1995-05-19 1996-11-29 Sanyo Electric Co Ltd コンタクト孔の形成方法
JP3003657B2 (ja) * 1997-12-24 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6040248A (en) * 1998-06-24 2000-03-21 Taiwan Semiconductor Manufacturing Company Chemistry for etching organic low-k materials
TW510017B (en) * 1999-12-31 2002-11-11 Winbond Electronics Corp Method for producing self-aligned contact having sacrificial filling pillar
JP2001338978A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
JP3983960B2 (ja) * 2000-07-14 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法および半導体集積回路装置
US6309929B1 (en) * 2000-09-22 2001-10-30 Industrial Technology Research Institute And Genetal Semiconductor Of Taiwan, Ltd. Method of forming trench MOS device and termination structure
US6387798B1 (en) * 2001-06-25 2002-05-14 Institute Of Microelectronics Method of etching trenches for metallization of integrated circuit devices with a narrower width than the design mask profile
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device
JP2003124189A (ja) * 2001-10-10 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
US6867145B2 (en) * 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
KR100428791B1 (ko) * 2002-04-17 2004-04-28 삼성전자주식회사 저유전율 절연막을 이용한 듀얼 다마신 배선 형성방법
TWI278958B (en) * 2002-06-03 2007-04-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
CN1290158C (zh) * 2002-11-18 2006-12-13 茂德科技股份有限公司 形成自对准接触窗结构的方法
KR100505443B1 (ko) * 2002-12-26 2005-08-04 주식회사 하이닉스반도체 반도체소자 제조방법
KR100471401B1 (ko) * 2002-12-27 2005-03-10 주식회사 하이닉스반도체 반도체소자의 콘택 패드 형성 방법
KR100505062B1 (ko) 2003-02-22 2005-07-29 삼성전자주식회사 반도체 소자의 제조방법
KR100673884B1 (ko) * 2003-09-22 2007-01-25 주식회사 하이닉스반도체 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법
KR100611776B1 (ko) * 2004-10-06 2006-08-10 주식회사 하이닉스반도체 반도체 소자 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208628A (ja) * 1999-01-19 2000-07-28 Nec Corp 半導体装置の製造方法
JP2000269330A (ja) * 1999-03-16 2000-09-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002110790A (ja) * 2000-09-28 2002-04-12 Fujitsu Ltd 半導体装置及びその製造方法
JP2002299281A (ja) * 2001-03-30 2002-10-11 Fujitsu Ltd 半導体装置及びその製造方法
JP2003051495A (ja) * 2001-06-28 2003-02-21 Hynix Semiconductor Inc 半導体素子におけるコンタクト孔の形成方法
JP2003282550A (ja) * 2001-11-12 2003-10-03 Hynix Semiconductor Inc 半導体素子の製造方法
JP2003297813A (ja) * 2001-11-30 2003-10-17 Hynix Semiconductor Inc ＡｒＦレーザ光を用いるパターン形成方法

Also Published As

Publication number Publication date
CN1333456C (zh) 2007-08-22
CN1619793A (zh) 2005-05-25
TW200515478A (en) 2005-05-01
US7119013B2 (en) 2006-10-10
US20050090055A1 (en) 2005-04-28
TWI250558B (en) 2006-03-01
JP2005129938A (ja) 2005-05-19

Similar Documents

Publication Publication Date Title
US6972262B2 (en) Method for fabricating semiconductor device with improved tolerance to wet cleaning process
JP4711658B2 (ja) 微細なパターンを有する半導体装置の製造方法
JP2006190945A (ja) 半導体素子のランディングプラグコンタクト形成方法
US6808975B2 (en) Method for forming a self-aligned contact hole in a semiconductor device
KR100585007B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
JP3786413B2 (ja) 半導体素子の形成方法
US7736972B2 (en) Method for forming storage electrode of semiconductor memory device
US20050280035A1 (en) Semiconductor device and method for fabricating the same
JP2008166750A (ja) ランディングプラグコンタクトを備える半導体素子の製造方法
TWI252535B (en) Method for forming contact plug of semiconductor device
KR100571652B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
JP2007005756A (ja) 半導体素子のコンタクト孔の形成方法
KR100643568B1 (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100507872B1 (ko) 반도체 장치 제조 방법
KR101057759B1 (ko) 반도체 장치 제조 방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR100695417B1 (ko) 미세 패턴 형성이 가능한 반도체 장치 제조 방법
KR100643484B1 (ko) 반도체소자의 제조방법
KR101073130B1 (ko) 반도체소자의 자기정렬콘택 형성 방법
KR100709447B1 (ko) 반도체소자의 형성방법
KR101046717B1 (ko) 반도체 소자의 자기정렬콘택 형성 방법
KR100772698B1 (ko) 반도체 소자 제조 방법
KR20010003047A (ko) 반도체 소자의 제조방법
US20100276388A1 (en) Method for fabricating capacitor
KR20050029430A (ko) 반도체 장치 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110322

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees