JP2003297813A - ArFレーザ光を用いるパターン形成方法 - Google Patents

ArFレーザ光を用いるパターン形成方法

Info

Publication number
JP2003297813A
JP2003297813A JP2002349673A JP2002349673A JP2003297813A JP 2003297813 A JP2003297813 A JP 2003297813A JP 2002349673 A JP2002349673 A JP 2002349673A JP 2002349673 A JP2002349673 A JP 2002349673A JP 2003297813 A JP2003297813 A JP 2003297813A
Authority
JP
Japan
Prior art keywords
etching
pattern
layer
gas
photosensitive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002349673A
Other languages
English (en)
Inventor
Seiken Ri
聖 權 李
Sang-Ik Kim
相 ▲イク▼ 金
Weon-Joon Suh
源 駿 徐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003297813A publication Critical patent/JP2003297813A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • H01L21/0275Photolithographic processes using lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/909Controlled atmosphere
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking
    • Y10S438/948Radiation resist
    • Y10S438/952Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Materials For Photolithography (AREA)

Abstract

(57)【要約】 【課題】 感光膜に形成されるパターンの変形や形状不
良を抑制できるArFレーザ光を用いるパターン形成方法
を提供すること。 【解決手段】 基板10上に形成された被エッチング層14
上に有機質材料からなる反射防止層15を形成するステッ
プと、反射防止層15上にArFレーザ光用の感光膜を形成
するステップと、ArFレーザ光を用いて感光膜を露光す
るステップと、感光膜を現像することにより感光膜パタ
ーン16を形成するステップと、感光膜パターン16をマス
クとして、O2プラズマを利用して反射防止層15を選択的
にエッチンし、被エッチング層14の表面を露出させると
ともに、感光膜パターン16の表面に、エッチングにより
発生したポリマーを付着させることによりポリマー層17
を形成するステップと、ポリマー層17が形成された感光
膜パターン16をマスクとして、被エッチング層14を選択
的にエッチングするステップとを含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体素子の製造
におけるパターン形成方法に関し、特に、フッ化アルゴ
ン(以下、ArFと記す)レーザ光を用いるパターン形成方
法に関する。
【0002】
【従来の技術】半導体素子は微細加工技術の向上ととも
に発展してきており、微細加工技術の中でもフォトリソ
グラフィ技術の向上が重要な影響を及ぼしている。すな
わち、この技術における解像度の向上が、半導体素子に
おける高集積化の重要な鍵を握っている。
【0003】一般に、フォトリソグラフィ工程は、周知
のように、被エッチング層(半導体基板やその上に形成
された膜)上に感光膜パターンを形成するステップと、
感光膜パターンをマスクとして被エッチング層をエッチ
ングするステップとを含んでいる。このフォトリソグラ
フィ工程を用いて、被エッチング層に対するエッチング
を行うことにより、所定の形態のパターン、例えば、コ
ンタクトホールなどを形成する(例えば、特許文献1参
照)。
【0004】上記のフォトリソグラフィ工程のうち、感
光膜パターンを形成するステップには、被エッチング層
上に感光膜を形成するステップ、マスクを利用して、形
成された感光膜を露光するステップ、所定の現像液を利
用して、露光後の感光膜を現像(エッチング)するステ
ップなどが含まれる。
【0005】一方、フォトリソグラフィ法によって、被
エッチング層に形成できるパターンの臨界寸法(Critica
l Dimension:以下、CDと記す)は、感光膜を露光する際
に、どのような波長の光源を用いるかによって左右され
る。これは、感光膜の露光と現像によって形成される感
光膜パターンの幅に応じて、被エッチング層に形成され
るパターンのCDが決まるためである。
【0006】「ステップ アンド リピート」露光方式
が採用された初期のステッパにおいては、光源には436n
m(g線)〜365nm(i線)の波長が使用された。しかし、現在
は、ステッパやスキャナタイプの露光装置には、波長24
8nm(KrFエキシマレーザ)の遠紫外線(DUV:Deep Ultra-v
iolet)が主として使用されている。
【0007】248nmの遠紫外線(DUV)を用いるフォトリソ
グラフィ技術は、初期には時間を要するという問題、下
地材料への影響の問題など、多くの問題点があったた
め、線幅があまり狭くない0.18μmデザインルールに基
づく製品に使用されてきた。
【0008】さらに幅の狭い0.15μm以下のデザインル
ールに基づく製品を開発するためには、波長193nmの遠
紫外線(ArFエキシマレーザ)を使用する新しいフォトリ
ソグラフィ技術の開発が必要となった。しかし、このよ
うな遠紫外線フォトリソグラフィ技術における解像度を
高めるために、様々の技術を組み合わせたとしても、0.
1μm以下のデザインルールに対応可能な感光膜パターン
を形成することは不可能であった。そのため、新しい光
源を使用するフォトリソグラフィ技術の開発が活発に進
められている。
【0009】現在は、ArFレーザ(λ=193nm)を光源とす
る装置が、0.07μm ~ 0.11μm以下のデザインルールに
基づくパターンの形成を目標として開発されている。遠
紫外線フォトリソグラフィ技術は、i線を光源とする場
合に比べて、解像度及び焦点深度(DOF)などの性能面に
おいて優れているが、操作上制御が容易ではないという
問題点がある。
【0010】上記の問題点が生じる原因は、波長が短い
ことに起因する光学的な原因と、化学増幅型レジストを
使用することに起因する化学的な原因とに区分できる。
波長が短くなると、定在波の影響によるCD変動現象と、
基板などの下地の相に起因する反射光による過度の感光
現象がより著しくなる。
【0011】CD変動とは、入射光と反射光の干渉の度合
が、レジスト層(感光膜)のわずかな厚さの差、または
下地のフィルム層(被エッチング層)の厚さの差によっ
て変わることにより、結果的に線幅がほぼ周期的に変化
する現象をいう。
【0012】遠紫外線を用いる露光方法の場合には、レ
ジストの感度を高くしなければならないので、化学増幅
型レジストを用いざるを得ない。しかし、その反応メカ
ニズムと関連するPED(Post Exposure Delay)の安定性、
下地依存性などの問題点がある。
【0013】ArFレーザ光を用いる露光技術の重要な課
題の一つは、ArFレーザ光用フォトレジストの開発であ
る。ArFレーザ用フォトレジストは、KrFレーザ光用フォ
トレジストと同様に、化学増幅型である。しかし、KrF
レーザ光用フォトレジストとは異なり、ベンゼン環を有
するフォトレジストを使用できないため、フォトレジス
ト材料を根本的に改良する必要があるが、フォトレジス
ト材料の開発には解決困難な課題がある。
【0014】従来、ベンゼン環を有するフォトレジスト
は、耐ドライエッチング性を確保するため、i線やKrFレ
ーザ光用のフォトレジストとして用いられてきた。しか
し、ベンゼン環を有するフォトレジストは、ArFレーザ
光の波長である193nmにおける光の吸収性が大きい。そ
のため、レジストの光学的な透明性が低く、レジスト層
の下層部まで光が届きにくいので、レジストの下層部を
感光させることができないという問題がある。
【0015】例えば、実用化されているCOMA(CycloOlef
in-Maleic Anhydride:シクロオレフィン無水マレイン
酸)、またはアクリレート系統のポリマー型、またはこ
れらの混合型のレジストは、前記のベンゼン環を有する
ものである。
【0016】図1Aおよび図1Bは、ArFレーザ光を用い
て、フォトリソグラフィ法により、ランディングプラグ
コンタクト(Landing Plug Contact:以下、LPCと記す)
を形成し、電子顕微鏡により観察した結果を示すパター
ンの拡大写真である。LPCの形成を行った場合、縞模様
(Striation)のパターンに変形や形状不良が発生した
り、SACエッチングの際にフォトレジストがクラスター
状になったり、塑性変形を起こしたりする。また、フォ
トレジストが耐エッチング性に劣るため、SACエッチン
グ中に一方に片寄る現象が発生することがある。
【0017】このように、従来のフォトレジストは、耐
エッチング性や、フッ素系気体に対する物性的特性に劣
るので、ArFレーザ光用のレジストとしては、これらの
特性を向上させることが重要な課題となっている。
【0018】上記の問題点を解決するために、ベンゼン
環がなく、耐ドライエッチング性を有し、接着性に優
れ、濃度2.38質量%のテトラメチルアンモニウムヒドロ
キシド(TMAH)によって現像することができる材料の研究
開発が進められている。その研究成果が、現在までに、
多くの企業や研究機関から発表されている。
【0019】
【特許文献1】特開2002-75975号公報(3-4頁、第2図)
【0020】
【発明が解決しようとする課題】本発明は、上記のよう
な従来の技術の問題点を解決するためになされたもので
あって、感光膜パターンの変形や形状不良を抑制するこ
とができるArFレーザ光を用いるパターン形成方法を提
供することを目的としている。
【0021】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係るパターン形成方法は、基板上に形成さ
れた被エッチング層上に有機質材料からなる反射防止層
を形成するステップと、前記反射防止層上にArFレーザ
光用の感光膜を形成するステップと、ArFレーザ光を用
いて前記感光膜を露光するステップと、前記感光膜を現
像することにより感光膜パターンを形成するステップ
と、前記感光膜パターンをマスクとして、O2プラズマを
利用して前記反射防止層を選択的にエッチングし、前記
被エッチング層の表面を露出させるとともに、前記感光
膜パターンの表面に、前記エッチングの際に発生するポ
リマーを付着させることによりポリマー層を形成するス
テップと、前記ポリマー層が形成された感光膜パターン
をマスクとして、前記被エッチング層を選択的にエッチ
ングするステップとを含むことを特徴としている。
【0022】上記のパターン形成方法において、前記Ar
Fレーザ光用の感光膜は、COMA(Cyclo Olefin-Maleic An
hydride:シクロオレフィン無水マレイン酸)またはアク
リレートを含んで構成されていることが好ましい。
【0023】また、上記のパターン形成方法において、
感光膜上の反射防止層をエッチングするステップでは、
エッチング用のガスの種類、エッチングを行う雰囲気の
圧力、エッチング用ガスをプラズマ化するための電力な
どの条件を適切に選択、調節することが好ましい。
【0024】上記の本発明に係るパターン形成方法によ
れば、形成されるパターンの変形や形状不良を抑制する
ことができる。
【0025】
【発明の実施の形態】以下、本発明に係る好ましい実施
の形態を、添付する図面を参照し詳細に説明する。
【0026】図2A〜図2Dは、ArFレーザ光用の感光膜
(フォトレジスト)を用いて、ArFレーザ光により露光
し、基板にパターンを形成する各過程における素子を示
す要部拡大断面図である。
【0027】図2Aは、基板にゲート電極、層間絶縁膜、
反射防止層および感光膜パターンを形成した段階におけ
る素子を示す要部拡大断面図である。図2Aに示したよう
に、半導体素子を形成するための種々の要素が形成され
た基板10上に、ゲート電極11を形成する。ゲート電極11
の代わりに、導電膜パターンの例として、ビットライ
ン、多層金属配線などを形成してもよい。なお、基板10
とゲート電極11との間(接触界面)にゲート酸化膜(図
示せず)を形成してもよい。
【0028】ゲート電極11は、ポリシリコン層とシリサ
イド層の積層構造またはポリシリコン層とタングステン
層の積層構造とし、ゲート電極11上に窒化膜などのハー
ドマスク12を形成する。ハードマスク12は、後のステッ
プであるエッチング処理等によりゲート電極11がエッチ
ングされ、損傷を受けるのを防止するための膜である。
【0029】次いで、ゲート電極11を含む基板全面に窒
化膜などのスペーサ用絶縁膜を蒸着した後、全面をエッ
チングすることにより、ゲート電極11の側壁にスペーサ
13を形成する。
【0030】次に、表面全体に被エッチング層14として
層間絶縁膜を形成する。被エッチング層14は、APL(Adva
nced Planarization Layer)酸化膜、BPSG(Boro Phospho
Silicate Glass)膜、SOG(Spin On Glass)膜またはHDP
(High Density Plasma)酸化膜等により形成される。
【0031】次いで、被エッチング層14上に有機質材料
の反射防止層15を所定の厚さに形成した後、反射防止層
15上にArFレーザ光用の感光膜を形成し、さらにArFレー
ザ光を利用したフォトリソグラフィ法により、感光膜に
感光膜パターン16を形成する。
【0032】感光膜パターンの形成方法をさらに具体的
に説明すると、まず、反射防止層15上にCOMA、またはア
クリレートなどのArFレーザ光用の感光膜を所定の厚さ
に形成する。その後、ArFレーザ光(図示せず)と所定の
レティクル(図示せず)を利用して、感光膜の所定部分を
選択的に露光する。さらに、現像処理を施した後、洗浄
などの処理により現像の際に生じた残渣などを取り除
く。これらの処理により感光膜パターン16を形成する。
【0033】図2Bは、反射防止層15を選択的にエッチン
グし、さらに感光膜パターン16上にポリマー層17を形成
した段階における素子を示す要部拡大断面図である。図
2Bに示したように、まず、基板10の温度を適当な温度に
調節し、感光膜パターン16をエッチング用のマスクとし
て利用し、反射防止層15を選択的にエッチングする。こ
の処理により、被エッチング層14の表面を露出させる。
【0034】なお、上記の処理方法は、AMAT社製の装置
を利用した場合である。エッチング装置には、ICP(indu
ced coupled plasma)、ECR(electro-cyclotron resonan
ce)、RIE(reactive ion etching)などの方式を採用した
様々な装置があり、いずれも利用可能であるので、各装
置に応じてエッチングの手順が相違することも起こり得
る。
【0035】感光膜パターン16の表面のポリマー層17
は、エッチングの際に発生したポリマー(パーティク
ル)が、感光膜パターン16の表面に付着しやすい処理条
件を選択して形成する。例えば、O2/N2ガスを主エッチ
ング用ガスとし、電力200〜500W、圧力10〜100mTorr(1.
33〜13.3Pa)の条件下でプラズマを発生させる処理を行
う。
【0036】この場合、O2は10〜50SCCM、N2は100〜200
0SCCM程度の流量とする。このような条件で生成したポ
リマー層17は、炭素とフッ素と水素で構成されたもので
あって、後のステップにおける被エッチング層14のエッ
チングの際に、感光膜パターン16を保護する働きをす
る。このポリマー層17によって、製造再現性が高まると
ともに、ポリマー層17で被覆されていない部分の大きさ
に対応する狭いコンタクトホール領域が形成できること
になる。
【0037】一方、CF4/CO/Ar/O2ガスを主エッチング用
ガスとして用いる場合、電力100〜500W、圧力10〜100mT
orr(1.33〜13.3Pa)の条件下で処理を行う。この場合、O
2は10〜50SCCM、CF4は50〜150SCCM、Arは100〜500SCC
M、COは10〜50SCCM程度の流量とすることが好ましい。
【0038】また、ポリマー層17が適当な厚さになるよ
うに、エッチング時間と温度を調節する。この場合、基
板10の温度は、-10〜10℃に保持する。
【0039】図2Cは、被エッチング層14の選択的なエッ
チングを行った段階における素子を示す要部拡大断面図
である。図2Cに示したように、ポリマー層17を含む感光
膜パターン16をマスクとして、被エッチング層14を選択
的にエッチングする。
【0040】被エッチング層14のエッチングの際には、
基板10を適切な温度に保持し、C4F6を主エッチング用ガ
スとして、電力800〜1700W、圧力10〜100mTorr(1.33〜1
3.3Pa)の条件下で処理する。上記の主エッチング用ガス
C4F6に、O2、Ar、XeまたはHeのエッチング用ガスを添加
し、正確なエッチングプロファイルと処理の安定性を確
保するようにすることが好ましい。その場合、主エッチ
ング用ガスとO2の割合を1:1〜3:1とすることが好まし
い。
【0041】また、主エッチング用ガスに対してCH2F2
を添加することができる。この場合、各々のガスの流量
は、O2は5〜50SCCM、Arは100〜1000SCCM、CH2F2は1〜10
SCCM程度とすることが好ましい。
【0042】C4F6/CH2F2/Ar、C5F8/CH2F2/Arを主エッチ
ング用ガスとして用いる場合には、ポリマーの生成量に
影響するCH2F2の量を減少させるか、または供給しない
ことによって、下部のCDを大きくすることができる。そ
のためには、被エッチング層14を、2-ステップまたは3-
ステップでエッチングするようにする。
【0043】ここで、エッチングターゲットは、被エッ
チング層14の厚さを考慮して選定する。本実施の形態で
は、エッチングターゲットを被エッチング層14の厚さの
20〜50%程度として、被エッチング層14を選択的にエッ
チングすることにより、ゲート電極11間の基板10の表面
が露出したコンタクトホール18を、精度よく形成するこ
とができる。
【0044】図2Dは、反射防止層15、感光膜パターン16
及びポリマー層17を取り除き、エッチング処理が完了し
た段階における素子を示す要部拡大断面図である。図2D
に示したように、洗浄を行うことにより、エッチング処
理の際に発生した不要な生成物を除去するとともに、反
射防止層15、感光膜パターン16及びポリマー層17の除去
を行う。このような処理により、素子に対するパターン
形成工程が完了する。
【0045】図3は、上記の実施の形態に係る方法に基
づいてパターンを形成し、電子顕微鏡による観察を行っ
た結果を示すパターンの拡大写真である。図3から明ら
かなように、パターンには、変形や形状不良がほとんど
認められず、正確な形状のパターンが形成されている。
【0046】上記のように、本実施の形態に係るパター
ン形成方法の場合には、感光膜パターンの形成後に行わ
れるエッチング処理の際に、パターンに変形や形状不良
が生じることを防止するための別の装置または処理(工
程)を必要としない。すなわち、そのような装置、処理
を用いることなく、適切なエッチング用ガス及び処理条
件を選択、調節して反射防止層をエッチングすることに
よって、感光膜パターンの表面にポリマー層を形成し、
被エッチング層のエッチング処理の際の感光膜パターン
の変形や形状不良を抑制し、微細なパターンを精度よく
形成できるようにしている。
【0047】なお、この発明は上記の実施の形態に限定
されるものではない。本発明の趣旨から逸脱しない範囲
内で多様に変更、改良を行うことが可能であり、それら
も本発明の技術的範囲に属する。
【0048】上記の実施の形態の説明では、コンタクト
ホールの形成方法を対象として一つの例を示した。本発
明に係るパターン形成方法は、この他、ゲート電極パタ
ーンの形成等、被エッチング層が導電膜である場合にも
適用が可能であり、また、パターンの形状がI形、ホー
ル(孔)形、孤立した形等多様な形状に対しても適用可能
である。
【0049】
【発明の効果】上述のように、本発明に係るパターン形
成方法によれば、ArFレーザ光を用いるフォトリソグラ
フィ法におけるフォトレジストパターンの変形や形状不
良の発生を抑制するができる。そのため、本発明に係る
パターン形成方法は、0.15μm以下のデザインルールに
基づく半導体素子の製造を可能とすることに加えて、製
造再現性に優れるので、半導体素子の製造歩留まりを著
しく向上させることができるという優れた効果を有して
いる。
【図面の簡単な説明】
【図1A】ArFレーザ光を用いて、フォトリソグラフィ法
により、ランディングプラグコンタクトを形成し、電子
顕微鏡により観察した結果を示すパターンの拡大写真で
ある。
【図1B】ArFレーザ光を用いて、フォトリソグラフィ法
により、ランディングプラグコンタクト形成し、電子顕
微鏡により観察した結果を示すパターンの拡大写真であ
る。
【図2A】基板にゲート電極、層間絶縁膜、反射防止層お
よび感光膜パターンを形成した段階における素子を示す
要部拡大断面図である。
【図2B】反射防止層を選択的にエッチングし、さらに感
光膜パターン上にポリマー層を形成した段階における素
子を示す要部拡大断面図である。
【図2C】被エッチング層の選択的なエッチングを行った
段階における素子を示す要部拡大断面図である。
【図2D】反射防止層、感光膜パターン及びポリマー層を
取り除き、エッチング処理が完了した段階における素子
を示す要部拡大断面図である。
【図3】本発明の実施の形態に係る方法に基づいてパタ
ーンを形成し、電子顕微鏡による観察を行った結果を示
すパターンの拡大写真である。
【符号の説明】
10 基板 11 ゲート電極 12 ハードマスク 13 スペーサ 14 被エッチング層 15 反射防止層 16 感光膜パターン 17 ポリマー層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徐 源 駿 大韓民国京畿道利川市夫鉢邑牙美里山136 −1 Fターム(参考) 2H025 AA03 AB16 AD01 AD03 DA34 FA39 FA41 2H096 AA25 EA04 EA23 GA08 HA07 HA23 HA24 LA30 5F004 BA04 BA14 BA20 BB25 BD03 CA02 DA00 DA01 DA15 DA16 DA23 DA25 DA26 DB23 EA04 EA22 5F046 CA04 PA07

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成された被エッチング層上に
    有機質材料からなる反射防止層を形成するステップと、 前記反射防止層上にArFレーザ光用の感光膜を形成する
    ステップと、 ArFレーザ光を用いて前記感光膜を露光するステップ
    と、 前記感光膜を現像することにより感光膜パターンを形成
    するステップと、 前記感光膜パターンをマスクとして、O2プラズマを利用
    して前記反射防止層を選択的にエッチングし、前記被エ
    ッチング層の表面を露出させるとともに、前記感光膜パ
    ターンの表面に、前記エッチングにより発生したポリマ
    ーを付着させることによりポリマー層を形成するステッ
    プと、 前記ポリマー層が形成された感光膜パターンをマスクと
    して、前記被エッチング層を選択的にエッチングするス
    テップとを含むことを特徴とするパターン形成方法。
  2. 【請求項2】 O2/N2、CF4/Ar/CO/O2、CF4/Ar/O2、CF4/A
    r、CH2F2/Ar/O2またはCHF3/CF4/Ar/O2ガスを用いて、前
    記反射防止層をエッチングすることを特徴とする請求項
    1に記載のパターン形成方法。
  3. 【請求項3】 前記ArFレーザ光用の感光膜が、COMA(Cyc
    loOlefin-Maleic Anhydride)、またはアクリレートを含
    むことを特徴とする請求項1に記載のパターン形成方
    法。
  4. 【請求項4】 前記反射防止層のエッチング用ガスがO2/
    N2ガスであり、電力200〜500W、圧力10〜100mTorr(1.33
    〜13.3Pa)、O2ガス流量5〜50SCCM、N2ガス流量100〜500
    SCCMの条件下でエッチングすることを特徴とする請求項
    2に記載のパターン形成方法。
  5. 【請求項5】 前記反射防止層のエッチング用ガスがCF4
    /CO/Ar/O2ガスであり、電力100〜500W、圧力10〜100mTo
    rr(1.33〜13.3Pa)、O2ガス流量10〜50SCCM、CF4ガス流
    量50〜150SCCM、Arガス流量100〜500SCCM、COガス流量1
    0〜50SCCMの条件下でエッチングすることを特徴とする
    請求項2に記載のパターン形成方法。
  6. 【請求項6】 前記反射防止層のエッチング用ガスがCF4
    /Ar/O2、CF4/Ar、CH 2F2/Ar/O2またはCHF3/CF4/Ar/O2
    あり、電力100〜500W、圧力10〜100mTorr(1.33〜13.3P
    a)の条件下でエッチングすることを特徴とする請求項2
    に記載のパターン形成方法。
  7. 【請求項7】 前記被エッチング層が、酸化膜であるこ
    とを特徴とする請求項1に記載のパターン形成方法。
  8. 【請求項8】 前記被エッチング層のエッチング用ガス
    がC4F6 /CH2F2/Ar/O2を主とするガスであり、電力800〜
    1700W、圧力20〜60mTorr(2.66〜7.98Pa)の条件下でエッ
    チングすることを特徴とする請求項7に記載のパターン
    形成方法。
  9. 【請求項9】 前記エッチング用ガスが、さらにO2、A
    r、XeまたはHeガスを含むことを特徴とする請求項7に
    記載のパターン形成方法。
  10. 【請求項10】 前記C4F6 /CH2F2/Ar/O2ガスと前記O2
    スの割合が1:1〜3:1であることを特徴とする請求項8に
    記載のパターン形成方法。
  11. 【請求項11】 前記反射防止層を、ICP(Induced Couple
    d Plasama)、ECR(Electron Cyclotron Resonance)また
    はRIE(Reactive Ion Etching)装置を用いてエッチング
    することを特徴とする請求項1に記載のパターン形成方
    法。
  12. 【請求項12】 前記反射防止層を、前記基板の温度-10
    〜10℃に保持してエッチングすることを特徴とする請求
    項8に記載のパターン形成方法。
  13. 【請求項13】前記反射防止層のエッチング用ガスが、さ
    らにCH2F2、O2及びArガスを含むことを特徴とする請求
    項8に記載のパターン形成方法。
  14. 【請求項14】 前記CH2F2の流量1〜10SCCM、前記O2ガス
    の流量5〜50SCCM、前記Arガスの流量10〜100SCCMの条件
    下でエッチングすることを特徴とする請求項13に記載の
    パターン形成方法。
JP2002349673A 2001-11-30 2002-12-02 ArFレーザ光を用いるパターン形成方法 Pending JP2003297813A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2001-075228 2001-11-30
KR1020010075228A KR100550640B1 (ko) 2001-11-30 2001-11-30 불화아르곤 노광원을 이용한 패턴 형성 방법

Publications (1)

Publication Number Publication Date
JP2003297813A true JP2003297813A (ja) 2003-10-17

Family

ID=19716481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002349673A Pending JP2003297813A (ja) 2001-11-30 2002-12-02 ArFレーザ光を用いるパターン形成方法

Country Status (3)

Country Link
US (1) US6933236B2 (ja)
JP (1) JP2003297813A (ja)
KR (1) KR100550640B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129938A (ja) * 2003-10-23 2005-05-19 Hynix Semiconductor Inc 微細なパターンを有する半導体装置の製造方法
JP2006032801A (ja) * 2004-07-20 2006-02-02 Nec Electronics Corp 半導体装置の製造方法
US7589024B2 (en) 2005-11-11 2009-09-15 Elpida Memory, Inc. Process for producing semiconductor integrated circuit device
KR101070305B1 (ko) * 2007-11-01 2011-10-06 주식회사 하이닉스반도체 수직 채널 반도체 소자의 제조방법
JP2014069298A (ja) * 2012-10-01 2014-04-21 Nippon Telegr & Teleph Corp <Ntt> 微細構造体の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125496B2 (en) * 2001-06-28 2006-10-24 Hynix Semiconductor Inc. Etching method using photoresist etch barrier
US7622051B1 (en) * 2003-03-27 2009-11-24 Lam Research Corporation Methods for critical dimension control during plasma etching
KR100571658B1 (ko) * 2003-11-21 2006-04-17 주식회사 하이닉스반도체 반도체소자 제조 방법
JP2005191254A (ja) * 2003-12-25 2005-07-14 Fujitsu Ltd 半導体装置の製造方法
US7723238B2 (en) * 2004-06-16 2010-05-25 Tokyo Electron Limited Method for preventing striation at a sidewall of an opening of a resist during an etching process
KR100781033B1 (ko) * 2005-05-12 2007-11-29 주식회사 하이닉스반도체 반도체 소자의 제조방법
US20090191715A1 (en) * 2006-03-09 2009-07-30 Toshio Hayashi Method for etching interlayer dielectric film
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
KR20180082851A (ko) 2017-01-11 2018-07-19 삼성전자주식회사 반도체 소자의 패턴 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
CN113035694A (zh) * 2019-12-25 2021-06-25 中微半导体设备(上海)股份有限公司 刻蚀方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195380A (ja) * 1995-01-13 1996-07-30 Sony Corp コンタクトホールの形成方法
US5910453A (en) * 1996-01-16 1999-06-08 Advanced Micro Devices, Inc. Deep UV anti-reflection coating etch
KR100258365B1 (ko) * 1996-10-24 2000-06-01 김영환 반도체소자의 콘택홀 제조방법
KR100318462B1 (ko) * 1997-10-16 2002-07-06 박종섭 반도체소자의미세패턴간극형성방법
KR100308500B1 (ko) * 1998-11-12 2001-10-19 박종섭 반도체소자의 콘택홀 형성방법
JP4776747B2 (ja) * 1998-11-12 2011-09-21 株式会社ハイニックスセミコンダクター 半導体素子のコンタクト形成方法
KR100596431B1 (ko) * 1999-06-30 2006-07-06 주식회사 하이닉스반도체 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법
US6774043B2 (en) * 2000-04-12 2004-08-10 Renesas Technology Corp. Method of manufacturing semiconductor device
US6376384B1 (en) * 2000-04-24 2002-04-23 Vanguard International Semiconductor Corporation Multiple etch contact etching method incorporating post contact etch etching
KR20020017182A (ko) 2000-08-29 2002-03-07 윤종용 옥타플루오로부텐으로 이루어지는 식각 가스를 이용한반도체 소자의 제조방법
US6569778B2 (en) * 2001-06-28 2003-05-27 Hynix Semiconductor Inc. Method for forming fine pattern in semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005129938A (ja) * 2003-10-23 2005-05-19 Hynix Semiconductor Inc 微細なパターンを有する半導体装置の製造方法
JP4711658B2 (ja) * 2003-10-23 2011-06-29 株式会社ハイニックスセミコンダクター 微細なパターンを有する半導体装置の製造方法
JP2006032801A (ja) * 2004-07-20 2006-02-02 Nec Electronics Corp 半導体装置の製造方法
US7589024B2 (en) 2005-11-11 2009-09-15 Elpida Memory, Inc. Process for producing semiconductor integrated circuit device
KR101070305B1 (ko) * 2007-11-01 2011-10-06 주식회사 하이닉스반도체 수직 채널 반도체 소자의 제조방법
JP2014069298A (ja) * 2012-10-01 2014-04-21 Nippon Telegr & Teleph Corp <Ntt> 微細構造体の製造方法

Also Published As

Publication number Publication date
US20030114012A1 (en) 2003-06-19
KR100550640B1 (ko) 2006-02-09
KR20030044476A (ko) 2003-06-09
US6933236B2 (en) 2005-08-23

Similar Documents

Publication Publication Date Title
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
JP4953825B2 (ja) 取外し可能ハードマスクを用いたレチクル製造
US6524964B2 (en) Method for forming contact by using ArF lithography
JP2003297813A (ja) ArFレーザ光を用いるパターン形成方法
JP2007096295A (ja) フォトマスクを製造するのに適した炭素ハードマスクを介してクロム層をプラズマエッチングする方法
JP2003282550A (ja) 半導体素子の製造方法
US10199224B2 (en) Method for improving CD micro-loading in photomask plasma etching
US8778574B2 (en) Method for etching EUV material layers utilized to form a photomask
KR20210018548A (ko) Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식
US20130092655A1 (en) Method for etching an euv reflective multi-material layers utilized to form a photomask
JP5036726B2 (ja) フォトリソグラフィ用基体の改善されたエッチング方法
JP2000091318A (ja) 半導体装置の製造方法
JP2003133295A (ja) フォトレジストパターンをマスクに利用するエッチング方法
TW202129705A (zh) 反射遮罩及其製造方法
JP4081793B2 (ja) フォトレジストパターンを利用した半導体素子の製造方法
KR101033354B1 (ko) 반도체 소자의 미세패턴 형성방법
JP7280171B2 (ja) フォトマスクブランク、フォトマスクの製造方法及びフォトマスク
US6348288B1 (en) Resolution enhancement method for deep quarter micron technology
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
TWI816288B (zh) 極紫外光罩和形成極紫外光罩的方法
JP4345333B2 (ja) 位相シフトマスク及びそれを用いたパターン転写法
KR100808050B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100533967B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
US7544521B1 (en) Negative bias critical dimension trim

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080917

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090107