KR20040057502A - 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법 - Google Patents
불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법 Download PDFInfo
- Publication number
- KR20040057502A KR20040057502A KR1020020084253A KR20020084253A KR20040057502A KR 20040057502 A KR20040057502 A KR 20040057502A KR 1020020084253 A KR1020020084253 A KR 1020020084253A KR 20020084253 A KR20020084253 A KR 20020084253A KR 20040057502 A KR20040057502 A KR 20040057502A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- pattern
- etching
- layer
- sacrificial
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 64
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000000206 photolithography Methods 0.000 title description 11
- 238000005530 etching Methods 0.000 claims abstract description 66
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 55
- 239000000460 chlorine Substances 0.000 claims abstract description 16
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 27
- 239000010937 tungsten Substances 0.000 claims description 27
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 24
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 claims description 11
- 230000007261 regionalization Effects 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract 4
- 239000006117 anti-reflective coating Substances 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 5
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002250 progressing effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0276—Photolithographic processes using an anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 ArF용 포토레지스트 패턴의 변형을 최소화할 수 있는 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 기판 상에 텅스텐을 포함하는 피식각층과 하드마스크 절연막 및 텅스텐을 포함하는 하드마스크 희생막를 차례로 형성하는 단계; 상기 하드마스크 상에 반사방지막과 불화아르곤 노광원을 이용한 포토레지스트 패턴을 형성하는 단계; 염소계 가스를 이용하여 상기 포토레지스트 패턴을 마스크로 상기 반사방지층을 선택적으로 식각하는 단계; 적어도 상기 포토레지스 패턴을 식각마스크로 상기 하드마스크 희생막과 하드마스크 절연막을 차례로 식각하여 하드마스크와 희생 하드마스크가 적층된 하드마스크 구조를 형성하는 단계; 및 상기 희생 하드마스크를 식각마스크로 상기 피식각층을 선택적으로 식각하여 소정의 패턴을 형성하며, 이 때 상기 희생 하드마스크를 동시에 제거하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법을 제공한다.
Description
본 발명은 반도체 기술에 관한 것으로 특히, 불화아르곤(ArF) 노광원을 이용한 반도체소자의 패턴 형성 방법에 관한 것이다.
반도체 소자의 진전을 지지해 온 미세 가공 기술은 사진식각(Photolithography) 기술인 바, 이 기술의 해상력 향상이 반도체 소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다
이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 상기 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 등을 형성하는 공정을 포함하는 바, 여기서 포토레지스트 패턴은 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.
한편, 사진식각 공정으로 구현할 수 있는 패턴의 임계치수(Critical Dimension; 이하 CD라 함)는 상기한 노광 공정에서 어떤 파장의 광원을 사용하느냐에 따라 좌우된다. 이것은 노광 공정을 통해 구현할 수 있는 포토레지스트 패턴의 폭에 따라 실제 패턴의 CD가 결정되기 때문이다.
“단계와 반복” 의 노광방식을 채택한 초기의 스테퍼(Stepper)에서 사용한 광원의 파장은 436㎚ (g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrF Excimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너 타입의 노광장비를 주로 사용하고 있다. 248㎚의 DUV 사진식각 기술은 초기에 시간 지연 효과, 기질 의존성 등과 같은 많은 문제들이 발생하여 0.18㎛ 디자인의 제품을 개발하였다. 그러나 0.15㎛ 이하의 디자인을 갖는 제품을 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 사진식각 기술로의 기술개발이 필수적이다. 그러나, 이러한 DUV 사진식각 기술에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 사진식각 기술의 개발이 활발히 진행되고 있다.
현재는 ArF(불화아르곤) 레이저(λ=193㎚)를 광원으로 사용하는 장비를 0.11㎛까지의 패턴을 목표로 개발하고 있다. DUV 사진식각 기술은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 포토레지스트를 사용할 수밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생하는 바, ArF 노광기술의 핵심 과제 중의 하나는 ArF용 포토레지스트의 개발이다. ArF는 KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가 있기 때문인데, ArF 포토레지스트 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF용 포토레지스트에 사용되어 왔다. 그러나, ArF용 포토레지스트에 벤젠고리가 사용될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에, 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH에 현상할 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이아, 아직까지 상용화 되어 있는 것으로는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태이다. 하지만, 상기한 포토레지스트는 상기한 바와 같은 벤젠 구조를 가지고 있다.
따라서, ArF 노광원을 이용한 사진식각을 통해 게이트전극이나 비트라인 등의 라인패턴을 형성하기 위해 식각공정을 진행할 때 줄무늬 모양 형태의 패턴의 변형(Striation)이 일어나거나, 식각 도중 포토레지스트가 뭉치거나(Cluster) 성형 변형(Plastic deformation)되는 현상과 식각 도중 포토레지스트의 내성이 약하여 한쪽으로 몰리는 현상이 발생하며, 이는 주로 라인패턴의 식각 손실 등을 방지하기 위해 사용되는 하드마스크용 식각가스인 불소계 가스가 상기한 아크릴레이드 등의 ArF용 포토레지스트와 반응하여 포토레지스트 자체의 변형을 유발하기 때문이다.
따라서, ArF용 포토레지스트의 약한 내구성과 불소계 기체에서의 약한 물성적 특성을 보완하는 것이 시급한 과제이다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, ArF용 포토레지스트 패턴의 변형을 최소화할 수 있는 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법을 제공하는데 그 목적이 있다.
도 1은 본 발명의 일실시예에 따른 라인패턴 형성 공정을 도식화한 플로우 챠트.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 라인패턴 형성 공정을 도시한 단면도.
도 3은 종래의 반사방지막 식각시 H2/N2가스를 사용하는 경우와 본 발명의 염소계 가스를 사용하는 경우를 비교한 라인패턴의 평면 SEM 사진.
상기와 같은 문제점을 해결하기 위해 본 발명은, 기판 상에 텅스텐을 포함하는 피식각층과 하드마스크 절연막 및 텅스텐을 포함하는 하드마스크 희생막를 차례로 형성하는 단계; 상기 하드마스크 상에 반사방지막과 불화아르곤 노광원을 이용한 포토레지스트 패턴을 형성하는 단계; 염소계 가스를 이용하여 상기 포토레지스트 패턴을 마스크로 상기 반사방지층을 선택적으로 식각하는 단계; 적어도 상기 포토레지스 패턴을 식각마스크로 상기 하드마스크 희생막과 하드마스크 절연막을 차례로 식각하여 하드마스크와 희생 하드마스크가 적층된 하드마스크 구조를 형성하는 단계; 및 상기 희생 하드마스크를 식각마스크로 상기 피식각층을 선택적으로 식각하여 소정의 패턴을 형성하며, 이 때 상기 희생 하드마스크를 동시에 제거하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법을 제공한다.
바람직하게, 본 발명의 상기 피식각층은 텅스텐을 포함하는 것을 특징으로 하며, 상기 불화아르곤용 포토레지스트는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate)를 포함하는 것을 특징으로 한다.
본 발명은, 텅스텐을 포함하는 희생 하드마스크를 질화막 등의 절연막을 하드마스크로 사용하는 라인패턴 상부에 이용하고, 불소계 가스에 내성이 약한 ArF 포토레지스트 패턴을 식각마스크로 하여 반사방지막을 식각하는 공정에서 염소계 가스를 사용함으로써, 식각에 따른 패턴 변형을 최소화한 다음, 텅스텐을 포함하는하부의 피식각층 식각시 희생 하드마스크를 같이 제거함으로써 ArF 포토레지스트의 약한 식각 내성을 보완하여 패턴 변형을 최소화한다.
아울러, 상기한 염소계 가스 식각 과정에서 기판의 온도를 0℃ 정도의 저온으로 유지함으로써, 패턴 변형의 방지 효과를 거둘 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 라인패턴 형성 공정을 도식화한 플로우 챠트이다.
도 1을 참조하면, 게이트전극 또는 비트라인 등의 전도성 패턴 형성을 위해 텅스텐을 포함하는 막(피식각층)을 기판에 증착한 다음(100), 질화막 또는 산화막 계열의 하드마스크 절연막과 텅스텐을 포함하는 하드마스크 희생막을 차례로 증착한다(101). 이어서, 난반사 방지를 위해 반사방지막을 도포하고, ArF용 포토레지스트 패턴을 증착한 다음 라인패턴 형성을 위한 마스크를 이용하여 노광 및 현상함으로써 포토레지스트 패턴을 형성한다(102).
포토레지스트 패턴을 식각마스크로 반사방지막을 식각함으로써, 패턴 형성 영역을 정의하는 바(103), 통상적인 경우 반사방지막 식각시 H2와 N2의 혼합 가스를 이용하였으나, 여기서는 염소계 가스를 사용함으로써 ArF 포토레지스트의 식각 가스에 대한 내성을 보다 향상시키고자 한다.
이는 ArF용 포토레지스트가 불소계 가스에 비해 염소계 가스에 내성을 갖는 특징을 이용한 것이다.
이어서, 염소계 가스를 포함하는 플라즈마를 이용하여 다시 하드마스크 희생막과 하드마스크 절연막을 선택적으로 식각하여 희생 하드마스크와 하드마스크가 적층된 구조의 일종의 이중 하드마스크 구조를 형성한다(104).
포토레지스트 패턴은 이러한 일련의 식각 과정에서 자연스럽게 제거되기도 하나, 통상적으로 하드마스크 절연막 제거 후에 포토레지스트 스트립(PR strip) 공정을 통해 제거한다.
이어서, 희생 하드마스크를 식각마스크로 피식각층을 제거함으로써 라인패턴을 형성하는 바(105), 이 때 피식각층과 희생 하드마스크가 서로 동일한 물질(예컨대, 텅스텐)을 포함하므로 라인패턴 형성을 위한 피식각층 식각과정에서 희생 하드마스크는 자연스럽게 제거된다.
따라서, 패턴 변형을 방지하면서도 희생 하드마스크 제거를 위한 별도의 추가 공정을 생략할 수 있다.
한편, 전술한 라인패턴 형성 단계를 실제 공정 과정을 통해 살펴 본다.
도 2a 내지 도 2d는 본 발명의 일실시예에 따른 ArF 노광원을 이용한 라인패턴 형성 공정을 도시한 단면도로서, 이를 참조하여 상세히 설명한다.
본 실시예에서는 라인패턴으로 게이트전극 패턴 형성 과정을 일예로 하였다.
먼저, 도 2a에 도시된 바와 같이 반도체 소자를 형성하기 위한 여러 요소가형성된 기판(20) 상에 게이트절연막(21)을 형성한 다음, 폴리실리콘 또는 비정질실리콘 등을 포함하는 게이트전극용 실리콘막(22)을 형성한다.
여기서, 게이트절연막(21)은 통상의 산화막을 이용하여 30Å 내지 100Å의 두께로 형성하며, 실리콘막(22)은 500Å 내지 1000Å의 두께로 형성한다.
한편, 실리콘막(22)을 폴리실리콘을 이용할 경우 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; 이하 LPCVD라 함)을 이용하는 것이 바람직하며, 비정질실리콘을 이용할 경우 550℃ 이하의 저온에서 증착하는 것이 바람직하다.
이어서, 실리콘막(22) 상에 게이트전극용 텅스텐막(23)을 소정의 두께로 형성하는 바, 물리기상증착법(Physical Vapor Deposition; 이하 PVD라 함) 또는 화학기상증착법(Chemical Vapor Deposition; 이하 CVD라 함)을 이용한다.
한편, 전술한 텅스텐막(23)은 텅스텐을 포함한 피식각층의 일예로서 제시한 것이며, 그 역시 텅스텐 뿐만이 아닌 전도성을 갖는 텅스텐막 예컨대, 텅스텐 질화막을 포함한다.
계속해서, 텅스텐막(23) 상에 하드마스크 절연막(24)과 하드마스크 희생막(25)를 차례로 형성한다.
구체적으로, 하드마스크 절연막(24)을 500Å 내지 1000Å의 두께가 되도록 형성하며, 산화막, 질화막 및 산화질화막으로 이루어진 그룹으로부터 선택된 적어도 어느 하나를 포함하는 절연성 물질을 이용하여 2000Å 내지 4000Å의 두께로 형성하는 것이 바람직하다.
여기서, 하드마스크 희생막(24)은 텅스텐막(23)과 같이 텅스텐을 포함하는 막으로, 패턴 형성을 위한 식각 과정에서 하드마스크 절연막(24)의 손실에 따른 패턴 변형을 방지하기 위한 것이다. 또한, 하드마스크 희생막(24)이 텅스텐막(23)과 같이 텅스텐을 포함하는 것은 일실시예로 제시한 것으로 라인패턴 형성을 위한 텅스텐막(23) 식각 과정에서 동일한 물질적 특성으로 인해 동시에 제거되도록 하여 하드마스크 희생막(24)(또는 희생 하드마스크) 제거를 위한 별도의 식각 공정을 생략하기 위한 것이다.
계속해서, 하드마스크 희생막(25) 상에 반사방지막(26)을 도포한 후, ArF용 포토레지스트를 소정의 두께가 되도록 도포한 다음, 불화아르곤 노광원(도시하지 않음)과 게이트전극 패턴의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정을 통해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(27)을 형성한다.
여기서, 반사방지막(26)은 노광시 난반사를 방지하기 위한 것으로 포토레지스트와 식각 특성이 유사한 유기계열(Organic)을 사용하는 것이 바람직하다.
다음으로, 도 2b에 도시된 바와 같이, 포토레지스트 패턴(27)을 식각마스크로 반사방지막(26)을 선택적으로 식각하여 라인패턴 형성을 위한 패턴 형성 영역을 정의한다.
패턴 형성시 포토레지스트 패턴(27)을 식각마스크로 하여 패턴 형성 영역을 정의하는 첫번째의 식각 단계가 패턴 변형에 가장 큰 영향을 끼치게 된다. 이는 반도체소자의 초미세화에 따라 노광시 사용되는 광원의 파장이 짧아지고 이에 따라 광원이 투과되는 깊이(두께)도 얕아지게 되면서 포토레지스트 패턴(27)의 두께가 얇아 식각마스크로서의 특성이 약화된 것에서 기인한 것이며, 하드마스크의 도입 또한 이에 의한 것이라 할 수 있다.
한편, 전술한 바와 같이 ArF용 포토레지스트의 경우 불소계 가스에 대한 약한 내성이 있으므로 본 실시예에서는 포토레지스트 패턴(27)의 손실을 최소화하기 위해 염소계 플라즈마를 이용한 식각 공정을 실시한다. 이 때, 기판(20)의 온도를 -10℃ ∼ 10℃의 저온 바람직하게는 0℃의 저온에서 실시하며, 하드마스크 희생막(25)의 일부가 식각되도록 실시하는 것이 바람직하다.
구체적으로, 식각시 챔버 내의 압력은 5mTorr ∼ 50mTorr를 유지하며, 챔버의 상부(Top)에서의 파워는 400W ∼ 1000W, 챔버의 하부에서는 50W ∼ 200W가 되도록 한다.
염소계 가스는 Cl2또는 BCl3등을 포함하며, 아울러 식각 프로파일 및 식각의 재현성 향상을 위해 Ar 등의 비활성 가스를 첨가하는 것이 바람직하며, 여기에 He을 더 첨가하기도 한다.
본 실시예에서는 Cl2를 20SCCM ∼ 100SCCM, Ar을 10SCCM ∼ 100SCCM, He을 0SCCM ∼ 100SCCM의 양으로 각각 사용하고, 기판(20, 실제적으로는 척(Chuck))과 가스 분사구와의 거리를 40㎜ ∼ 60㎜로 하였다.
따라서, 종래의 H2/N2를 이용한 반사방지막(26) 식각시 보다 포토레지스트 패턴(27)의 손실을 줄일 수가 있다.
다음으로, 도 2c에 도시된 바와 같이, 포토레지스트 패턴(27) 및 반사방지막(26)을 식각마스크로 하드마스크 희생막(25)과 하드마스크 절연막(24)을 차례로 식각하여 희생 하드마스크(25)와 하드마스크(24)가 적층된 구조의 일종의 이중 하드마스크 구조를 형성한다.
한편, 이 때에도 포토레지스트 패턴(27)과 반사방지막(26)은 식각마스크로 사용되므로 전술한 반사방지막(26) 식각 공정과 같이 염소계 가스를 포함하는 플라즈마를 이용하며, 가스의 양과 식각 조건은 하드마스크 희생막(25)과 하드마스크 절연막(24)의 두께에 따라 적절하게 조절하는 것이 바람직하다.
포토레지스트 패턴(27)과 반사방지막(26)은 하드마스크 희생막(25)과 하드마스크 절연막(24)의 식각 과정에서 자연스럽게 제거되기도 하나, 잔류하는 경우 통상적으로 하드마스크 절연막 제거 후에 포토레지스트 스트립 공정을 통해 제거한다.
한편, 각 식각 공정 후에 실시하는 세정 공정에 대해서는 그 설명을 생략한다.
다음으로, 도 2d에 도시된 바와 같이 희생 하드마스크(25)를 식각 마스크로 하여 피식각층인 텅스텐막(23)과 실리콘막(22) 및 게이트절연막(21)을 차례로 식각함으로써, 라인패턴인 게이트전극 패턴 형성 공정을 완료한다.
도 2d는 게이트절연막(21)과 실리콘막(22)과 텅스텐막(23) 및 하드마스크(24)가 적층된 구조의 게이트전극 패턴이 형성된 단면을 나타낸다.
이 때 피식각층인 텅스텐막(23)과 희생 하드마스크(25)가 서로 동일한 물질(예컨대, 텅스텐)을 포함하므로 라인패턴 형성을 위한 피식각층 식각과정에서 희생 하드마스크는 자연스럽게 제거된다.
따라서, 패턴 변형을 방지하면서도 희생 하드마스크 제거를 위한 별도의 추가 공정을 생략할 수 있다.
여기서, CF4, SF6또는 염소계 플라즈마를 이용하여 상온의 온도에서 10mTorr ∼ 15mTorr의 압력 하에서 실시하며, 식각 프로파일 개선을 위해 여기에 O2또는 Ar 가스를 더 첨가하는 것이 바람직하다.
도 3은 종래의 반사방지막 식각시 H2/N2가스를 사용하는 경우와 본 발명의 염소계 가스를 사용하는 경우를 비교한 라인패턴의 평면 SEM 사진을 나타낸다.
도 3을 참조하면, 도 3의 (a)와 도 3의 (b)를 통해 H2/N2가스를 사용하는 반사방지막 식각 공정에 의해 ArF 포토레지스트 패턴의 변형이 초래되어 결국 도시된 'A'와 같이 라인패턴이 변형되었음을 확인할 수 있다.
그러나, 본 발명의 염소계 가스를 사용하는 식각 공정에 의해서는 도 3의 (c)에 도시된 'B'와 같이 라인패턴의 변형이 거의 발생하지 않음을 확인할 수 있다.
상기한 바와 같이 이루어지는 본 발명은, 패턴 형성시 패턴 변형에 가장 큰 영향을 끼치는 반사방지막 식각 과정에서 염소계 가스를 사용하여 ArF 포토레지스트의 패턴 변형을 방지하고, 아울러 텅스텐을 포함한 하드마스크를 이용하여 질화막 등의 하드마스크를 식각함으로써 식각에 따른 패턴 변형을 최소화할 수 있으며, 다시 하부의 피식각층(텅스텐을 포함)을 식각할 때, 동시에 제거함으로써 추가의 식각 공정 등을 필요로 하지 않음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예컨대, 상기한 바와 같은 본 발명의 일실시예에서는 게이트전극 패턴 형성을 그 일예로 하여 설명하였으나, 본 발명은 ArF 노광원을 이용한 비트라인 또는 금속배선 등의 라인패턴을 형성하는 모든 공정에 응용이 가능하다.
전술한 본 발명은, ArF 사진식각 공정에 따른 PR 패턴의 변형과 손실을 방지할 수 있도록 함으로써, 궁극적으로 반도체 소자의 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.
Claims (6)
- 기판 상에 텅스텐을 포함하는 피식각층과 하드마스크 절연막 및 텅스텐을 포함하는 하드마스크 희생막를 차례로 형성하는 단계;상기 하드마스크 상에 반사방지막과 불화아르곤 노광원을 이용한 포토레지스트 패턴을 형성하는 단계;염소계 가스를 이용하여 상기 포토레지스트 패턴을 마스크로 상기 반사방지층을 선택적으로 식각하는 단계;적어도 상기 포토레지스 패턴을 식각마스크로 상기 하드마스크 희생막과 하드마스크 절연막을 차례로 식각하여 하드마스크와 희생 하드마스크가 적층된 하드마스크 구조를 형성하는 단계; 및상기 희생 하드마스크를 식각마스크로 상기 피식각층을 선택적으로 식각하여 소정의 패턴을 형성하며, 이 때 상기 희생 하드마스크를 동시에 제거하는 단계를 포함하는 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 피식각층과 상기 하드마스크는 동일 물질인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 반사방지막은 유기 계열인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법.
- 제 3 항에 있어서,상기 반사방지막을 식각하는 단계는, 5mTorr 내지 50mTorr의 압력과 -10℃ 내지 10℃ 하에서 실시하는 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 패턴은 라인패턴인 것을 특징으로 하는 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법.
- 제 1 항에 있어서,상기 하드마스크 희생막과 하드마스크 절연막을 식각하는 단계 후, 상기 포토레지스트 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 불화아르곤노광원을 이용한 반도체소자의 패턴 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020084253A KR20040057502A (ko) | 2002-12-26 | 2002-12-26 | 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020084253A KR20040057502A (ko) | 2002-12-26 | 2002-12-26 | 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040057502A true KR20040057502A (ko) | 2004-07-02 |
Family
ID=37350073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020084253A KR20040057502A (ko) | 2002-12-26 | 2002-12-26 | 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040057502A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694480B1 (ko) * | 2005-12-22 | 2007-03-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 전극 형성방법 |
| KR100792409B1 (ko) * | 2004-10-12 | 2008-01-09 | 주식회사 하이닉스반도체 | 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법 |
| KR100808056B1 (ko) * | 2006-12-27 | 2008-02-28 | 주식회사 하이닉스반도체 | 하드마스크를 이용한 패턴 형성 방법 |
| KR100834396B1 (ko) * | 2006-12-27 | 2008-06-04 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| US7442648B2 (en) | 2004-10-12 | 2008-10-28 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device using tungsten as sacrificial hard mask |
-
2002
- 2002-12-26 KR KR1020020084253A patent/KR20040057502A/ko not_active Application Discontinuation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100792409B1 (ko) * | 2004-10-12 | 2008-01-09 | 주식회사 하이닉스반도체 | 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법 |
| US7442648B2 (en) | 2004-10-12 | 2008-10-28 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device using tungsten as sacrificial hard mask |
| KR100694480B1 (ko) * | 2005-12-22 | 2007-03-12 | 매그나칩 반도체 유한회사 | 반도체 소자의 게이트 전극 형성방법 |
| KR100808056B1 (ko) * | 2006-12-27 | 2008-02-28 | 주식회사 하이닉스반도체 | 하드마스크를 이용한 패턴 형성 방법 |
| KR100834396B1 (ko) * | 2006-12-27 | 2008-06-04 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
| US7732335B2 (en) | 2006-12-27 | 2010-06-08 | Hynix Semiconductor Inc. | Method for forming pattern in semiconductor device |
| US7867911B2 (en) | 2006-12-27 | 2011-01-11 | Hynix Semiconductor Inc. | Method for forming pattern using hard mask |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4420592B2 (ja) | 半導体素子の微細パターン形成方法 | |
| KR100876892B1 (ko) | 반도체 소자의 제조방법 | |
| US7018930B2 (en) | Method for fabricating semiconductor device | |
| KR100550640B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR100551071B1 (ko) | 반도체소자 제조방법 | |
| KR20040057502A (ko) | 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법 | |
| KR100939109B1 (ko) | 반도체소자 제조방법 | |
| KR100489360B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| KR100816687B1 (ko) | 패턴 형성 방법 | |
| KR100443346B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR100440776B1 (ko) | 불화아르곤 노광원을 이용한 반도체 소자 제조 방법 | |
| KR100753097B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자 제조방법 | |
| KR100858874B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자 제조방법 | |
| JP2004228242A (ja) | 微細パターン形成方法 | |
| KR100533967B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR100808050B1 (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030049895A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030001134A (ko) | 자기 정렬 콘택 형성 방법 | |
| KR20030043170A (ko) | 패턴 형성 방법 | |
| KR20030049164A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 | |
| KR20030058247A (ko) | 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법 | |
| KR100520151B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040057396A (ko) | 반도체소자 제조방법 | |
| KR100942980B1 (ko) | 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법 | |
| KR20030042542A (ko) | 불화아르곤 노광원을 이용한 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |