KR100816687B1 - 패턴 형성 방법 - Google Patents

패턴 형성 방법 Download PDF

Info

Publication number
KR100816687B1
KR100816687B1 KR1020010073986A KR20010073986A KR100816687B1 KR 100816687 B1 KR100816687 B1 KR 100816687B1 KR 1020010073986 A KR1020010073986 A KR 1020010073986A KR 20010073986 A KR20010073986 A KR 20010073986A KR 100816687 B1 KR100816687 B1 KR 100816687B1
Authority
KR
South Korea
Prior art keywords
nitride film
forming
tungsten nitride
photoresist pattern
pattern
Prior art date
Application number
KR1020010073986A
Other languages
English (en)
Other versions
KR20030043027A (ko
Inventor
이성권
김상익
이민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010073986A priority Critical patent/KR100816687B1/ko
Publication of KR20030043027A publication Critical patent/KR20030043027A/ko
Application granted granted Critical
Publication of KR100816687B1 publication Critical patent/KR100816687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 포토레지스트 패턴의 변형을 최소화할 수 있는 패턴 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 피식각층 상에 하드마스크용 텅스텐질화막을 형성하는 단계; 상기 텅스텐질화막 상에 제1노광원을 이용한 노광 및 현상 공정으로 제1포토레지스트 패턴을 형성하는 단계; 재작업을 위해 상기 제1포토레지스트 패턴을 제거하는 단계; 상기 제1포토레지스트 패턴 제거시 잔류하는 불순물을 제거하기 위해 세정하는 단계; 상기 제1포토레지스트 패턴을 제거하는 단계 및 세정하는 단계에서 손상된 상기 텅스텐질화막의 표면을 질화처리하는 단계; 상기 텅스텐질화막 상에 제2노광원을 이용한 노광 및 현상 공정으로 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 식각마스크로 사용하여 상기 텅스텐질화막을 식각하여 하드마스크를 형성하는 단계; 및 적어도 상기 하드마스크를 식각마스크로 사용하여 상기 피식각층을 선택적으로 식각하는 단계를 포함하는 패턴 형성 방법을 제공한다.
ArF, KrF, 텅스텐질화막, 하드마스크, 재작업, 질화처리, 보호막, 게이트전극, 비트라인, 워드라인.

Description

패턴 형성 방법{A forming method of pattern}
도 1 및 도 2는 종래기술에 따른 문제점을 도시한 전자주사 현미경 사진,
도 3a 내지 도 3g는 본 발명의 일실시예에 따른 패턴 형성 공정을 도시한 단면도,
도 4a 내지 도 4c는 본 발명의 일실시예에 따른 패턴 형성 공정을 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 기판 11 : 게이트절연막
12 : 실리콘막 13 : 텅스텐막
14 : 게이트 하드마스크 15 : 질화막
16 : 텅스텐질화막
본 발명은 반도체 기술에 관한 것으로 특히 패턴 형성 방법에 관한 것으로, 더욱 상세하게는, 불화아르곤(ArF) 또는 불화크롬(KrF) 노광원을 이용한 패턴 형성 방법에 관한 것이다.
반도체 소자의 진전을 지지해 온 미세 가공 기술은 사진식각(Photo lithography) 기술인 바, 이 기술의 해상력 향상이 반도체 소자의 고집적화의 장래와 직결된다고 해도 과언은 아니다
이러한 사진식각 공정은 주지된 바와 같이, 포토레지스트 패턴을 형성하는 공정과 상기 포토레지스트 패턴을 식각 마스크로 하는 식각 공정을 통해 피식각층을 식각해서 원하는 형태의 패턴 예컨대, 콘택홀 등을 형성하는 공정을 포함하는 바, 여기서 포토레지스트 패턴은 피식각층 상에 포토레지스트를 도포하는 공정과 준비된 노광 마스크를 이용해 포토레지스트를 노광하는 공정 및 소정의 화학용액으로 노광되거나, 또는 노광되지 않은 포토레지스트 부분을 제거하는 현상 공정을 통해 이루어진다.
한편, 사진식각 공정으로 구현할 수 있는 패턴의 임계치수(Critical Dimension; 이하 CD라 함)는 상기한 노광 공정에서 어떤 파장의 광원을 사용하냐에 따라 좌우된다. 이것은 노광 공정을 통해 구현할 수 있는 포토레지스트 패턴의 폭에 따라 실제 패턴의 CD가 결정되기 때문이다.
“단계와 반복” 의 노광방식을 채택한 초기의 스테퍼(Stepper)에서 사용한 광원의 파장은 436㎚ (g-line)에서 365㎚(i-line)을 거쳐 현재는 248㎚(KrF Excimer Laser) 파장의 DUV(Deep Ultra-violet)를 이용하는 스테퍼나 스캐너 타입 의 노광장비를 주로 사용하고 있다. 248㎚의 DUV 사진식각 기술은 초기에 시간 지연 효과, 기질 의존성 등과 같은 많은 문제들이 발생하여 0.18㎛ 디자인의 제품을 개발하였다. 그러나 0.15㎛ 이하의 디자인을 갖는 제품을 개발하기 위해서는 새로운 193㎚(ArF Excimer Laser)의 파장을 갖는 새로운 DUV 사진식각 기술로의 기술개발이 필수적이다. 그러나, 이러한 DUV 사진식각 기술에서 해상력을 높이기 위한 여러 기술을 조합한다 하여도 0.1㎛ 이하의 패턴은 불가능하므로 새로운 광원을 갖는 사진식각 기술의 개발이 활발히 진행되고 있다.
현재는 ArF(불화아르곤) 레이저(λ=193㎚)로 하는 장비를 0.11㎛까지의 패턴을 목표로 개발하고 있다. DUV 사진식각 기술은 i-선 대비 해상도 및 DOF 등의 성능면에서 우수하지만, 공정제어가 쉽지 않다. 이러한 문제는 짧은 파장에서 기인된 광학적인 원인과 화학증폭형 레지스트의 사용에 의한 화학적인 원인으로 구분할 수 있다. 파장이 짧아지면 정지파 효과에 의한 CD 흔들림 현상과 기질 위상에 의한 반사광의 새김현상이 심해진다. CD 흔들림이란 입사광과 반사광의 간섭 정도가 레지스트의 미소한 두께 차이 또는 기질 필름의 두께차이에 따라 변함으로써 결과적으로 선 두께가 주기적으로 변하는 현상을 말한다. DUV 공정에서는 민감도 향상을 위해서 화학증폭형 포토레지스트를 사용할 수밖에 없는데, 그 반응메카니즘과 관련하여 PED(Post Exposure Delay) 안정성, 기질 의존성 등의 문제점이 발생하는 바, ArF 노광기술의 핵심 과제 중의 하나는 ArF용 포토레지스트의 개발이다. ArF는 KrF와 같은 화학 증폭형이지만 재료를 근본적으로 개량해야 하는 필요가 있기 때문인데, ArF 포토레지스트 재료 개발이 어려운 것은 벤젠고리를 사용할 수 없기 때문이 다. 벤젠고리는 건식 식각(Dry etching) 내성을 확보하기 위해 i-선 및 KrF용 포토레지스트에 사용되어 왔다. 그러나, ArF용 포토레지스트에 벤젠고리가 사용될 경우 ArF 레이저의 파장영역인 193nm에서 흡광도가 크기 때문에 투명성이 떨어져 포토레지스트 하부까지 노광이 불가능한 문제가 발생한다. 이 때문에 벤젠고리를 가지지 않고 건식 식각 내성을 확보할 수 있으며, 접착력이 좋고 2.38% TMAH에 현상할 수 있는 재료의 연구가 진행 되고 있다. 현재까지 세계적으로 많은 회사 및 연구소에서 연구성과를 발표하고 있는 상태이나, 아직까지 KrF 또는 ArF용 포토레지스트오 상용화 되어 있는 것으로는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태이다. 하지만, 상기한 포토레지스트는 상기한 바와 같은 벤젠 구조를 가지고 있다.
따라서, ArF 노광원을 이용한 사진식각을 통해 게이트 등을 형성하기 위해 식각공정을 진행할 때 줄무늬 모양 형태의 패턴의 변형(Striation)이 일어나거나, 식각 도중 포토레지스트가 뭉치거나(Cluster) 성형 변형(Plastic deformation)되는 현상과 식각 도중 포토레지스트의 내성이 약하여 한쪽으로 몰리는 현상이 발생하며, 이는 주로 게이트 등의 식각 손실 등을 방지하기 위해 사용되는 하드마스크용 식각가스인 불소계 가스가 상기한 아크릴레이드 등의 ArF용 포토레지스트와 반응하여 포토레지스트 자체의 변형을 유발하기 때문이다.
결국, ArF용 포토레지스트의 약한 내구성과 불소계 기체에서의 약한 물성적 특성을 보완하는 것이 시급한 과제이다.
한편, 상기한 문제점을 해결하기 위해 포토레지스트 패턴 하부에 질화막과 텅스텐질화막이 적층된 하드마스크를 사용함으로써, 포토레지스트의 식각 내성을 어느 정도 보완할 수 있었다.
그러나, 상기한 포토레지스트를 사용하여 패턴을 형성하는 공정에서 노광 및 현상 공정 등의 공정 조건 상의 이유로 인해 포토레지스트 패턴을 다시 형성해야 하는 재작업(Rework)이 필요하게 되며 이러한 재작업을 위해서는 기존에 형성되어 있는 포토레지스트 패턴 등을 제거하는 공정과 세정 공정을 필연적으로 요하게 된다. 이러한 포토레지스트 패턴 제거는 통상의 피알스티립(PR Strip) 공정을 통하여 이루어지는 바, O2 플라즈마를 이용하게 되며 텅스텐질화막은 이러한 O2 플라즈마에 의해 물성적으로 약한 식각 내성을 갖게 되어 그 표면 일부가 산화된다.
계속해서, ACT, R502, EKC 또는 ETC 등의 솔벤트계 용액을 이용한 습식 세정을 실시할 경우 상기와 같이 그 표면 일부가 산화된 텅스텐질화막의 입계를 따라 선택적인 식각이 이루어지게 된다.
따라서, 텅스텐질화막은 후속 식각 공정시 하드마스크로서 역할을 하지 못하게 된다.
도 1 및 도 2는 상기한 종래기술에 따른 문제점을 도시한 전자주사 현미경(Scanning Electron Microscopy; 이하 SEM이라 함) 사진을 도시하는 바, 도 1에서는 텅스텐질화막이 피알스트립 공정에서 산화되거 세정 공정에서 식각된 표면을 도시하며, 도 2는 패턴 변형을 도시한 패턴의 평면도를 나타낸다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 포토레지스트 패턴의 변형을 최소화할 수 있는 패턴 형성 방법을 제공하는데 그 목적이 있다.
상기와 같은 문제점을 해결하기 위해 본 발명은, 피식각층 상에 하드마스크용 텅스텐질화막을 형성하는 단계; 상기 텅스텐질화막 상에 제1노광원을 이용한 노광 및 현상 공정으로 제1포토레지스트 패턴을 형성하는 단계; 재작업을 위해 상기 제1포토레지스트 패턴을 제거하는 단계; 상기 제1포토레지스트 패턴 제거시 잔류하는 불순물을 제거하기 위해 세정하는 단계; 상기 제1포토레지스트 패턴을 제거하는 단계 및 세정하는 단계에서 손상된 상기 텅스텐질화막의 표면을 질화처리하는 단계; 상기 텅스텐질화막 상에 제2노광원을 이용한 노광 및 현상 공정으로 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 식각마스크로 사용하여 상기 텅스텐질화막을 식각하여 하드마스크를 형성하는 단계; 및 적어도 상기 하드마스크를 식각마스크로 사용하여 상기 피식각층을 선택적으로 식각하는 단계를 포함하는 패턴 형성 방법을 제공한다.
바람직하게, 본 발명의 상기 텅스텐질화막을 형성하는 단계 전에, 상기 피식각층 상에 하드마스크용 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하며, 상기 텅스텐질화막 표면을 질화처리하는 단계에서, NH3 플라즈마를 이용하는 것을 특징으로 하며, 상기 NH3 플라즈마를 이용한 질화처리는 1mTorr 내지 10Torr의 압력하에서 실시하며, NH3를 100SCCM 내지 2000SCCM의 유량으로 하며, 10SCCM 내지 1000SCCM의 Ar을 더 포함하는 것을 특징으로 한다.
또한, 상기와 같은 문제점을 해결하기 위해 본 발명은, 피식각층 상에 하드마스크용 텅스텐질화막을 형성하는 단계; 상기 텅스텐질화막 상에 제1노광원을 이용한 노광 및 현상 공정으로 제1포토레지스트 패턴을 형성하는 단계; 재작업을 위해 상기 제1포토레지스트 패턴을 제거하는 단계; 상기 제1포토레지스트 패턴 제거시 잔류하는 불순물을 제거하기 위해 세정하는 단계; 상기 텅스텐질화막 상에 보호막을 형성하는 단계; 상기 보호막 상에 제2노광원을 이용한 노광 및 현상 공정으로 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴을 식각마스크로 사용하여 상기 보호막과 상기 텅스텐질화막을 식각하여 하드마스크를 형성하는 단계; 및 적어도 상기 하드마스크를 식각마스크로 사용하여 상기 피식각층을 선택적으로 식각하는 단계를 포함하는 패턴 형성 방법을 제공한다.
바람직하게, 본 발명의 상기 보호막은 질화막을 포함하는 것을 특징으로 하며, 상기 보호막을 저압화학기상증착법을 이용하여 50Å 내지 300Å의 두께로 형성하는 것을 특징으로 한다.
본 발명은, 그 상부에 텅스텐질화막을 포함하는 하드마스크를 이용하여 식각에 따른 패턴 변형을 최소화하도록 하는 패턴 형성 공정에서 패턴을 다시 형성하는 재작업이 필요할 경우 재작업에 따른 포토레지스트 패턴의 제거와 세정 공정에 의해 손상된 텅스텐질화막 상에 질화막 등의 보호막을 추가로 형성하거나, 손상된 텅 스텐질화막 표면을 질화처리함으로써, 식각 내성을 강화시켜 최종 패턴 변형을 최소화하는 것을 그 기술적 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 3a 내지 도 3g는 본 발명의 일실시예에 따른 패턴 형성 공정을 도시한 단면도로서, 이를 참조하여 상세히 설명한다.
먼저, 도 3a에 도시된 바와 같이 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판(10) 상에 게이트절연막(11)을 형성한 다음, 폴리실리콘 또는 비정질실리콘 등을 포함하는 게이트전극용 실리콘막(12)을 형성한다.
여기서, 게이트절연막(11)은 통상의 산화막을 이용하여 30Å 내지 100Å의 두께로 형성하며, 실리콘막(12)은 500Å 내지 1000Å의 두께로 형성한다.
한편, 실리콘막(12)을 폴리실리콘을 이용할 경우 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; 이하 LPCVD라 함)을 이용하는 것이 바람직하며, 비정질실리콘을 이용할 경우 550℃ 이하의 저온에서 증착하는 것이 바람직하다.
이어서, 실리콘막(12) 상에 게이트전극용 텅스텐막(13)을 소정의 두께로 형성하는 바, 물리기상증착법(Physical Vapor Deposition; 이하 PVD라 함) 또는 화학기상증착법(Chemical Vapor Deposition; 이하 CVD라 함) 등을 이용한다.
한편, 텅스텐막(13)은 그 역시 텅스텐 뿐만이 아닌 전도성을 갖는 텅스텐막 예컨대, 텅스텐질화막 등을 포함할 수 있다.
계속해서, 피식각층(13) 상에 게이트전극용 하드마스크(14)을 형성한 다음,하드마스크용 질화막(15)과 하드마스크용 텅스텐질화막(16)를 차례로 형성한다.
구체적으로, 질화막(15)를 1000Å ∼ 5000Å의 두께가 되도록 형성하며, 질화막 이외에 산화질화막 등 질화막을 포함하는 물질층을 이용할 수도 있다.
또한, 텅스텐질화막(16)은 500Å ∼ 2000Å의 두께로 형성한다.
다음으로, 도 3b에 도시된 바와 같이 텅스텐질화막(16) 상에 반사방지층(17)을 도포한 후, COMA 또는 아크릴레이드 등의 ArF 또는 KrF용 포토레지스트를 소정의 두께가 되도록 도포한 다음, ArF 또는 KrF 노광원(도시하지 않음)과 게이트 전극 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정을 통해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(18)을 형성한다.
계속해서, 포토레지스트 패턴(18)을 식각마스크로 한 선택적 식각 공정을 통해 반사방지층(17)을 선택적으로 식각하는 바, 이 때 포토레지스트 패턴(18)의 손실을 최소화하기 위해 염소계 플라즈마를 이용한 식각 공정을 실시한다.
이 때, 챔버 내의 압력은 10mTorr 내지 15mTorr를 유지하며, 상온에서 실시하는 것이 바람직하며, 염소계 가스는 Cl2 또는 BCl3 등을 포함하며 식각 프로파일 및 재현성을 위해 He, Ne, Ar 또는 Xe 등의 비활성가스를 첨가하는 것이 바람직하 다.
한편, 상기한 포토레지스트 패턴(18)을 형성하는 과정에서 노광 또는 현상 공정 등 공정조건 문제에 의해 포토레지스트 패턴(18) 형성 공정을 다시 해야 하는 재작업이 필요하게 된다.
따라서, 상기와 같이 형성된 포토레지스트 패턴(18)을 제거한 후 다시 형성하는 과정을 거치게 된다. 이 때, 반사방지층(17)의 식각이 이루어진 후 또는 전에도 작업이 이루어 질 수도 있으며, 그에 따라 반사방지층(17)의 추가 형성 공정이 더 필요하기도 한다.
따라서, 도 3c에 도시된 바와 같이 포토레지스트 패턴(18)과 반사방지층(17)을 제거하는 바, 이 때는 통상적인 피알스트립 공정 즉, O2 플라즈마 사용한 식각공정을 통해 이루어진다.
한편, 텅스텐질화막(16)은 이러한 피알스트립 공정에서 그 표면 일부가 산화되며, 피알스트립 공정에서의 식각잔유물을 제거하는 세정공정 즉, ACT, EKC, ETC 또는 R502등을 포함하는 솔벤트계 용액을 이용하는 습식세정을 통해 상기 산화된 표면 또는 텅스텐질화막(16) 입계를 따라 식각이 이루어져 도시된 'A'와 같이 표면에서의 손상이 발생한다.
다음으로, 도 3d에 도시된 바와 같이 손상된 텅스텐질화막(16) 표면을 회복시키기 위해 질화처리를 실시하는 바, 질소를 포함하는 플라즈마를 이용하거나 질소를 포함하는 열공정을 통해 이루어진다.
예컨대, NH3 플라즈마를 사용하는 경우를 일예로 하였을 경우, 1mTorr 내지 10Torr의 압력하에서 실시하며, NH3를 100SCCM 내지 2000SCCM의 유량으로 하며, 이 때 10SCCM 내지 1000SCCM의 Ar을 더 추가함으로써 질화처리시 재현성을 높일 수 있다.
따라서, 텅스텐질화막(16)은 최초의 식각내성을 회복하게 되어 후속 식각공정시 하드마스크로서의 역할을 충분히 수행할 수 있게 된다.
다음으로, 도 3e에 도시된 바와 같이 반사방지층(19)과 포토레지스트 패턴(20)을 형성하는 바, 상기한 바와 같이 반사방지층(19) 형성을 생략할 수 있다. 한편, 포토레지스트 패턴(20) 형성은 도 3b에서의 공정과 동일하므로 설명의 간략화를 위해 생략한다.
다음으로, 도 3f에 도시된 바와 같이 포토레지스트 패턴(20) 및 반사방지층(19)을 식각마스크로 하여 텅스텐질화막(16)과 질화막(15)이 적층된 하드마스크를 형성한 다음, 피알 스트립을 통해 포토레지스트 패턴(20) 및 반사방지층(19)을 제거하는 바, 피알스트립 공정을 하부구조 식각 후 실시할 수도 있다.
여기서, 통상의 불소계 가스인 SF6, C4F8 또는 C2F6 등을 이용하는 바, 온도 및 압력과 파워 등을 적절히 조절한다.
따라서, 이러한 공정을 진행한 후의 식각 프로파일에서는 패턴 변형이 일어나지 않는다.
다음으로, 도 3g에 도시된 바와 같이 하드마스크(15)를 식각 마스크로 하여 게이트용 하드마스크(14)와 텅스텐막(13)과 실리콘막(12) 및 게이트절연막(11)을 차례로 식각함으로써, 게이트전극 패턴 형성 공정이 완료된다.
이 때, 텅스텐질화막(16)과 텅스텐막(13)은 모두 텅스텐을 포함하는 것으로 동일 물질을 사용하는 것이 바람직하며, 텅스텐막(13) 식각 시 하드마스크 또한 같이 제거가 되도록 식각 조건을 적절하게 조절할 수 있다.
여기서, CF4, SF6 또는 염소계 플라즈마를 이용하여 상온의 온도에서 10mTorr 내지 15mTorr의 압력 하에서 실시하며, 식각 프로파일 개선을 위해 여기에 O2 또는 Ar 가스를 더 첨가하는 것이 바람직하다.
한편, 도면에 도시되지는 않았지만, 스페이서용 절연막을 증착한 후 전면 식각을 통해 게이트전극 패턴 측벽에 스페이서를 형성한다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 패턴 형성 공정을 도시한 단면도로서, 상기항 일실시예와 도 3a 내지 도 3c의 공정 및 도 3g는 동일하므로 동일부호를 사용하며, 그 공정 설명을 생략한다.
도 4a에 도시된 바와 같이, 손상된 텅스텐질화막(16) 상에 보호막(21)을 형성하는 바, 보호막(21)은 질화막을 포함하는 물질막으로서 비교적 저온 공정이 가능한 저압화학기상증착법(Low Pressure Chemical Vapor Deposition; 이하 LPCVD라 함)을 이용하는 것이 바람직하며, 이 때 50Å 내지 300Å의 두께가 되도록 한다.
이때 보호막(21)은 상기 산화 및 식각되어 손상된 텅스텐질화막(21) 표면을 보상하며 또한 감싸게 되어 후속 식각 공정시 텅스텐질화막(21)과 더불어 패턴 변 형을 방지하기 위한 하드마스크로서의 역할을 병행하게 된다.
다음으로, 도 4b에 도시된 바와 같이 보호막(21) 상에 반사방지층(19)과 포토레지스트 패턴(20)을 형성하는 바, 포토레지스트 패턴(20) 형성은 도 3b에서의 공정과 동일하므로 설명의 간략화를 위해 생략한다.
다음으로, 도 4c에 도시된 바와 같이 포토레지스트 패턴(20) 및 반사방지층(19)을 식각마스크로 하여 보호막(21)과 텅스텐질화막(16) 및 질화막(15)이 적층된 하드마스크를 형성한 다음, 피알 스트립을 통해 포토레지스트 패턴(20) 및 반사방지층(19)을 제거하는 바, 피알스트립 공정을 하부구조 식각 후 실시할 수도 있다.
여기서, 통상의 불소계 가스인 SF6, C4F8 또는 C2F6 등을 이용하는 바, 온도 및 압력과 파워 등을 적절히 조절한다.
따라서, 이러한 공정을 진행한 후의 식각 프로파일에서는 패턴 변형이 일어나지 않는다.
이후의 공정은 상기한 바와 같이 도 3g에 도시된 바와 동일하다.
한편, 상기한 바와 같은 본 발명의 실시예에서는 게이트전극 패턴 형성을 그 일예로 하여 설명하였으나, 본 발명은 KrF 또는 ArF 노광원을 이용한 워드라인 또는 비트라인 등의 전도성 패턴을 형성하는 공정에도 적용이 가능하며, 다양한 형태의 구조에도 적용이 가능하다.
예컨대, 비트라인의 경우 기판(소스/드레인 등의 불순물 접합)과 접하는 계면에 비트라인 플러그가 형성되어 있으며, 플러그 상에는 Ti/TiN 등의 베리어막이 형성되어 있는 바, 이 때 Ti/TiN은 100Å ∼ 1000Å의 두께로 형성하는 것이 바람직하며, 그 상부에는 상기한 게이트전극 패턴 구조와 유사하게 폴리실리콘 또는 텅스텐을 포함하는 전도층과 질화막 등의 하드마스크를 포함한다.
상기한 바와 같이 이루어지는 본 발명은, 텅스텐질화막을 포함한 하드마스크를 이용하는 패턴 형성 공정에서 재작업시 상기한 텅스텐질화막의 손상을 질화처리 또는 추가의 질화막 형성 공정을 통해 보상함으로써, 식각에 따른 패턴 변형을 최소화할 수 있음을 실시예를 통해 알아 보았다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은, ArF 사진식각 공정에 따른 포토레지스트 패턴의 변형과 손실을 방지할 수 있도록 함으로써, 궁극적으로 반도체 소자의 수율을 크게 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (14)

  1. 피식각층 상에 하드마스크용 텅스텐질화막을 형성하는 단계;
    상기 텅스텐질화막 상에 제1노광원을 이용한 노광 및 현상 공정으로 제1포토레지스트 패턴을 형성하는 단계;
    재작업을 위해 상기 제1포토레지스트 패턴을 제거하는 단계;
    상기 제1포토레지스트 패턴 제거시 잔류하는 불순물을 제거하기 위해 세정하는 단계;
    상기 제1포토레지스트 패턴을 제거하는 단계 및 세정하는 단계에서 손상된 상기 텅스텐질화막의 표면을 질화처리하는 단계;
    상기 텅스텐질화막 상에 제2노광원을 이용한 노광 및 현상 공정으로 제2포토레지스트 패턴을 형성하는 단계;
    상기 제2포토레지스트 패턴을 식각마스크로 사용하여 상기 텅스텐질화막을 식각하여 하드마스크를 형성하는 단계; 및
    적어도 상기 하드마스크를 식각마스크로 사용하여 상기 피식각층을 선택적으로 식각하는 단계
    를 포함하는 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 텅스텐질화막을 형성하는 단계 전에, 상기 피식각층 상에 하드마스크용 질화막을 형성하는 단계를 더 포함하는 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 텅스텐질화막 표면을 질화처리하는 단계에서, NH3 플라즈마를 이용하는 것을 특징으로 하는 패턴 형성 방법.
  4. 제 3 항에 있어서,
    상기 NH3 플라즈마를 이용한 질화처리는,
    1mTorr 내지 10Torr의 압력하에서 실시하며, NH3를 100SCCM 내지 2000SCCM의 유량으로 하며, 10SCCM 내지 1000SCCM의 Ar을 더 포함하는 것을 특징으로 하는 패턴 형성 방법.
  5. 피식각층 상에 하드마스크용 텅스텐질화막을 형성하는 단계;
    상기 텅스텐질화막 상에 제1노광원을 이용한 노광 및 현상 공정으로 제1포토레지스트 패턴을 형성하는 단계;
    재작업을 위해 상기 제1포토레지스트 패턴을 제거하는 단계;
    상기 제1포토레지스트 패턴 제거시 잔류하는 불순물을 제거하기 위해 세정하는 단계;
    상기 텅스텐질화막 상에 보호막을 형성하는 단계;
    상기 보호막 상에 제2노광원을 이용한 노광 및 현상 공정으로 제2포토레지스트 패턴을 형성하는 단계;
    상기 제2포토레지스트 패턴을 식각마스크로 사용하여 상기 보호막과 상기 텅스텐질화막을 식각하여 하드마스크를 형성하는 단계; 및
    적어도 상기 하드마스크를 식각마스크로 사용하여 상기 피식각층을 선택적으로 식각하는 단계
    를 포함하는 패턴 형성 방법.
  6. 제 5 항에 있어서,
    상기 텅스텐질화막을 형성하는 단계 전에, 상기 피식각층 상에 하드마스크용 질화막을 형성하는 단계를 더 포함하는 패턴 형성 방법.
  7. 제 5 항에 있어서,
    상기 보호막은 질화막을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  8. 제 7 항에 있어서,
    상기 보호막을 저압화학기상증착법을 이용하여 50Å 내지 300Å의 두께로 형성하는 것을 특징으로 하는 패턴 형성 방법.
  9. 제 1 항 또는 제 5 항에 있어서,
    상기 텅스텐질화막을 500Å 내지 2000Å의 두께로 형성하는 것을 특징으로 하는 패턴 형성 방법.
  10. 제 2 항 또는 제 6 항에 있어서,
    상기 하드마스크용 질화막은 1000Å 내지 5000Å의 두께로 형성하는 것을 특징으로 하는 패턴 형성 방법.
  11. 제 1 항 또는 제 5 항에 있어서,
    상기 제1포토레지스트 패턴을 제거하는 단계에서 O2 플라즈마를 이용하는 것을 특징으로 하는 패턴 형성 방법.
  12. 제 1 항 또는 제 5 항에 있어서,
    상기 세정 단계에서 ACT, EKC, ETC 또는 R502 중 어느 하나를 포함하는 솔벤트계 용액을 사용하는 것을 특징으로 하는 패턴 형성 방법.
  13. 제 1 항 또는 제 5 항에 있어서,
    상기 제1, 2 노광원은 각각 불화아르곤 노광원 또는 불화크롬 노광원을 포함하는 것을 특징으로 하는 패턴 형성 방법.
  14. 제 1 항 또는 제 5 항에 있어서,
    상기 피식각층은 기판 상에 적층되어 형성된 게이트 하드마스크/게이트전극/게이트절연막을 포함하는 것을 특징으로 하는 패턴 형성 방법.
KR1020010073986A 2001-11-26 2001-11-26 패턴 형성 방법 KR100816687B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010073986A KR100816687B1 (ko) 2001-11-26 2001-11-26 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010073986A KR100816687B1 (ko) 2001-11-26 2001-11-26 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20030043027A KR20030043027A (ko) 2003-06-02
KR100816687B1 true KR100816687B1 (ko) 2008-03-27

Family

ID=29571450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010073986A KR100816687B1 (ko) 2001-11-26 2001-11-26 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100816687B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618768B1 (ko) * 2005-10-21 2006-09-01 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US10395925B2 (en) 2017-12-28 2019-08-27 International Business Machines Corporation Patterning material film stack comprising hard mask layer having high metal content interface to resist layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012005A (ko) * 1995-08-21 1997-03-29 김광호 노칭현상이 개선된 포토레지스트 패턴 형성방법
KR19980050422A (ko) * 1996-12-20 1998-09-15 김영환 미세 패턴 형성을 위한 마스크 패턴 형성 방법
KR20000051433A (ko) * 1999-01-22 2000-08-16 김영환 반도체장치의 미세패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012005A (ko) * 1995-08-21 1997-03-29 김광호 노칭현상이 개선된 포토레지스트 패턴 형성방법
KR19980050422A (ko) * 1996-12-20 1998-09-15 김영환 미세 패턴 형성을 위한 마스크 패턴 형성 방법
KR20000051433A (ko) * 1999-01-22 2000-08-16 김영환 반도체장치의 미세패턴 형성방법

Also Published As

Publication number Publication date
KR20030043027A (ko) 2003-06-02

Similar Documents

Publication Publication Date Title
US7018930B2 (en) Method for fabricating semiconductor device
JP4420592B2 (ja) 半導体素子の微細パターン形成方法
JP2006041486A (ja) 非結晶性炭素膜を犠牲ハードマスクとして用いる半導体素子の製造方法
US8309462B1 (en) Double spacer quadruple patterning with self-connected hook-up
KR100550640B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
US6867145B2 (en) Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
KR100551071B1 (ko) 반도체소자 제조방법
US20010055843A1 (en) Method for fabricating semiconductor device
KR100816687B1 (ko) 패턴 형성 방법
KR100939109B1 (ko) 반도체소자 제조방법
KR100792409B1 (ko) 텅스텐막을 희생 하드마스크로 이용하는 반도체소자 제조방법
KR100489360B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR20040057502A (ko) 불화아르곤 노광원을 이용한 반도체소자의 패턴 형성 방법
KR20030043170A (ko) 패턴 형성 방법
KR100443346B1 (ko) 반도체 소자의 미세 콘택홀 형성방법
KR100440776B1 (ko) 불화아르곤 노광원을 이용한 반도체 소자 제조 방법
KR100858874B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100753097B1 (ko) 불화아르곤 노광원을 이용한 반도체소자 제조방법
KR100942980B1 (ko) 불화아르곤 노광원을 이용한 반도체소자의 자기정렬콘택홀형성 방법
KR20030058247A (ko) 패턴 변형을 방지할 수 있는 반도체 소자 제조 방법
KR100910865B1 (ko) 반도체소자 제조방법
KR100533967B1 (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
KR20040057396A (ko) 반도체소자 제조방법
US20080124914A1 (en) Method of fabricating flash memory device
KR100563814B1 (ko) 미세선폭을 갖는 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee