KR19980050422A - 미세 패턴 형성을 위한 마스크 패턴 형성 방법 - Google Patents

미세 패턴 형성을 위한 마스크 패턴 형성 방법 Download PDF

Info

Publication number
KR19980050422A
KR19980050422A KR1019960069245A KR19960069245A KR19980050422A KR 19980050422 A KR19980050422 A KR 19980050422A KR 1019960069245 A KR1019960069245 A KR 1019960069245A KR 19960069245 A KR19960069245 A KR 19960069245A KR 19980050422 A KR19980050422 A KR 19980050422A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
forming
mask pattern
reticle
Prior art date
Application number
KR1019960069245A
Other languages
English (en)
Other versions
KR100228341B1 (ko
Inventor
조영재
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019960069245A priority Critical patent/KR100228341B1/ko
Publication of KR19980050422A publication Critical patent/KR19980050422A/ko
Application granted granted Critical
Publication of KR100228341B1 publication Critical patent/KR100228341B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조 방법.
2. 발명이 해결하고자 하는 기술적 과제
나칭현상이 개선되면서 0.3㎛ 이하의 미세 사이즈를 갖는 마스크 패턴을 형성할 수 있는 마스크 패턴 형성 방법을 제공하고자 함.
3. 발명의 해결 방법의 요지
경화된 포토레지스트를 차단막으로 사용하고, 변형된 레티클을 사용하여 하부층과 정렬시켜서 2차 노광을 하여 나칭이 개선된 미세 홀 패턴을 형성한다.
4. 발명의 중요한 용도
미세 홀 패턴을 형성하기 위한 마스크 패턴 형성에 사용됨

Description

미세 패턴 형성을 위한 마스크 패턴 형성 방법
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, 나칭(Notching)이 개선되면서 미세한 크기의 패턴을 형성할 수 있는 마스크 패턴 형성 방법에 관한 것이다.
도 1a 및 도 1b는 통상적인 리소그래피 공정을 나타내는 개념도로서, 레티클(3)을 사용하여 웨이퍼 상에 도포된 포토레지스트(2)를 선택적으로 노광하고 현상하여, 포토레지스트 패턴(2a)을 형성하게 된다.
상기와 같은 종래기술에서 도면에 도시된 바와같이 깨끗하게 포토레지스트 패턴(2a)이 형성되면 아무런 문제가 없으나, 포토레지스트의 하부층(1)이 금속층과 같이 빛 반사가 심한 박막이거나, 단차가 심한 경우 심한 난반사가 일어나 포토레지스트 패턴 측벽이 일그러지거나 패턴이 쓰러지는 등의 나칭 현상이 일어나게 된다. 따라서, 노광시의 난반사를 방지하기 위해 금속층 상에 비반사층(ARC)을 코팅하고 리소그래피 공정을 수행하고 있다. 그리고, 포토레지스트도 염료(Dyed) 포토레지스트를 사용해서 나칭 현상을 줄이고 있다.
그러나, 이러한 방법은 일시적인 효과는 볼수 있으나 그에따른 부수적인 공정상의 문제점을 야기하고 있다. 즉, 비반사층을 사용할 경우, 도포하는 두께의 균일도에따라 빛의 반사율을 증가시킬수 있고, 불순물이 다수 발생하는 문제도 발생하고 있어 철저한 Q/C 검사 관리가 요구되어 진다. 그리고, 염료 포토레지스트를 사용하는 경우, 빛의 반사나 산란을 억제하는 성질은 타 포토레지스트에 비해서 탁월하나 해상도나 촛점여유도 측면에서 떨어지므로 해결해야할 공정상의 문제점으로 남아 있다.
이러한 문제로 인하여 종래의 방법으로는 0.3㎛ 이하의 미세 사이즈를 갖는 마스크 패턴을 형성하기에 사실상 어려움이 있고, 이것을 해결하기 위해서는 광원을 바꾸거나 새로운 공정기술이 요구된다.
본 발명은 나칭현상이 개선되면서 0.3㎛ 이하의 미세 사이즈를 갖는 마스크 패턴을 형성할 수 있는 마스크 패턴 형성 방법을 제공함을 그 목적으로 한다.
도 1a 및 도 1b는 통상적인 리소그래피 공정을 나타내는 개념도,
도 2a 내지 도 2E는 본 발명의 일실시예에 따른 마스크 패턴 형성 공정도.
* 도면의 주요부분에 대한 부호의 설명
11 : 웨이퍼 12a: 제1 포토레지스트 패턴
12b : 경화된 제1 포토레지스트 패턴 13 : 제1 레티클
14 : 제2 포토레지스트 14a : 제2 포토레지스트 패턴
상기 목적을 달성하기 위하여 본 발명은, 홀 패턴을 형성하기 위한 통상적인 제1 레티클을 사용하여 웨이퍼 전면에 형성된 제1 포토레지스트를 선택적으로 노광하고 현상하여 제1 포토레지스트 패턴을 형성하는 단계, 상기 제1 포토레지스트 패턴을 경화시키고 웨이퍼 전체구조 상부에 HMDS를 도포하는 단계, 웨이퍼 전면에 제2 포토레지스트를 형성하는 단계, 및 상기 제1레티클에서 크롬처리 부위를 비크롬처리하고, 비크롬처리된 부위를 크롬처리하되, 크롬처리된 홀 패턴의 모서리를 일정부위 비크롬처리하여 제작된 제2 레티클을 사용하여 웨이퍼상의 상기 제2 포토레지스트를 노광하고 현상하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 도 2a 내지 도 2e를 참조하여 본 발명의 일실시예를 상세히 설명한다.
먼저, 도 2a는 통상적인 홀(hole) 패턴을 형성하기 위한 기존의 제1 레티클(13)을 사용하여 웨이퍼(11) 상에 도포된 제1 포토레지스트를 선택적으로 노광하고 현상하여, 제1 포토레지스트 패턴(12a)을 형성한 상태로서, 도 2b는 제1 레티클(13)의 평면도를 나타낸다.
이어서, 제1 포토레지스트 패턴(12a)을 이후의 2차 노광시 빛에 대한 차단막으로 사용하고 패턴의 한 부분으로 사용하기 위해서, 90℃ 내지 130℃의 온도로 하드베이크(Hard Bake)를 실시한다. 그리고, 2차 노광시 패턴 보호를 위해 HMDS(Hexamethyldisilazane)로 표면 처리를 하면 하드베이크 과정에서 경화되고 HMDS가 보호막 역할을 해서 2차 노광될 때 더 이상 현상되지 않고 유지된다.
이어서, 도 2c와 같이 경화된 제1포토레지스트 패턴(12b)이 형성된 기판상에 제2 포토레지스트(14)를 도포한 상태에서, 도 2d와 같은 변형된 제2 레티클을 사용하여 2차 노광 공정을 실시한다.
여기서, 제2 레티클은 상기 제1레티클(13)에서 크롬처리 부위를 비크롬처리하고, 비크롬처리된 부위를 크롬처리하되, 크롬처리된 홀 패턴의 모서리를 일정부위 비크롬처리하여 제작한다.
그리고, 얼라인키에 의해 정렬한 다음, 2차 노광을 하면, 아래에 형성된 제1 포토레지스트 패턴(12b)은 경화되고 HMDS로 표면처리되어 있어 빛을 받더라도 노광되지 않아 더 이상 현상되지 않고 유지된다.
도 2e는 2차 노광 공정 및 현상에 의해 형성된 제2 포토레지스트 패턴(14a)이 제1 포토레지스트 패턴(12b)과 같이 미세한 홀 패턴을 형성하고 있음을 보여준다.
이상에서 설명한 바와같이, 본 발명은 경화된 포토레지스트를 차단막으로 사용하고, 변형된 레티클을 사용하여 하부층과 정렬시켜서 2차 노광을 하여 나칭이 개선된 미세 홀 패턴을 형성하는 것으로, 그 기술적 사상을 벗어나지 않는 범위에서 변형 및 치환이 가능하다.
본 발명은 G-라인(λ=436nm)과 I-라인(λ=365nm)으로는 패턴 형성이 어려운 0.3㎛ 이하 크기의 미세 홀 패턴을 용이하게 실시할 수 있으므로, 소자의 고집적화를 앞당길 수 있는 효과가 있다.

Claims (1)

  1. 홀 패턴을 형성하기 위한 통상적인 제1 레티클을 사용하여 웨이퍼 전면에 형성된 제1 포토레지스트를 선택적으로 노광하고 현상하여 제1 포토레지스트 패턴을 형성하는 단계, 상기 제1 포토레지스트 패턴을 경화시키고 웨이퍼 전체구조 상부에 HMDS를 도포하는 단계, 웨이퍼 전면에 제2 포토레지스트를 형성하는 단계, 및 상기 제1레티클에서 크롬처리 부위를 비크롬처리하고, 비크롬처리된 부위를 크롬처리하되, 크롬처리된 홀 패턴의 모서리를 일정부위 비크롬처리하여 제작된 제2 레티클을 사용하여 웨이퍼상의 상기 제2 포토레지스트를 노광하고 현상하는 단계를 포함하여 이루어진 마스크 패턴 형성 방법.
KR1019960069245A 1996-12-20 1996-12-20 미세 패턴 형성을 위한 마스크 패턴 형성 방법 KR100228341B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960069245A KR100228341B1 (ko) 1996-12-20 1996-12-20 미세 패턴 형성을 위한 마스크 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960069245A KR100228341B1 (ko) 1996-12-20 1996-12-20 미세 패턴 형성을 위한 마스크 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR19980050422A true KR19980050422A (ko) 1998-09-15
KR100228341B1 KR100228341B1 (ko) 1999-11-01

Family

ID=19489843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960069245A KR100228341B1 (ko) 1996-12-20 1996-12-20 미세 패턴 형성을 위한 마스크 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100228341B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816687B1 (ko) * 2001-11-26 2008-03-27 주식회사 하이닉스반도체 패턴 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816687B1 (ko) * 2001-11-26 2008-03-27 주식회사 하이닉스반도체 패턴 형성 방법

Also Published As

Publication number Publication date
KR100228341B1 (ko) 1999-11-01

Similar Documents

Publication Publication Date Title
KR950008384B1 (ko) 패턴의 형성방법
EP0581302B1 (en) Method for fabricating photomasks having a phase shift layer
JP3373147B2 (ja) フォトレジスト膜及びそのパターン形成方法
US5338626A (en) Fabrication of phase-shifting lithographic masks
JP4613364B2 (ja) レジストパタン形成方法
GB2135793A (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
TW202240282A (zh) 圖案化製程
KR100907898B1 (ko) 반도체 소자 제조 방법
KR19980050422A (ko) 미세 패턴 형성을 위한 마스크 패턴 형성 방법
JP3366441B2 (ja) λ／４シフト回折格子の製造方法
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
US6156480A (en) Low defect thin resist processing for deep submicron lithography
US6720114B1 (en) Method of forming an alternating phase shift circuitry fabrication mask, method of forming a circuitry fabrication mask having a subtractive alternating phase shift region, and alternating phase shift mask
JP2595886B2 (ja) 半導体装置の製造方法
US6306549B1 (en) Method for manufacturing EAPSM-type masks used to produce integrated circuits
KR100669559B1 (ko) 콘택홀용 위상반전마스크
KR0151228B1 (ko) 고립된 다수의 패턴을 형성하기 위한 포토마스크
KR200188671Y1 (ko) 노광빛난반사방지용포토마스크
KR100464654B1 (ko) 반도체소자의 콘택홀 형성방법
TW417042B (en) Method of making attenuated phase shift mask
KR100272518B1 (ko) 감광막 패터닝방법
KR0130168B1 (ko) 미세 패턴 형성방법
KR0123241B1 (ko) 포토마스크 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee