JP4613364B2 - レジストパタン形成方法 - Google Patents
レジストパタン形成方法 Download PDFInfo
- Publication number
- JP4613364B2 JP4613364B2 JP2001175821A JP2001175821A JP4613364B2 JP 4613364 B2 JP4613364 B2 JP 4613364B2 JP 2001175821 A JP2001175821 A JP 2001175821A JP 2001175821 A JP2001175821 A JP 2001175821A JP 4613364 B2 JP4613364 B2 JP 4613364B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist
- resist pattern
- exposure
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
本発明は半導体集積回路等の製造時に用いる、微細なレジストパタンの形成方法に関するものである。
【0002】
【従来の技術】
従来、半導体集積回路等の微細パタンは、レチクル、マスク等の原図基板上の微細パタンを半導体ウェハ等の被露光基板上に形成したレジストに転写したレジストパタンを基にして製造する。すなわち、前記原図基板を短波長可視光、紫外光、遠紫外光、真空紫外光、極端紫外光などの露光光線によって照明し、投影露光、近接露光、密着露光などの各種露光手段によって前記被露光基板上に形成したレジスト膜を前記原図基板上の微細パタン形状または該微細パタン形状と相関のある形状に露光する。露光後、前記レジスト膜に現像処理を加えると露光強度分布に応じてレジスト膜の一部が除去され、所望のレジストパタンが得られる。このように、露光と現像を組み合わせてレジストパタンを形成するプロセスをリソグラフィと称している。
【0003】
半導体集積回路や半導体素子、光エレクトロニクス素子、マイクロマシン用微細部品等のパタンの最小寸法は、リソグラフィにより形成するレジストパタンを如何に微細にできるかにより決まってしまう。そのため、上記の回路や素子や部品のパタンを微細化するには、リソグラフィで形成できるレジストパタン寸法を極力小さくする必要がある。
【0004】
ところで、とくにパタンの微細化が急務となっている半導体集積回路や半導体素子用パタンの形成には、レンズやミラー、またはそれらを組み合わせた投影露光光学系を用いて原図基板上の微細パタンを被露光基板上に投影露光する、投影露光法が主として用いられている。投影露光法により転写可能なレジストパタンの最小寸法、すなわち解像度を決定している主要因は、投影露光に使用する露光装置の投影露光光学系の開口数NAと露光波長λである。
【0005】
無収差の投影露光光学系を仮定すると、解像度Rは露光波長λに比例し、投影露光光学系の開口数NAに反比例する。したがって、短波長で露光する程、また、大きい開口数の投影露光光学系を用いて露光する程高解像となり、より微細なパタンが転写される。
【0006】
しかしながら、露光波長λを短くすること、あるいは、投影露光光学系の開口数NAを大きくすることはそれぞれ技術的に相当困難であり、いずれも現状技術の限界に達している。
【0007】
低収差の投影露光光学系を実現するには、レンズを用いた投影露光光学系が好ましいが、200nm以下の波長の光に対し高透過率を有して安定で安価なレンズ材料はほとんど存在しない。一方、ミラーを用いる投影露光光学系は空間的に配置する時の制約から使用できる面の数が限られてしまい、装置も大型化してしまうため、極微細レジストパタンを転写できる実用的な低収差投影露光光学系はまだ開発されていない。したがって、露光波長λを短くするには限界があり、現状ですでにほぼその限界に達している。
【0008】
また、実用的な大きさの露光フィールドを仮定すると、開口数NAを大きくとるには投影露光光学系の口径を大きくとることが必要であり、収差の補正も難しくなることから、開口数NAを大幅に大きくすることも難しく、現状ですでに可能な限りの高開口数化が図られている。
【0009】
これに対し、近接露光や密着露光では、露光波長をλ、原図基板と被露光基板との間隙をzとする時、解像度Rはλzの平方根に比例する。すなわち、近接露光や密着露光の場合には、露光波長λと原図基板・被露光基板間隙zが解像度を決定する主要因である。
【0010】
したがって、解像度を上げるためには、露光波長λを短くして原図基板と被露光基板との間隙zを狭くすれば良い。しかし、近接露光や密着露光では、基本的に原図基板と同じ寸法の微細パタンしか転写できないため、原図基板上に極微細パタンを作ること自体が困難となってきている。加えるに露光波長λを短くすると原図基板の露光光線透過率が低下し、光の吸収による原図基板の伸縮が問題になる。また、原図基板・被露光基板間隙zを小さくしたり、両者を接触あるいは密着させたりすると、原図基板の汚染や被露光基板に形成したレジスト膜の損傷等が懸念される。したがって、露光波長λや原図基板・被露光基板間隙zを大幅に改善することは、事実上非常に困難である。
【0011】
一方、遮光部と透過部とを有する通常のレチクルやマスクの他に、各種位相シフタを適宜配置した位相シフトマスクが開発されている。該位相シフトマスクを用いると、レジスト膜を露光する光線の光強度分布の明暗コントラストが改善させ、同じ開口数NA、同じ露光波長λ、同じ原図基板・被露光基板間隙zに対して高解像が得られる。この方法も順次取り入れられて来ており、高解像化の有効な方策となっている。しかし、位相シフトマスクを適用してもなおかつ解像度は不足しており、さらなる解像度の向上が求められる状況にある。
【0012】
また、同じ光強度分布のコントラストに対してレジストパタンの形成方法やレジスト膜の構成、材料等を工夫して解像度を上げる試みもなされている。レジストの薄膜化、表面反応レジストプロセス、多層レジスト、コントラストエンハーンスメントレイヤ(以下CELと記す。)の適用等が代表例である。
【0013】
レジストの膜厚を薄くすると、その膜厚間を露光光線が通過する際の光路長が短くなり、レジスト基板の光強度分布をレジスト表面の光強度分布とあまり変わらないようにできる。また、投影露光時には、レジスト厚さ全体を焦点深度内に収めることができる。そのため、レジスト膜厚が厚い時に比して、レジスト膜を露光する光線の光強度分布の明暗コントラストが低くても解像する。
【0014】
表面反応レジストプロセスは、露光時にレジストの表面だけが反応するようにせしめ、シリル化等を利用して表面だけが反応した部分の形状を表面反応層の下に設けた材料に移して行く方法である。露光時にレジストの表面だけ感光させれば良いので、レジスト膜を露光する光線の光強度分布の明暗コントラストが低くても解像する。
【0015】
多層レジストはレジストを2層または多層に重ねて塗布し、最上層のレジストを薄くして、低コントラストの光強度分布でも該最上層のレジストが原図基板上の微細パタンに対応した形状に解像するようにする。そして、最上層から順次、上層レジストパタンをマスクにその下のレジスト膜をエッチングし、最終的には後続の工程に必要な最下層レジストのパタンを形成する。
【0016】
多層レジストを2層レジストの構成とし、エッチングを用いずに上層レジストパタンを遮光部として下層レジスト膜を露光し、露光後現像して上層レジストパタンの形状をそのまま下層レジスト膜に移す方法もたとえば、Jounal of Vacuum Science and Technology Vol.16,p.1620(1979)等に開示されている。しかしながら、開示されている方法では、下層レジスト膜露光時にはフィールド内全域を一括照射するため、下層レジストには、上層レジストパタンの形状がそのまま転写されるに過ぎない。したがって、下層レジスト膜を露光後、現像して最終的に得られるパタンのピッチは、上層レジストパタンと同じであり、上層レジストパタンのピッチより遥に小さいピッチのレジストパタンを形成することはできない。
【0017】
また、CELを用いる方法は、レジスト膜上にCEL膜を形成し、光強度の明暗の差を増強してレジストを感光させる方法である。CEL膜は露光によって感光部の透過率が増すので、露光部と未露光部の感光比率が改善される。このため、CELを用いない時に比して解像度が向上する。
【0018】
これらのレジストプロセスを工夫する方法は、最上層または最上部分の材料を最初に露光する時の光強度分布に対応したパタンを形成する方法であり、以下の層または部分は、最上層または最上部分の材料に形成されたパタン形状を、後続のエッチング等に対する耐性を高めて作り直す目的で使用しているに過ぎない。したがって、解像度は最上層または最上部分の材料を露光する光強度分布でほぼ決まってしまう。また、最上層または最上部分の材料を露光する光強度分布自体が改善される訳ではないので、解像度の改良状況は一般に高々10〜20%程度であり、あまり顕著ではない。
【0019】
さらに別の解像度改善方法として、露光フィールド内のパタンを2群のパタン群に分割し、分割した各群のパタンを2回に分けて露光する方法がDigestof Papers,Micro Process '94,pp.4−5に開示されている。この方法は、通常、レジストは光強度に比例して感光し、現像液に対する溶解性が露光強度に対応して変化するのに対し、感光性や現像液に対する溶解性が露光強度の2乗に比例して変化する2光子レジストを利用する方法である。2光子吸収レジストを利用して分割した2群のパタンを順次露光すれば、各パタン群露光時の光強度分布の明暗コントラストが低くてもそれを2乗した分布のコントラストは十分高くなるので、分割露光したパタンの合成により従来より狭いピッチのパタンを形成できる。但し、この方法では、上記の特別な特性を持つレジストが不可欠であるのに対し、必要とされる実用的な2光子吸収レジストは技術の開示後未だに開発されていない。
【0020】
【発明が解決しようとする課題】
以上に説明したように、解像度の改善方法は多数あるが、それぞれに様々な制約があり、可能な限り各種の方法を利用してもなおかつ所望の解像度が得られず、集積度、微細度を大幅に向上できる新しい方法が嘱望されていた。新しい微細パタン形成方法としては、以上に示した従来の高解像化方法と矛盾せず、一緒に適用できて、効果が相乗的に生ずるような方法であることが好ましいことは言う迄もない。
【0021】
【課題を解決するための手段】
本発明では、大幅に集積度や微細度を向上させ、また、従来の高解像化手段の多くを本発明と同時に適用できるようにするため、露光フィールド内のパタンを2群のパタン群に分割し、分割した各群のパタンを露光および現像する工程を順次行う、2段階のパタン形成工程を含むようにする。
【0022】
そして、第1のレジストパタン形成工程においては、基板上または被膜付き基板上に形成した下層レジスト膜および上層レジスト膜からなる2層レジストを用い、下層レジスト膜が感光せず上層レジスト膜だけが感光する波長帯の露光光線により上層レジスト膜を前記の分割した第1のパタン群に対応した形状に露光し、前記露光の後、現像を行って、該第1のパタン群に対応した上層レジストパタンを形成する。
【0023】
また、第2のレジストパタン形成工程においては、前記第1のレジストパタン形成工程で形成した上層レジストパタンをほとんど透過できず、かつ、下層レジスト膜が感光し、第1のレジストパタン形成工程で用いる露光光線よりも短波長帯の露光光線により、前記上層レジストパタン中の任意のパタンと該任意のパタンに隣接するパタンとの間に露出した下層レジスト膜を前記の分割した第2のパタン群に対応するパタン形状に露光し、該露光の後、現像を行って、上層レジストパタンの直下および前記第2のパタン群に対応するパタン形状露光の際の暗部に、下層レジストパタンを形成する。
【0024】
パタンを2群のパタン群に分割する際には、パタンを一つおきに2つのパタン群に分割するなどして、第1のレジストパタン形成工程において形成するレジストパタンの中心線間の間隔を該レジストパタンの最小線幅の3.5倍以上となし、第2のレジストパタン形成工程においてレチクルまたはマスクによって形成するレジストパタンの中心線間の間隔を該レジストパタンの最小線幅の3.5倍以上とする。
【0025】
さらにまた、第1のレジストパタン形成工程および/または第2のレジストパタン形成工程において、周辺の光強度が中心の光強度より高い照明2次光源により原図基板を照明する投影露光法を用いてパタンを形成する。
【0026】
また、第1のレジストパタン形成工程および/または第2のレジストパタン形成工程において、シフタエッジ型位相シフトマスクを用いてレジストパタンを形成する。
【0027】
【発明の実施の形態】
以下、本発明を図面に示す実施の形態に基づいて詳細に説明する。
【0028】
図1は本発明のレジストパタン形成方法の説明図である。まず、図1(a)に示すように、半導体ウェハ等の基板1に下層レジスト膜2を付し、その上に上層レジスト膜3を重ねて形成する。このようなレジストの構成を形成するには、たとえば、ヘキサメチルジンラザン等の界面活性剤で基板1をレジストの塗布性が良くなるように改質した後、スピンコータを用いて下層レジスト膜2を塗布してベークする。そして、その上に上層レジスト膜3を塗布し、再びベークする。界面活性剤によるレジストの付着性を改善する処置は、下層レジスト膜2が問題なく塗布でき、後述の現像工程においてレジストのはがれや現像むら等を生じなければ省略しても良い。
【0029】
なお、基板1上には任意の被膜が任意の層形成されていても良い。レジストパタン形成のテストを行うだけの場合には、基板1上にレジストを塗布することが多いが、半導体集積回路等を製作する場合には、リソグラフィによりレジストパタンを作るだけが目的ではなく、レジストパタンをマスクにエッチングを行う等してレジストの下の被膜を加工するのが目的であることが多い。したがって、その場合には、基板1上に被加工膜となる絶縁膜、金属膜、半導体膜等が形成されている場合が多いが、そのような被膜付きの基板1でも良い。被膜の一部が任意のパタン形状に除去されている基板すなわち任意のパタン付きの基板であっても良いことは言う迄もない。
【0030】
また、基板1の表面からの露光光線の反射が問題になる場合には、基板1上に反射防止膜を形成し、その上に下層レジスト膜2を付し、その上に上層レジスト膜3を重ねて形成しても良い。
【0031】
下層レジスト膜2上に上層レジスト膜3を形成する際、下層レジスト膜2はその感光波長帯が上層レジスト膜3の感光波長帯より長波長側に存在するレジスト膜とし、上層レジスト膜3を露光する露光光線には感光しないレジスト膜とする。
【0032】
具体例を挙げれば、下層レジスト膜2として波長248nmのKrFエキシマレーザ露光用レジスト膜または波長210〜270nm程度の遠紫外線露光用レジスト膜を用い、上層レジスト膜3として波長365nmのi線露光用レジストまたは波長436nmのg線露光用レジストを使用する。下層レジスト膜2を波長193nmのArFエキシマレーザ露光用レジスト膜とし、上層レジスト膜3を波長248nmのKrFエキシマレーザ露光用レジスト膜または波長210〜270nmの遠紫外線露光用レジスト膜あるいは波長365nmのi線露光用レジストまたは波長436nmのg線露光用レジストとしても良い。下層レジスト膜2を波長157nmのフッ素エキシマレーザ露光用レジスト膜とし、上層レジスト膜3を波長193nmのKrFエキシマレーザ露光用レジスト膜、波長248nmのKrFエキシマレーザ露光用レジスト膜または波長210〜270nmの遠紫外線露光用レジスト膜あるいは波長365nmのi線露光用レジストまたは波長436nmのg線露光用レジストとしても良い。
【0033】
下層レジスト膜2上に上層レジスト膜3を形成したならば、次に上層レジスト膜3だけが感光し下層レジスト膜2が感光しない露光光線を用いて、上層レジスト膜3をパタン形状に露光する。この際、上層レジスト膜3を露光するパタンは、予め露光フィールド内のパタンを2群のパタン群に分割した片方のパタン群とする。
【0034】
上記のように、上層レジスト膜3を分割した片方のパタン群の形状に露光したならば、引き続いて現像を行って、図1(b)に示すように、上層レジストパタン4を形成する。上層レジストパタン4は、レジストパタンの中心線間の間隔pを該レジストパタンの最小線幅wの3.5倍以上とする。上層レジスト膜3に微細パタンを転写できるか否かは、該パタンの線幅の微細度にも影響されるが、密集パタンではパタンの周期が最大の決定要因となる。したがって、形成するレジストパタンの中心線間の最小間隔が十分広ければ、パタン自体の線幅は中心線間の最小間隔の3.5分の1以下の細さでも転写可能である。
【0035】
上層レジスト膜3が化学増幅型レジストの場合等、感度や解像度が露光後現像前のベークすなわちポストベークに依存する場合には、必要に応じてポストベークを行った後に現像を行って上層レジストパタン4を形成する。
【0036】
上層レジストパタン4として下層レジスト膜2上に残すパタンの線幅をできるだけ細くするためには、レンズやミラー、またはそれらを組み合わせた投影露光光学系を用いて原図基板上の微細パタンを被露光基板上に投影露光する。投影露光法を用い、原図基板を照明する照明2次光源として、図2に例を示すように、周辺の光強度が中心の光強度より高い照明2次光源を用いた投影露光を用いるととくに有効である。図2においては、斜線部が2次光源の発光部5を示している。図2(a)は円環照明または輪帯照明であり、円環または輪帯の幅は任意である。(b)および(c)は4点照明であり、大きさおよび形状は任意である。(d)は連続した光強度分布を有する2次光源による照明、(e),(f)は2点照明、2分割照明であり、ここでも大きさおよび形状は任意である。(d)の場合に中央部の光強度が0であっても良いことは、言う迄もない。
【0037】
周辺の光強度が中心の光強度より高い照明2次光源を用いると、斜入射光によって原図基板が照明され、1次回折光が片方だけ投影露光光学系に取り込まれる。このため、Japanese Journal of Applied Physics,Vol.33,No.12B,pp.6823−6830に開示されているように、周期パタンを投影露光すると、2光束干渉により形成された光強度分布が生じ、通常の強度一様の照明2次光源を用いた場合より、遮光パタン部の線幅が細く形成され易い。本発明では、形成するレジストパタンの中心線間の最小間隔を該レジストパタンの最小線幅の3.5倍以上となし、パタン線幅をスペース幅より小さくすることが必要である。したがって、遮光パタン部の線幅が細く形成され易い、前記の周辺の光強度が中心の光強度より高い照明2次光源を用いる投影露光方法がとくに有効である。
【0038】
また、上層レジストパタン4として下層レジスト膜2上に残すパタンの線幅をできるだけ細くするために、上層レジストパタン4の形成時に原図基板として図3に示すシフタエッジ型の位相シフトレチクルまたは位相シフトマスクを適用することも有効である。図3(a)の位相シフトレチクルまたは位相シフトマスクは、レチクルまたはマスク基板6上に、露光光線の位相をほぼ反転させる位相シフタ7を設け、該位相シフタ7のエッジではその両側を通る光が干渉し合って光強度が弱まることを利用する。また、図3(b)の位相シフトレチクルまたは位相シフトマスクは、位相シフタ7を付ける変わりにレチクルまたはマスク基板6を掘り込んで露光光線の位相をほぼ反転させるものである。また、図3(c)および(d)に示すように、図3(a)または図3(b)のシフタエッジ上に細い遮光パタン8を配置するとさらに有効である。形成するレジストパタンの中心線間の間隔すなわち、図3(a)〜(d)の位相シフタ7の幅または位相シフトを与えるための掘り込み部の幅pを、形成するレジストパタンの最小線幅の3.5倍以上とするのであれば、シフタエッジの間隔が十分離れるので、該シフタエッジを非常に細い遮光部として活用することができる。
【0039】
次に、下層レジスト膜2のプリベーク温度にて全体を再ベークする。再ベークは必要に応じて行えば良く、下層レジスト膜2の再ベークにより、上層レジストパタン4が軟化してしまうような場合は省略しても良い。
【0040】
この後、下層レジスト膜が感光する露光光線を用いて、下層レジスト膜2を露光し、引き続いて現像を行って、図1(c)に示すように、下層レジストパタン5を形成する。この際、下層レジスト膜2を露光するパタンは、予め露光フィールド内のパタンを2群のパタン群に分割した他方のパタン群とし、たとえば一つおきに形成した上層レジストパタン4として形成しなかった残りの一つおきのパタンを上層レジストパタン4の間を補完する形で形成する。下層レジストパタン5のうち、上層レジストパタン4中の任意のパタンと該任意のパタンに隣接するパタンとの間に露出した下層レジスト膜2を露光して得るパタンは、図5に示すように、パタンの中心線間の間隔pを該パタンの最小線幅wの3.5倍以上とする。
【0041】
下層レジスト膜2を局部的に露光するには、上層レジスト膜3を露光した時と同様、レチクルやマスクを原図基板として、投影露光、近接露光、密着露光等を行えば良い。下層レジスト膜2が化学増幅型レジストの場合等、感度や解像度が露光後現像前のベークすなわちポストベークに依存する場合には、必要に応じてポストベークを行った後現像を行って下層レジストパタン5を形成する。
【0042】
この場合も、下層レジストパタン5としてできるだけ細い残しパタンを形成するためには、レンズやミラー、またはそれらを組み合わせた投影露光光学系を用いて原図基板上の微細パタンを被露光基板上に投影露光する、投影露光法を用い、原図基板を照明する照明2次光源として、先に上層レジストパタン4の形成用として示した周辺の光強度が中心の光強度より高い照明2次光源を用いた投影露光を用いるととくに有効である。
【0043】
また、原図基板として先に上層レジストパタン4の形成用として示したシフタエッジ型の位相シフトレチクルまたは位相シフトマスクを適用することも有効である。
【0044】
このとき、下層レジスト膜2を露光する光線が、先に形成してある上層レジストパタン4をほとんど透過できないように、下層レジスト膜2と上層レジスト膜3の材料を選択しておく。たとえば、上層レジスト膜3として波長365nmのi線露光用レジストや波長436nmのg線露光用レジストを使用する場合には、該i線露光用レジストまたはg線露光用レジストとして、ノボラック樹脂をベースレジンとしたレジストを用いれば、波長250nm付近以下の露光光線の透過率を非常に小さくできる。また、上層レジスト膜3として波長248nmのKrFエキシマレーザ露光用レジスト膜または波長210〜270nmの遠紫外線露光用レジスト膜を使用する場合には、該レジストとしてポリヒドロキシスチレンをベースレジンとしたレジストを用いれば、波長200nm以下の露光光線の透過率を非常に小さくできる。さらに、上層レジスト膜3を波長193nmのArFエキシマレーザ露光用レジスト膜とする場合にも、アクリルやノルボルネン系のポリマーをベースレジンとし、脂環構造を導入したレジストを用いれば、波長157nm以下の露光光線の透過率を非常に小さくできる。
【0045】
このように下層レジスト膜2を露光する光線が、先に形成してある上層レジストパタン4をほとんど透過できないようにしておけば、上層レジストパタン4の存在する部分は遮光されるので、下層レジスト膜2には、下層レジスト膜2の露光時に用いる原図基板の遮光パタン部と上層レジストパタン4のパタン形状とが合成された形状のパタンが形成される。すなわち、最終的に必要な所期のパタンが形成される。
【0046】
なお、図1においては、レジスト膜の露光部が現像により除去されるポジ形のレジストを想定して図を描いてあるが、必要に応じて下層レジスト膜2および/または上層レジスト膜3をネガ形のレジスト膜としても良いことは言う迄もない。
【0047】
ところで、上層レジストパタン4が一部だけ下層レジストパタン5の上に残っていると、パタン形成後エッチングを行う際に、上層レジストパタン4がある所と無い所でエッチング耐性が異なり、レジストパタンが見かけ上が均一にできていても、エッチング後得られるパタン線幅にばらつきが生じることがある。また、上層レジストパタン4の裏側に回折で光が回り込み、上からの観察では所望の線幅にできているのに、下層レジストパタン5の線幅は誤差を有していることがあり、エッチング後得られるパタン線幅にばらつきが生じることもある。したがって、パタン形成後エッチングを行う前の時点では、上層レジストパタン4は残っていないことが好ましい場合が多い。
【0048】
そのような場合に、上層レジスト膜3をポシ形のレジスト膜とした場合には、下層レジストパタン5を形成した後、基板全面を上層レジスト露光用の露光光線で露光し、再度、現像を行って上層レジストパタン4を除去しても良い。ただし、現像により、下層レジストパタン5が損なわれないことが条件である。
【0049】
下層レジストパタン5が損なわれない上層レジストパタン4の剥離液があれば、それを使用しても良いことは言う迄もない。
【0050】
また、下層レジストパタン5を形成する時に、上層レジスト膜3を感光させ得る露光光線を下層レジスト膜2を感光させ得る露光光線に混在させ、現像時に上層レジストパタン4を溶解除去しても良い。この場合には、上層レジスト膜3と下層レジスト膜2の現像液が共通でなければならないが、標準的なアルカリ現像液を用いる上層レジスト膜3と下層レジスト膜2を選択して用いれば可能である。
【0051】
なお、以上の説明では、上層レジストパタン4を上層レジスト膜3に直接形成するとして説明した。しかしながら、上層レジストパタン4を形成する際に任意の多層レジストプロセスを使用しても良いことは明らかである。
【0052】
たとえば、上層レジストパタン4を2層レジストにより形成し、該2層レジストの上層にパタンを形成した後、前記パタンをマスクとして下層をドライエッチングすることにより、上層レジストパタン4を形成しても良い。
【0053】
下層レジスト膜2の下に、さらに別のレジスト膜を形成しておき、下層レジストパタン5をエッチングマスクとして前記別のレジスト膜をエッチングし、該エッチングにより形成されたレジストパタンを最終的に基板1または被膜を形成した基板1上に形成するようになしても良い。
【0054】
なお、以上の説明に使用した図1においては、上層レジストパタン4および下層レジストパタン5を周期的に均一に並んだパタンとして描いたが、上層レジストパタン4および下層レジストパタン5とも、周期的に均一に並んだパタンである必要はなく、任意のパタンで良いことは言うまでもない。
【0055】
【発明の効果】
このように、本発明によれば、最終的に必要とするパタンを2つの原図基板に分割し、パタンを一つおきにするなどして、転写するレジストパタンの中心線間の最小間隔を該レジストパタンの最小線幅の3.5倍以上とするため、例えば従来のDigest of Papers,Micro Process '94,pp.4−5に開示されている方法のように2光子吸収レジストといった特別なレジストを用いることなく、上層レジストパタン4も、下層レジストパタン5も原図パタンの配置ピッチを従来の約倍に大きくできる。
【0056】
半導体集積回路などの微細パタンを形成する場合、解像度は主としてパタン密集部のパタンピッチで決まり、パタンピッチさえ大きければ、パタン線幅は露光量の調整によりかなり微細化できる。また、周辺の光強度が中心の光強度より高い照明2次光源を用いた投影露光やシフタエッジを利用した位相シフトマスクを適用すれば、さらに微細なパタンを形成することができる。したがって、たとえば、上層レジストパタン4および下層レジストパタン5形成時に、それぞれパタンピッチの1/4の線幅のパタンを形成しておけば、最終的に得られる下層レジストパタン5として、上層レジストパタン4および下層レジスト膜2露光時の原図基板上のパタンピッチの倍ピッチの微細パタンを得ることができる。
【0057】
形成できるパタン線幅の限界は、上層レジストパタン4および下層レジストパタン5形成時にパタンが形成できる限界寸法となる。一般に、パタン線幅とスペース幅が等しくピッチの1/2であるパタンが最も形成しにくく、十分のピッチがあれば、微細なレジストパタンを比較的形成し易い。本発明では、形成するレジストパタンの中心線間の最小間隔を該レジストパタンの最小線幅の3.5倍以上とするため、ピッチの1/2のパタンが存在する場合の概ね2/3ないしは1/2程度の線幅のパタンが形成可能である。
【0058】
また、レジストパタンの中心線間の最小間隔を該レジストパタンの最小線幅の4倍にとれば、下層レジストパタン5として、ピッチの1/2の密集パタンが形成できる。したがって、ピッチの1/2に相当する密集パタンを同時に転写する場合に比して、転写可能な密集パタンの最小パタン線幅およびスペース幅を2/3ないしは1/2に小さくすることができる。
【0059】
したがって、本発明を半導体集積回路や光エレクトロニクス素子の製作等に適用すれば、大幅な集積度の向上が図れ、ひいては、性能を大幅に向上させることができる。
【図面の簡単な説明】
【図1】本発明のレジストパタン形成方法の説明図。
【図2】本発明に有効な照明2次光源形状の例。
【図3】本発明に有効なシフタエッジ型位相シフトマスクの構成例。
【符号の説明】
1 基板
2 下層レジスト膜
3 上層レジスト膜
4 上層レジストパタン
5 下層レジストパタン
Claims (4)
- 露光フィールド内のパタンを2群のパタン群に分割し、分割した各群のパタンを露光および現像する工程を順次行う、2段階のパタン形成工程を含むレジストパタン形成方法において、基板上または被膜付き基板上に形成した下層レジスト膜および上層レジスト膜からなる2層レジストを用い、下層レジスト膜が感光せず上層レジスト膜だけが感光する波長帯の露光光線により上層レジスト膜を前記の分割した第1のパタン群に対応した形状に露光し、前記露光の後、現像を行って、該第1のパタン群に対応した上層レジストパタンを形成する第1のレジストパタン形成工程を有し、前記第1のレジストパタン形成工程で形成した上層レジストパタンをほとんど透過できず、かつ、下層レジスト膜が感光し、第1のレジストパタン形成工程で用いる露光光線よりも短波長帯の露光光線により、前記上層レジストパタン中の任意のパタンと該任意のパタンに隣接するパタンとの間に露出した下層レジスト膜を前記の分割した第2のパタン群に対応するパタン形状に露光し、該露光の後、現像を行って、上層レジストパタンの直下および前記第2のパタン群に対応するパタン形状露光の際の暗部に、下層レジストパタンを形成する第2のレジストパタン形成工程を有することを特徴とするレジストパタン形成方法。
- 第1のレジストパタン形成工程において形成するレジストパタンの中心線間の間隔を該レジストパタンの最小線幅の3.5倍以上となし、第2のレジストパタン形成工程においてレチクルまたはマスクによって形成するレジストパタンの中心線間の間隔を該レジストパタンの最小線幅の3.5倍以上とすることを特徴とする、請求項1記載のレジストパタン形成方法。
- 周辺の光強度が中心の光強度より高い照明2次光源により原図基板を照明する投影露光法を用いて上層レジストパタンを形成する第1のレジストパタン形成工程および/または周辺の光強度が中心の光強度より高い照明2次光源により原図基板を照明する投影露光法を用いて下層レジストパタンを形成する第2のレジストパタン形成工程を有することを特徴とする、請求項1および請求項2記載のレジストパタン形成方法。
- シフタエッジ型位相シフトマスクを用いて上層レジストパタンを形成する第1のレジストパタン形成工程および/またはシフタエッジ型位相シフトマスクを用いて下層レジストパタンを形成する第2のレジストパタン形成工程を有することを特徴とする、請求項1および請求項2記載のレジストパタン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001175821A JP4613364B2 (ja) | 2000-06-14 | 2001-06-11 | レジストパタン形成方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000-216647 | 2000-06-14 | ||
JP2000216647 | 2000-06-14 | ||
JP2001175821A JP4613364B2 (ja) | 2000-06-14 | 2001-06-11 | レジストパタン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002075857A JP2002075857A (ja) | 2002-03-15 |
JP4613364B2 true JP4613364B2 (ja) | 2011-01-19 |
Family
ID=26596192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001175821A Expired - Fee Related JP4613364B2 (ja) | 2000-06-14 | 2001-06-11 | レジストパタン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4613364B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7582413B2 (en) | 2005-09-26 | 2009-09-01 | Asml Netherlands B.V. | Substrate, method of exposing a substrate, machine readable medium |
JP5145668B2 (ja) * | 2006-08-11 | 2013-02-20 | 大日本印刷株式会社 | パターン形成体、およびその製造方法 |
JP2008209889A (ja) | 2007-01-31 | 2008-09-11 | Fujifilm Corp | ポジ型レジスト組成物及び該ポジ型レジスト組成物を用いたパターン形成方法 |
JP2008218676A (ja) * | 2007-03-03 | 2008-09-18 | Horon:Kk | 電子ビーム露光装置および電子ビーム露光方法 |
JP2008311474A (ja) | 2007-06-15 | 2008-12-25 | Fujifilm Corp | パターン形成方法 |
JP2009009047A (ja) | 2007-06-29 | 2009-01-15 | Fujifilm Corp | パターン形成方法 |
KR100907898B1 (ko) * | 2007-07-24 | 2009-07-14 | 주식회사 동부하이텍 | 반도체 소자 제조 방법 |
JP2009053688A (ja) | 2007-07-30 | 2009-03-12 | Fujifilm Corp | ポジ型レジスト組成物及びパターン形成方法 |
TWI481961B (zh) | 2007-08-10 | 2015-04-21 | Fujifilm Corp | 正型光阻組成物及使用該組成物之圖案形成方法 |
JP5449675B2 (ja) | 2007-09-21 | 2014-03-19 | 富士フイルム株式会社 | 感光性組成物、該感光性組成物を用いたパターン形成方法及び該感光性組成物に用いられる化合物 |
KR100912990B1 (ko) | 2007-10-26 | 2009-08-20 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성방법 |
KR100912992B1 (ko) | 2007-10-29 | 2009-08-20 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 형성 방법 |
JP2012208350A (ja) * | 2011-03-30 | 2012-10-25 | Lapis Semiconductor Co Ltd | レジストパターンの形成方法、立体構造の製造方法、及び半導体装置の製造方法 |
US9054158B2 (en) * | 2013-02-08 | 2015-06-09 | Texas Instruments Incorporated | Method of forming a metal contact opening with a width that is smaller than the minimum feature size of a photolithographically-defined opening |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127326A (ja) * | 1982-01-26 | 1983-07-29 | Toshiba Corp | 半導体装置の製造方法 |
JPS63170917A (ja) * | 1987-01-09 | 1988-07-14 | Nec Corp | 微細パタ−ンの形成方法 |
JPH0471222A (ja) * | 1990-07-12 | 1992-03-05 | Oki Electric Ind Co Ltd | パターン形成方法 |
JPH0567559A (ja) * | 1991-09-10 | 1993-03-19 | Fujitsu Ltd | 微細パターンの形成方法 |
JPH07181668A (ja) * | 1993-03-03 | 1995-07-21 | Toshiba Corp | 微細パターン形成方法及び露光用マスク |
JPH07235485A (ja) * | 1993-11-10 | 1995-09-05 | Hyundai Electron Ind Co Ltd | 半導体装置の微細パターン製造法 |
JPH09181059A (ja) * | 1995-12-15 | 1997-07-11 | Hyundai Electron Ind Co Ltd | 半導体装置の微細パターン製造方法 |
JPH10125582A (ja) * | 1996-10-22 | 1998-05-15 | Canon Inc | パターン形成方法およびデバイス生産方法 |
JP2000029226A (ja) * | 1988-03-02 | 2000-01-28 | Hewlett Packard Co <Hp> | フォトレジストシステム |
-
2001
- 2001-06-11 JP JP2001175821A patent/JP4613364B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58127326A (ja) * | 1982-01-26 | 1983-07-29 | Toshiba Corp | 半導体装置の製造方法 |
JPS63170917A (ja) * | 1987-01-09 | 1988-07-14 | Nec Corp | 微細パタ−ンの形成方法 |
JP2000029226A (ja) * | 1988-03-02 | 2000-01-28 | Hewlett Packard Co <Hp> | フォトレジストシステム |
JPH0471222A (ja) * | 1990-07-12 | 1992-03-05 | Oki Electric Ind Co Ltd | パターン形成方法 |
JPH0567559A (ja) * | 1991-09-10 | 1993-03-19 | Fujitsu Ltd | 微細パターンの形成方法 |
JPH07181668A (ja) * | 1993-03-03 | 1995-07-21 | Toshiba Corp | 微細パターン形成方法及び露光用マスク |
JPH07235485A (ja) * | 1993-11-10 | 1995-09-05 | Hyundai Electron Ind Co Ltd | 半導体装置の微細パターン製造法 |
JPH09181059A (ja) * | 1995-12-15 | 1997-07-11 | Hyundai Electron Ind Co Ltd | 半導体装置の微細パターン製造方法 |
JPH10125582A (ja) * | 1996-10-22 | 1998-05-15 | Canon Inc | パターン形成方法およびデバイス生産方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002075857A (ja) | 2002-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5863677A (en) | Aligner and patterning method using phase shift mask | |
US5723236A (en) | Photomasks and a manufacturing method thereof | |
KR100613461B1 (ko) | 이중노광기술을 이용한 이중노광방법과 이를 위한포토마스크 | |
JP2996127B2 (ja) | パターン形成方法 | |
KR100186657B1 (ko) | 반투명 보조패턴으로 보조된 주팬턴을 정확히 전사하기위하여 노광장치에 사용된 포토마스크와 그 제조방법 | |
JP4646367B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP4613364B2 (ja) | レジストパタン形成方法 | |
KR100223325B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
JPH075675A (ja) | マスク及びその製造方法 | |
KR100297081B1 (ko) | 위상전이마스크 | |
JP2001272764A (ja) | 投影露光用フォトマスク、およびそれを用いた投影露光方法 | |
US20080090157A1 (en) | Photo mask with improved contrast and method of fabricating the same | |
KR100524349B1 (ko) | 위상 쉬프트 마스크, 위상 쉬프트 마스크를 사용한 패턴의형성방법 및 전자 디바이스의 제조방법 | |
US6093507A (en) | Simplified process for fabricating levinson and chromeless type phase shifting masks | |
KR20090010746A (ko) | 반도체 소자 제조 방법 | |
KR20030036124A (ko) | 위상 변이 마스크 제작에서 위상변이 영역 형성시얼라인먼트를 결정하는 방법 | |
JPH10254122A (ja) | 露光用フォトマスク | |
JP2008177480A (ja) | 露光用マスク及びパターン形成方法 | |
JP3110801B2 (ja) | フォトマスクの製造方法及びフォトマスク | |
JP2693805B2 (ja) | レチクル及びこれを用いたパターン形成方法 | |
JP3977096B2 (ja) | マスク、露光方法及びデバイス製造方法 | |
JPH08250407A (ja) | 半導体装置の製造方法 | |
JP3091886B2 (ja) | レジストパターンの形成方法 | |
JP3065063B1 (ja) | パタ―ン形成方法及び位相シフトマスク | |
KR20050007176A (ko) | 레티클과, 반도체 노광장치 및 방법과, 반도체 디바이스제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101001 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |