JPH07235485A - 半導体装置の微細パターン製造法 - Google Patents
半導体装置の微細パターン製造法Info
- Publication number
- JPH07235485A JPH07235485A JP27667194A JP27667194A JPH07235485A JP H07235485 A JPH07235485 A JP H07235485A JP 27667194 A JP27667194 A JP 27667194A JP 27667194 A JP27667194 A JP 27667194A JP H07235485 A JPH07235485 A JP H07235485A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- layer
- semiconductor device
- photosensitive
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 112
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 238000000034 method Methods 0.000 claims abstract description 69
- 239000011368 organic material Substances 0.000 claims abstract description 46
- 229920002120 photoresistant polymer Polymers 0.000 claims description 73
- 230000000903 blocking effect Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 20
- 239000010453 quartz Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 238000006884 silylation reaction Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 9
- 239000013077 target material Substances 0.000 claims description 9
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 6
- 230000003287 optical effect Effects 0.000 claims description 5
- 125000002524 organometallic group Chemical group 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims description 3
- 230000010354 integration Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000007524 organic acids Chemical class 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/20—Exposure; Apparatus therefor
- G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Structural Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Architecture (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、半導体基板上に縮小露光装
置の分解能以下の精密な微細パターンを形成し、半導体
装置の集積度を向上させることができる半導体装置の微
細パターン製造方法を提供することにある。 【構成】 本発明は、半導体基板の上部の一平面上に形
成する多数の微細パターン等を飛越選択して第１及び第
２露光マスクを形成する工程と、前記半導体基板の上部
に有機物質層を塗布する工程と、前記第１露光マスクを
用いて前記有機物質層をパターンニングする工程と、前
記有機物質層パターンの上部に感光膜を形成する工程
と、前記第２露光マスクを用いて前記感光膜をパターン
ニングし、前記有機物質層パターンの間に感光膜パタ−
ンを形成する工程を含む。
置の分解能以下の精密な微細パターンを形成し、半導体
装置の集積度を向上させることができる半導体装置の微
細パターン製造方法を提供することにある。 【構成】 本発明は、半導体基板の上部の一平面上に形
成する多数の微細パターン等を飛越選択して第１及び第
２露光マスクを形成する工程と、前記半導体基板の上部
に有機物質層を塗布する工程と、前記第１露光マスクを
用いて前記有機物質層をパターンニングする工程と、前
記有機物質層パターンの上部に感光膜を形成する工程
と、前記第２露光マスクを用いて前記感光膜をパターン
ニングし、前記有機物質層パターンの間に感光膜パタ−
ンを形成する工程を含む。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置を製造するた
めの方法に関し、特に半導体基板上に縮小露光装置の分
解能以下の精密な微細パターンを形成し、半導体装置の
集積度を向上させることができる半導体装置の微細パタ
ーン製造法に関するものである。
めの方法に関し、特に半導体基板上に縮小露光装置の分
解能以下の精密な微細パターンを形成し、半導体装置の
集積度を向上させることができる半導体装置の微細パタ
ーン製造法に関するものである。
【０００２】
【従来の技術】最近、半導体装置は多くの回路素子等を
受け入れ一層多くの情報を処理及び貯蔵することができ
るよう高集積化している。前記半導体装置の高集積化
は、回路素子及び前記回路素子等を接続させるための配
線等をできるだけ狭い領域に正確に形成するかに左右さ
れる。前記回路素子等及び配線等を精密に形成するため
には、エッチング及びイオン注入工程等にマクスとして
用いられる感光膜パターンを微細に形成しなければなら
ない。前記感光膜パターンは、通常的に感光膜の塗布、
露光、及び現象の工程により形成する。前記露光工程は
露光マスクにより選択的に露出する感光膜の表面に光を
照射する写真伝写装置、又は縮小露光装置（Step and R
epeat:以下“ステパー”という）により行われる。前記
ステパーは前記感光膜パターンを微細に区分する重要な
要素となり、前記ステパーがどの程度微細に形成するこ
とができるかの尺度をステパーの分解能という。前記ス
テパーの分解能は前記感光膜の表面に照射する光の波長
及び前記ステパーに含まれたレンズの口径により決定さ
れるため、ある限界以下に低くすることは困難である。
前記ステパーの分解能の制限により、前記感光膜パター
ンは一定限界以下に微細に形成することができず、回路
素子及び配線等も一定限界以下に微細に形成することが
できない。このため、半導体装置は一定限界以上に集積
化することができなかった。このような問題点を添付し
た図１を参照して説明する。
受け入れ一層多くの情報を処理及び貯蔵することができ
るよう高集積化している。前記半導体装置の高集積化
は、回路素子及び前記回路素子等を接続させるための配
線等をできるだけ狭い領域に正確に形成するかに左右さ
れる。前記回路素子等及び配線等を精密に形成するため
には、エッチング及びイオン注入工程等にマクスとして
用いられる感光膜パターンを微細に形成しなければなら
ない。前記感光膜パターンは、通常的に感光膜の塗布、
露光、及び現象の工程により形成する。前記露光工程は
露光マスクにより選択的に露出する感光膜の表面に光を
照射する写真伝写装置、又は縮小露光装置（Step and R
epeat:以下“ステパー”という）により行われる。前記
ステパーは前記感光膜パターンを微細に区分する重要な
要素となり、前記ステパーがどの程度微細に形成するこ
とができるかの尺度をステパーの分解能という。前記ス
テパーの分解能は前記感光膜の表面に照射する光の波長
及び前記ステパーに含まれたレンズの口径により決定さ
れるため、ある限界以下に低くすることは困難である。
前記ステパーの分解能の制限により、前記感光膜パター
ンは一定限界以下に微細に形成することができず、回路
素子及び配線等も一定限界以下に微細に形成することが
できない。このため、半導体装置は一定限界以上に集積
化することができなかった。このような問題点を添付し
た図１を参照して説明する。
【０００３】図１は、従来の微細パターン形成方法の露
光工程を説明するための半導体装置の断面を示す。図１
において、前記半導体装置は半導体基板１０の上部に順
次積層したエッチング対象物質１２及び感光膜１４を備
える。前記感光膜１４は、感光剤及び樹脂（resin ）等
が溶剤のソルベントに一定比率で溶解した感光剤及び樹
脂（Resin ）を含む感光液をスピン塗布又はスプレー方
法を用い、前記エッチング対象物質層１２の表面に均一
に塗布することにより形成される。
光工程を説明するための半導体装置の断面を示す。図１
において、前記半導体装置は半導体基板１０の上部に順
次積層したエッチング対象物質１２及び感光膜１４を備
える。前記感光膜１４は、感光剤及び樹脂（resin ）等
が溶剤のソルベントに一定比率で溶解した感光剤及び樹
脂（Resin ）を含む感光液をスピン塗布又はスプレー方
法を用い、前記エッチング対象物質層１２の表面に均一
に塗布することにより形成される。
【０００４】また、前記感光膜１４は露光マスク２０に
より選択的に照射される光によりパターン領域と非パタ
ーン領域に区分される。前記露光マスク２０は石英基板
１８と、前記石英基板１８の表面に形成した光遮断膜パ
ターン１８により形成される。前記光遮断膜パターン１
８は通常クロームにより形成される。このような露光工
程において、前記光遮断膜パターン１８は前記ステパー
の光分解能以上の大きさを有する。
より選択的に照射される光によりパターン領域と非パタ
ーン領域に区分される。前記露光マスク２０は石英基板
１８と、前記石英基板１８の表面に形成した光遮断膜パ
ターン１８により形成される。前記光遮断膜パターン１
８は通常クロームにより形成される。このような露光工
程において、前記光遮断膜パターン１８は前記ステパー
の光分解能以上の大きさを有する。
【０００５】また、前記非パターン領域の感光膜はＴＭ
ＡＨ（tetra methyiammonium hydroxide）を主原料とす
る弱アルカリ現象液により除かれ感光膜パターンを形成
することになる。上述した工程により形成される前記感
光膜パターンは、露光装置のステパー精密度、光の波長
等のような多くの制約要因によりある程度（例えば、0.
4 μm のパターン間隔）以下に微細に形成することがで
きない。これを詳しく説明すると、前記ステパーの分解
能Ｒは Ｒ＝ｋ×λ／ＮＡ で表現され、ここでｋは工程常数、λは光源の光波長、
またNAはステパーのレンズ口径に係わる常数である。
ＡＨ（tetra methyiammonium hydroxide）を主原料とす
る弱アルカリ現象液により除かれ感光膜パターンを形成
することになる。上述した工程により形成される前記感
光膜パターンは、露光装置のステパー精密度、光の波長
等のような多くの制約要因によりある程度（例えば、0.
4 μm のパターン間隔）以下に微細に形成することがで
きない。これを詳しく説明すると、前記ステパーの分解
能Ｒは Ｒ＝ｋ×λ／ＮＡ で表現され、ここでｋは工程常数、λは光源の光波長、
またNAはステパーのレンズ口径に係わる常数である。
【０００６】前記式で表示された光の波長、レンズ口径
及び工程常数は一定限界以下に調節することができず、
このために前記ステパーの分解能は一定限界以下の値を
有することができない。例えば、波長が各々436 、365
及び248nm のＧーライン、ｉ−ライン及びエキシマレー
ザを光源とするステパーの工程分解能としては約0.7、
0.5 又は0.3 μm 程度の大きさのパターンが限界であ
る。
及び工程常数は一定限界以下に調節することができず、
このために前記ステパーの分解能は一定限界以下の値を
有することができない。例えば、波長が各々436 、365
及び248nm のＧーライン、ｉ−ライン及びエキシマレー
ザを光源とするステパーの工程分解能としては約0.7、
0.5 又は0.3 μm 程度の大きさのパターンが限界であ
る。
【０００７】また、光遮断膜パターン１８は前記ステパ
ー分解能よりは大きい以下の間隔をおいて互いに離隔し
ている。これは前記光遮断膜パターン１８の間の間隔が
前記ステパーの分解能より小さい場合、前記光遮断膜パ
ターン１８の間での光の回折により望む面積の領域より
一層大きい面積の感光膜が露光するためである。
ー分解能よりは大きい以下の間隔をおいて互いに離隔し
ている。これは前記光遮断膜パターン１８の間の間隔が
前記ステパーの分解能より小さい場合、前記光遮断膜パ
ターン１８の間での光の回折により望む面積の領域より
一層大きい面積の感光膜が露光するためである。
【０００８】図１で説明した感光膜パターン形成方法に
よる微細パターン化の限界を克服するため、数回の露光
工程を繰り返し進行する多層感光膜方法、光の位相を反
転させ隣接パターンを通った光との干渉による露光効果
を減少させる位相反転マスキング方法、また、感光膜の
表皮層に部分的に形成した有機金属物質と結合した比較
的固い上部層を用いたプラズマエッチング工程により、
感光膜パターンを形成する上部面イメージング（top su
rface imaging : 以下TSI という）方法等が行なわれて
いる。
よる微細パターン化の限界を克服するため、数回の露光
工程を繰り返し進行する多層感光膜方法、光の位相を反
転させ隣接パターンを通った光との干渉による露光効果
を減少させる位相反転マスキング方法、また、感光膜の
表皮層に部分的に形成した有機金属物質と結合した比較
的固い上部層を用いたプラズマエッチング工程により、
感光膜パターンを形成する上部面イメージング（top su
rface imaging : 以下TSI という）方法等が行なわれて
いる。
【０００９】しかし、前記の多層感光膜方法は感光膜の
パターン形成工程が複雑になる問題点を有しており、ま
た、位相反転マスキング方法は露光マスクのパターン形
成工程が複雑になる問題点を有している。共に、前記多
層感光膜方法及び位相反転マスキング方法は開発費用が
高い別途の装備等を用いなければならないので、半導体
装置の製造単価を上昇させる問題点を抱えている。
パターン形成工程が複雑になる問題点を有しており、ま
た、位相反転マスキング方法は露光マスクのパターン形
成工程が複雑になる問題点を有している。共に、前記多
層感光膜方法及び位相反転マスキング方法は開発費用が
高い別途の装備等を用いなければならないので、半導体
装置の製造単価を上昇させる問題点を抱えている。
【００１０】一方、前記TSI 方法は感光膜の表皮層を選
択的に露光し露光された感光膜の表皮層にシリコンを拡
散させるデェザイアー（ＤＥＳＩＲＥ）（diffusion en
hanced silylated resist ：以下DESIREという。）工程
を含んでいる。前記ＤＥＳＩＲＥ工程は前記感光膜の表
皮層だけが選択的に露光することができるよう、小さい
エネルギーの光を非常に短い期間の間、感光膜に照射す
ることができるよう調節しなければいけない。しかし、
前記ＤＥＳＩＲＥ工程は露光時間を正確に調節すること
が困難なので感光膜が露光される領域が望む面積より大
きくする。このため、前記TSI 方法は感光膜を微細に形
成することができなかった。参考に、前記ＤＥＳＩＲＥ
工程を図２を参照して説明する。
択的に露光し露光された感光膜の表皮層にシリコンを拡
散させるデェザイアー（ＤＥＳＩＲＥ）（diffusion en
hanced silylated resist ：以下DESIREという。）工程
を含んでいる。前記ＤＥＳＩＲＥ工程は前記感光膜の表
皮層だけが選択的に露光することができるよう、小さい
エネルギーの光を非常に短い期間の間、感光膜に照射す
ることができるよう調節しなければいけない。しかし、
前記ＤＥＳＩＲＥ工程は露光時間を正確に調節すること
が困難なので感光膜が露光される領域が望む面積より大
きくする。このため、前記TSI 方法は感光膜を微細に形
成することができなかった。参考に、前記ＤＥＳＩＲＥ
工程を図２を参照して説明する。
【００１１】図２は、DESIRE工程を説明する半導体装置
の断面を示す。図２において、前記半導体装置は半導体
基板１０の上部に順次積層したエッチング対象物質層１
２及び感光膜１４を備える。前記感光膜１４の表皮層は
石英基板１６にクロームパターン層１８が形成された露
光マスク２０を通過して照射する248nm の短波長を有す
る光ビームにより選択的に露光される。前記感光膜１４
はシリコン（Si）を含む有機金属物質ガスに露出して浸
透する前記シリコン（Si）によりシリレーション層２２
を形成する。
の断面を示す。図２において、前記半導体装置は半導体
基板１０の上部に順次積層したエッチング対象物質層１
２及び感光膜１４を備える。前記感光膜１４の表皮層は
石英基板１６にクロームパターン層１８が形成された露
光マスク２０を通過して照射する248nm の短波長を有す
る光ビームにより選択的に露光される。前記感光膜１４
はシリコン（Si）を含む有機金属物質ガスに露出して浸
透する前記シリコン（Si）によりシリレーション層２２
を形成する。
【００１２】この際、前記露光の感光膜１４の表皮層に
は、非露光した感光膜１４の表皮層の拡散速度及び前記
シリコン（Si）との反応速度差により非露光の感光膜１
４の表皮層に比べて厚い厚さのシリレーション層が形成
される。前記露光の感光膜１４の表皮層に形成したシリ
レーション層２２は中間部分では厚い厚さを有し、外縁
側に行くほど薄い厚さを有する。また、前記シリレーシ
ョン層２２はプラズマに対し前記感光膜１４より耐性の
強い堅固な構造を有する。
は、非露光した感光膜１４の表皮層の拡散速度及び前記
シリコン（Si）との反応速度差により非露光の感光膜１
４の表皮層に比べて厚い厚さのシリレーション層が形成
される。前記露光の感光膜１４の表皮層に形成したシリ
レーション層２２は中間部分では厚い厚さを有し、外縁
側に行くほど薄い厚さを有する。また、前記シリレーシ
ョン層２２はプラズマに対し前記感光膜１４より耐性の
強い堅固な構造を有する。
【００１３】その次に、前記シリレーション層２２をマ
スクとして前記エッチング対象物質層１２が部分的に露
出するよう、酸素プラズマで前記シリコン（Si）が含ま
れない感光膜１４を除去して感光膜パターンを形成す
る。また、前記感光膜パターンをマスクして露出する加
工対象物質層１２をエッチングしたり、又は前記露出し
た加工対象物質層１２にイオン物質を注入する。また、
前記エッチング工程又はイオン注入工程後、前記感光膜
パターンは酸素プラズマによるエッチング工程、有機溶
媒を用いたエッチング工程、又は有機酸溶媒を用いたエ
ッチング工程により除去される。
スクとして前記エッチング対象物質層１２が部分的に露
出するよう、酸素プラズマで前記シリコン（Si）が含ま
れない感光膜１４を除去して感光膜パターンを形成す
る。また、前記感光膜パターンをマスクして露出する加
工対象物質層１２をエッチングしたり、又は前記露出し
た加工対象物質層１２にイオン物質を注入する。また、
前記エッチング工程又はイオン注入工程後、前記感光膜
パターンは酸素プラズマによるエッチング工程、有機溶
媒を用いたエッチング工程、又は有機酸溶媒を用いたエ
ッチング工程により除去される。
【００１４】
【発明が解決しようとする課題】前記のような従来のDE
SIREの工程は、露光工程の際に低い光エネルギーの光ビ
ームを用いてパターン領域と非パターン領域を区別しな
ければならない。これは、高いエネルギーで露光する場
合パターンで予定されていない非露光領域にもシリレー
ション層が形成され精密なパターン形成が不可能なため
である。よって、露光時間で調節する露光エネルギーを
低い水準に維持するため露光時間をある程度以下、例え
ば0.5 μm 以下の微細パターンでは200msec 以下の露光
時間水準を維持すべきであり、このような低い露光時間
の調節が難しい問題点を有する。
SIREの工程は、露光工程の際に低い光エネルギーの光ビ
ームを用いてパターン領域と非パターン領域を区別しな
ければならない。これは、高いエネルギーで露光する場
合パターンで予定されていない非露光領域にもシリレー
ション層が形成され精密なパターン形成が不可能なため
である。よって、露光時間で調節する露光エネルギーを
低い水準に維持するため露光時間をある程度以下、例え
ば0.5 μm 以下の微細パターンでは200msec 以下の露光
時間水準を維持すべきであり、このような低い露光時間
の調節が難しい問題点を有する。
【００１５】また、前記のDESIRE工程は通常の感光膜パ
ターンよりは微細なパターンの形成が可能であるが、そ
れなりの限界を有し、前記シリレーション層が円弧状に
形成されるのでパターンの線幅の調節が難しく微細パタ
ーン、例えば0.3 μm 以下の微細パターン形成が難しい
問題点を有する。感光膜パターンの微細化の制限は半導
体装置の集積度の限界を制限する。
ターンよりは微細なパターンの形成が可能であるが、そ
れなりの限界を有し、前記シリレーション層が円弧状に
形成されるのでパターンの線幅の調節が難しく微細パタ
ーン、例えば0.3 μm 以下の微細パターン形成が難しい
問題点を有する。感光膜パターンの微細化の制限は半導
体装置の集積度の限界を制限する。
【００１６】本発明の目的は、半導体基板上に縮小露光
装置の分解能以下の精密な微細パターンを形成し、半導
体装置の集積度を向上させることができる半導体装置の
微細パターン製造法を提供することにある。
装置の分解能以下の精密な微細パターンを形成し、半導
体装置の集積度を向上させることができる半導体装置の
微細パターン製造法を提供することにある。
【００１７】
【課題を解決しようとする手段】前記目的を達成するた
め、本発明の半導体装置の微細パターン製造方法は半導
体基板の上部の一平面上に形成する多数の微細パターン
等を飛越選択して第１及び第２露光マスクを形成する工
程と、前記半導体基板の上部に有機物質層を塗布する工
程と、前記第１露光マスクを用いて前記有機物質層をパ
ターンニングする工程と、前記有機物質層パターンの上
部に感光膜を形成する工程と、前記第２露光マスクを用
いて前記感光膜をパターンニングし前記有機物質層パタ
ーンの間に感光膜パターンを形成する工程を含む。
め、本発明の半導体装置の微細パターン製造方法は半導
体基板の上部の一平面上に形成する多数の微細パターン
等を飛越選択して第１及び第２露光マスクを形成する工
程と、前記半導体基板の上部に有機物質層を塗布する工
程と、前記第１露光マスクを用いて前記有機物質層をパ
ターンニングする工程と、前記有機物質層パターンの上
部に感光膜を形成する工程と、前記第２露光マスクを用
いて前記感光膜をパターンニングし前記有機物質層パタ
ーンの間に感光膜パターンを形成する工程を含む。
【００１８】
【作用】前記構成により本発明は一つの露光マクスに形
成される場合より二倍以上の光分解能を得ることがで
き、非常に大きい工程マージンを有することができる。
また、本発明は既存のステパーを用いて微細パターンを
精密に形成することができ、一歩進んで半導体装置の集
積度を一定な限界（例えば、64M 又は264M）以上に向上
させることができる。
成される場合より二倍以上の光分解能を得ることがで
き、非常に大きい工程マージンを有することができる。
また、本発明は既存のステパーを用いて微細パターンを
精密に形成することができ、一歩進んで半導体装置の集
積度を一定な限界（例えば、64M 又は264M）以上に向上
させることができる。
【００１９】
【実施例】図３乃至図４は、本発明の第１実施例による
半導体装置の微細パターン製造法に用いる露光マスク等
の断面を示す。図３を参照すると、第１透明基板２４に
形成した第１光遮断膜パターン２６が形成した第１露光
マスク２０が説明されている。前記第１透明基板２４は
石英（Quartz）で形成され、前記第１光遮断膜パターン
２６はクロームにより形成される。図４には、透明基板
３０の表面に形成した第２光遮断膜パターン３２を備え
た第２露光マスク２８が示されている。前記第１光遮断
膜パターン３２は前記第１光遮断膜パターン２６と重な
らないよう前記第１光遮断膜パターン２６の間の中間部
分に位置する。また、前記第２光遮断膜パターン３２は
クロームにより形成され、前記第２透明基板３０は石英
（Quartz）により形成される。結果的に、前記第１及び
第２光遮断膜パターン２６、３２は第１及び第２透明基
板２４、３０での光ビームの透過面積ができるだけ大き
くなるようにする。再び説明すれば、前記第１及び第２
光遮断膜パターン２６、３２は、パターンの間の離隔距
離をできるだけ大きくして光ビームの回折現象が発生し
ないようする。
半導体装置の微細パターン製造法に用いる露光マスク等
の断面を示す。図３を参照すると、第１透明基板２４に
形成した第１光遮断膜パターン２６が形成した第１露光
マスク２０が説明されている。前記第１透明基板２４は
石英（Quartz）で形成され、前記第１光遮断膜パターン
２６はクロームにより形成される。図４には、透明基板
３０の表面に形成した第２光遮断膜パターン３２を備え
た第２露光マスク２８が示されている。前記第１光遮断
膜パターン３２は前記第１光遮断膜パターン２６と重な
らないよう前記第１光遮断膜パターン２６の間の中間部
分に位置する。また、前記第２光遮断膜パターン３２は
クロームにより形成され、前記第２透明基板３０は石英
（Quartz）により形成される。結果的に、前記第１及び
第２光遮断膜パターン２６、３２は第１及び第２透明基
板２４、３０での光ビームの透過面積ができるだけ大き
くなるようにする。再び説明すれば、前記第１及び第２
光遮断膜パターン２６、３２は、パターンの間の離隔距
離をできるだけ大きくして光ビームの回折現象が発生し
ないようする。
【００２０】また図５乃至図８は、本発明の第１実施例
による半導体装置の微細パターン製造法を段階的に説明
するための半導体装置の断面図を示す。図５を参照する
と、下部層３４の上部に積層した有機物質層３６及び第
１感光膜３８を備える半導体装置が説明されている。前
記下部層３４は図示してはいないが半導体基板の上部に
位置し、また、前記有機物質層３６は反射防止膜に用い
られる。前記第１感光膜３８は、図３の工程で形成した
第１露光マクス２２を通過して照射する光ビームにより
選択的に露光される。
による半導体装置の微細パターン製造法を段階的に説明
するための半導体装置の断面図を示す。図５を参照する
と、下部層３４の上部に積層した有機物質層３６及び第
１感光膜３８を備える半導体装置が説明されている。前
記下部層３４は図示してはいないが半導体基板の上部に
位置し、また、前記有機物質層３６は反射防止膜に用い
られる。前記第１感光膜３８は、図３の工程で形成した
第１露光マクス２２を通過して照射する光ビームにより
選択的に露光される。
【００２１】前記第１感光膜３８の露光領域は、前記有
機物質層３６が部分的に露出するよう図６のように除去
され第１感光膜パターン38A を形成する。さらに、前記
第１感光膜パターン38A により部分的に露出した前記有
機物質層３６は、エッチング工程により除去され有機物
質層パターン36A を形成する。前記有機物質層パターン
36A は前記下部層３４を選択的に露出させる。前記第１
感光膜パターン38A は前記有機物質層パターン36A が形
成された後除去される。
機物質層３６が部分的に露出するよう図６のように除去
され第１感光膜パターン38A を形成する。さらに、前記
第１感光膜パターン38A により部分的に露出した前記有
機物質層３６は、エッチング工程により除去され有機物
質層パターン36A を形成する。前記有機物質層パターン
36A は前記下部層３４を選択的に露出させる。前記第１
感光膜パターン38A は前記有機物質層パターン36A が形
成された後除去される。
【００２２】図７において、前記半導体装置は前記有機
物質層パターン36A 及び前記露出した下部層３４の上部
に塗布された第２感光膜４０を追加して備える。前記第
２感光膜４０は図４の工程で形成した前記第２露光マス
ク２８を経て照射する光ビームにより選択的に露光され
る。
物質層パターン36A 及び前記露出した下部層３４の上部
に塗布された第２感光膜４０を追加して備える。前記第
２感光膜４０は図４の工程で形成した前記第２露光マス
ク２８を経て照射する光ビームにより選択的に露光され
る。
【００２３】前記第２感光膜４０の露光した領域は、図
８に示したように、前記有機物質層パターン36A が完全
に露出するよう除去され第２感光膜パターン40A を形成
する。また、前記第２感光膜パターン40A は前記有機物
質層パターン36A の間に位置する。そして、前記第２感
光膜パターン40A 及び前記有機物質層パターン36A は、
前記下部層３４を部分的に露出させる一つの微細パター
ンのマスクとして用いられる。
８に示したように、前記有機物質層パターン36A が完全
に露出するよう除去され第２感光膜パターン40A を形成
する。また、前記第２感光膜パターン40A は前記有機物
質層パターン36A の間に位置する。そして、前記第２感
光膜パターン40A 及び前記有機物質層パターン36A は、
前記下部層３４を部分的に露出させる一つの微細パター
ンのマスクとして用いられる。
【００２４】図９乃至図１３は、本発明の第２実施例に
よる半導体装置の微細パターン製造法を段階別に説明す
るための半導体装置の断面を示す。
よる半導体装置の微細パターン製造法を段階別に説明す
るための半導体装置の断面を示す。
【００２５】図９を参照すると、前記半導体装置は下部
層４２の上部に順次形成された第１感光膜４４、中間層
４６、有機物質層４８、及び第２感光膜５０を備える。
前記下部層４２は図示しない半導体基板の表面に形成さ
れたものであり、また、パターン化しようとするパター
ン対象物質である。また、前記中間膜４６はSOG （Spin
on Glass ）膜で形成し、前記有機物質層４８は反射防
止膜に用いられる。また、前記第２感光膜５０は第１露
光マクス５２を通過して照射される光ビームにより選択
的に露光される。前記第１露光マスク５２は石英（Quar
tz）でなる第１透明基板５４と、前記第１透明基板５４
の上部に形成された光遮断膜パターン５６で構成され
る。また、前記光遮断膜パターン５６はクロームにより
形成される。
層４２の上部に順次形成された第１感光膜４４、中間層
４６、有機物質層４８、及び第２感光膜５０を備える。
前記下部層４２は図示しない半導体基板の表面に形成さ
れたものであり、また、パターン化しようとするパター
ン対象物質である。また、前記中間膜４６はSOG （Spin
on Glass ）膜で形成し、前記有機物質層４８は反射防
止膜に用いられる。また、前記第２感光膜５０は第１露
光マクス５２を通過して照射される光ビームにより選択
的に露光される。前記第１露光マスク５２は石英（Quar
tz）でなる第１透明基板５４と、前記第１透明基板５４
の上部に形成された光遮断膜パターン５６で構成され
る。また、前記光遮断膜パターン５６はクロームにより
形成される。
【００２６】前記第２感光膜５０の露光した領域等は、
前記有機物質層４８が選択的に露出するよう除去されて
第２感光膜パターン（図示せず）を形成する。前記第２
感光膜パターンにより選択的に露出した前記有機物質層
４８は、エッチング工程により選択的に除去され図１０
に示したような有機物質層パターン48A を形成する。前
記有機物質層パターン48A が形成された後、前記有機物
質層パターン48A の上部に位置した前記第２感光膜パタ
ーンは除去される。また、前記有機物質層パターン48A
は前記中間層４６を選択的に露出させる。
前記有機物質層４８が選択的に露出するよう除去されて
第２感光膜パターン（図示せず）を形成する。前記第２
感光膜パターンにより選択的に露出した前記有機物質層
４８は、エッチング工程により選択的に除去され図１０
に示したような有機物質層パターン48A を形成する。前
記有機物質層パターン48A が形成された後、前記有機物
質層パターン48A の上部に位置した前記第２感光膜パタ
ーンは除去される。また、前記有機物質層パターン48A
は前記中間層４６を選択的に露出させる。
【００２７】図１１において、前記半導体装置は前記部
分的に露出した中間層４６及び前記有機物質層パターン
48A の上部に塗布した第３感光膜５８を追加して備え
る。前記第３感光膜５８は第２露光マスク６０を通過し
て照射する光ビームにより選択的に露光させる。前記第
２露光マスク６０は石英（Quartz）でなる第２透明基板
６２と、前記第２透明基板６２の上部に形成した第２光
遮断膜パターン６４を備える。前記第２光遮断膜パター
ン６４はクロームで形成されたもので、前記第１光遮断
膜パターン５６の間に位置して前記第１光遮断膜パター
ン５６と重ならない。
分的に露出した中間層４６及び前記有機物質層パターン
48A の上部に塗布した第３感光膜５８を追加して備え
る。前記第３感光膜５８は第２露光マスク６０を通過し
て照射する光ビームにより選択的に露光させる。前記第
２露光マスク６０は石英（Quartz）でなる第２透明基板
６２と、前記第２透明基板６２の上部に形成した第２光
遮断膜パターン６４を備える。前記第２光遮断膜パター
ン６４はクロームで形成されたもので、前記第１光遮断
膜パターン５６の間に位置して前記第１光遮断膜パター
ン５６と重ならない。
【００２８】前記第１光遮断膜パターン５６は隣接した
パターンと光ビームの波長に比べ大きい距離をおいて離
隔し光ビームの回折現象が発生しないようにする。同様
に、前記第２光遮断膜パターン６４も隣接したパターン
と前記光ビームの波長に比べ非常に大きい距離をおいて
離隔し光ビームの回折現象を防止する。
パターンと光ビームの波長に比べ大きい距離をおいて離
隔し光ビームの回折現象が発生しないようにする。同様
に、前記第２光遮断膜パターン６４も隣接したパターン
と前記光ビームの波長に比べ非常に大きい距離をおいて
離隔し光ビームの回折現象を防止する。
【００２９】前記第３感光膜５８の露光した領域等は、
図１２に示したように除去され第３感光膜パターン58A
を形成する。前記第３感光膜パターン５８は前記中間層
４６の上部の前記有機物質層パターン48A の間に位置す
る。結果的に、前記第３感光膜パターン58A 及び前記有
機物質層パターン48A は、一つの微細パターンを有する
一つのマスクとして用いられ前記中間層４６を選択的に
露出させる。また、前記第３感光膜パターン58A 及び前
記有機物質層パターン48A により選択的に露出した前記
中間層４６は、エッチング工程により除かれ第１感光膜
を部分的に露出させる中間層パターン46A を形成する。
図１２に示したように除去され第３感光膜パターン58A
を形成する。前記第３感光膜パターン５８は前記中間層
４６の上部の前記有機物質層パターン48A の間に位置す
る。結果的に、前記第３感光膜パターン58A 及び前記有
機物質層パターン48A は、一つの微細パターンを有する
一つのマスクとして用いられ前記中間層４６を選択的に
露出させる。また、前記第３感光膜パターン58A 及び前
記有機物質層パターン48A により選択的に露出した前記
中間層４６は、エッチング工程により除かれ第１感光膜
を部分的に露出させる中間層パターン46A を形成する。
【００３０】前記中間層パターン46A により露出する前
記第１感光膜４４は、Ｏ2 プラズマを用いたエッチング
工程により選択的に除かれ第１感光膜パターン44A を形
成する。前記第１感光膜４４のエッチング工程の際、前
記第３感光膜パターン58A 及び前記有機物質層パターン
48A も前記Ｏ2 プラズマにより共に除かれる。この際、
前記中間層パターン46A は下部に位置した前記第１感光
膜パターン44A がエッチングされることを防止するエッ
チング定置層に用いられる。前記第１感光膜パターン44
A は前記下部層４２の表面を細かく部分的に露出させ
る。前記中間層パターン46A 及び前記第１感光膜パター
ン44A は、前記第１光遮断膜パターン５６及び第２光遮
断膜パターン６４が合わされた非常に微細なパターンを
有する。また、前記下部層４２は前記第１感光膜パター
ン44A をマスクとして用いるエッチング工程により微細
にパターン化することができる。（図13参照）
記第１感光膜４４は、Ｏ2 プラズマを用いたエッチング
工程により選択的に除かれ第１感光膜パターン44A を形
成する。前記第１感光膜４４のエッチング工程の際、前
記第３感光膜パターン58A 及び前記有機物質層パターン
48A も前記Ｏ2 プラズマにより共に除かれる。この際、
前記中間層パターン46A は下部に位置した前記第１感光
膜パターン44A がエッチングされることを防止するエッ
チング定置層に用いられる。前記第１感光膜パターン44
A は前記下部層４２の表面を細かく部分的に露出させ
る。前記中間層パターン46A 及び前記第１感光膜パター
ン44A は、前記第１光遮断膜パターン５６及び第２光遮
断膜パターン６４が合わされた非常に微細なパターンを
有する。また、前記下部層４２は前記第１感光膜パター
ン44A をマスクとして用いるエッチング工程により微細
にパターン化することができる。（図13参照）
【００３１】図１４乃至図２０は、本発明の第３実施例
による微細パターン製造法を説明するための半導体装置
の断面を示す。図１４を参照すると、前記半導体装置は
半導体基板６６の上部に順次積層したポリシリコン層６
８及び第１感光膜７０を備える。前記第１感光膜７０は
露光されない領域にパターン化する又はポジティブ（Po
sitive）感光液を前記ポリシリコン層６８の上部に塗布
することにより形成される。また、前記第１感光膜７０
は第１露光マスク７２を用いて選択的に一次露光しパタ
ーン化される領域を定義する。この際、前記第１露光マ
スク７２は第１石英基板７４上に第１光遮断膜パターン
７６等が形成されており、前記第１光遮断膜パターン７
６等は形成しようとするパターン等の内で一つ置きに一
つずつ形成されているものである。即ち、形成しようと
する感光膜パターンの線幅が0.2 μm であり、パターン
間の間隔が0.2 μm で１ピッチが0.4 μm の場合を例に
挙げれば、前記第１露光マスク７２から光遮断膜パター
ン７６の線幅は0.2 μm であり、間隔は0.6 μm で、１
ピッチが0.8 μm である。従って、回折の現象は生じな
い。
による微細パターン製造法を説明するための半導体装置
の断面を示す。図１４を参照すると、前記半導体装置は
半導体基板６６の上部に順次積層したポリシリコン層６
８及び第１感光膜７０を備える。前記第１感光膜７０は
露光されない領域にパターン化する又はポジティブ（Po
sitive）感光液を前記ポリシリコン層６８の上部に塗布
することにより形成される。また、前記第１感光膜７０
は第１露光マスク７２を用いて選択的に一次露光しパタ
ーン化される領域を定義する。この際、前記第１露光マ
スク７２は第１石英基板７４上に第１光遮断膜パターン
７６等が形成されており、前記第１光遮断膜パターン７
６等は形成しようとするパターン等の内で一つ置きに一
つずつ形成されているものである。即ち、形成しようと
する感光膜パターンの線幅が0.2 μm であり、パターン
間の間隔が0.2 μm で１ピッチが0.4 μm の場合を例に
挙げれば、前記第１露光マスク７２から光遮断膜パター
ン７６の線幅は0.2 μm であり、間隔は0.6 μm で、１
ピッチが0.8 μm である。従って、回折の現象は生じな
い。
【００３２】図15を参照すると、前記第１感光膜７０
は、Ｓｉを含む有機金属物質に露出してシリレーション
層７８及び第１感光膜パターン70A を形成する。前記は
シリレーション層７８は前記第１感光膜７０の露光領域
に前記Ｓｉ原子が浸透することにより形成される。ま
た、前記第１感光膜パターン70A は前記シリレーション
層７８が形成することにより区分される。
は、Ｓｉを含む有機金属物質に露出してシリレーション
層７８及び第１感光膜パターン70A を形成する。前記は
シリレーション層７８は前記第１感光膜７０の露光領域
に前記Ｓｉ原子が浸透することにより形成される。ま
た、前記第１感光膜パターン70A は前記シリレーション
層７８が形成することにより区分される。
【００３３】また、前記シリレーション層７８及び前記
第１感光膜パターン70A は熱処理される。さらに、前記
シリレーション層７８及び前記第１感光膜パターン70A
の上部にはポジティブ感光液を塗布することにより、図
１６のような第２感光膜８０が形成される。前記第２感
光膜８０は第２露光マスク８２を経て照射する光ビーム
により選択的に露光されパターン化する非露光領域と取
り除かれる露光領域に区別される。前記第２露光マスク
８２は第２石英基板８４と、前記石英基板８４の上部に
形成した第２光遮断膜パターン８６を備える。前記第２
露光マスク８２に含まれた前記第２光遮断膜パターン８
６は前記第１露光マスク７２に含まれた前記第１光遮断
膜パターン７６と行き違って重ならないように形成され
ている。即ち、線幅0.2 μm 、間隔0.6 μm で１ピッチ
が0.8 μm の前記第２光遮断膜パターン８６が、前記第
１露光マスク７２の第１光遮断膜パターン７６等と行き
違う位置に形成されている。
第１感光膜パターン70A は熱処理される。さらに、前記
シリレーション層７８及び前記第１感光膜パターン70A
の上部にはポジティブ感光液を塗布することにより、図
１６のような第２感光膜８０が形成される。前記第２感
光膜８０は第２露光マスク８２を経て照射する光ビーム
により選択的に露光されパターン化する非露光領域と取
り除かれる露光領域に区別される。前記第２露光マスク
８２は第２石英基板８４と、前記石英基板８４の上部に
形成した第２光遮断膜パターン８６を備える。前記第２
露光マスク８２に含まれた前記第２光遮断膜パターン８
６は前記第１露光マスク７２に含まれた前記第１光遮断
膜パターン７６と行き違って重ならないように形成され
ている。即ち、線幅0.2 μm 、間隔0.6 μm で１ピッチ
が0.8 μm の前記第２光遮断膜パターン８６が、前記第
１露光マスク７２の第１光遮断膜パターン７６等と行き
違う位置に形成されている。
【００３４】また前記第２感光膜８０の露光領域は、図
１７に示したように、取り除かれ第２感光膜パターン80
A が形成されるようにする。前記第２感光膜パターン80
A は前記第１感光膜パターン70A を全て露出させ、また
前記シリレーション層７８を部分的に露出させる。
１７に示したように、取り除かれ第２感光膜パターン80
A が形成されるようにする。前記第２感光膜パターン80
A は前記第１感光膜パターン70A を全て露出させ、また
前記シリレーション層７８を部分的に露出させる。
【００３５】前記第２感光膜パターン80A により部分的
に露出した前記シリレーション層７８は、反応性イオン
エッチング方法により異方性エッチングし、図１８に示
しように、前記ポリシリコン層６８を部分的に露出させ
るシリレーション層パターン78A を形成する。この際、
前記反応性イオンエッチング方法は前記シリレーション
層７８が速い時間内にエッチングされるようにして前記
第１感光膜パターン70A が取り除かれないようにする。
そして、前記第２感光膜パターン70A の下部に位置した
前記シリレーション層パターン78A と前記第１感光膜パ
ターン70A は、線幅が0.2 μm で、間隔0.2 μm 、ま
た、ピッチが0.4 μm の微細パターンを形成する。
に露出した前記シリレーション層７８は、反応性イオン
エッチング方法により異方性エッチングし、図１８に示
しように、前記ポリシリコン層６８を部分的に露出させ
るシリレーション層パターン78A を形成する。この際、
前記反応性イオンエッチング方法は前記シリレーション
層７８が速い時間内にエッチングされるようにして前記
第１感光膜パターン70A が取り除かれないようにする。
そして、前記第２感光膜パターン70A の下部に位置した
前記シリレーション層パターン78A と前記第１感光膜パ
ターン70A は、線幅が0.2 μm で、間隔0.2 μm 、ま
た、ピッチが0.4 μm の微細パターンを形成する。
【００３６】前記第１及び第２感光膜パターン70A 、80
A により露出する前記ポリシリコン層２７は通常の異方
性エッチング方法により除去され、図１９に示すよう
に、前記半導体基板２６を部分的に露出させるポリシリ
コン層パターン68A を形成する。
A により露出する前記ポリシリコン層２７は通常の異方
性エッチング方法により除去され、図１９に示すよう
に、前記半導体基板２６を部分的に露出させるポリシリ
コン層パターン68A を形成する。
【００３７】さらに、前記ポリシリコン層パターン68A
の上部に位置する前記第１感光膜パターン70A 及びシリ
レーション層パターン78A と、前記シリレーション層パ
ターン78A の上部に位置する第２感光膜パターン80A
は、図２０に示したように除去される。
の上部に位置する前記第１感光膜パターン70A 及びシリ
レーション層パターン78A と、前記シリレーション層パ
ターン78A の上部に位置する第２感光膜パターン80A
は、図２０に示したように除去される。
【００３８】前記でポジティブ感光膜等を例に挙げた
が、前記第１及び第２感光膜をポジティプ／ネガティブ
を適切に調節し、これに適切な露光マスクを用いても微
細パターンを形成することができることは勿論である。
従って、本発明の方法を用いると0.7 μm 程度の工程上
の分解能を有するＧ−ラインステパーでも、充分に0.35
μm 又はそれ以下の分解能を有するｉーライン又はアク
シマレーザーステパーのような分解能を実現することが
可能であり、0.5 μm の生産工程分解能を有するｉーラ
インステパーとしては0.2 μm 以下の極微細パターン形
成も実現することができる。
が、前記第１及び第２感光膜をポジティプ／ネガティブ
を適切に調節し、これに適切な露光マスクを用いても微
細パターンを形成することができることは勿論である。
従って、本発明の方法を用いると0.7 μm 程度の工程上
の分解能を有するＧ−ラインステパーでも、充分に0.35
μm 又はそれ以下の分解能を有するｉーライン又はアク
シマレーザーステパーのような分解能を実現することが
可能であり、0.5 μm の生産工程分解能を有するｉーラ
インステパーとしては0.2 μm 以下の極微細パターン形
成も実現することができる。
【００３９】図２１乃至図２６は、本発明の第４実施例
による半導体装置の微細パターン製造法を段階別に説明
するための半導体装置の断面を示す。
による半導体装置の微細パターン製造法を段階別に説明
するための半導体装置の断面を示す。
【００４０】図２１において、前記半導体装置は半導体
基板８８の上部に順次積層したポリシリコン層９０、第
１感光膜９２、中間層９４、及び第２感光膜９６を備え
る。前記中間層９４はSOG(Spin on Glass)を前記第１感
光膜９２に塗布したことにより形成され、前記第１及び
第２感光膜９２、９６は非露光領域がパターン化するポ
ジティプ感光液を前記ポリシリコン層９０及び前記中間
層９４の上部にスピーン塗布又はスプレー方法を用いて
塗布することにより形成される。前記SOG 層９４はＰＳ
Ｇ（phospho silicate glass）、ＢＰＳＧ（boro phosp
ho silicate glass ）、ＵＡＧ（undoped silicate gal
ss）等のガラス物質で形成される。前記第２感光膜９６
は第１露光マスク９８を経て照射される光ビームにより
選択的に露光されて露光領域と非露光領域に区別され
る。前記第１露光マスク９８は第１石英基板１００と、
前記第１石英基板１００の上部に形成した第１光遮断膜
パターン１０２を備える。前記第１石英基板１００は光
ビームを通過させる性質を有し、前記第１光遮断膜パタ
ーン１０２はクロームで形成される。また、前記第１光
遮断膜パターン１０２は形成しようとするパターン等の
内から一つ置きに一つずつ抽出して形成する。
基板８８の上部に順次積層したポリシリコン層９０、第
１感光膜９２、中間層９４、及び第２感光膜９６を備え
る。前記中間層９４はSOG(Spin on Glass)を前記第１感
光膜９２に塗布したことにより形成され、前記第１及び
第２感光膜９２、９６は非露光領域がパターン化するポ
ジティプ感光液を前記ポリシリコン層９０及び前記中間
層９４の上部にスピーン塗布又はスプレー方法を用いて
塗布することにより形成される。前記SOG 層９４はＰＳ
Ｇ（phospho silicate glass）、ＢＰＳＧ（boro phosp
ho silicate glass ）、ＵＡＧ（undoped silicate gal
ss）等のガラス物質で形成される。前記第２感光膜９６
は第１露光マスク９８を経て照射される光ビームにより
選択的に露光されて露光領域と非露光領域に区別され
る。前記第１露光マスク９８は第１石英基板１００と、
前記第１石英基板１００の上部に形成した第１光遮断膜
パターン１０２を備える。前記第１石英基板１００は光
ビームを通過させる性質を有し、前記第１光遮断膜パタ
ーン１０２はクロームで形成される。また、前記第１光
遮断膜パターン１０２は形成しようとするパターン等の
内から一つ置きに一つずつ抽出して形成する。
【００４１】即ち、形成しようとする感光膜パターンの
線幅が0.2 μm であり、パターン間の間隔が0.2 μm で
１ピッチが0.4 μm である場合を例に挙げれば、前記第
１光遮断膜パターン１０２は0.2 μm の線幅、0.6 μm
の間隔、及び0.８μm のピッチを有するようになる。
線幅が0.2 μm であり、パターン間の間隔が0.2 μm で
１ピッチが0.4 μm である場合を例に挙げれば、前記第
１光遮断膜パターン１０２は0.2 μm の線幅、0.6 μm
の間隔、及び0.８μm のピッチを有するようになる。
【００４２】前記２感光膜９６の露光領域は、図２２に
示したように、前記SOG 層９４の表面が部分的に露出す
るよう取り除かれて第２感光膜パターン96A を形成す
る。また、前記第２感光膜パターン96A により部分的に
露出した前記SOG 層９４は、反応性イオンエッチング(r
eactive ion etching)方法により総この厚さの半分程を
取り除いて第１SOG 層パターン96A を形成する。前記第
１SOG 層パターン96A は残余SOG 層９４と前記第２感光
膜パターン96A の間に位置する。また、前記第１SOG 層
パターン96A の上部に位置した前記第２感光膜パターン
96A は取り除かれる。
示したように、前記SOG 層９４の表面が部分的に露出す
るよう取り除かれて第２感光膜パターン96A を形成す
る。また、前記第２感光膜パターン96A により部分的に
露出した前記SOG 層９４は、反応性イオンエッチング(r
eactive ion etching)方法により総この厚さの半分程を
取り除いて第１SOG 層パターン96A を形成する。前記第
１SOG 層パターン96A は残余SOG 層９４と前記第２感光
膜パターン96A の間に位置する。また、前記第１SOG 層
パターン96A の上部に位置した前記第２感光膜パターン
96A は取り除かれる。
【００４３】図２３を参照すると、前記半導体装置は前
記第１SOG 層パターン96A 及び前記残余SOG 層９４の上
部に形成された第３感光膜１０４を追加して備える。前
記第３感光膜１０４は第２露光マクス１０６を通過して
照射する光ビームにより露光されて露光領域及び非露光
領域に区別される。前記第２露光マスク１０６は第２石
英基板１０８と前記第２石英基板１０８の上部に形成さ
れた第２光遮断膜パターン１１０に区別される。前記光
遮断膜パターン１１０は前記第１光遮断膜パターン１０
２と行き違って重ならないように形成されている。即
ち、0.2 μm の線幅、0.6 μm の間隔、及び0.８μm の
ピッチを有する前記第２光遮断膜パターン１１０が前記
第１光遮断膜パターン１０２と行き違う位置に形成され
ている。
記第１SOG 層パターン96A 及び前記残余SOG 層９４の上
部に形成された第３感光膜１０４を追加して備える。前
記第３感光膜１０４は第２露光マクス１０６を通過して
照射する光ビームにより露光されて露光領域及び非露光
領域に区別される。前記第２露光マスク１０６は第２石
英基板１０８と前記第２石英基板１０８の上部に形成さ
れた第２光遮断膜パターン１１０に区別される。前記光
遮断膜パターン１１０は前記第１光遮断膜パターン１０
２と行き違って重ならないように形成されている。即
ち、0.2 μm の線幅、0.6 μm の間隔、及び0.８μm の
ピッチを有する前記第２光遮断膜パターン１１０が前記
第１光遮断膜パターン１０２と行き違う位置に形成され
ている。
【００４４】前記第３感光膜１０４の前記露光領域は、
図２４に示したように、取り除かれて第３感光膜パター
ン104Aを形成する。前記第３感光膜パターン104Aは前記
第１SOG 層パターン94A を全て露出させ、また、前記残
余SOG 層９４を部分的に露出させる。前記第３感光膜パ
ターン104Aにより露出する前記第１SOG 層パターン94A
及び前記残余SOG 層９４は、反応性イオンエッチング方
法により異方性エッチングして第２SOG 層パターン94B
を形成する。前記第２SOG 層パターン94B は前記第１SO
G 層パターン94A の下部及び前記第３感光膜パターン10
4Aの下部に位置した前記残余SOG 層９４により形成され
る。また、前記第２SOG 層パターン94Bは前記第１感光
膜９２を選択的に露出させる。また、前記第２SOG 層パ
ターン94B は0.2 μm の線幅、0.2 μm の間隔、及び0.
4 μm のピッチを有する微細パターンになる。前記第３
感光膜パターン104Aは前記第２SOG 層パターン94B が形
成された後に取り除かれる。
図２４に示したように、取り除かれて第３感光膜パター
ン104Aを形成する。前記第３感光膜パターン104Aは前記
第１SOG 層パターン94A を全て露出させ、また、前記残
余SOG 層９４を部分的に露出させる。前記第３感光膜パ
ターン104Aにより露出する前記第１SOG 層パターン94A
及び前記残余SOG 層９４は、反応性イオンエッチング方
法により異方性エッチングして第２SOG 層パターン94B
を形成する。前記第２SOG 層パターン94B は前記第１SO
G 層パターン94A の下部及び前記第３感光膜パターン10
4Aの下部に位置した前記残余SOG 層９４により形成され
る。また、前記第２SOG 層パターン94Bは前記第１感光
膜９２を選択的に露出させる。また、前記第２SOG 層パ
ターン94B は0.2 μm の線幅、0.2 μm の間隔、及び0.
4 μm のピッチを有する微細パターンになる。前記第３
感光膜パターン104Aは前記第２SOG 層パターン94B が形
成された後に取り除かれる。
【００４５】前記第２SOG 層パターン94B により部分的
に露出する第１感光膜94B は、前記ポリシリコン層９０
が部分的に露出するよう取り除かれて、図２５に示した
ように第１感光膜パターン92A を形成する。前記第２SO
G 層パターン94B は前記第１感光膜パターン92A が形成
された後、取り除かれる。
に露出する第１感光膜94B は、前記ポリシリコン層９０
が部分的に露出するよう取り除かれて、図２５に示した
ように第１感光膜パターン92A を形成する。前記第２SO
G 層パターン94B は前記第１感光膜パターン92A が形成
された後、取り除かれる。
【００４６】前記第１感光膜パターン92A により露出す
る前記ポリシリコン層２７は取り除かれ、図２６に示し
たような微細なポリシリコン層90A を形成する。また、
前記第１感光膜パターン92A は前記ポリシリコン層パタ
ーン90A が形成された後取り除かれる。
る前記ポリシリコン層２７は取り除かれ、図２６に示し
たような微細なポリシリコン層90A を形成する。また、
前記第１感光膜パターン92A は前記ポリシリコン層パタ
ーン90A が形成された後取り除かれる。
【００４７】前記ポジティプ感光膜等を例に挙げたが、
前記第１、第２及び第３感光膜をポジティプ／ネガティ
ブを適切に調節し、それに適切な露光マクスを用いても
微細パターンを形成することができることは勿論であ
る。従って、本発明の方法を用いると0.7 μm 程度の工
程上の分解能を有するＧ−ラインステパーでも、充分に
0.35μm 又はそれ以下の分解能を有するｉ−ライン又は
エキシマレーザステパーのような分解能を実現すること
ができ、0.5 μm の生産工程分解能を有するｉ−ライン
ステパーでは0.2 μm 以下の極微細パターン形成も実現
することができる。
前記第１、第２及び第３感光膜をポジティプ／ネガティ
ブを適切に調節し、それに適切な露光マクスを用いても
微細パターンを形成することができることは勿論であ
る。従って、本発明の方法を用いると0.7 μm 程度の工
程上の分解能を有するＧ−ラインステパーでも、充分に
0.35μm 又はそれ以下の分解能を有するｉ−ライン又は
エキシマレーザステパーのような分解能を実現すること
ができ、0.5 μm の生産工程分解能を有するｉ−ライン
ステパーでは0.2 μm 以下の極微細パターン形成も実現
することができる。
【００４８】
【発明の効果】上述の如く、本発明は形成しようとする
微細パターンに含まれた多数のライン等を飛越（interl
ace ）選択したライン等を有する二つの露光マスクを用
いて、露光マスクでの光ビームの回折現象を防止するこ
とができ、さらに感光膜にパターン領域及び非パターン
領域を正確に区分することができる。また本発明は、前
記二つの露光マスクによるパターン等を順次形成して取
合し、微細パターンを精密に形成することができる。ま
た、本発明は一つの露光マスクで形成される場合より二
倍以上の光分解能を得ることができ、非常に大きい工程
マージンを有する。前記向上した光分解能及び工程マー
ジンにより、本発明は既存のステパーを用いて微細パタ
ーンを精密に形成することができ、さらに進んで半導体
装置の集積度を一定な限界（例えば、64M 又は264M）以
上に向上させることができる。
微細パターンに含まれた多数のライン等を飛越（interl
ace ）選択したライン等を有する二つの露光マスクを用
いて、露光マスクでの光ビームの回折現象を防止するこ
とができ、さらに感光膜にパターン領域及び非パターン
領域を正確に区分することができる。また本発明は、前
記二つの露光マスクによるパターン等を順次形成して取
合し、微細パターンを精密に形成することができる。ま
た、本発明は一つの露光マスクで形成される場合より二
倍以上の光分解能を得ることができ、非常に大きい工程
マージンを有する。前記向上した光分解能及び工程マー
ジンにより、本発明は既存のステパーを用いて微細パタ
ーンを精密に形成することができ、さらに進んで半導体
装置の集積度を一定な限界（例えば、64M 又は264M）以
上に向上させることができる。
【図１】図１は、従来の半導体装置の微細パターン形成
法の露光工程を説明するための半導体装置の断面図であ
る。
法の露光工程を説明するための半導体装置の断面図であ
る。
【図２】図２は、従来の半導体装置の微細パターン製造
法のDESIRE工程を説明するための半導体装置の断面図で
ある。
法のDESIRE工程を説明するための半導体装置の断面図で
ある。
【図３】図３は、本発明の第１実施例による半導体装置
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
【図４】図４は、本発明の第１実施例による半導体装置
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
【図５】図５は、本発明の第１実施例による半導体装置
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
【図６】図６は、本発明の第１実施例による半導体装置
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
【図７】図７は、本発明の第１実施例による半導体装置
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
【図８】図８は、本発明の第１実施例による半導体装置
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
【図９】図９は、本発明の第２実施例による半導体装置
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
の微細パターン製造法を段階別に説明するための半導体
装置の断面図である。
【図１０】図10は、本発明の第２実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図１１】図11は、本発明の第２実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図１２】図12は、本発明の第２実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図１３】図13は、本発明の第２実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図１４】図14は、本発明の第３実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図１５】図15は、本発明の第３実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図１６】図16は、本発明の第３実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図１７】図17は、本発明の第３実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図１８】図18は、本発明の第３実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図１９】図19は、本発明の第３実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図２０】図20は、本発明の第３実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図２１】図21は、本発明の第４実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図２２】図22は、本発明の第４実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図２３】図23は、本発明の第４実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図２４】図24は、本発明の第４実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図２５】図25は、本発明の第４実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
【図２６】図26は、本発明の第４実施例による半導体装
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
置の微細パターン製造法を段階別に説明するための半導
体装置の断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7352−4Ｍ Ｈ０１Ｌ 21/30 ５１４ Ｃ
Claims (13)
- 【請求項１】 半導体基板の上部の一平面上に形成する
多数の微細パターン等を飛越選択して第１及び第２露光
マスクを形成する工程と、 前記半導体基板の上部に有機物質層を塗布する工程と、 前記第１露光マスクを用いて前記有機物質層をパターン
ニングする工程と、 前記有機物質層パターンの上部に感光膜を形成する工程
と、 前記第２露光マスクを用いて前記感光膜をパターンニン
グし、前記有機物質層パターン間に感光膜パターンを形
成する工程を含むことを特徴とする半導体装置の微細パ
ターン製造方法。 - 【請求項２】 前記第１マスクと、第２マスクは各々石
英基板と、前記石英基板の上部にクロームパターンを形
成することを特徴とする請求項１記載の半導体装置の微
細パターン製造方法。 - 【請求項３】 前記有機物質層は、反射防止特性を有す
る有機物でなることを特徴とする請求項１記載の半導体
装置の微細パターン製造方法。 - 【請求項４】 前記有機物質層をパターンニングする工
程が、前記有機物質層の上部に第２感光膜を形成する工
程と、 前記第１露光マスクを用いて前記第２感光膜を選択的に
露光し、前記第２感光膜をパターン領域と非パターン領
域で区分する工程と、 前記非パターン領域を取り除いて第２感光膜パターンを
形成する工程と、 前記第２感光膜パターンをマスクとして、前記有機物質
層をエッチングする工程を備えたことを特徴とする請求
項１記載の半導体装置の微細パターン製造方法。 - 【請求項５】 半導体基板の上部の一平面に形成する多
数の微細パターンを、飛越選択して第１露光マスク及び
第２露光マスクを形成する工程と、 前記半導体基板の上部にパターン対象物質層、中間層、
有機物質層及び第１感光膜を順次積層する工程と、 前記第１露光マスクを用い前記第１感光膜をパターンニ
ングして第１感光膜パターンを形成する工程と、 前記
第１感光膜パターンをマスクとして、前記有機物質層を
エッチングし有機物質層パターンを形成する工程と、 前記第１感光マスクを取り除く工程と、 前記有機物質層パターンの上部に第２感光膜を塗布する
工程と、 前記第２露光マスクを用いて第２感光膜をパターンニン
グし、前記有機物質層パターンの間に第２感光膜パター
ンを形成する工程と前記第２感光膜パターン及び前記有
機物質層パターンをマスクとして前記中間層をエッチン
グし中間層を形成する段階と、 前記有機物質層パターンと前記上部感光膜パターンをマ
スクとして露出した中間層をエッチングし、中間層パタ
ーンを形成する工程と、 前記中間層パターンをマスクとし、前記パターン対象物
質層を選択的に取り除き、前記パターン対象物質層をパ
ターンニングする工程を備えたことを特徴とする、半導
体装置の微細パターン形成方法。 - 【請求項６】 前記パターン対象物質層が感光物質であ
ることを特徴とする、請求項５記載の半導体装置の微細
パターン製造方法。 - 【請求項７】 前記パターン対象物質層がポリシリコン
層であることを特徴とする、請求項５記載の半導体装置
の微細パターン製造方法。 - 【請求項８】 半導体基板上部に第１感光膜を形成する
工程と、 前記第１感光膜を所定の光遮断膜パターン等が形成され
ている、第１露光マスクを用いて選択的に露光する工程
と、 前記第１感光膜を有機金属物質に露出させ、露光領域と
非露光領域に選択的に有機金属物質が拡散している有機
金属結合層及び第１感光膜パターンを形成する工程と、 前記第１感光膜パターン及び前記有機金属結合層の上部
に第２感光膜を形成する工程と、 前記第１露光マスクの光遮断膜パターン等の間に位置す
るように配列した光遮断膜パターン等を有する第２露光
マスクを用いて前記第２感光膜をパターンニングし、前
記有機金属結合層の上部に第２感光膜パターンを形成す
る工程と、 前記第２感光膜パターンにより露出する前記有機金属結
合層を取り除き、前記第２感光膜パターンの下部に有機
金属結合層パターンを形成する工程を備えることを特徴
とする半導体装置の微細パターン製造方法。 - 【請求項９】 前記第１及び第２感光膜が、ポジティプ
型感光液で形成することを特徴とする請求項８記載の半
導体装置の微細パターン製造方法。 - 【請求項１０】 前記第１及び第２感光膜がネガティブ
型感光液で形成することを特徴とする、請求項８記載の
半導体装置の微細パターン製造方法。 - 【請求項１１】 前記有機金属物質層がＳｉを含有する
シリレーション層でなることを特徴とする、請求項８記
載の半導体装置の微細パターン製造方法。 - 【請求項１２】 所定の基板上に感光膜で下部層を形成
する工程と、前記下部層上に中間層を形成する工程と、 前記中間層上に感光膜で上部層を形成する工程と、 前記上部層を所定の光遮断膜パターンが形成されている
第１露光マスクを用い、選択的に露光して上部層パター
ンを形成する工程と、 前記上部層パターンにより露出している前記中間層を所
定厚さで取り除いた後、前記上部層パターンを取り除く
工程と、 前記残っている中間層の上に感光膜を塗布する工程と、 前記感光膜を所定の光遮断膜パターンが、前記第１露光
マスクの光遮断膜パターン等の間に重ならないように交
互に形成されている第２露光マスクを用い、選択的に露
光して感光膜パターンを形成する工程と、 前記感光膜パターンにより露出している中間層を、前記
下部層が露出するまで取り除いて中間層パターンを形成
し、前記感光膜パターンを取り除く工程と、 前記中間層パターンにより露出している下部層を取り除
き、下部層パターンを形成する工程を備え、露光装置の
光分解能以下の微細パターンを形成することを特徴とす
る半導体装置の微細パターン製造方法。 - 【請求項１３】 前記中間層エッチング工程を反応性イ
オン エッチングによる異方性エッチング方法で実施す
ることを特徴とする、請求項１２記載の半導体装置の微
細パターン製造方法。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93-23822 | 1993-11-10 | ||
| KR1019930023822A KR0126656B1 (ko) | 1993-11-10 | 1993-11-10 | 반도체 장치의 제조 방법 |
| KR93-24235 | 1993-11-15 | ||
| KR1019930024235A KR950015617A (ko) | 1993-11-15 | 1993-11-15 | 반도체소자의 미세패턴 제조방법 |
| KR1019930024497A KR970006928B1 (ko) | 1993-11-17 | 1993-11-17 | 반도체 장치의 제조 방법 |
| KR93-24497 | 1993-11-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235485A true JPH07235485A (ja) | 1995-09-05 |
| JP2803999B2 JP2803999B2 (ja) | 1998-09-24 |
Family
ID=27349016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27667194A Expired - Fee Related JP2803999B2 (ja) | 1993-11-10 | 1994-11-10 | 半導体装置の微細パターン製造法 |
Country Status (4)
| Country | Link |
|---|---|
| US (3) | US5741625A (ja) |
| JP (1) | JP2803999B2 (ja) |
| DE (1) | DE4440230C2 (ja) |
| GB (1) | GB2284300B (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181059A (ja) * | 1995-12-15 | 1997-07-11 | Hyundai Electron Ind Co Ltd | 半導体装置の微細パターン製造方法 |
| JP2001060003A (ja) * | 1999-06-29 | 2001-03-06 | Hyundai Electronics Ind Co Ltd | フォトマスク及びこれを用いた半導体素子の微細パターン形成方法 |
| JP2002075857A (ja) * | 2000-06-14 | 2002-03-15 | Tokyo Denki Univ | レジストパタン形成方法 |
| JP2004520723A (ja) * | 2001-05-18 | 2004-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デバイスを製造するリソグラフィック方法 |
| JP2007180490A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2008227465A (ja) * | 2007-02-14 | 2008-09-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009016788A (ja) * | 2007-06-29 | 2009-01-22 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2009094481A (ja) * | 2007-08-20 | 2009-04-30 | Asml Netherlands Bv | リソグラフィ方法及びリソグラフィ装置の試験方法 |
| JP2009164151A (ja) * | 2007-12-28 | 2009-07-23 | Tokyo Electron Ltd | レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体 |
| JP2011199321A (ja) * | 1999-04-16 | 2011-10-06 | Alcatel-Lucent Usa Inc | リソグラフ方法 |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298365A (en) | 1990-03-20 | 1994-03-29 | Hitachi, Ltd. | Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process |
| GB2291207B (en) * | 1994-07-14 | 1998-03-25 | Hyundai Electronics Ind | Method for forming resist patterns |
| US5916733A (en) * | 1995-12-11 | 1999-06-29 | Kabushiki Kaisha Toshiba | Method of fabricating a semiconductor device |
| KR100206597B1 (ko) * | 1995-12-29 | 1999-07-01 | 김영환 | 반도체 장치의 미세패턴 제조방법 |
| KR100223329B1 (ko) * | 1995-12-29 | 1999-10-15 | 김영환 | 반도체 소자의 미세 패턴 제조방법 |
| US6228705B1 (en) | 1999-02-03 | 2001-05-08 | International Business Machines Corporation | Overlay process for fabricating a semiconductor device |
| US6316168B1 (en) * | 1999-04-12 | 2001-11-13 | Siemens Aktiengesellschaft | Top layer imaging lithography for semiconductor processing |
| US6221777B1 (en) | 1999-06-09 | 2001-04-24 | Advanced Micro Devices, Inc. | Reverse lithographic process for semiconductor vias |
| US6277544B1 (en) * | 1999-06-09 | 2001-08-21 | Advanced Micro Devices, Inc. | Reverse lithographic process for semiconductor spaces |
| US7427529B2 (en) * | 2000-06-06 | 2008-09-23 | Simon Fraser University | Deposition of permanent polymer structures for OLED fabrication |
| US7074640B2 (en) | 2000-06-06 | 2006-07-11 | Simon Fraser University | Method of making barrier layers |
| US6696363B2 (en) * | 2000-06-06 | 2004-02-24 | Ekc Technology, Inc. | Method of and apparatus for substrate pre-treatment |
| US7067346B2 (en) * | 2000-06-06 | 2006-06-27 | Simon Foster University | Titanium carboxylate films for use in semiconductor processing |
| US7176114B2 (en) * | 2000-06-06 | 2007-02-13 | Simon Fraser University | Method of depositing patterned films of materials using a positive imaging process |
| WO2001095690A1 (en) | 2000-06-06 | 2001-12-13 | Ekc Technology, Inc. | Method of making electronic materials |
| GB0504262D0 (en) * | 2005-03-02 | 2005-04-06 | Eastman Kodak Co | A method of forming a patterned conductive structure |
| US7460209B2 (en) * | 2005-03-28 | 2008-12-02 | Intel Corporation | Advanced mask patterning with patterning layer |
| US7582413B2 (en) * | 2005-09-26 | 2009-09-01 | Asml Netherlands B.V. | Substrate, method of exposing a substrate, machine readable medium |
| KR100843870B1 (ko) * | 2006-07-14 | 2008-07-03 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| WO2008070060A2 (en) * | 2006-12-06 | 2008-06-12 | Fujifilm Electronic Materials U.S.A., Inc. | Device manufacturing process utilizing a double pattering process |
| KR20080057562A (ko) * | 2006-12-20 | 2008-06-25 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
| US7914975B2 (en) * | 2007-04-10 | 2011-03-29 | International Business Machines Corporation | Multiple exposure lithography method incorporating intermediate layer patterning |
| JP5013119B2 (ja) * | 2007-09-20 | 2012-08-29 | 信越化学工業株式会社 | パターン形成方法並びにこれに用いるレジスト材料 |
| KR101128901B1 (ko) * | 2008-01-28 | 2012-03-27 | 주식회사 하이닉스반도체 | Ｔｓｉ 및 이중 패터닝 공정을 이용한 패턴 형성방법 |
| US8043794B2 (en) * | 2008-02-01 | 2011-10-25 | Qimonda Ag | Method of double patterning, method of processing a plurality of semiconductor wafers and semiconductor device |
| JP5228995B2 (ja) * | 2008-03-05 | 2013-07-03 | 信越化学工業株式会社 | 重合性モノマー化合物、パターン形成方法並びにこれに用いるレジスト材料 |
| US7862982B2 (en) | 2008-06-12 | 2011-01-04 | International Business Machines Corporation | Chemical trim of photoresist lines by means of a tuned overcoat material |
| JP5009275B2 (ja) * | 2008-12-05 | 2012-08-22 | 富士フイルム株式会社 | マルチビーム露光走査方法及び装置並びに印刷版の製造方法 |
| JP5212245B2 (ja) * | 2009-04-23 | 2013-06-19 | 住友化学株式会社 | レジストパターンの製造方法 |
| KR20100117025A (ko) * | 2009-04-23 | 2010-11-02 | 스미또모 가가꾸 가부시키가이샤 | 포토레지스트 패턴 형성 방법 |
| NL2004531A (nl) * | 2009-05-29 | 2010-11-30 | Asml Netherlands Bv | Apparatus and method for providing resist alignment marks in a double patterning lithographic process. |
| KR101654048B1 (ko) * | 2009-09-02 | 2016-09-05 | 삼성전자주식회사 | 더블 패턴닝 기술을 이용한 반도체 소자 및 제조방법 |
| CN102446704B (zh) * | 2010-10-14 | 2013-09-11 | 中芯国际集成电路制造(上海)有限公司 | 双重图形化方法 |
| US8299567B2 (en) | 2010-11-23 | 2012-10-30 | International Business Machines Corporation | Structure of metal e-fuse |
| JP5318166B2 (ja) * | 2011-08-26 | 2013-10-16 | 富士フイルム株式会社 | マルチビーム露光走査方法及び装置並びに印刷版の製造方法 |
| US8916337B2 (en) | 2012-02-22 | 2014-12-23 | International Business Machines Corporation | Dual hard mask lithography process |
| KR102107227B1 (ko) * | 2013-12-02 | 2020-05-07 | 에스케이하이닉스 주식회사 | 블록 코폴리머를 이용한 패턴 형성을 위한 구조, 패턴 형성 방법, 및 이를 이용한 반도체소자 제조방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57130430A (en) * | 1981-02-06 | 1982-08-12 | Nippon Telegr & Teleph Corp <Ntt> | Pattern formation |
| US4591547A (en) * | 1982-10-20 | 1986-05-27 | General Instrument Corporation | Dual layer positive photoresist process and devices |
| US4613398A (en) * | 1985-06-06 | 1986-09-23 | International Business Machines Corporation | Formation of etch-resistant resists through preferential permeation |
| EP0238690B1 (en) * | 1986-03-27 | 1991-11-06 | International Business Machines Corporation | Process for forming sidewalls |
| US4828961A (en) * | 1986-07-02 | 1989-05-09 | W. R. Grace & Co.-Conn. | Imaging process for forming ceramic electronic circuits |
| JPS6450425A (en) * | 1987-08-20 | 1989-02-27 | Toshiba Corp | Formation of fine pattern |
| JPH01129417A (ja) * | 1987-11-16 | 1989-05-22 | Oki Electric Ind Co Ltd | 半導体素子における微細パターンの形成方法 |
| US5262282A (en) * | 1989-06-22 | 1993-11-16 | Kabushiki Kaisha Toshiba | Pattern forming method |
| US5260170A (en) * | 1990-01-08 | 1993-11-09 | Motorola, Inc. | Dielectric layered sequentially processed circuit board |
| US5126006A (en) * | 1990-10-30 | 1992-06-30 | International Business Machines Corp. | Plural level chip masking |
| KR920015482A (ko) * | 1991-01-30 | 1992-08-27 | 김광호 | 광리소그라피의 한계해상도 이하의 미세패턴 형성방법 |
| JP3229118B2 (ja) * | 1993-04-26 | 2001-11-12 | 三菱電機株式会社 | 積層型半導体装置のパターン形成方法 |
-
1994
- 1994-11-10 GB GB9422666A patent/GB2284300B/en not_active Expired - Fee Related
- 1994-11-10 DE DE4440230A patent/DE4440230C2/de not_active Expired - Fee Related
- 1994-11-10 JP JP27667194A patent/JP2803999B2/ja not_active Expired - Fee Related
-
1996
- 1996-06-06 US US08/659,741 patent/US5741625A/en not_active Expired - Lifetime
- 1996-06-06 US US08/656,972 patent/US5705319A/en not_active Expired - Lifetime
-
1997
- 1997-06-26 US US08/883,289 patent/US5716758A/en not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09181059A (ja) * | 1995-12-15 | 1997-07-11 | Hyundai Electron Ind Co Ltd | 半導体装置の微細パターン製造方法 |
| JP2011199321A (ja) * | 1999-04-16 | 2011-10-06 | Alcatel-Lucent Usa Inc | リソグラフ方法 |
| JP4497259B2 (ja) * | 1999-06-29 | 2010-07-07 | 株式会社ハイニックスセミコンダクター | フォトマスク及びこれを用いた半導体素子の微細パターン形成方法 |
| JP2001060003A (ja) * | 1999-06-29 | 2001-03-06 | Hyundai Electronics Ind Co Ltd | フォトマスク及びこれを用いた半導体素子の微細パターン形成方法 |
| JP2002075857A (ja) * | 2000-06-14 | 2002-03-15 | Tokyo Denki Univ | レジストパタン形成方法 |
| JP4613364B2 (ja) * | 2000-06-14 | 2011-01-19 | 学校法人東京電機大学 | レジストパタン形成方法 |
| JP2004520723A (ja) * | 2001-05-18 | 2004-07-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | デバイスを製造するリソグラフィック方法 |
| JP2007180490A (ja) * | 2005-12-28 | 2007-07-12 | Hynix Semiconductor Inc | 半導体素子の製造方法 |
| JP2008227465A (ja) * | 2007-02-14 | 2008-09-25 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP2009016788A (ja) * | 2007-06-29 | 2009-01-22 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2009094481A (ja) * | 2007-08-20 | 2009-04-30 | Asml Netherlands Bv | リソグラフィ方法及びリソグラフィ装置の試験方法 |
| US8119333B2 (en) | 2007-08-20 | 2012-02-21 | Asml Netherlands B.V. | Lithographic method |
| JP2009164151A (ja) * | 2007-12-28 | 2009-07-23 | Tokyo Electron Ltd | レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2284300B (en) | 1997-11-19 |
| US5705319A (en) | 1998-01-06 |
| JP2803999B2 (ja) | 1998-09-24 |
| US5716758A (en) | 1998-02-10 |
| US5741625A (en) | 1998-04-21 |
| GB9422666D0 (en) | 1995-01-04 |
| DE4440230A1 (de) | 1995-05-11 |
| GB2284300A (en) | 1995-05-31 |
| DE4440230C2 (de) | 1999-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2803999B2 (ja) | 半導体装置の微細パターン製造法 | |
| US6015650A (en) | Method for forming micro patterns of semiconductor devices | |
| EP0601887B1 (en) | Method for forming pattern | |
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| KR100223325B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| JPH0661117A (ja) | 半導体基板にパターン化されたレジスト層を形成する方法およびその方法に使用するレティクル | |
| JPH075675A (ja) | マスク及びその製造方法 | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| JP2001351849A (ja) | 半導体装置の製造方法、並びに写真製版用マスクおよびその製造方法 | |
| KR20010004612A (ko) | 포토 마스크 및 이를 이용한 반도체 소자의 미세패턴 형성방법 | |
| US5248575A (en) | Photomask with phase shifter and method of fabricating semiconductor device by using the same | |
| KR0172255B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| JPH06267890A (ja) | 小さなマスク開口部を製造するためのリソグラフィー方法およびその製造物 | |
| JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
| KR100278917B1 (ko) | 반도체 소자의 콘택 마스크 제조방법 | |
| KR970006928B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH10213896A (ja) | レチクル | |
| KR0126656B1 (ko) | 반도체 장치의 제조 방법 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| KR100223324B1 (ko) | 반도체 장치의 미세패턴 제조방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| EP1041441A2 (en) | Device manufacturing method | |
| KR0137997B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| JPH0451151A (ja) | 位相シフトレチクルの製作方法 | |
| JPH0766113A (ja) | レチクル及び位置合わせ用バーニアの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070717 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080717 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090717 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100717 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110717 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 15 |
|
| LAPS | Cancellation because of no payment of annual fees |