KR0126656B1 - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법Info
- Publication number
- KR0126656B1 KR0126656B1 KR1019930023822A KR930023822A KR0126656B1 KR 0126656 B1 KR0126656 B1 KR 0126656B1 KR 1019930023822 A KR1019930023822 A KR 1019930023822A KR 930023822 A KR930023822 A KR 930023822A KR 0126656 B1 KR0126656 B1 KR 0126656B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- layer
- forming
- photoresist
- exposed
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000001020 plasma etching Methods 0.000 claims abstract description 7
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- 230000000903 blocking effect Effects 0.000 claims description 21
- 239000007788 liquid Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 229920005591 polysilicon Polymers 0.000 abstract description 7
- 239000011521 glass Substances 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 삼층 레지스트가 형성되어 있는 기판의 노광에 선폭은 동일하고, 간격이 넓은 광차단막 패턴이 형성되어 있는 제 1 노광 마스크로 노광하여 삼층 감광막 패턴을 형성한 후, 이를 마스크로 중간층을 절반 두께로 식각하고, 식각된 중간층상에 별도의 감광막을 형성한다. 그다음 상기 별도의 감광막을 상기 제 1 노광 마스크의 광차단막 패턴과는 엇갈리게 위치하여 중복되지않는 광차단막 패턴들이 형성되어 있는 제 2 노광 마스크로 노광하여 감광막 패턴을 형성하고, 노출된 중간층을 식각하여 중간층 패턴을 형성한다. 따라서 상기 중간층 패턴은 두차례의 노광 및 이방성 식각에 의해 절반의 두께로 형성되지만, 하나의 노광 마스크로 형성되는 경우 보다 광분해능을 두배 이상의 향상시켰으므로, 기존의 스테퍼로도 매우 큰 공정 마진을 갖고 미세패턴을 형성할 수 있어, 소자의 설계상 유리할 뿐만 아니라 반도체 장치의 고집적화, 예를들어 64M 또는 256M 디램 이상에 사용할 수 있다.
Description
제 1 도는 종래 기술에 따른 감광막 패턴의 제조 방법을 설명하기 위한 개략도.
제 2 도(a)∼(f)는 본 발명에 따른 감광막 패턴 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
10,20,21 : 노광 마스크 12,22,23 : 투명기판
14,24,25 : 광차단막 패턴 16,26 : 반도체 기판
18,28,29 : 감광막 27 : 폴리 실리콘층
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 특히 삼층 레지스트를 사용한 미세패턴 형성 공정에서 서로 엇갈리는 광차단막 패턴이 형성되어 있는 두장의 노광 마스크로 두차례의 노광 및 반응성 이온에칭 공정을 진행하여 축소 노광 장치의 분해능 이하의 미세 패턴을 형성할 수 있는 반도체 장치의 제조 방법에 관한 것이다.
최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고있으며, 특히 감광막 패턴은 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다. 따라서 감광막 패턴의 미세화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되어 많은 연구가 진행되고 있다.
일반적인 감광막 패턴 형성 공정은 사진 및 현상 공정으로 구성되며, 사진(photo) 공정은 감광제 및 수지(resin)등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 스핀도포 또는 스프레이 방법으로 반도체 기판상에 균일하게 도포한 후, 노광을 반복 수행하는 축소 노광 장치(step and repeat; 이하 스테퍼라칭함)를 사용하여 크롬층으로된 광차단막 패턴들이 형성되어 있는 노광 마스크를 통하여 빛을 선택적으로 조사한다. 이때 상기 광차단막 패턴들은 상기 스테퍼의 광분해능 이상의 크기를 갖는다.
그다음 티.엠.에이.에이치(tetra metyiammonium hydroxide)를 주원료로 하는 약알칼리 현상액을 사용하여 상기 감광액의 중합이 일어나지 않은 부분들을 제거하여 감광막 패턴을 형성한다.
스테퍼의 분해능은 R=k×λ/NA로 표시되며, 여기서 k는 공정 상수,λ는 광원의 광파장 그리고 NA는 스테퍼의 랜즈구경에 관계되는 상수이다.
여기서 상기 요소들 즉, 광 파장이나 랜즈 상수 및 공정 상수들의 조정에는 한계가 있으므로 분해능에도 한계가 있다.
예를들어 살펴보면, 파장이 각각 436,365 및 248nm인 G-라인, i-라인 및 엑시머 fp이저를 광원으로 하는 스테퍼의 공정 분해능으로는 약 0.7, 0.5 또는 0.3μm정도 크기의 패턴이 한계이다.
따라서, 제1도에 도시되어 있는 바와 같이 스테퍼의 광분해능 이하의 미세패턴을 형성하기 위하여 분해능 이하의 광차단막 패턴(l4)이 석영기판(l2)상에 형성되어 있는 노광 마스크(10)를 사용하면, 광의 회절에 의해, 넓은 면적에 약한 에너지로 노광되기 때문에 반도체 기판(16)상에 도포되어 있는 감광막(18)의 패턴으로 예정되지 않은 부분도 노광되어 정확한 패턴이 형성되지 않는다. 이때 상기 회절에 의한 노광효과는 광차단막 패턴의 간격에 영향을 받으며, 선폭에는 영향을 받지 않는다.
이러한 분해능 한계치 이하의 미세패턴을 형성하기 위하여 광 파장을 짧게하거나, 랜즈상수를 증가시키며, 장비의 정밀도를 증가시키고 있으나, 이러한 노력에도 한계가 있다.
따라서, 수차례의 노광 및 현상 공정을 반복 진행하는 다층 감광막 방법이나, 광과의 위상을 반전시켜 인접패턴을 통과한 광과의 간섭에 의한 노광 효과를 감소시키는 위상 반전 마스크를 사용하는 방법등이 사용되고 있다.
그러나 상기의 방법들은 패턴 형성이나 노광 마스크의 형성 공정이 복잡하고, 별도의 장비들을 사용하여야 하는 등의 문제점이 있다. 또한 고해상도의 장비들든 개발에 많은 노력이 필요하며, 반도체 장치의 제조단가를 상승시키는 원인이 된다.
본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 서로 엇갈리게 광차단막 패턴들이 형성되어 있는 두장의 노광 마스크를 사용하여 삼층 레지스트상에 두차례 노광 및 반응성 이온 에칭을 실시하여 스톄퍼의 분해능 이하의 미세패턴을 용이하게 형성할 수 있는 반도체 장치의 제조 방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 장치 제조 방법의 특징은, 소정의 기판 상에 감광막으로 하부층을 형성하는 공정과, 상기 하부층상에 중간층을 형성하는 공정과, 상기 중간층 상에 감광막으로 상부층을 형성하는 공정과, 상기 상부층을 소정의 광차단막 패턴이 형성되어 있는 제 1 노광 마스크를 사용하여 선택적으로 노광하여 상부층 패턴을 형성하는 공정과, 상기 상부층 패턴에 의해 노출되어 있는 상기 중간층을 소정 두께 제거한 후, 상기 상부층 패턴을 제거하는 공정과, 상기 낭아 있는 중간층 상에 감광막을 도포하는 공정과, 상기 감광막을 소정의 광차단막 패턴이 상기 제 1 노광 마스크의 광차단막 패턴들의 사이에 중첩접되지 않도록 번갈아 형성되어 있는 제 2 노광 마스크를 사용하여 선태적으로 노광하여 감광막패턴을 형성하는 공정과, 상기 감광막 패턴에 의해 노출되어 있는 중간층을 상기 하부층의 노출될 때까지 제거하여 중간층 패턴을 형성하고, 상기 감광막 패턴을 제거하는 공정과, 상기 중간층 패턴에 의해 노출되어있는 하부층을 제거하여 하부층 패턴을 형성하는 공정을 구비하여 노광 장치의 광분해능 이하의 미세패턴을 형성함에 있다.
이하, 본 발명에 따른 반도체 장치의 제조 방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.
제2도(a)∼(f)는 본 발명에 따른 감광막 패턴 제조 공정도로서, 감광막 패턴이 식각 마스크로 사용되는 예이다.
먼저, 소정의 피식각층, 예를들어 폴리 실리콘층(27)이 형성되어 있는 반도체 기판(26)상에 하부층인 제 1 감광막(28)과, 중간층인 에스.오.지층(spin on glass; 이하 SOG라 칭함)층(29) 및 상부층인 제2감광막(30)을 순차적으로 형성한다. 이때 상기 제 1 및 제 2 감광막(28),(30)은 비노광 지역이 패턴이 되는 포지티브감광액으로 통상의 스핀도포 또는 스프레이 방법으로 형성되며, 상기 SOG층(29)은 피.에스.지(phosphosilicate glass), 비.피.에스.지 (boro phospho silicate glass), 유.에스.지 (undoped silicate glass) 등의 유리층이다.
그다음 상기 제2감광막(30)을 석영기판(22)상에 소정의 광차단막 패턴(24)들이 형성되어 있는 제 1 노광마스크(20)를 사용하여 선택적으로 일차 노광한다. 이때 상기 제 1 노광 마스크(20)는 광차단막 패턴(24)들이 형성하고자 하는 패턴들 중에서 하나 걸려 하나씩 형성되어 있는 것이다. 즉, 형성하고자 하는 감광막 패턴의 선폭이 0.2μm이고, 패턴간의 간격이 0.2μm로서 1피치가 0.4μm일 경우를 예를들어 보면, 상기 제1노광 마스크(20)에서 광차단막 패턴(24)의 선폭 0.2μm이고, 간격은 0.6μm으로서, 1피치가 0.8μm이다(제2도(a) 참조).
그후, 상기 제2감광막(30)의 노광된 부분을 제거하여 제2감광막(30)패턴을 형성한 후, 상기 제2감광막(30)패턴에 의해 노출되어 있는 SOG층(29)을 반응성 이온 에칭(reactive ion etching)방법으로 이방성 식각하여 총두께의 절반 가량을 제거한다(제2도(b)참조)
그다음 상기 제2감광막(30) 패턴을 제거한 후, 상기 식각되고 남은 SOG층(29)상에 포지티브 감광액으로 제3감광막(31)을 형성하고, 상기 제3감광막(31)을 소정의 광차단막 패턴(25)들이 형성되어 있는 제 2 노광마스크(2l)를 사용하여 선택적으로 이차 노광한다. 이때 상기 제 2 노광 마스크(21)에서 광차단막 패턴(25)은 상기 제 1 노광 마스크(20)의 광차단막 패턴(24)들과 엇갈려 중첩되지 않도록 형성되어 있다. 즉, 선폭 0.2μm, 간격 0.6μm으로 1피치가 0.8μm인 광차단막 패턴(25)들이 상기 제 1 노광 마스크(20)의 광차단막 패턴(24)들과 엇갈리는 위치에 형성되어 있다(제2도(c)참조).
그후, 상기 제3감광막(31)의 노광된 영역들을 제거하여 제3감광막(31) 패턴을 형성한 후, 상기 제3감광막(31) 패턴에 의해 노출되어 있는 SOG층(29)을 반응성 이온 에칭 방법으로 이방성 식각하여 SOG층(29)패턴을 형성하고, 제 1 감광막(28)을 노출시킨다. 이때 상기 SOG층(29) 패턴은 최초에 형성된 SOG층(29)두께의 절반 두께로 형성된다. 이는 남아 있는 SOG층(29) 패턴이 한번씩은 에칭되고, 두번 모두 노출된 부분은 완전히 제거되기 때문이다. 따라서 상기 SOG층(29) 패턴의 선폭은 0.2㎛이고, 간격은 0.2μm로서, 1피치가 0.4μm인 미세패턴이 된다(제2도(d)참조.)
그다음 상기 제 3 감광막(31) 패턴을 제거한 후, 상기 SOG층(29) 패턴에 의해 노출되어 있는 제 1 감광막(28)을 제거하여 제 1 감광막(28) 패턴을 형성하고, 상기 SOG층(29) 패턴을 제거한다(제2도(d참조).
그후, 상기 제1감광막(28) 패턴에 의해 노출되어 있는 폴리 실리콘층(27)은 제거하여 미세한 폴리 실리콘층(27) 패턴을 형성한 후, 상기 제 1 감광막(28) 패턴을 제거한다(제2도(f)참조).
상기에서 포지티브 감광막들을 예로들었으나, 상기 제 1, 제 2 및 제3 감광막을 포지티브/네가티브를 적절히 조절하고 그에 적합한 노광 마스크를 사용하여도 미세패턴을 형성할 수 있음은 물론이다. 따라서, 본 발명의 방법을 사용하면 0.7㎛ 정도의 공정상의 분해능을 갖는 G-라인 스태퍼로도, 충분히 0.35μm 또는 그 이하의 분해능을 갖는 i-라인 또는 액시머 레이저 스테퍼와 같은 분해능을 실현할 수 있으며, 0.5μm의 생산 공정 분해능을 갖는 i-라인 스테퍼로는 0.2μm 이하의 극미세패턴 형성도 실현할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체 장치의 제조 방법은, 삼층 레지스트가 형성되어 있는 기판의 노광에 선폭은 동일하고, 간격이 넓은 광차단막 패턴이 형성되어 있는 제 1 노광 마스크로 노광하여 삼층 감광막 패턴을 형성한 후, 이를 마스크로 중간층을 절반 두께로 식각하고, 식각된 중간층상에 별도의 감광막을 형성한다. 그다음 상기 별도의 감광막을 상기 제 1 노광 마스크의 광차단막 패턴과는 엇갈리게 위치하여 중복되지 않는 광차단막 패턴들이 형성되어 있는 제 2 노광 마스크로 노광하여 감광막 패턴을 형성하고, 노출된 중간층을 식각하여 중간층 패턴을 형성한다. 따라서 상기 중간층 패턴은 두차례의 노광 및 이방성 식각에 의해 절반의 두께로 형성되지만, 하나의 노광 마스크로 형성되는 경우 보다 광분해능을 두배 이상의 향상시켰으므로, 기존의 스테퍼로도 매우 큰 공정 마진을 갖고 미세패턴을 형성할 수 있어, 소자의 설계상 유리할 뿐만 아나라 반도체 장치의 고집적화, 예를들어 64M 또는 256M 디램 이상에 사용할 수 있는 효과가 있다.
Claims (3)
- 소정의 기판 상에 감광막으로 하부층을 형성하는 공정과, 상기 하부층상에 중간층을 형성하는 공정과, 상기 중간층 상에 감광막으로 상부층을 형성하는 공정과, 상기 상부층을 소정의 광차단막 패턴이 형성되어있는 제 1 노광 마스크를 사용하여 선택적으로 노광하여 상부층 패턴을 형성하는 공정과, 상기 상부층 패턴에 의해 노출되어 있는 상기 중간층을 소정 두께 제거한 후, 상기 상부층 패턴을 제거하는 공정과, 상기 남아 있는 중간층 상에 감광막을 도포하는 공정과, 상기 감광막을 소정의 광차단막 패턴이 상기 제 1 노광 마스크의 광차단막 패턴들의 사이에 중첩되지 않도록 번갈아 형성되어 있는 제 2노광 마스크를 사용하여 선택적으로 노광하여 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴에 의해 노출되어 있는 중간층을 상기 하부층이 노출될 때까지 제거하여 중간층 패턴을 형성하고, 상기 감광막 패턴을 제거하는 공정과, 상기 중간층 패턴에 의해 노출되어 있는 하부층을 제거하여 하부층 패턴을 형성하는 공정을 구비하여 노광 장치의 광분해능 이하의 미세패턴을 형성하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 감광막들을 포지티브형 또는 네가티브형 감광액으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 중간층 식각 공정을 반응성 이온 에칭에 의한 이방성 식각방법으로 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023822A KR0126656B1 (ko) | 1993-11-10 | 1993-11-10 | 반도체 장치의 제조 방법 |
| DE4440230A DE4440230C2 (de) | 1993-11-10 | 1994-11-10 | Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements |
| JP27667194A JP2803999B2 (ja) | 1993-11-10 | 1994-11-10 | 半導体装置の微細パターン製造法 |
| GB9422666A GB2284300B (en) | 1993-11-10 | 1994-11-10 | Process for forming fine pattern of semiconductor device |
| US08/656,972 US5705319A (en) | 1993-11-10 | 1996-06-06 | Process for forming fine patterns for a semiconductor device utilizing three photosensitive layers |
| US08/659,741 US5741625A (en) | 1993-11-10 | 1996-06-06 | Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material |
| US08/883,289 US5716758A (en) | 1993-11-10 | 1997-06-26 | Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930023822A KR0126656B1 (ko) | 1993-11-10 | 1993-11-10 | 반도체 장치의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950015584A KR950015584A (ko) | 1995-06-17 |
| KR0126656B1 true KR0126656B1 (ko) | 1998-04-02 |
Family
ID=19367743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930023822A KR0126656B1 (ko) | 1993-11-10 | 1993-11-10 | 반도체 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0126656B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358413B1 (ko) * | 2000-07-06 | 2002-10-25 | 주식회사 파루 | 펄스정전분무장치 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802229B1 (ko) * | 2006-05-12 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체 소자의 패턴 형성 방법 |
-
1993
- 1993-11-10 KR KR1019930023822A patent/KR0126656B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358413B1 (ko) * | 2000-07-06 | 2002-10-25 | 주식회사 파루 | 펄스정전분무장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950015584A (ko) | 1995-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0128828B1 (ko) | 반도체 장치의 콘택홀 제조방법 | |
| JP2803999B2 (ja) | 半導体装置の微細パターン製造法 | |
| EP0601887B1 (en) | Method for forming pattern | |
| US5338626A (en) | Fabrication of phase-shifting lithographic masks | |
| JP2002075857A (ja) | レジストパタン形成方法 | |
| KR0126656B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH05243115A (ja) | 半導体装置の製造方法 | |
| KR19980028362A (ko) | 반도체소자의 미세 패턴 제조방법 | |
| KR100278917B1 (ko) | 반도체 소자의 콘택 마스크 제조방법 | |
| KR0128833B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR970010568B1 (ko) | 반도체 장치의 제조 방법 | |
| KR970006928B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH06267890A (ja) | 小さなマスク開口部を製造するためのリソグラフィー方法およびその製造物 | |
| JP3475309B2 (ja) | 位相シフトフォトマスクの製造方法 | |
| KR940010508B1 (ko) | 미세패턴 형성방법 | |
| KR0125294B1 (ko) | 반도체 장치의 콘택홀 제조장치 | |
| JPH0817703A (ja) | パターン形成方法 | |
| JPH0431858A (ja) | マスクの製作方法 | |
| KR970008269B1 (ko) | 반도체 소자의 미세패턴 제조방법 | |
| KR970004421B1 (ko) | 반도체 노광장치 | |
| JPH1167640A (ja) | 露光方法及び露光用マスク | |
| KR970002430B1 (ko) | 반도체 소자의 감광막패턴 제조방법 | |
| KR100712982B1 (ko) | 반도체 소자의 노광 장치 | |
| KR100525090B1 (ko) | 마스크 사이즈보다 미세한 폭을 갖는 감광막 패턴 형성 방법 | |
| JPH0547623A (ja) | 光露光によるレジストマスクパターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120921 Year of fee payment: 16 |
|
| EXPY | Expiration of term |