KR950015584A - 반도체 장치의 제조방법 - Google Patents

반도체 장치의 제조방법 Download PDF

Info

Publication number
KR950015584A
KR950015584A KR1019930023822A KR930023822A KR950015584A KR 950015584 A KR950015584 A KR 950015584A KR 1019930023822 A KR1019930023822 A KR 1019930023822A KR 930023822 A KR930023822 A KR 930023822A KR 950015584 A KR950015584 A KR 950015584A
Authority
KR
South Korea
Prior art keywords
pattern
layer
intermediate layer
photoresist
forming
Prior art date
Application number
KR1019930023822A
Other languages
English (en)
Other versions
KR0126656B1 (ko
Inventor
배상만
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930023822A priority Critical patent/KR0126656B1/ko
Priority to DE4440230A priority patent/DE4440230C2/de
Priority to JP27667194A priority patent/JP2803999B2/ja
Priority to GB9422666A priority patent/GB2284300B/en
Publication of KR950015584A publication Critical patent/KR950015584A/ko
Priority to US08/656,972 priority patent/US5705319A/en
Priority to US08/659,741 priority patent/US5741625A/en
Priority to US08/883,289 priority patent/US5716758A/en
Application granted granted Critical
Publication of KR0126656B1 publication Critical patent/KR0126656B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 삼층 레지스트가 형성되어 있는 기판의 노광에 선폭은 동일하고, 간격이 넓은 광차단막 패턴이 형성되어 있는 제 1 노광 마스크로 노광하여 삼층 감광막 패턴을 형성한 후, 이를 마스크로 중간층을 절반 두께로 식각하고, 식각된 중간층상에 별도의 감광막을 형성한다. 그다음 상기 별도의 감광막을 상기 제 1 노광 마스크의 광차단막 패턴과는 엇갈리게 위치하여 중복되지않는 광차단막 패턴들이 형성되어 있는 제 2 노광 마스크로 노광하여 감광막 패턴을 형성하고, 노출된 중간층을 식각하여 중간층 패턴을 형성한다. 따라서 상기 중간층 패턴은 두차례의 노광 및 이방성 식각에 의해 절반의 두께로 형성되지만, 하나의 노광 마스크로 형성되는 경우 보다 광분해능을 두배 이상의 향상시켰으므로, 기존의 스테퍼로도 매우 큰 공정 마진을 갖고 미세패턴을 형성할 수 있어, 소자의 설계상 유리할 뿐만 아니라 반도체 장치의 고집적화, 예를들어 64M 또는 256M 디램 이상에 사용할 수 있다.

Description

반도체 장치의 제조 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도(a)∼(f)는 본 발명에 따른 감광막 패턴 제조 공정도.

Claims (3)

  1. 소정의 기판 상에 감광막으로 하부층을 형성하는 공정과, 상기 하부층상에 중간층을 형성하는 공정과, 상기 중간층 상에 감광막으로 상부층을 형성하는 공정과, 상기 상부층을 소정의 광차단막 패턴이 형성되어있는 제 1 노광 마스크를 사용하여 선택적으로 노광하여 상부층 패턴을 형성하는 공정과, 상기 상부층 패턴에 의해 노출되어 있는 상기 중간층을 소정 두께 제거한 후, 상기 상부층 패턴을 제거하는 공정과, 상기 남아 있는 중간층 상에 감광막을 도포하는 공정과, 상기 감광막을 소정의 광차단막 패턴이 상기 제 1 노광 마스크의 광차단막 패턴들의 사이에 중첩되지 않도록 번갈아 형성되어 있는 제 2노광 마스크를 사용하여 선택적으로 노광하여 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴에 의해 노출되어 있는 중간층을 상기 하부층이 노출될 때까지 제거하여 중간층 패턴을 형성하고, 상기 감광막 패턴을 제거하는 공정과, 상기 중간층 패턴에 의해 노출되어 있는 하부층을 제거하여 하부층 패턴을 형성하는 공정을 구비하여 노광 장치의 광분해능 이하의 미세패턴을 형성하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 감광막들을 포지티브형 또는 네가티브형 감광액으로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 중간층 식각 공정을 반응성 이온 에칭에 의한 이방성 식각방법으로 실시하는 것을 특징으로 하는 반도체 장치의 제조 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930023822A 1993-11-10 1993-11-10 반도체 장치의 제조 방법 KR0126656B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019930023822A KR0126656B1 (ko) 1993-11-10 1993-11-10 반도체 장치의 제조 방법
DE4440230A DE4440230C2 (de) 1993-11-10 1994-11-10 Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements
JP27667194A JP2803999B2 (ja) 1993-11-10 1994-11-10 半導体装置の微細パターン製造法
GB9422666A GB2284300B (en) 1993-11-10 1994-11-10 Process for forming fine pattern of semiconductor device
US08/656,972 US5705319A (en) 1993-11-10 1996-06-06 Process for forming fine patterns for a semiconductor device utilizing three photosensitive layers
US08/659,741 US5741625A (en) 1993-11-10 1996-06-06 Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material
US08/883,289 US5716758A (en) 1993-11-10 1997-06-26 Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930023822A KR0126656B1 (ko) 1993-11-10 1993-11-10 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR950015584A true KR950015584A (ko) 1995-06-17
KR0126656B1 KR0126656B1 (ko) 1998-04-02

Family

ID=19367743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930023822A KR0126656B1 (ko) 1993-11-10 1993-11-10 반도체 장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR0126656B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802229B1 (ko) * 2006-05-12 2008-02-11 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358413B1 (ko) * 2000-07-06 2002-10-25 주식회사 파루 펄스정전분무장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100802229B1 (ko) * 2006-05-12 2008-02-11 주식회사 하이닉스반도체 반도체 소자의 패턴 형성 방법

Also Published As

Publication number Publication date
KR0126656B1 (ko) 1998-04-02

Similar Documents

Publication Publication Date Title
KR940022693A (ko) 미세패턴 형성방법
KR930022494A (ko) 노출 마스크와 노출 마스크 기판의 제조 방법 및 노출 마스크를 기초로 한 패턴 형성방법
KR940020508A (ko) 반도체 칩 범프의 제조방법
KR960000179B1 (ko) 에너지 절약형 포토마스크
JPS5595324A (en) Manufacturing method of semiconductor device
KR950015584A (ko) 반도체 장치의 제조방법
KR910020802A (ko) 마스크의 제작방법
KR100278917B1 (ko) 반도체 소자의 콘택 마스크 제조방법
KR950014974A (ko) 반도체 장치의 제조 방법
KR930001301A (ko) 반도체 패턴 형성방법
KR950019920A (ko) 반도체 소자의 미세패턴 제조방법
KR950015577A (ko) 반도체소자의 제조방법
KR950021040A (ko) 반도체 장치의 제조방법
KR970049008A (ko) 반도체소자의 미세패턴 제조방법
KR950025854A (ko) 반도체 소자의 미세패턴 제조방법
KR0171944B1 (ko) 반도체소자의 미세패턴 제조방법
KR970018536A (ko) 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법
TW463236B (en) Microlithography process to prevent curved pattern
KR950012630A (ko) 위상반전 마스크 및 그 제조 방법
KR20020091990A (ko) 리소그래피 공정에서의 근접효과 제거 방법
KR950015805A (ko) 반도체 장치의 제조방법
JPH0553322A (ja) パターン形成方法
KR950014976A (ko) 반도체 장치의 제조 방법
JPH0283545A (ja) 波長選択型フォトマスク
KR930006854A (ko) 렌즈형 마스크 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 16

EXPY Expiration of term