KR950014974A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR950014974A KR950014974A KR1019930024497A KR930024497A KR950014974A KR 950014974 A KR950014974 A KR 950014974A KR 1019930024497 A KR1019930024497 A KR 1019930024497A KR 930024497 A KR930024497 A KR 930024497A KR 950014974 A KR950014974 A KR 950014974A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- photoresist
- film
- exposure mask
- layer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 반도체 장치의 제조 방법에 관한 것으로서, 형성하고자 하는 패턴과 선폭은 동일하고, 간격이 넓은 광차단막 패턴이 향성되어 있는 제1노광 마스크를 사용하여 제1감광막을 노광한 후, 유기 금속 물질에 노출시켜 실리레이션층을 형성한다. 그다음 상기 제1감광막 상에 제2감광막을 형성하고, 상기 제1노광 마스크의 광차단막 패턴과는 엇갈리게 위치하여 중복되지 않는 광차단막 패턴들이 형성되어 있는 제2노광 마스크를 사용하여 제2감광막을 노광하여 제2감광막 패턴을 형성한 후, 상기 제2감광막 패턴에 의해 노출되어 있는 실리레이션층을 제1감광막의 노광영역보다 빨리 식각되도록하여 상기 제1감광막의 노광 영역으로 정의된 제1감광막의 패턴과 상기 제2감광막 패턴 하부의 실리레이션층 패턴이 번갈아 형성된다. 따라서 하나의 노광 마스크로 형성되는 경우 보다 광분해능을 두배 이상 향상시켰으므로, 기존의 스테퍼로도 매우 큰 공정 마진을 갖고 미세 패턴을 형성할 수 있어, 소자의 설계 상 유리할 뿐만 아니라 반도체 장치의 고집적화, 예를 들어 64M 또는 256M 디렘 이상에 사용할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래 기술에 따른 감광막 패턴의 제조 방법을 설명하기 위한 개략도,
제2도 (A)∼(F)는 본 발명에 따른 감광막 패턴 제조 공정도.
Claims (3)
- 소정의 기판 상에 제1감광막을 형성하는 공정과, 상기 제1감광막을 소정의 광차단막 패턴이 형성되어 있는 제1노광 마스크를 사용하여 선택적으로 노광하는 공정과, 상기 제1감광막을 유기 금속물질에 노출시켜 노광영역과 비노광 영역에 선택적으로 유기 금속 물질이 확산되어 있는 유기 금속 결합층을 형성하는 공정과, 상기 제1감광막 상에 제2감광막을 형성하는 공정과, 상기 제2감광막을 소정의 광차단막 패턴이 상기 제1노광 마스크의 광차단막 패턴들의 사이에 중첩되지 않도록 번갈아 형성되어 있는 제2노광 마스크를 사용하여 선택적으로 노광하여 상기 유기 금속 결합층 상에 제2감광막 패턴을 형성하는 공정과, 상기 제2감광막 패턴에 의해 노출되어 있는 유기 금속 결합층을 제거하여 상기 제2감광막 패턴 하부의 유기금속 결합층 패턴과 제1감광막 패턴을 형성하는 공정을 구비하여 노광 장치의 광분해능 이하의 미세 패턴을 형성하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제1 및 제2 감광막을 포지티브형 또는 네가티브형 감광액으로 형성하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 유기 금속 물질로 Si을 함유하는 물질을 사용하여 실리레이션하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930024497A KR970006928B1 (ko) | 1993-11-17 | 1993-11-17 | 반도체 장치의 제조 방법 |
DE4440230A DE4440230C2 (de) | 1993-11-10 | 1994-11-10 | Verfahren zur Bildung feiner Strukturen eines Halbleiterbauelements |
JP27667194A JP2803999B2 (ja) | 1993-11-10 | 1994-11-10 | 半導体装置の微細パターン製造法 |
GB9422666A GB2284300B (en) | 1993-11-10 | 1994-11-10 | Process for forming fine pattern of semiconductor device |
US08/656,972 US5705319A (en) | 1993-11-10 | 1996-06-06 | Process for forming fine patterns for a semiconductor device utilizing three photosensitive layers |
US08/659,741 US5741625A (en) | 1993-11-10 | 1996-06-06 | Process for forming fine patterns in a semiconductor device utilizing multiple photosensitive film patterns and organic metal-coupled material |
US08/883,289 US5716758A (en) | 1993-11-10 | 1997-06-26 | Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930024497A KR970006928B1 (ko) | 1993-11-17 | 1993-11-17 | 반도체 장치의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950014974A true KR950014974A (ko) | 1995-06-16 |
KR970006928B1 KR970006928B1 (ko) | 1997-04-30 |
Family
ID=19368305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930024497A KR970006928B1 (ko) | 1993-11-10 | 1993-11-17 | 반도체 장치의 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR970006928B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100372306B1 (ko) * | 1998-11-19 | 2003-08-25 | 삼성전자주식회사 | 박막트랜지스터의제조방법 |
-
1993
- 1993-11-17 KR KR1019930024497A patent/KR970006928B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100372306B1 (ko) * | 1998-11-19 | 2003-08-25 | 삼성전자주식회사 | 박막트랜지스터의제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR970006928B1 (ko) | 1997-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960005864A (ko) | 미세패턴 형성방법 | |
KR970018110A (ko) | 반도체장치의 패턴 형성방법 | |
KR950014974A (ko) | 반도체 장치의 제조 방법 | |
KR910020802A (ko) | 마스크의 제작방법 | |
KR950015584A (ko) | 반도체 장치의 제조방법 | |
KR960002587A (ko) | 웨이퍼 가장자리의 패턴불균일 방지를 위한 노광방법 | |
KR980010603A (ko) | 포토마스크 제조방법 | |
KR950025854A (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR950021040A (ko) | 반도체 장치의 제조방법 | |
KR960002592A (ko) | 반도체 소자의 제조방법 | |
KR930001301A (ko) | 반도체 패턴 형성방법 | |
KR960019486A (ko) | 반도체소자의 콘택 마스크 제조방법 | |
KR950015577A (ko) | 반도체소자의 제조방법 | |
KR950021045A (ko) | 반도체 소자의 미세 패턴 형성방법 | |
KR950021158A (ko) | 광학적 스텝퍼를 이용한 금속반도체 전계효과 트랜지스터의 미세선폭 형성방법 | |
KR950025485A (ko) | 반도체소자의 감광막 패턴 제조방법 | |
KR970016754A (ko) | 반도체 장치용 마스크 제조방법 | |
KR970076077A (ko) | 더미패턴을 사용하는 반도체소자의 제조방법 | |
KR970051898A (ko) | 반도체 장치의 패턴 형성 방법 | |
KR950021028A (ko) | 반도체 장치의 제조 방법 | |
KR950021147A (ko) | 반도체 장치의 제조방법 | |
KR950019920A (ko) | 반도체 소자의 미세패턴 제조방법 | |
KR970049008A (ko) | 반도체소자의 미세패턴 제조방법 | |
KR940015704A (ko) | 실리레이션용 감광막 패턴 형성방법 | |
KR970072014A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |