KR970018536A - 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법 - Google Patents

원통형 캐패시터를 형성하는 반도체기억장치의 제조방법 Download PDF

Info

Publication number
KR970018536A
KR970018536A KR1019950031090A KR19950031090A KR970018536A KR 970018536 A KR970018536 A KR 970018536A KR 1019950031090 A KR1019950031090 A KR 1019950031090A KR 19950031090 A KR19950031090 A KR 19950031090A KR 970018536 A KR970018536 A KR 970018536A
Authority
KR
South Korea
Prior art keywords
forming
manufacturing
polysilicon layer
semiconductor memory
memory device
Prior art date
Application number
KR1019950031090A
Other languages
English (en)
Inventor
오석환
여정호
남정림
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950031090A priority Critical patent/KR970018536A/ko
Publication of KR970018536A publication Critical patent/KR970018536A/ko

Links

Abstract

본 발명은 반도체 장치 제조 방법에 관한 것으로서, 특히 원통형 캐패시터를 형성하는 반도체 기억 장치의 제조 방법에 관한 것이다. 원통형 캐패시터를 형성하는 반도체 기억 장치의 제조 방법은, 기판위에 절연물질층을 형성하는 제1공정; 상기 절연물질층을 패터닝하여 상기 기판의 소정 영역을 노출시키는 접촉창을 형성하는 제2공정; 상기 결과물 전면에 상기 접촉창을 채우는 폴리 실리콘층을 형성하는 제3공정; 상기 폴리 실리콘층상에 축적 전극용 마스크를 사용하여 포지티브 감광막 패턴을 형성하는 제4공정; 상기 포지티티브 감광막 패턴을 식각 마스크로 하여 상기 폴리 실리콘층을 식각하는 제5공정; 상기 포지티브 감광막을 제거하는 제6공정; 상기 결과물상에 상기 축적 전극용 마스크를 사용하여 상기 식각된 폴리 실리콘층의 중앙 부분이 노출되도록 네거티브 감광막을 형성하는 제7공정; 상기 노출된 폴리 실리콘층을 일정 깊이만큼 식각하여 원통형의 축적 전극을 형성하는 제8공정을 포함한다. 본 발명의 반도체 기억 소자의 제조 방법은 1장의 레티클(Reticle)로 2회의 사진/식각 공정을 실시하여 간단히 원통형 캐패시터를 형성하는 방법으로 종래의 복잡한 공정에서 발생하는 공정불량의 발생등을 방지할 수 있다.

Description

원통형 캐패시터를 형성하는 반도체기억장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제4도는 본 발명에 따른 반도체 기억 장치의 캐패시터 형성방법을 설명하기 위한 단면도들이다.

Claims (4)

  1. 원통형 캐패시터를 형성하는 반도체 기억 장치의 제조 방법에 있어서, 기판위에 절연물질층을 형성하는 제1공정; 상기 절연물질층을 패터닝하여 상기 기판의 소정 영역을 노출시키는 접촉창을 형성하는 제2공정; 상기 결과물 전면에 상기 접촉창을 채우는 폴리 실리콘층을 형성하는 제3공정; 상기 접촉창 상부의 폴리 실리콘층 상에 축적 전극용 마스크를 사용하여 포지티브 감광막 패턴을 형성하는 제4공정; 상기 포지티브 감광막 패턴을 식각 마스크로 하여 상기 폴리 실리콘층을 식각하는 제5공정; 상기 포지티브 감광막을 제거하는 제6공정; 상기 결과물상에 상기 축적 전극용 마스크를 사용하여 상기 식각된 폴리 실리콘층의 중앙 부분이 노출되도록 네거티브 감광막을 형성하는 제7공정; 상기 노출된 폴리 실리콘층을 일정 깊이만큼 식각하여 원통형의 축적 전극을 형성하는 제8공정을 포함함을 특징으로 하는 원통형 캐패시터를 형성하는 반도체 기억 장치의 제조 방법.
  2. 제1항에 있어서, 패터닝하는 제4공정과 제7공정은 동일한 레티클로 극성(Polarity)이 다른 감광막(Photo Resist)을 이용하여 2회의 패턴을 형성하는 것을 특징으로 하는 원통형 캐패시터를 형성하는 반도체 기억 장치의 제조 방법.
  3. 제2항에 있어서, 제4공정의 1차 노광과 제7공정의 2차 노광시 정렬을 위하여 레티클 상에 정렬마크를 그려 넣어 이를 2차 노광시 사용하여 정렬의 정도를 향상시키는 것을 특징으로 하는 원통형 캐패시터를 형성하는 반도체 기억장치의 제조방법.
  4. 제1항에 있어서, 다른 두 개의 레티클을 이용하여 2회의 사진/식각 공정을 통해 원통형의 캐패시터 모양을 만드는 것을 특징으로 하는 원통형 캐패시터를 형성하는 반도체 기억장치의 제조방법.
KR1019950031090A 1995-09-21 1995-09-21 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법 KR970018536A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031090A KR970018536A (ko) 1995-09-21 1995-09-21 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031090A KR970018536A (ko) 1995-09-21 1995-09-21 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법

Publications (1)

Publication Number Publication Date
KR970018536A true KR970018536A (ko) 1997-04-30

Family

ID=66616101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031090A KR970018536A (ko) 1995-09-21 1995-09-21 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법

Country Status (1)

Country Link
KR (1) KR970018536A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003750A (ko) * 1998-06-29 2000-01-25 김영환 반도체 소자의 캐패시터 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000003750A (ko) * 1998-06-29 2000-01-25 김영환 반도체 소자의 캐패시터 형성방법

Similar Documents

Publication Publication Date Title
KR0128828B1 (ko) 반도체 장치의 콘택홀 제조방법
KR960005864A (ko) 미세패턴 형성방법
KR970018110A (ko) 반도체장치의 패턴 형성방법
JPH05326358A (ja) 微細パターン形成方法
KR970018536A (ko) 원통형 캐패시터를 형성하는 반도체기억장치의 제조방법
KR100516747B1 (ko) 반도체소자의 미세패턴 형성방법
KR930001301A (ko) 반도체 패턴 형성방법
KR20030050172A (ko) 반도체 소자의 감광막 패턴 형성 방법
KR100569537B1 (ko) 반도체소자의 포토레지스트 패턴 형성방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
KR950015577A (ko) 반도체소자의 제조방법
KR100358161B1 (ko) 반도체소자제조방법
KR950015584A (ko) 반도체 장치의 제조방법
KR100198599B1 (ko) 반도체 소자의 정렬 및 노광방법
KR930017174A (ko) 커패시터 제조방법
KR100209366B1 (ko) 반도체 소자의 미세패턴 제조방법
KR950029859A (ko) 감광막 패턴 형성 방법
KR960019517A (ko) 반도체 소자의 콘택 홀 제조방법
KR980006348A (ko) 반도체소자의 캐패시터 제조방법
KR20000042882A (ko) 레지스트 패턴 형성방법
KR950034414A (ko) 반도체소자의 감광막 패턴 제조방법
KR970049008A (ko) 반도체소자의 미세패턴 제조방법
KR930006839A (ko) 반도체 제조공정의 미세패턴 형성방법
KR950007110A (ko) 반도체 메모리 장치의 제조방법
KR960005806A (ko) 반도체소자의 감광막패턴 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination