KR20000042882A - 레지스트 패턴 형성방법 - Google Patents

레지스트 패턴 형성방법 Download PDF

Info

Publication number
KR20000042882A
KR20000042882A KR1019980059174A KR19980059174A KR20000042882A KR 20000042882 A KR20000042882 A KR 20000042882A KR 1019980059174 A KR1019980059174 A KR 1019980059174A KR 19980059174 A KR19980059174 A KR 19980059174A KR 20000042882 A KR20000042882 A KR 20000042882A
Authority
KR
South Korea
Prior art keywords
resist
duv
line
pattern
resist pattern
Prior art date
Application number
KR1019980059174A
Other languages
English (en)
Inventor
조찬섭
송정호
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980059174A priority Critical patent/KR20000042882A/ko
Publication of KR20000042882A publication Critical patent/KR20000042882A/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Structural Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Architecture (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 레지스트 패턴 형성방법에 관한 것으로, 특히, DUV 공정 및 I-라인 공정을 이용하여 단차가 발생된 부분에서 양호한 레지스트 패턴을 얻기 위한 방법에 관한 것이다. 본 발명의 레지스트 패턴 형성방법은, 임이의 패턴이 형성되는 것으로 인하여 단차가 발생된 반도체 기판 상에 상부 표면이 평탄하게 DUV 공정에서 사용되는 레지스트를 도포하는 단계; 상기 DUV용 레지스트 상에 I-라인 공정에서 사용되는 레지스트를 도포하는 단계; 소정의 레티클을 이용한 I-라인 공정을 수행하여 상기 I-라인용 레지스트를 노광하고, 현상 공정을 통해 노광된 I-라인용 레지스트 부분을 제거하여 상기 DUV용 레지스트 상에 그의 소정 부분들을 노출시키는 제1레지스트 패턴을 형성하는 단계; 및 상기 제1레지스트 패턴을 베리어로하는 DUV 공정을 수행하여 노출된 DUV용 레지스트 부분들을 노광하고, 현상 공정을 통해 노광된 DUV용 레지스트를 부분을 제거하여 제2레지스트 패턴을 형성하는 단계를 포함하여 이루어진다.

Description

레지스트 패턴 형성방법
본 발명은 레지스트 패턴 형성방법에 관한 것으로, 특히, DUV 공정 및 I-라인 공정을 이용하여 단차가 발생된 부분에서 양호한 레지스트 패턴을 얻기 위한 방법에 관한 것이다.
반도체 소자의 제조 공정에 있어서, 콘택홀 또는 패턴을 형성하기 위한 방법으로서, 감광성 중합체 패턴을 마스크로해서 그 하부의 피식각층을 식각하는 리소그라피(Lithography) 공정이 이용되고 있다. 이러한 리소그라피 공정은 피식각층 상에 레지스트 패턴(Resist Pattern)을 형성하는 공정과, 상기 레지스트 패턴을 베리어로하여 피식각층을 식각하는 공정을 포함한다.
여기서, 레지스트 패턴은 통상 피식각층 상에 레지스트(Resist)를 도포하고, 준비된 레티클(Reticle)을 이용하여 상기 레지스트를 선택적으로 노광한 후, 이어서, 소정의 화학용액을 이용한 현상 공정을 수행하여 노광되거나, 또는, 비노광된 레지스트 부분을 제거하여 형성한다.
한편, 리소그라피 공정으로 구현할 수 있는 패턴의 임계 치수(Critical Demension)는 상기한 리소그라피 공정에서 매우 중요한데, 일반적으로 양산 단계에서 사용되고 있는 G-라인(λ=436nm) 또는 I-라인(λ=365nm) 장비를 이용한 리소그라피 공정에서는 통상 0.5㎛ 정도의 임계 치수를 얻고 있다.
그러나, 패턴의 임계 치수가 0.35㎛ 이하로 감소되고 있는 실정에서, 상기한 G-라인 또는 I-라인 장비로는 0.35㎛ 이하의 임계 치수를 갖는 고집적 반도체 소자의 제조 공정에는 적용할 수 없다. 이에 따라, 최근에는 I-라인 보다도 더 짧은 파장, 예컨데, 248㎚ KrF 노광 장비를 이용하는 DUV(Deep UltraViolet) 공정이 제안되었다.
그러나, 적층 구조 방식을 적용하고 있는 반도체 소자의 제조 공정에서, 임이의 패턴으로 인하여 단차가 발생되는 경우, 높은 지역과 낮은 지역 모두에 양호한 레지스트 패턴을 형성할 수 없는 문제점이 있다.
즉, 노광 공정시에는 단차에 상관없이 모든 부분에 대하여 동시에 노광을 수행하게 되는데, 이때, 단차가 높은 부분과 낮은 부분에 대하여 동일한 공정 조건으로 노광을 실시하게 되면, 광원의 초점면이 양측 부분에서 상이한 것에 기인하여 어느 한 쪽 영역의 레지스트 패턴은 제대로 형성되지 못하게 된다.
따라서, 상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, I-라인을 광원으로 사용하는 노광 공정과 DUV 소오스를 광원으로 이용하는 노광 공정을 함께 이용함으로써, 단차가 발생된 양측 부분 모두에 양호한 레지스트 패턴을 형성할 수 있는 레지스트 패턴 형성방법을 제공하는데, 그 목적이 있다.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 레지스트 패턴 형성방법을 설명하기 위한 공정 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1 : 반도체 기판 2 : 임이의 패턴
3 : DUV용 레지스트 3a : 제2레지스트 패턴
4 : I-라인용 레지스트 4a : 제1레지스트 패턴
5 : 레티클
상기와 같은 목적을 달성하기 위한 본 발명의 레지스트 패턴 형성방법은, 임이의 패턴이 형성되는 것으로 인하여 단차가 발생된 반도체 기판 상에 상부 표면이 평탄하게 DUV 공정에서 사용되는 레지스트를 도포하는 단계; 상기 DUV용 레지스트 상에 I-라인 공정에서 사용되는 레지스트를 도포하는 단계; 소정의 레티클을 이용한 I-라인 공정을 수행하여 상기 I-라인용 레지스트를 노광하고, 현상 공정을 통해 노광된 I-라인용 레지스트 부분을 제거하여 상기 DUV용 레지스트 상에 그의 소정 부분들을 노출시키는 제1레지스트 패턴을 형성하는 단계; 및 상기 제1레지스트 패턴을 베리어로하는 DUV 공정을 수행하여 노출된 DUV용 레지스트 부분들을 노광하고, 현상 공정을 통해 노광된 DUV용 레지스트를 부분을 제거하여 제2레지스트 패턴을 형성하는 단계를 포함하여 이루어진다.
본 발명에 따르면, I-라인 공정과 DUV 공정을 순차적으로 수행하여 레지스트 패턴을 형성하기 때문에, 단차가 발생된 부분에서도 양호한 레지스트 패턴을 형성할 수 있다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 1a 내지 도 1c는 발명의 실시예에 따른 레지스트 패턴 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다.
우선, 도 1a에 도시된 바와 같이, 임이의 패턴(2)에 의해 단차가 발생된 반도체 기판(1) 상에 DVU 공정에서 사용되는 레지스트(3)를 도포한다. 이때, DUV용 레지스트(3)는 그의 상부 표면이 평탄화되도록 한다. 그런 다음, DUV 공정용 레지스트(3) 상에 I-라인 공정에서 사용되는 레지스트(4)를 도포한다.
다음으로, 도 1b에 도시된 바와 같이, 준비된 레티클(5)을 이용한 I-라인 공정을 수행하여 I-라인용 레지스트를 노광하고, 이어서, 노광된 I-라인용 레지스트 부분들이 제거되도록, 공지된 현상 공정을 수행하여 DUV용 레지스트(3) 상에 그의 소정 부분들을 노출시키는 제1레지스트 패턴(4a)을 형성한다.
이때, 주지된 바와 같이, I-라인용 레지스트와 DUV용 레지스트는 그 물성, 예컨데, 광학적 밀도(Optical Density)가 서로 다르기 때문에, I-라인 공정시에 상기 I-라인용 레지스트는 노광되지만, DUV용 레지스트는 노광되지 않는다.
다음으로, 도 1c에 도시된 바와 같이, I-라인용 레지스트로 이루어진 제1레지스트 패턴(4a)을 노광 마스크로 이용하는 DUV 공정을 수행하여 노출된 DUV용 레지스트 부분들을 노광하고, 이어서, 현상 공정을 수행하여 노광된 DUV 레지스트 부분이 제거함으로써, I-라인용 레지스트로 이루어진 제1레지스트 패턴(4a)의 하부에 그와 동일한 폭을 갖는 DUV 공정용 레지스트로 이루어진 제2레지스트 패턴(3a)을 형성한다.
상기에서, DUV의 파장은 I-라인용 레지스트를 투과하는 비율이 매우 낮기 때문에, 상기 I-라인용 레지스트를 노광시키지 못할 뿐만 아니라, I-라인용 레지스트의 바텀에 거의 도달되지 못한다.
따라서, 본 발명의 실시예에서와 같이 DUV 공정시에 I-라인용 레지스트로 이루어진 제1레지스트 패턴을 노광 마스크로서 사용할 경우에는, DUV용 레지스트에 대한 노광을 용이하게 수행할 수 있기 때문에, 단차가 높은 지역 및 낮은 지역 모두에 양호한 레지스트 패턴을 형성할 수 있다.
이상에서와 같이, 본 발명은 DUV 공정에서 사용하는 레지스트와 I-라인 공정에서 사용하는 레지스트를 적층시키고, 상기 DUV용 레지스트의 노광시에 상기 I-라인 레지스트를 하드 마스크로 이용함으로써, 단차가 발생된 부분에서의 노광 공정을 비교적 용이하게 수행할 수 있고, 결과적으로는, 단차가 높은 지역과 낮은 지역 모두에 양호한 레지스트 패턴을 형성할 수 있기 때문에, 반도체 소자의 신뢰성을 향상시킬 수 있게 된다.
또한, 레지스트 패턴의 두께를 두껍게 할 수 있는 것에 기인하여 식각 선택비의 불량을 감소시킬 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (1)

  1. 임이의 패턴이 형성되는 것으로 인하여 단차가 발생된 반도체 기판 상에 상부 표면이 평탄하게 DUV용 레지스트를 도포하는 단계;
    상기 DUV용 레지스트 상에 I-라인용 레지스트를 도포하는 단계;
    소정의 레티클을 이용한 I-라인 공정을 수행하여 상기 I-라인용 레지스트를 노광하고, 현상 공정을 통해 노광된 I-라인용 레지스트 부분을 제거하여 상기 DUV용 레지스트 상에 그의 소정 부분들을 노출시키는 제1레지스트 패턴을 형성하는 단계; 및
    상기 제1레지스트 패턴을 베리어로하는 DUV 공정을 수행하여 노출된 DUV용 레지스트 부분들을 노광하고, 현상 공정을 통해 노광된 DUV용 레지스트를 부분을 제거하여 제2레지스트 패턴을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 레지스트 패턴 형성방법.
KR1019980059174A 1998-12-28 1998-12-28 레지스트 패턴 형성방법 KR20000042882A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980059174A KR20000042882A (ko) 1998-12-28 1998-12-28 레지스트 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059174A KR20000042882A (ko) 1998-12-28 1998-12-28 레지스트 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20000042882A true KR20000042882A (ko) 2000-07-15

Family

ID=19566135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059174A KR20000042882A (ko) 1998-12-28 1998-12-28 레지스트 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20000042882A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929724B1 (ko) * 2007-12-24 2009-12-03 주식회사 동부하이텍 반도체소자의 감광막 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929724B1 (ko) * 2007-12-24 2009-12-03 주식회사 동부하이텍 반도체소자의 감광막 형성방법

Similar Documents

Publication Publication Date Title
KR20030002145A (ko) 반도체소자의 패턴 형성 방법
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
KR20010017560A (ko) 이중 다마신 구조 형성 방법
KR19980028362A (ko) 반도체소자의 미세 패턴 제조방법
KR20000042882A (ko) 레지스트 패턴 형성방법
KR100545185B1 (ko) 미세 콘택홀 형성 방법
KR100372816B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
KR100436771B1 (ko) 반도체소자의감광막패턴형성방법
KR19990000089A (ko) 반도체소자의 미세패턴 형성방법
KR20000004485A (ko) 반도체 소자의 미세패턴 형성방법
KR100365752B1 (ko) 반도체소자의콘택홀형성방법
KR100569537B1 (ko) 반도체소자의 포토레지스트 패턴 형성방법
KR100586531B1 (ko) 패턴 밀도에 따른 패턴 식각 시간 설정 방법
KR100220940B1 (ko) 반도체 소자의 미세패턴 제조방법
KR20020091990A (ko) 리소그래피 공정에서의 근접효과 제거 방법
KR0137618B1 (ko) 포토레지스트 패턴 형성방법
KR20050089291A (ko) 반도체 소자의 미세패턴 형성 방법
KR100443525B1 (ko) 레지스트패턴형성방법
KR100516746B1 (ko) 노광마스크의 제조방법
KR100853461B1 (ko) 아르곤플로라이드 광원을 이용한 반도체 소자의 패턴형성방법
KR100476378B1 (ko) 탑표면이미지프로세스에의해형성된레지스트패턴제거방법
KR100358161B1 (ko) 반도체소자제조방법
KR19990054909A (ko) 이중 감광막을 이용한 미세 감광막패턴 형성방법
KR19990003517A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination