KR20010017560A - 이중 다마신 구조 형성 방법 - Google Patents
이중 다마신 구조 형성 방법 Download PDFInfo
- Publication number
- KR20010017560A KR20010017560A KR1019990033142A KR19990033142A KR20010017560A KR 20010017560 A KR20010017560 A KR 20010017560A KR 1019990033142 A KR1019990033142 A KR 1019990033142A KR 19990033142 A KR19990033142 A KR 19990033142A KR 20010017560 A KR20010017560 A KR 20010017560A
- Authority
- KR
- South Korea
- Prior art keywords
- photoresist
- forming
- insulating
- contact hole
- photoresist layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 230000009977 dual effect Effects 0.000 title abstract description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 69
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 239000010949 copper Substances 0.000 description 6
- 238000007687 exposure technique Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/422—Stripping or agents therefor using liquids only
- G03F7/423—Stripping or agents therefor using liquids only containing mineral acids or salts thereof, containing mineral oxidizing substances, e.g. peroxy compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 장치의 이중 다마신 구조 형성 방법에 관한 것으로, 하부 금속 배선이 형성된 제 1 절연막 상에 제 2, 제 3 절연막을 차례로 형성한다. 사진 공정을 통해 상기 하부 금속 배선을 노출하도록 상기 제 3, 제 2 절연막을 식각하여 콘택홀을 형성한다. 상기 콘택홀을 포토레지스트막으로 채운 후 사진 공정을 통해 상기 제 2 절연막이 노출되도록 상기 제 3 절연막을 식각하여 상부 배선용 오프닝을 형성한다. 모든 포토레지스트막을 제거하므로 이중 다마신 구조가 형성된다. 이와 같이, 상기 콘택홀을 포토레지스트막으로 채운 후 식각하므로 상기 콘택홀 에지 부분이 손상을 받지 않게 된다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로 이중 다마신 구조 형성 방법에 관한 것이다.
종래에 금속 배선을 형성하는 방법은 절연막 상에 도전막을 증착하고 배선이 패터닝된 마스크를 사용하여 도전막을 식각하는 방법이 사용되었다. 반도체 장치가 고집적화 되어감에 따라 정보 전송 속도 향상과 유지를 위해 금속 배선으로 구리(copper, Cu) 배선을 사용해야만 한다. 그러나 현재의 기술로는 구리를 직접 식각할 수 없으므로 기판에 다마신(damascene) 구조를 형성하여 구리를 증착한 후 화학적 기계적 연마(CMP:Chemical Mechanical Polishing)를 이용하여 평탄화 식각을 하게 된다. 다마신 공정은 원하는 배선 구조로 기판 내에 홈을 파고 그 안에 도전막을 채우는 방법이다. 다마신 공정은 주로 반도체의 금속 배선 형성을 위해 사용되어진다.
이중 다마신 구조는 배선 패턴(line pattern)을 먼저 형성한 후 콘택 패턴(contact pattern)을 형성하는 방법(line first dual damascene)과 콘택 패턴을 먼저 형성한 후 배선 패턴을 형성하는 방법(contact first dual damascene)이 있다. 배선 패턴을 먼저 형성하는 경우 금속막 두께가 두꺼워질 경우 콘택 패턴 형성이 어려워 추가로 단일 다마신 구조를 사용해야 하는 단점이 있다. 콘택 패턴을 먼저 형성하는 경우에는 배선 패턴을 형성하기 위해 절연막을 식각할 때 콘택 패턴이 커지는 현상이 있다.
도 1은 종래의 이중 다마신 구조의 문제점을 보여주는 단면도이다.
도 1을 참조하면, 종래의 이중 다마신 구조 형성 방법은 하부 금속 배선(112)이 형성된 제 1 절연막(110) 상에 제 2, 제 3 절연막(114, 116)이 차례로 증착된다. 상기 제 3 절연막(116) 상에 제 1 포토레지스트막이 패터닝되어 상기 하부 금속 배선(112)이 노출되도록 상기 제 3, 제 2 절연막(116, 114)이 식각된다. 이로써, 콘택홀이 형성된다. 다음, 제 2 포토레지스트막이 패터닝되어 상기 제 2 절연막(114)이 노출되도록 상기 제 3 절연막(116)이 식각된다. 이로써, 상부 금속 배선 오프닝이 형성된다. 결과적으로, 도 1에 보여지듯, 이중 다마신 구조가 형성된다. 그러나 상기 제 3 절연막(116)이 식각되어 상부 금속 배선 오프닝이 형성되는 과정에서 상기 제 2 절연막(114)의 콘택홀 상부 에지 부분(118)이 식각되어 라운드(round) 형태가 되고 그 폭이 너무 넓어지게 된다.
상기 콘택홀이 과다하게 넓어지면 콘택 저항을 조절할 수 없는 문제점이 드러난다.
본 발명은 상술한 제반 문제를 해결하기 위해 제안된 것으로 이중 다마신 구조에서 하부 구조의 에지 부위에 손상이 가해져 그 폭이 넓어지는 것을 방지할 수 있는 이중 다마신 구조 형성 방법을 제공함에 그 목적이 있다.
도 1은 종래의 이중 다마신 구조의 문제점을 보여주는 단면도 및;
도 2a 내지 도 2i는 본 발명의 실시예에 따른 이중 다마신 구조 형성 방법을 순차적으로 보여주는 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명
110, 210 : 제 1 절연막 112, 212 : 하부 금속 배선
114, 214 : 제 2 절연막 116, 216 : 제 3 절연막
218 : 제 1 포토레지스트막 220 : 콘택홀 형성용 레티클
222 : 광선 221 : 콘택홀
224 : 제 2 포토레지스트막 226 : 제 3 포토레지스트막
228 : 상부 배선 형성용 레티클 229 : 오프닝
상술한 목적을 달성하기 위한 본 발명에 의하면, 이중 다마신 형성 방법은,하부 금속 배선이 형성된 제 1 절연막 상에 제 2, 제 3 절연막을 차례로 증착한다. 상기 제 3 절연막 상에 콘택홀 형성용 제 1 포토레지스트막 패턴을 형성한다. 상기 제 1 포토레지스트막 패턴을 마스크로 사용하여 상기 하부 금속 배선이 노출되도록 상기 제 3, 제 2 절연막을 식각하여 콘택홀을 형성한다. 상기 제 1 포토레지스트막 패턴을 제거한다. 상기 콘택홀을 제 2 포토레지스트막으로 채운다. 상기 제 3 절연막과 상기 제 2 포토레지스트막 상에 상부 배선 형성용 제 3 포토레지스트막 패턴을 형성한다. 상기 제 3 포토레지스트막 패턴을 마스크로 사용하여 상기 제 2 절연막이 노출되도록 상기 제 3 절연막 및 상기 제 2 포토레지스트막을 식각한다. 상기 제 2, 제 3 포토레지스트막을 제거한다.
(실시예)
도 2a 내지 도 2i를 참조하여 본 발명의 실시예를 자세히 설명한다.
본 발명의 신규한 이중 다마신 구조 형성 방법은, 하부 배선 라인이 형성된 제 1 절연막 상에 제 2, 제 3 절연막이 증착된다. 사진 공정을 통해 상기 제 3, 제 2 절연막이 식각되어 콘택홀이 형성된다. 상기 콘택홀을 포토레지스트막으로 채운 후 사진 공정을 통해 상기 제 3 절연막이 식각되어 상부 배선 라인용 오프닝이 형성된다. 포토레지스트막을 모두 제거하므로 에지 손상이 없는 이중 다마신 구조의 콘택홀과 배선 라인 오프닝이 형성된다.
도 2a 내지 도 2i는 본 발명의 실시예에 다른 이중 다마신 구조 형성 방법을 순차적으로 보여주는 단면도이다.
도 2a를 참조하면, 하부 금속 배선(212)이 형성된 제 1 절연막(210) 상에 제 2, 제 3 절연막(214, 216)이 순차적으로 형성된다. 상기 제 3 절연막(216) 상에 제 1 포토레지스트막(218)이 형성된다. 상기 제 1 포토레지스트막(218)은 포지티브 레지스트(positive resist)로 형성된다. 상기 포지티브 레지스트는 노광 지역이 현상(develop) 공정시 제거되고 비노광 지역이 남아 마스크 역할을 하는 특성을 갖고 있다.
상기 제 1 포토레지스트막(218) 상에 콘택홀 형성용 레티클(reticle)(220)이 마스크 역할을 하여 상기 제 1 포토레지스트막에 노광(222)이 된다. 상기 레티클(220)은 회로 패턴이 그려진 유리판이다. 상기 노광(222)에는 광학 노광 기술과 비광학 노광 기술이 있다. 광학 노광 기술은 i-라인(파장:365nm), KrF 엑시머 레이저(excimer laser, 파장:248nm) 및 ArF 엑시머 레이저(파장:193nm) 빛을 이용한 방법이다. 비광학 노광 기술은 전자빔 전사방식(electron beam direct writing), 이온빔 전사방식(focused ion beam writing) 및 X-선(X-ray)을 이용한 방법이 있다. 반도체가 고집적화가 되어감에 따라 상기 노광 파장은 짧아지고, 비광학 노광 기술을 이용하는 방향으로 가고 있다.
도 2b를 참조하면, 현상 공정을 통해 상기 제 1 포토레지스트막(218)이 패터닝 된다. 상기 제 1 포토레지스트막(218)이 포지티브 레지스트이기 때문에 노광 지역이 식각되고 비노광 지역은 그대로 남아 있다.
도 2c를 참조하면, 상기 제 1 포토레지스트막 패턴(218)을 사용하여 상기 하부 금속 배선(212)이 노출되도록 상기 제 3, 제 2 절연막(216, 214)이 식각된다. 이로써, 상기 제 2, 제 3 절연막(214, 216) 내에 콘택홀(221)이 형성된다. 이때, 상기 제 1 포토레지스트막(218)도 일부(218a) 식각된다.
도 2d를 참조하면, 상기 제 1 포토레지스트막(218)이 스트립(strip) 공정을 통해 제거된다. 상기 스트립 용액은 인산 용액(phosphric acid, H3PO4)이 사용된다. 상기 콘택홀(221)을 포함하여 상기 제 3 절연막(216) 상에 제 2 포토레지스트막(224)이 형성된다. 상기 제 2 포토레지스트막(224)은 네가티브 레지스트 (negative resist)로 형성된다. 상기 네가티브 레지스트는 비노광 지역이 현상 공정시 식각되고 노광 지역이 남아 마스크 역할을 하는 특성을 갖고 있다. 상기 콘택홀 형성용 레티클(220)이 사용되어 상기 제 2 포토레지스트막(224)에 노광(222)이 된다.
도 2e를 참조하면, 현상 공정을 통해 상기 제 2 포토레지스트막(224)이 패터닝 된다. 상기 제 2 포토레지스트막(224)은 네가티브 레지스트이기 때문에 비노광 지역이 식각되고 노광지역이 남는다. 따라서, 도 2e에 도시된 것처럼 상기 콘택홀(221)에 제 2 포토레지스트막(224)이 채워진 상태가 된다.
도 2f를 참조하면, 기판 전면에 제 3 포토레지스트막(226)이 형성된다. 상기 제 3 포토레지스트막(226)은 포지티브 레지스트이다. 상부 배선 형성용 레티클(228)이 사용되어 상기 제 3 포토레지스트막(226)에 노광(222)이 된다.
도 2g를 참조하면, 상기 제 3 포토레지스트막(226)은 포지티브 레지스트이기 때문에, 현상 공정시 노광 지역이 식각되고 비노광 지역은 남게 된다. 이때, 상기 제 3 포토레지스트막(226) 하부의 상기 제 2 포토레지스트막(224)이 노출되면서 일부 식각된다.
도 2h를 참조하면, 상기 제 3 포토레지스트 패턴(226)을 마스크로 사용하여 상기 제 2 절연막(214) 상부 표면이 노출되도록 상기 제 3 절연막(216)이 식각된다. 이때, 상기 제 3, 제 2 포토레지스트막(226, 224)이 일부 식각된다. 이때, 상기 제 2 포토레지스트막(224)이 식각되면서 폴리머(polymer)가 발생된다. 상기 폴리머로 인하여 상기 제 2 절연막(214)이 과식각되지 않게 된다.
도 2i를 참조하면, 스트립 공정을 통해 상기 제 3, 제 2 포토레지스트막 (226, 224)이 제거된다. 이로써, 상기 제 3, 제 2 절연막(216, 214)에 이중 다마신 구조가 형성된다. 후속으로 구리(Cu), 알루미늄(Al) 및 텅스텐(W) 등이 이중 다마신 구조에 채워져 콘택 플러그와 상부 배선이 형성된다.
본 발명은 콘택홀에 포토레지스트막을 채운 후 상부 배선 형성용 오프닝을 형성하고 포토레지스트막을 제거하므로 상기 콘택홀 에지에 손상을 주지 않는 이중 다마신 구조를 형성할 수 있는 효과가 있다.
Claims (3)
- 하부 금속 배선(212)이 형성된 제 1 절연막(210) 상에 제 2, 제 3 절연막(214, 216)을 차례로 증착하는 단계;상기 제 3 절연막(216) 상에 콘택홀 형성용 제 1 포토레지스트막 패턴(218)을 형성하는 단계;상기 제 1 포토레지스트막 패턴(218)을 마스크로 사용하여 상기 하부 금속 배선(212)이 노출되도록 상기 제 3, 제 2 절연막(216, 214)을 식각하여 콘택홀(221)을 형성하는 단계;상기 제 1 포토레지스트막 패턴(218)을 제거하는 단계;상기 콘택홀(221)을 제 2 포토레지스트막(224)으로 채우는 단계;상기 제 3 절연막(216)과 상기 제 2 포토레지스트막(224) 상에 상부 배선 형성용 제 3 포토레지스트막 패턴(226)을 형성하는 단계;상기 제 3 포토레지스트막 패턴(226)을 마스크로 사용하여 상기 제 2 절연막(214)이 노출되도록 상기 제 3 절연막(216) 및 상기 제 2 포토레지스트막(224)을 식각하는 단계 및;상기 제 2, 제 3 포토레지스트막(224, 226)을 제거하는 단계를 포함하는 이중 다마신 구조 형성 방법.
- 제 1 항에 있어서,상기 제 1, 제 3 포토레지스트막(218, 226)은 포지티브 레지스트이고, 상기 제 2 포토레지스트막(224)은 네가티브 레지스트인 이중 다마신 구조 형성 방법.
- 제 1 항에 있어서,상기 스트립 공정에 사용되는 용액은 인산(H3PO4) 용액이다.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990033142A KR20010017560A (ko) | 1999-08-12 | 1999-08-12 | 이중 다마신 구조 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990033142A KR20010017560A (ko) | 1999-08-12 | 1999-08-12 | 이중 다마신 구조 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010017560A true KR20010017560A (ko) | 2001-03-05 |
Family
ID=19606963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990033142A KR20010017560A (ko) | 1999-08-12 | 1999-08-12 | 이중 다마신 구조 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010017560A (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419901B1 (ko) * | 2001-06-05 | 2004-03-04 | 삼성전자주식회사 | 듀얼 다마신 배선을 가지는 반도체 소자의 제조방법 |
| KR100430472B1 (ko) * | 2001-07-12 | 2004-05-10 | 삼성전자주식회사 | 듀얼 다마신 공정을 이용한 배선 형성 방법 |
| KR100431086B1 (ko) * | 2002-07-11 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| KR100462758B1 (ko) * | 2002-05-02 | 2004-12-20 | 동부전자 주식회사 | 구리 듀얼 다마신을 위한 포토 공정 |
| KR100875027B1 (ko) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 메탈 라인 형성 방법 |
| KR100875026B1 (ko) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 메탈 라인 형성 방법 |
| KR100875028B1 (ko) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 메탈 라인 형성 방법 |
| KR100909175B1 (ko) * | 2002-12-27 | 2009-07-22 | 매그나칩 반도체 유한회사 | 듀얼 다마신 패턴 형성 방법 |
| KR100941208B1 (ko) * | 2002-12-24 | 2010-02-10 | 동부일렉트로닉스 주식회사 | 반도체 제조 공정중 듀얼 다마신 패턴 형성 방법 |
-
1999
- 1999-08-12 KR KR1019990033142A patent/KR20010017560A/ko not_active Application Discontinuation
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419901B1 (ko) * | 2001-06-05 | 2004-03-04 | 삼성전자주식회사 | 듀얼 다마신 배선을 가지는 반도체 소자의 제조방법 |
| KR100430472B1 (ko) * | 2001-07-12 | 2004-05-10 | 삼성전자주식회사 | 듀얼 다마신 공정을 이용한 배선 형성 방법 |
| KR100462758B1 (ko) * | 2002-05-02 | 2004-12-20 | 동부전자 주식회사 | 구리 듀얼 다마신을 위한 포토 공정 |
| KR100875027B1 (ko) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 메탈 라인 형성 방법 |
| KR100875026B1 (ko) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 메탈 라인 형성 방법 |
| KR100875028B1 (ko) * | 2002-06-29 | 2008-12-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 메탈 라인 형성 방법 |
| KR100431086B1 (ko) * | 2002-07-11 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체 소자의 구리 배선 형성 방법 |
| KR100941208B1 (ko) * | 2002-12-24 | 2010-02-10 | 동부일렉트로닉스 주식회사 | 반도체 제조 공정중 듀얼 다마신 패턴 형성 방법 |
| KR100909175B1 (ko) * | 2002-12-27 | 2009-07-22 | 매그나칩 반도체 유한회사 | 듀얼 다마신 패턴 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100323161B1 (ko) | 기판상의 특징부 형성 방법, 트렌치 및 비아 제조 방법, 자기 정렬된 도선 및 상호 접속체 제조 방법 | |
| KR100350289B1 (ko) | 배선과 자기 정렬되는 서브임계 콘택 홀의 형성 방법 | |
| KR20010017560A (ko) | 이중 다마신 구조 형성 방법 | |
| US6214737B1 (en) | Simplified sidewall formation for sidewall patterning of sub 100 nm structures | |
| JPH0750694B2 (ja) | 導電層形成方法 | |
| US5366848A (en) | Method of producing submicron contacts with unique etched slopes | |
| KR100529637B1 (ko) | 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법 | |
| KR100384876B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| JP2004040019A (ja) | 金属配線の形成方法 | |
| KR100307488B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| KR100709453B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR100578222B1 (ko) | 반도체소자에서의 개선된 듀얼 대머신 공정 | |
| KR0144229B1 (ko) | 반도체 소자의 미세 콘택 형성 방법 | |
| KR100723466B1 (ko) | 듀얼다마신 공정용 포토마스크, 그 제조방법 및 그포토마스크를 이용한 듀얼다마신 배선 형성방법 | |
| KR100248809B1 (ko) | 반도체 장치 제조방법 | |
| KR100309904B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR20040041877A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100545219B1 (ko) | 듀얼 다마신 배선을 위한 비아홀 및 트랜치 형성 방법 | |
| KR100546142B1 (ko) | 반도체소자의 콘택홀 제조방법_ | |
| KR20030049574A (ko) | 반도체 소자의 미세 라인 패턴 형성방법 | |
| KR20080018433A (ko) | 반도체 소자의 금속 배선 패턴 형성 방법 | |
| KR20000042882A (ko) | 레지스트 패턴 형성방법 | |
| KR20040001845A (ko) | 반도체소자의 패턴 형성방법 | |
| KR20010044932A (ko) | 반도체 소자의 메탈 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |