JP2004040019A - 金属配線の形成方法 - Google Patents
金属配線の形成方法 Download PDFInfo
- Publication number
- JP2004040019A JP2004040019A JP2002198401A JP2002198401A JP2004040019A JP 2004040019 A JP2004040019 A JP 2004040019A JP 2002198401 A JP2002198401 A JP 2002198401A JP 2002198401 A JP2002198401 A JP 2002198401A JP 2004040019 A JP2004040019 A JP 2004040019A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist film
- via hole
- trench
- film
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
【課題】デュアルダマシン法によるトレンチの形成方法において、ビアホール上に良好なトレンチレジストパターンを形成する。
【解決手段】ビアホール内を埋め込むように層間絶縁膜上に第１のフォトレジスト膜を塗布し、少なくともビアホール内の第１のフォトレジスト膜を露光した後、第１のフォトレジスト膜上に第２のフォトレジスト膜を塗布する。次に、トレンチパターンのフォトマスクを用いて第２のフォトレジスト膜を露光し、第２のフォトレジスト膜および第１のフォトレジスト膜を同時に現像してトレンチレジストパターンを形成する。この構成により、ビアホール内のレジスト未感光によるレジスト残りを防止するとともに、第２のフォトレジスト膜がビアホールの有無によらず均一に塗布できる。
【選択図】 図１
【解決手段】ビアホール内を埋め込むように層間絶縁膜上に第１のフォトレジスト膜を塗布し、少なくともビアホール内の第１のフォトレジスト膜を露光した後、第１のフォトレジスト膜上に第２のフォトレジスト膜を塗布する。次に、トレンチパターンのフォトマスクを用いて第２のフォトレジスト膜を露光し、第２のフォトレジスト膜および第１のフォトレジスト膜を同時に現像してトレンチレジストパターンを形成する。この構成により、ビアホール内のレジスト未感光によるレジスト残りを防止するとともに、第２のフォトレジスト膜がビアホールの有無によらず均一に塗布できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は金属配線の形成方法に関し、特に、金属配線を埋め込むトレンチの形成方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化に伴い、配線間容量が増大し、半導体装置の遅延時間が長くなるという問題があるため、配線形成工程では配線導電膜に銅（Ｃｕ）を、層間絶縁膜にフッ素（Ｆ）を含むシリコン酸化膜などの低誘電率膜を用いる。この時、Ｃｕの加工が困難であるため、堆積した層間絶縁膜にビアホールとトレンチを形成した後、ビアホールとトレンチにＣｕを埋め込み、ＣｕをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で研磨することにより、配線を形成するデュアルダマシン法が用いられている。
【０００３】
以下に図７〜図８および図９を参照して、半導体装置における従来の金属配線の形成方法を説明する。図７〜図８は、従来のデュアルダマシン法によって金属配線を製造する際の半導体装置の断面図である。図９は、従来の金属配線の形成方法の問題点を示す断面図である。
【０００４】
図７〜図９において、２９は第１の層間絶縁膜中に第１の金属配線を形成した半導体基板、３０は保護膜、３１は第２の層間絶縁膜、３２はビアホールレジストパターン、３３はビアホール、３４はトレンチレジストパターン、３５はトレンチ、３６は第２の金属配線、３７は現像不良のトレンチレジストパターン、３８はフェンス、３９は変形したビアホールである。
【０００５】
まず、図７（ａ）に示すように、第１の層間絶縁膜中に第１の金属配線を形成した半導体基板２９上に、ＣＶＤ法などの成膜方法で保護膜３０を形成し、第２の層間絶縁膜３１を形成した後、フォトリソグラフィー技術を用いて所望のビアホールレジストパターン３２を形成し、ドライエッチング技術を用いて、ビアホールレジストパターン３２をマスクに第２の層間絶縁膜３１をドライエッチングし、ビアホール３３を形成する。
【０００６】
次に、図７（ｂ）に示すように、ビアホールレジストパターン３２を除去するためにアッシングと洗浄を行った後、フォトリソグラフィー技術を用いて所望のトレンチレジストパターン３４を形成する。
【０００７】
次に、図７（ｃ）に示すように、ドライエッチング技術を用いて、トレンチレジストパターン３４をマスクに第２の層間絶縁膜３１のドライエッチングを行い、トレンチ３５を形成する。
【０００８】
次に、図８（ａ）に示すように、トレンチレジストパターン３４を除去するためにアッシングと洗浄を行った後、保護膜３０の開口をドライエッチングにより行う。
【０００９】
次に、図８（ｂ）に示すように、メッキ法により前記ビアホール３３およびトレンチ３５に金属膜を埋め込み、ＣＭＰを用いてビアホール３３およびトレンチ３５外の金属膜を除去することにより、第２の金属配線３６が形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、トレンチレジストパターン３４形成における上記従来の構成では、図９（ａ）に示すように、トレンチレジストパターン３４形成時に、ビアホール３３内のフォトレジスト膜が露光されていないため解像せず、現像不良のトレンチレジストパターン３７が形成される。
【００１１】
次に、図９（ｂ）に示すように、この状態で第２の層間絶縁膜３１をドライエッチングすると、フェンス３８が発生し、配線抵抗が大きくなるという問題点を有していた。
【００１２】
また、図９（ｃ）に示すように、ビアホール３３を形成後にトレンチ３５を形成する上記従来の構成では、トレンチ形成のためのドライエッチング時に、第２の層間絶縁膜３１からなるビアホール３３部分がエッチングされるため、変形したビアホール３９が形成されるという問題点を有していた。
【００１３】
本発明は上記の課題を鑑みてなされたものであり、その目的は、デュアルダマシン法によるトレンチの形成方法において、ビアホール上に良好なトレンチレジストパターンを形成することである。また、ビアホール内にレジストプラグを形成し、その高さの制御ができるため、良好なデュアルダマシン用配線パターンを形成する金属配線の形成方法を提供することである。
【００１４】
【課題を解決するための手段】
上記の目的を達成するために、本発明による金属配線の形成方法は、半導体基板上の層間絶縁膜にビアホールを形成する工程と、ビアホール内を埋め込むように層間絶縁膜上に第１のフォトレジスト膜を塗布する工程と、少なくともビアホール内の第１のフォトレジスト膜を露光する工程と、第１のフォトレジスト膜上に第２のフォトレジスト膜を塗布する工程と、トレンチパターンのフォトマスクを用いて第２のフォトレジスト膜を露光した後、第２のフォトレジスト膜および第１のフォトレジスト膜を同時に現像してレジストパターンを形成する工程と、レジストパターンを用いて層間絶縁膜にトレンチを形成する工程とを備えたことを特徴とする。
【００１５】
この構成によれば、ビアホール上にトレンチレジストパターンを形成する際、第１のフォトレジスト膜を塗布し、露光のみ行うことにより、ビアホール内のレジスト未感光によるレジスト残りを防止するとともに、第２のフォトレジスト膜がビアホールの有無によらず均一に塗布でき、現像時に第１のフォトレジスト膜の感光部分と第２のフォトレジスト膜の感光部分を同時に除去するため、良好なトレンチレジストパターンの形成が容易になる。
【００１６】
また、上記の金属配線の形成方法において、第１のフォトレジスト膜を露光する工程は、フォトマスクを用いてビアホールを含むトレンチ領域の第１のフォトレジスト膜を露光することが好ましい。
【００１７】
また、上記の金属配線の形成方法において、第１のフォトレジスト膜を露光する工程は、第１のフォトレジスト膜を全面露光することが好ましい。
【００１８】
次に、上記の金属配線の形成方法において、レジストパターンを形成する工程において、ビアホール内に所定の高さのレジストプラグを残存させることを特徴とする。
【００１９】
この構成によれば、第１のフォトレジスト膜の露光において、ビアホール内に所定の高さのレジストプラグを残すため、トレンチエッチング時にビアホールが変形しない。また、エッチングされないため第１の金属膜は損傷されない。
【００２０】
また、上記の金属配線の形成方法において、第１のフォトレジスト膜を露光する工程において、所定の露光量で露光することにより、ビアホール内の該第１のフォトレジスト膜は所定の深さまでが感光するが、その下に未感光部分が存在することが好ましい。
【００２１】
また、上記の金属配線の形成方法において、第１のフォトレジスト膜を露光する工程において、所定のフォーカス値で露光することにより、ビアホール内の該第１のフォトレジスト膜は所定の深さまでが感光するが、その下に未感光部分が存在することが好ましい。
【００２２】
【発明の実施の形態】
以下、本発明による金属配線の形成方法の実施形態について、図面を参照しながら説明する。
【００２３】
（第１の実施形態）
図１〜図２は、本発明の第１の実施形態における金属配線を製造する際の半導体装置の断面図である。図１〜図２において、１は第１の層間絶縁膜中に第１の金属配線を形成した半導体基板、２は保護膜、３は第２の層間絶縁膜、４はビアホール、５は第１のフォトレジスト膜、６は第２のフォトレジスト膜、７はトレンチレジストパターン、８はトレンチ、９は第２の金属配線である。
【００２４】
まず、図１（ａ）に示すように、従来例と同様の方法により、第１の層間絶縁膜中に第１の金属配線を形成した半導体基板１上にＣＶＤ法などの成膜方法で保護膜２と第２の層間絶縁膜３を形成し、フォトリソグラフィー技術とドライエッチング技術を用いて、ビアホール４を形成する。
【００２５】
次に、図１（ｂ）に示すように、ビアホール４に第１のフォトレジスト膜５を塗布し、ビアホール４のない部分の第１のフォトレジスト膜５の膜厚が最小となる塗布条件で埋め込む。その後、トレンチパターンのフォトマスクを用いて露光のみ行い、現像は行わない。
【００２６】
次に、図１（ｃ）に示すように、第２のフォトレジスト膜６を塗布する。
【００２７】
次に、図２（ａ）に示すように、トレンチパターンのフォトマスクを用いて露光を行う。その後、現像により第２のフォトレジスト膜６の感光された部分と、感光された第１のフォトレジスト膜５Ａが除去できるため、所望のトレンチレジストパターン７が形成できる。
【００２８】
次に、図２（ｂ）に示すように、トレンチレジストパターン７をマスクに層間絶縁膜３のドライエッチングを行い、層間絶縁膜３にトレンチ８を形成する。
【００２９】
最後に、図２（ｃ）に示すように、従来例と同様な方法により、フォトレジスト膜を除去し、ドライエッチングにより保護膜２の開口を行った後、ビアホール４およびトレンチ８内に第２の金属配線９を形成する。
【００３０】
この第１の実施形態の場合、ビアホール上にトレンチレジストパターンを形成する際、第１のフォトレジスト膜を塗布し、露光のみ行うことにより、ビアホール内のレジスト未感光によるレジスト残りを防止し、トレンチのドライエッチングにおけるフェンスの発生を抑制するとともに、第２のフォトレジスト膜がビアホールの有無によらず均一に塗布でき、現像時に第１のフォトレジスト膜の感光部分と第２のフォトレジスト膜の感光部分を同時に除去するため、良好なトレンチレジストパターンの形成が容易になるという特徴を有している。
【００３１】
（第２の実施形態）
図３〜図４は、本発明の第２の実施形態における金属配線を製造する際の半導体装置の断面図である。図３〜図４において、１０は第１の層間絶縁膜中に第１の金属配線を形成した半導体基板、１１は保護膜、１２は第２の層間絶縁膜、１３はビアホール、１４は第１のフォトレジスト膜、１５は第２のフォトレジスト膜、１６はトレンチレジストパターン、１７はトレンチ、１８は第２の金属配線である。
【００３２】
まず、図３（ａ）に示すように、従来例と同様の方法により、第１の層間絶縁膜中に第１の金属配線を形成した半導体基板１０上にＣＶＤ法などの成膜方法で保護膜１１と第２の層間絶縁膜１２を形成し、フォトリソグラフィー技術とドライエッチング技術を用いて、ビアホール１３を形成する。
【００３３】
次に、図３（ｂ）に示すように、ビアホール１３に第１のフォトレジスト膜１４を塗布し、ビアホール１３のない部分の第１のフォトレジスト膜１４の膜厚が最小となる塗布条件で埋め込む。その後、フォトマスクを用いず露光のみ行い、現像は行わない。
【００３４】
次に、図３（ｃ）に示すように、第２のフォトレジスト膜１５を塗布する。
【００３５】
次に、図４（ａ）に示すように、トレンチパターンのフォトマスクを用いて露光を行う。現像により、第２のフォトレジスト膜１５の感光された部分と、感光された第１のフォトレジスト膜１４Ａが除去できるため、所望のトレンチレジストパターン１６が形成できる。この時、第１のフォトレジスト膜１４の膜厚が薄いこと、また現像時間を最適化することにより、トレンチレジストパターン１６の下の感光された第１のフォトレジスト膜１４Ａは除去されない。
【００３６】
次に、図４（ｂ）に示すように、トレンチレジストパターン１６をマスクに層間絶縁膜１２のドライエッチングを行い、層間絶縁膜１２にトレンチを形成する。
【００３７】
最後に、図４（ｃ）に示すように、従来例と同様な方法により、フォトレジスト膜を除去し、ドライエッチングにより保護膜１１の開口を行った後、ビアホール１３およびトレンチ１７内に第２の金属配線１８を形成する。
【００３８】
この第２の実施形態の場合、ビアホール上にトレンチレジストパターンを形成する際、第１のフォトレジスト膜を塗布し、フォトマスクを用いず露光のみ行うため、第１の実施形態に比べ、マスク使用回数を少なくでき、低コスト化ができるという特徴を有している。
【００３９】
（第３の実施形態）
図５〜図６は、本発明の第３の実施形態における金属配線を製造する際の半導体装置の断面図である。図５〜図６において、１９は第１の層間絶縁膜中に第１の金属配線を形成した半導体基板、２０は保護膜、２１は第２の層間絶縁膜、２２はビアホール、２３は第１のフォトレジスト膜、２４は第２のフォトレジスト膜、２５はレジストプラグ、２６はトレンチレジストパターン、２７はトレンチ、２８は第２の金属配線である。
【００４０】
まず、図５（ａ）に示すように、従来例と同様の方法により、第１の層間絶縁膜中に第１の金属配線を形成した半導体基板１９上にＣＶＤ法などの成膜方法で保護膜２０と第２の層間絶縁膜２１を形成し、フォトリソグラフィー技術とドライエッチング技術を用いて、ビアホール２２を形成する。
【００４１】
次に、図５（ｂ）に示すように、ビアホール２２に第１のフォトレジスト膜２３を塗布し、ビアホール２２のない部分の第１のフォトレジスト膜２３の膜厚が最小となる塗布条件で埋め込む。その後、トレンチパターンのフォトマスクを用いて露光のみ行い、現像は行わない。
【００４２】
次に、図５（ｃ）に示すように、第２のフォトレジスト膜２４を塗布する。
【００４３】
次に、図６（ａ）に示すように、トレンチパターンのフォトマスクを用いて露光を行う。現像により、第２のフォトレジスト膜２４の感光された部分と、感光された第１のフォトレジスト膜２３Ａが除去できるため、所望のトレンチレジストパターン２６が形成できる。この第１のフォトレジスト膜２３の露光時、露光量を変化させることにより、ビアホール２２内のレジスト未感光部分を変化させることができるため、第２のフォトレジスト膜２４の現像時にビアホール２２内にレジストを残し（以下、レジストプラグ２５と称す）、このレジストプラグ２５高さｈの制御が可能となる。
【００４４】
次に、図６（ｂ）に示すように、トレンチレジストパターン２６をマスクに層間絶縁膜２１のドライエッチングを行い、層間絶縁膜２１にトレンチ２７を形成する。
【００４５】
最後に、図６（ｃ）に示すように、従来例と同様な方法により、フォトレジスト膜を除去し、ドライエッチングにより保護膜２０の開口を行った後、ビアホール２２およびトレンチ２７内に第２の金属配線２８を形成する。
【００４６】
この第３の実施形態の場合、第１のフォトレジスト膜の露光において、露光量を変化させることにより、ビアホール内のレジスト未感光部分を変化させ、レジストプラグ２５の高さｈを制御できるため、トレンチパターン形成におけるトレンチ深さも制御することができる。
【００４７】
また、ビアホール２２内にレジストプラグ２５が存在するため、トレンチ２７になる部分以外のビアホール２２の形状が維持されるとともに、トレンチパターン形成中に保護膜２０がエッチングにより除去され、第１の金属配線に損傷を与えることを防止できる。
【００４８】
なお、本実施形態では、ビアホール内のレジスト未感光部分を変化させるために、露光工程における露光量を変化させたが、これに代えて、フォーカス値を変化させることにより、ビアホール内のレジスト未感光部分を変化させてもよい。
【００４９】
【発明の効果】
以上説明したように、本発明の金属配線の形成方法によれば、第１のフォトレジスト膜を塗布し、露光のみ行うことにより、ビアホール内のレジスト未感光によるレジスト残りを防止するとともに、第２のフォトレジスト膜がビアホールの有無によらず均一に塗布でき、現像時に第１のフォトレジスト膜の感光部分と第２のフォトレジスト膜の感光部分を同時に除去するため、良好なトレンチレジストパターンの形成が容易になる。
【００５０】
また、本発明の金属配線の形成方法によれば、第１のフォトレジスト膜の露光において、露光量あるいはフォーカス値を変化させることにより、ビアホール内のレジスト未感光部分を変化させ、レジストプラグの高さを精度よく制御できるので、トレンチエッチング時にビアホールが変形しない。また、保護膜がエッチングされないため、第１の金属膜が損傷されない。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における金属配線の形成方法を示す工程図
【図２】本発明の第１の実施形態における金属配線の形成方法を示す工程図
【図３】本発明の第２の実施形態における金属配線の形成方法を示す工程図
【図４】本発明の第２の実施形態における金属配線の形成方法を示す工程図
【図５】本発明の第３の実施形態における金属配線の形成方法を示す工程図
【図６】本発明の第３の実施形態における金属配線の形成方法を示す工程図
【図７】従来の金属配線の形成方法を示す工程図
【図８】従来の金属配線の形成方法を示す工程図
【図９】従来の金属配線の形成方法の問題点を示す工程図
【符号の説明】
１ 第１の層間絶縁膜中に第１の金属配線を形成した半導体基板
２ 保護膜
３ 第２の層間絶縁膜
４ ビアホール
５ 感光されていない第１のフォトレジスト膜
５Ａ 感光された第１のフォトレジスト膜
６ 第２のフォトレジスト膜
７ トレンチレジストパターン
８ トレンチ
９ 第２の金属配線
１０ 第１の層間絶縁膜中に第１の金属配線を形成した半導体基板
１１ 保護膜
１２ 第２の層間絶縁膜
１３ ビアホール
１４ 感光されていない第１のフォトレジスト膜
１４Ａ 感光された第１のフォトレジスト膜
１５ 第２のフォトレジスト膜
１６ トレンチレジストパターン
１７ トレンチ
１８ 第２の金属配線
１９ 第１の層間絶縁膜中に第１の金属配線を形成した半導体基板
２０ 保護膜
２１ 第２の層間絶縁膜
２２ ビアホール
２３ 感光されていない第１のフォトレジスト膜
２３Ａ 感光された第１のフォトレジスト膜
２４ 第２のフォトレジスト膜
２５ レジストプラグ
２６ トレンチレジストパターン
２７ トレンチ
２８ 第２の金属配線
２９ 第１の層間絶縁膜中に第１の金属配線を形成した半導体基板
３０ 保護膜
３１ 第２の層間絶縁膜
３２ ビアホールレジストパターン
３３ ビアホール
３４ トレンチレジストパターン
３５ トレンチ
３６ 第２の金属配線
３７ 現像不良のトレンチレジストパターン
３８ フェンス
３９ 変形したビアホール
【発明の属する技術分野】
本発明は金属配線の形成方法に関し、特に、金属配線を埋め込むトレンチの形成方法に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化に伴い、配線間容量が増大し、半導体装置の遅延時間が長くなるという問題があるため、配線形成工程では配線導電膜に銅（Ｃｕ）を、層間絶縁膜にフッ素（Ｆ）を含むシリコン酸化膜などの低誘電率膜を用いる。この時、Ｃｕの加工が困難であるため、堆積した層間絶縁膜にビアホールとトレンチを形成した後、ビアホールとトレンチにＣｕを埋め込み、ＣｕをＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法で研磨することにより、配線を形成するデュアルダマシン法が用いられている。
【０００３】
以下に図７〜図８および図９を参照して、半導体装置における従来の金属配線の形成方法を説明する。図７〜図８は、従来のデュアルダマシン法によって金属配線を製造する際の半導体装置の断面図である。図９は、従来の金属配線の形成方法の問題点を示す断面図である。
【０００４】
図７〜図９において、２９は第１の層間絶縁膜中に第１の金属配線を形成した半導体基板、３０は保護膜、３１は第２の層間絶縁膜、３２はビアホールレジストパターン、３３はビアホール、３４はトレンチレジストパターン、３５はトレンチ、３６は第２の金属配線、３７は現像不良のトレンチレジストパターン、３８はフェンス、３９は変形したビアホールである。
【０００５】
まず、図７（ａ）に示すように、第１の層間絶縁膜中に第１の金属配線を形成した半導体基板２９上に、ＣＶＤ法などの成膜方法で保護膜３０を形成し、第２の層間絶縁膜３１を形成した後、フォトリソグラフィー技術を用いて所望のビアホールレジストパターン３２を形成し、ドライエッチング技術を用いて、ビアホールレジストパターン３２をマスクに第２の層間絶縁膜３１をドライエッチングし、ビアホール３３を形成する。
【０００６】
次に、図７（ｂ）に示すように、ビアホールレジストパターン３２を除去するためにアッシングと洗浄を行った後、フォトリソグラフィー技術を用いて所望のトレンチレジストパターン３４を形成する。
【０００７】
次に、図７（ｃ）に示すように、ドライエッチング技術を用いて、トレンチレジストパターン３４をマスクに第２の層間絶縁膜３１のドライエッチングを行い、トレンチ３５を形成する。
【０００８】
次に、図８（ａ）に示すように、トレンチレジストパターン３４を除去するためにアッシングと洗浄を行った後、保護膜３０の開口をドライエッチングにより行う。
【０００９】
次に、図８（ｂ）に示すように、メッキ法により前記ビアホール３３およびトレンチ３５に金属膜を埋め込み、ＣＭＰを用いてビアホール３３およびトレンチ３５外の金属膜を除去することにより、第２の金属配線３６が形成される。
【００１０】
【発明が解決しようとする課題】
しかしながら、トレンチレジストパターン３４形成における上記従来の構成では、図９（ａ）に示すように、トレンチレジストパターン３４形成時に、ビアホール３３内のフォトレジスト膜が露光されていないため解像せず、現像不良のトレンチレジストパターン３７が形成される。
【００１１】
次に、図９（ｂ）に示すように、この状態で第２の層間絶縁膜３１をドライエッチングすると、フェンス３８が発生し、配線抵抗が大きくなるという問題点を有していた。
【００１２】
また、図９（ｃ）に示すように、ビアホール３３を形成後にトレンチ３５を形成する上記従来の構成では、トレンチ形成のためのドライエッチング時に、第２の層間絶縁膜３１からなるビアホール３３部分がエッチングされるため、変形したビアホール３９が形成されるという問題点を有していた。
【００１３】
本発明は上記の課題を鑑みてなされたものであり、その目的は、デュアルダマシン法によるトレンチの形成方法において、ビアホール上に良好なトレンチレジストパターンを形成することである。また、ビアホール内にレジストプラグを形成し、その高さの制御ができるため、良好なデュアルダマシン用配線パターンを形成する金属配線の形成方法を提供することである。
【００１４】
【課題を解決するための手段】
上記の目的を達成するために、本発明による金属配線の形成方法は、半導体基板上の層間絶縁膜にビアホールを形成する工程と、ビアホール内を埋め込むように層間絶縁膜上に第１のフォトレジスト膜を塗布する工程と、少なくともビアホール内の第１のフォトレジスト膜を露光する工程と、第１のフォトレジスト膜上に第２のフォトレジスト膜を塗布する工程と、トレンチパターンのフォトマスクを用いて第２のフォトレジスト膜を露光した後、第２のフォトレジスト膜および第１のフォトレジスト膜を同時に現像してレジストパターンを形成する工程と、レジストパターンを用いて層間絶縁膜にトレンチを形成する工程とを備えたことを特徴とする。
【００１５】
この構成によれば、ビアホール上にトレンチレジストパターンを形成する際、第１のフォトレジスト膜を塗布し、露光のみ行うことにより、ビアホール内のレジスト未感光によるレジスト残りを防止するとともに、第２のフォトレジスト膜がビアホールの有無によらず均一に塗布でき、現像時に第１のフォトレジスト膜の感光部分と第２のフォトレジスト膜の感光部分を同時に除去するため、良好なトレンチレジストパターンの形成が容易になる。
【００１６】
また、上記の金属配線の形成方法において、第１のフォトレジスト膜を露光する工程は、フォトマスクを用いてビアホールを含むトレンチ領域の第１のフォトレジスト膜を露光することが好ましい。
【００１７】
また、上記の金属配線の形成方法において、第１のフォトレジスト膜を露光する工程は、第１のフォトレジスト膜を全面露光することが好ましい。
【００１８】
次に、上記の金属配線の形成方法において、レジストパターンを形成する工程において、ビアホール内に所定の高さのレジストプラグを残存させることを特徴とする。
【００１９】
この構成によれば、第１のフォトレジスト膜の露光において、ビアホール内に所定の高さのレジストプラグを残すため、トレンチエッチング時にビアホールが変形しない。また、エッチングされないため第１の金属膜は損傷されない。
【００２０】
また、上記の金属配線の形成方法において、第１のフォトレジスト膜を露光する工程において、所定の露光量で露光することにより、ビアホール内の該第１のフォトレジスト膜は所定の深さまでが感光するが、その下に未感光部分が存在することが好ましい。
【００２１】
また、上記の金属配線の形成方法において、第１のフォトレジスト膜を露光する工程において、所定のフォーカス値で露光することにより、ビアホール内の該第１のフォトレジスト膜は所定の深さまでが感光するが、その下に未感光部分が存在することが好ましい。
【００２２】
【発明の実施の形態】
以下、本発明による金属配線の形成方法の実施形態について、図面を参照しながら説明する。
【００２３】
（第１の実施形態）
図１〜図２は、本発明の第１の実施形態における金属配線を製造する際の半導体装置の断面図である。図１〜図２において、１は第１の層間絶縁膜中に第１の金属配線を形成した半導体基板、２は保護膜、３は第２の層間絶縁膜、４はビアホール、５は第１のフォトレジスト膜、６は第２のフォトレジスト膜、７はトレンチレジストパターン、８はトレンチ、９は第２の金属配線である。
【００２４】
まず、図１（ａ）に示すように、従来例と同様の方法により、第１の層間絶縁膜中に第１の金属配線を形成した半導体基板１上にＣＶＤ法などの成膜方法で保護膜２と第２の層間絶縁膜３を形成し、フォトリソグラフィー技術とドライエッチング技術を用いて、ビアホール４を形成する。
【００２５】
次に、図１（ｂ）に示すように、ビアホール４に第１のフォトレジスト膜５を塗布し、ビアホール４のない部分の第１のフォトレジスト膜５の膜厚が最小となる塗布条件で埋め込む。その後、トレンチパターンのフォトマスクを用いて露光のみ行い、現像は行わない。
【００２６】
次に、図１（ｃ）に示すように、第２のフォトレジスト膜６を塗布する。
【００２７】
次に、図２（ａ）に示すように、トレンチパターンのフォトマスクを用いて露光を行う。その後、現像により第２のフォトレジスト膜６の感光された部分と、感光された第１のフォトレジスト膜５Ａが除去できるため、所望のトレンチレジストパターン７が形成できる。
【００２８】
次に、図２（ｂ）に示すように、トレンチレジストパターン７をマスクに層間絶縁膜３のドライエッチングを行い、層間絶縁膜３にトレンチ８を形成する。
【００２９】
最後に、図２（ｃ）に示すように、従来例と同様な方法により、フォトレジスト膜を除去し、ドライエッチングにより保護膜２の開口を行った後、ビアホール４およびトレンチ８内に第２の金属配線９を形成する。
【００３０】
この第１の実施形態の場合、ビアホール上にトレンチレジストパターンを形成する際、第１のフォトレジスト膜を塗布し、露光のみ行うことにより、ビアホール内のレジスト未感光によるレジスト残りを防止し、トレンチのドライエッチングにおけるフェンスの発生を抑制するとともに、第２のフォトレジスト膜がビアホールの有無によらず均一に塗布でき、現像時に第１のフォトレジスト膜の感光部分と第２のフォトレジスト膜の感光部分を同時に除去するため、良好なトレンチレジストパターンの形成が容易になるという特徴を有している。
【００３１】
（第２の実施形態）
図３〜図４は、本発明の第２の実施形態における金属配線を製造する際の半導体装置の断面図である。図３〜図４において、１０は第１の層間絶縁膜中に第１の金属配線を形成した半導体基板、１１は保護膜、１２は第２の層間絶縁膜、１３はビアホール、１４は第１のフォトレジスト膜、１５は第２のフォトレジスト膜、１６はトレンチレジストパターン、１７はトレンチ、１８は第２の金属配線である。
【００３２】
まず、図３（ａ）に示すように、従来例と同様の方法により、第１の層間絶縁膜中に第１の金属配線を形成した半導体基板１０上にＣＶＤ法などの成膜方法で保護膜１１と第２の層間絶縁膜１２を形成し、フォトリソグラフィー技術とドライエッチング技術を用いて、ビアホール１３を形成する。
【００３３】
次に、図３（ｂ）に示すように、ビアホール１３に第１のフォトレジスト膜１４を塗布し、ビアホール１３のない部分の第１のフォトレジスト膜１４の膜厚が最小となる塗布条件で埋め込む。その後、フォトマスクを用いず露光のみ行い、現像は行わない。
【００３４】
次に、図３（ｃ）に示すように、第２のフォトレジスト膜１５を塗布する。
【００３５】
次に、図４（ａ）に示すように、トレンチパターンのフォトマスクを用いて露光を行う。現像により、第２のフォトレジスト膜１５の感光された部分と、感光された第１のフォトレジスト膜１４Ａが除去できるため、所望のトレンチレジストパターン１６が形成できる。この時、第１のフォトレジスト膜１４の膜厚が薄いこと、また現像時間を最適化することにより、トレンチレジストパターン１６の下の感光された第１のフォトレジスト膜１４Ａは除去されない。
【００３６】
次に、図４（ｂ）に示すように、トレンチレジストパターン１６をマスクに層間絶縁膜１２のドライエッチングを行い、層間絶縁膜１２にトレンチを形成する。
【００３７】
最後に、図４（ｃ）に示すように、従来例と同様な方法により、フォトレジスト膜を除去し、ドライエッチングにより保護膜１１の開口を行った後、ビアホール１３およびトレンチ１７内に第２の金属配線１８を形成する。
【００３８】
この第２の実施形態の場合、ビアホール上にトレンチレジストパターンを形成する際、第１のフォトレジスト膜を塗布し、フォトマスクを用いず露光のみ行うため、第１の実施形態に比べ、マスク使用回数を少なくでき、低コスト化ができるという特徴を有している。
【００３９】
（第３の実施形態）
図５〜図６は、本発明の第３の実施形態における金属配線を製造する際の半導体装置の断面図である。図５〜図６において、１９は第１の層間絶縁膜中に第１の金属配線を形成した半導体基板、２０は保護膜、２１は第２の層間絶縁膜、２２はビアホール、２３は第１のフォトレジスト膜、２４は第２のフォトレジスト膜、２５はレジストプラグ、２６はトレンチレジストパターン、２７はトレンチ、２８は第２の金属配線である。
【００４０】
まず、図５（ａ）に示すように、従来例と同様の方法により、第１の層間絶縁膜中に第１の金属配線を形成した半導体基板１９上にＣＶＤ法などの成膜方法で保護膜２０と第２の層間絶縁膜２１を形成し、フォトリソグラフィー技術とドライエッチング技術を用いて、ビアホール２２を形成する。
【００４１】
次に、図５（ｂ）に示すように、ビアホール２２に第１のフォトレジスト膜２３を塗布し、ビアホール２２のない部分の第１のフォトレジスト膜２３の膜厚が最小となる塗布条件で埋め込む。その後、トレンチパターンのフォトマスクを用いて露光のみ行い、現像は行わない。
【００４２】
次に、図５（ｃ）に示すように、第２のフォトレジスト膜２４を塗布する。
【００４３】
次に、図６（ａ）に示すように、トレンチパターンのフォトマスクを用いて露光を行う。現像により、第２のフォトレジスト膜２４の感光された部分と、感光された第１のフォトレジスト膜２３Ａが除去できるため、所望のトレンチレジストパターン２６が形成できる。この第１のフォトレジスト膜２３の露光時、露光量を変化させることにより、ビアホール２２内のレジスト未感光部分を変化させることができるため、第２のフォトレジスト膜２４の現像時にビアホール２２内にレジストを残し（以下、レジストプラグ２５と称す）、このレジストプラグ２５高さｈの制御が可能となる。
【００４４】
次に、図６（ｂ）に示すように、トレンチレジストパターン２６をマスクに層間絶縁膜２１のドライエッチングを行い、層間絶縁膜２１にトレンチ２７を形成する。
【００４５】
最後に、図６（ｃ）に示すように、従来例と同様な方法により、フォトレジスト膜を除去し、ドライエッチングにより保護膜２０の開口を行った後、ビアホール２２およびトレンチ２７内に第２の金属配線２８を形成する。
【００４６】
この第３の実施形態の場合、第１のフォトレジスト膜の露光において、露光量を変化させることにより、ビアホール内のレジスト未感光部分を変化させ、レジストプラグ２５の高さｈを制御できるため、トレンチパターン形成におけるトレンチ深さも制御することができる。
【００４７】
また、ビアホール２２内にレジストプラグ２５が存在するため、トレンチ２７になる部分以外のビアホール２２の形状が維持されるとともに、トレンチパターン形成中に保護膜２０がエッチングにより除去され、第１の金属配線に損傷を与えることを防止できる。
【００４８】
なお、本実施形態では、ビアホール内のレジスト未感光部分を変化させるために、露光工程における露光量を変化させたが、これに代えて、フォーカス値を変化させることにより、ビアホール内のレジスト未感光部分を変化させてもよい。
【００４９】
【発明の効果】
以上説明したように、本発明の金属配線の形成方法によれば、第１のフォトレジスト膜を塗布し、露光のみ行うことにより、ビアホール内のレジスト未感光によるレジスト残りを防止するとともに、第２のフォトレジスト膜がビアホールの有無によらず均一に塗布でき、現像時に第１のフォトレジスト膜の感光部分と第２のフォトレジスト膜の感光部分を同時に除去するため、良好なトレンチレジストパターンの形成が容易になる。
【００５０】
また、本発明の金属配線の形成方法によれば、第１のフォトレジスト膜の露光において、露光量あるいはフォーカス値を変化させることにより、ビアホール内のレジスト未感光部分を変化させ、レジストプラグの高さを精度よく制御できるので、トレンチエッチング時にビアホールが変形しない。また、保護膜がエッチングされないため、第１の金属膜が損傷されない。
【図面の簡単な説明】
【図１】本発明の第１の実施形態における金属配線の形成方法を示す工程図
【図２】本発明の第１の実施形態における金属配線の形成方法を示す工程図
【図３】本発明の第２の実施形態における金属配線の形成方法を示す工程図
【図４】本発明の第２の実施形態における金属配線の形成方法を示す工程図
【図５】本発明の第３の実施形態における金属配線の形成方法を示す工程図
【図６】本発明の第３の実施形態における金属配線の形成方法を示す工程図
【図７】従来の金属配線の形成方法を示す工程図
【図８】従来の金属配線の形成方法を示す工程図
【図９】従来の金属配線の形成方法の問題点を示す工程図
【符号の説明】
１ 第１の層間絶縁膜中に第１の金属配線を形成した半導体基板
２ 保護膜
３ 第２の層間絶縁膜
４ ビアホール
５ 感光されていない第１のフォトレジスト膜
５Ａ 感光された第１のフォトレジスト膜
６ 第２のフォトレジスト膜
７ トレンチレジストパターン
８ トレンチ
９ 第２の金属配線
１０ 第１の層間絶縁膜中に第１の金属配線を形成した半導体基板
１１ 保護膜
１２ 第２の層間絶縁膜
１３ ビアホール
１４ 感光されていない第１のフォトレジスト膜
１４Ａ 感光された第１のフォトレジスト膜
１５ 第２のフォトレジスト膜
１６ トレンチレジストパターン
１７ トレンチ
１８ 第２の金属配線
１９ 第１の層間絶縁膜中に第１の金属配線を形成した半導体基板
２０ 保護膜
２１ 第２の層間絶縁膜
２２ ビアホール
２３ 感光されていない第１のフォトレジスト膜
２３Ａ 感光された第１のフォトレジスト膜
２４ 第２のフォトレジスト膜
２５ レジストプラグ
２６ トレンチレジストパターン
２７ トレンチ
２８ 第２の金属配線
２９ 第１の層間絶縁膜中に第１の金属配線を形成した半導体基板
３０ 保護膜
３１ 第２の層間絶縁膜
３２ ビアホールレジストパターン
３３ ビアホール
３４ トレンチレジストパターン
３５ トレンチ
３６ 第２の金属配線
３７ 現像不良のトレンチレジストパターン
３８ フェンス
３９ 変形したビアホール
Claims (6)
- 半導体基板上の層間絶縁膜にビアホールを形成する工程と、
前記ビアホール内を埋め込むように前記層間絶縁膜上に第１のフォトレジスト膜を塗布する工程と、
少なくとも前記ビアホール内の前記第１のフォトレジスト膜を露光する工程と、
前記第１のフォトレジスト膜上に第２のフォトレジスト膜を塗布する工程と、トレンチパターンのフォトマスクを用いて前記第２のフォトレジスト膜を露光した後、前記第２のフォトレジスト膜および前記第１のフォトレジスト膜を同時に現像してレジストパターンを形成する工程と、
前記レジストパターンを用いて前記層間絶縁膜にトレンチを形成する工程とを備えたことを特徴とする金属配線の形成方法。 - 前記第１のフォトレジスト膜を露光する工程は、
前記フォトマスクを用いて前記ビアホールを含むトレンチ領域の前記第１のフォトレジスト膜を露光することを特徴とする金属配線の形成方法。 - 前記第１のフォトレジスト膜を露光する工程は、
前記第１のフォトレジスト膜を全面露光することを特徴とする請求項１に記載の金属配線の形成方法。 - 前記レジストパターンを形成する工程において、
前記ビアホール内に所定の高さのレジストプラグを残存させることを特徴とする請求項１〜３の何れか１項に記載の金属配線の形成方法。 - 前記第１のフォトレジスト膜を露光する工程において、
所定の露光量で露光することにより、前記ビアホール内の該第１のフォトレジスト膜は所定の深さまでが感光するが、その下に未感光部分が存在することを特徴とする請求項４に記載の金属配線の形成方法。 - 前記第１のフォトレジスト膜を露光する工程において、
所定のフォーカス値で露光することにより、前記ビアホール内の該第１のフォトレジスト膜は所定の深さまでが感光するが、その下に未感光部分が存在することを特徴とする請求項４に記載の金属配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002198401A JP4023236B2 (ja) | 2002-07-08 | 2002-07-08 | 金属配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002198401A JP4023236B2 (ja) | 2002-07-08 | 2002-07-08 | 金属配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004040019A true JP2004040019A (ja) | 2004-02-05 |
| JP4023236B2 JP4023236B2 (ja) | 2007-12-19 |
Family
ID=31705858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002198401A Expired - Fee Related JP4023236B2 (ja) | 2002-07-08 | 2002-07-08 | 金属配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4023236B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251105A (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| WO2015076358A1 (ja) * | 2013-11-21 | 2015-05-28 | 株式会社ニコン | 配線パターンの製造方法およびトランジスタの製造方法 |
| US9684237B2 (en) | 2014-08-19 | 2017-06-20 | International Business Machines Corporation | Circuit board formation using organic substrates |
-
2002
- 2002-07-08 JP JP2002198401A patent/JP4023236B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007251105A (ja) * | 2006-03-20 | 2007-09-27 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7906433B2 (en) | 2006-03-20 | 2011-03-15 | Fujitsu Semiconductor Limited | Semiconductor device having wirings formed by damascene and its manufacture method |
| JP4728153B2 (ja) * | 2006-03-20 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8546949B2 (en) | 2006-03-20 | 2013-10-01 | Fujitsu Semiconductor Limited | Semiconductor device having wirings formed by damascene |
| WO2015076358A1 (ja) * | 2013-11-21 | 2015-05-28 | 株式会社ニコン | 配線パターンの製造方法およびトランジスタの製造方法 |
| JPWO2015076358A1 (ja) * | 2013-11-21 | 2017-03-16 | 株式会社ニコン | 配線パターンの製造方法およびトランジスタの製造方法 |
| US9684237B2 (en) | 2014-08-19 | 2017-06-20 | International Business Machines Corporation | Circuit board formation using organic substrates |
| US9760002B2 (en) | 2014-08-19 | 2017-09-12 | International Business Machines Corporation | Circuit board formation using organic substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4023236B2 (ja) | 2007-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080020327A1 (en) | Method of formation of a damascene structure | |
| KR100641500B1 (ko) | 반도체 소자의 듀얼 다마신 패턴 형성 방법 | |
| KR20010070419A (ko) | 배선형성방법 | |
| JP4082812B2 (ja) | 半導体装置の製造方法および多層配線構造の形成方法 | |
| KR20010017560A (ko) | 이중 다마신 구조 형성 방법 | |
| JP4023236B2 (ja) | 金属配線の形成方法 | |
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| US20070069387A1 (en) | Semiconductor device and method of forming the same | |
| US6706611B2 (en) | Method for patterning a dual damascene with retrograde implantation | |
| JP3683570B2 (ja) | 半導体装置の製造方法 | |
| US7241684B2 (en) | Method of forming metal wiring of semiconductor device | |
| KR100460064B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100596609B1 (ko) | 레지스트 매립 방법 및 반도체 장치의 제조 방법 | |
| KR100640966B1 (ko) | 반도체 소자의 세정방법 | |
| KR100598308B1 (ko) | 반도체 소자의 다마신 패턴 형성방법 | |
| JP2001257260A (ja) | 配線形成方法 | |
| JP2000058647A (ja) | 半導体装置の製造方法 | |
| KR20070034294A (ko) | 듀얼 다마신 공정을 이용한 비아홀 형성방법 | |
| KR100759256B1 (ko) | 감광막 스페이서를 이용한 듀얼 다마신 패턴 형성방법 | |
| JP2010010270A (ja) | 半導体装置の製造方法 | |
| KR100307488B1 (ko) | 반도체디바이스의콘택홀형성방법 | |
| JPH11289010A (ja) | 多層配線の形成方法 | |
| KR100702801B1 (ko) | 듀얼 다마신 공정을 이용한 금속 배선 형성 방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100467496B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050527 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050614 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070924 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |