JPWO2015076358A1 - 配線パターンの製造方法およびトランジスタの製造方法 - Google Patents

配線パターンの製造方法およびトランジスタの製造方法 Download PDF

Info

Publication number
JPWO2015076358A1
JPWO2015076358A1 JP2015549200A JP2015549200A JPWO2015076358A1 JP WO2015076358 A1 JPWO2015076358 A1 JP WO2015076358A1 JP 2015549200 A JP2015549200 A JP 2015549200A JP 2015549200 A JP2015549200 A JP 2015549200A JP WO2015076358 A1 JPWO2015076358 A1 JP WO2015076358A1
Authority
JP
Japan
Prior art keywords
base film
manufacturing
forming
wiring pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015549200A
Other languages
English (en)
Other versions
JP6245272B2 (ja
Inventor
翔平 小泉
翔平 小泉
敬 杉▲崎▼
敬 杉▲崎▼
雄介 川上
雄介 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of JPWO2015076358A1 publication Critical patent/JPWO2015076358A1/ja
Application granted granted Critical
Publication of JP6245272B2 publication Critical patent/JP6245272B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1605Process or apparatus coating on selected surface areas by masking
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/30Imagewise removal using liquid means
    • G03F7/32Liquid compositions therefor, e.g. developers
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1651Two or more layers only obtained by electroless plating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/20Pretreatment of the material to be coated of organic surfaces, e.g. resins
    • C23C18/28Sensitising or activating
    • C23C18/30Activating or accelerating or sensitising with palladium or other noble metal
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/42Coating with noble metals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

配線パターンの製造方法は、基板(2)上に第1の形成材料を含む液状体を塗布して下地膜(3)を形成することと、下地膜(3)の表面の少なくとも一部に第2の形成材料を含む液状体を塗布して下地膜(3)の保護層(9)を形成することと、保護層(9)の表面にレジスト層(4A)を形成してレジスト層(4A)を所望のパターン光で露光することと、露光されたレジスト層(4A)を現像液(D)に接触させ、下地膜(3)がパターン光に対応して露出するまでレジスト層(4A)と保護層(9)とを除去することと、露出した下地膜(3)の表面に触媒(5)を析出させた後、下地膜(3)の表面に無電解めっき液を接触させ無電解めっきを行うことと、を有する。

Description

本発明は、配線パターンの製造方法およびトランジスタの製造方法に関する。
本願は、2013年11月21日に出願された日本国特許出願2013−240613号に基づき優先権を主張し、その内容をここに援用する。
従来、材料表面の接触作用による還元を利用しためっき法である化学めっき(無電解めっき)が知られている。無電解めっきでは電気エネルギーを用いないため、不導体である樹脂材料やガラスなどに対してもめっきを施すことが可能である。
しかし、樹脂材料やガラスなどの難めっき材料は、形成されるめっき皮膜との間の密着力が弱く、めっき皮膜の内部応力によって簡単にめっきが剥がれ、膨れなどの剥離を生じてしまう。
そこで、基板の表面にクロム酸溶液などを用いてエッチング処理を施し、表面を化学的に粗化することが行われている。これにより、形成されるめっき皮膜が、粗化された樹脂材料の凹凸に食い込むようにして形成されるため、密着力を得ることができる(アンカー効果)。
その他にも、難めっき基板の表面上にSOG(Spin-on Glass)やポーラスSOGの下地膜を設け、その下地膜の上に無電解めっきを行う方法(特許文献1参照)や、基板表面上に微粉末シリカなどのフィラー成分と樹脂組成成分からなる下地膜を設け、その下地膜上に無電解めっきを行う方法(特許文献2参照)が開示されている。
特開2006−2201号公報 特開2008−208389号公報
このような無電解めっきの技術は、下地膜の表面にフォトレジスト層(以下、レジスト層)を形成し、レジスト層を所定のパターンに露光、現像することで、配線パターンを形成する技術として用いることができる。
しかし、製造条件によっては、レジスト層の現像時に、現像液が下地膜を溶解するという現象を生じることがある。このような現象が生じると、下地膜とレジスト層との界面において、レジスト層は、露光した所定のパターンよりも幅方向に多く除去され、形成される配線パターンもレジスト層に露光した設計上のパターンよりも幅広いものとなってしまう。
本発明の態様は、高い寸法精度で所望のパターンを形成可能な配線パターンの製造方法を提供することを目的とする。また、無電解めっき法を用いて、高性能なトランジスタを製造することが可能なトランジスタの製造方法を提供することを目的とする。
本発明の一態様に係る配線パターンの製造方法は、基板上の少なくとも一部に第1の形成材料を含む液状体を塗布してめっき下地膜を形成することと、前記めっき下地膜の表面の少なくとも一部に第2の形成材料を含む液状体を塗布して前記めっき下地膜の保護層を形成することと、前記保護層の表面にフォトレジスト材料からなるフォトレジスト層を形成して前記フォトレジスト層を所望のパターン光で露光することと、露光された前記フォトレジスト層を現像液に接触させ、前記めっき下地膜が前記パターン光に対応して露出するまで前記フォトレジスト層と前記保護層とを除去することと、露出した前記めっき下地膜の表面に無電解めっき用触媒である金属を析出させた後、前記めっき下地膜の表面に無電解めっき液を接触させ無電解めっきを行うことと、を有する。
また、本発明の一態様に係るトランジスタの製造方法は、上述の配線パターンの製造方法を用いて、基板上にゲート電極、ソース電極およびドレイン電極の少なくとも1つを形成すること、を有する。
本発明の態様によれば、高い寸法精度で所望のパターンを形成可能な配線パターンの製造方法を提供することができる。また、無電解めっき法を用いて、高性能なトランジスタを製造することが可能なトランジスタの製造方法を提供することができる。
本実施形態の配線パターンの製造方法で製造する配線パターンの概略断面図である。 配線パターンの製造方法を示す工程図である。 配線パターンの製造方法を示す工程図である。 本実施形態の配線パターンの製造方法の効果を説明する説明図である。 本実施形態のトランジスタの製造方法で製造するトランジスタの概略断面図である。 トランジスタの製造方法を示す工程図である。 トランジスタの製造方法を示す工程図である。 トランジスタの製造方法を示す工程図である。 本実施形態のトランジスタの製造方法により製造されるトランジスタの変形例を示す概略断面図である。 本実施形態のトランジスタの製造方法により製造されるトランジスタの変形例を示す概略断面図である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。 実施例の結果を示す写真である。
[配線パターンの製造方法]
以下、図1〜4を参照しながら、本実施形態に係る配線パターンの製造方法について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の寸法や比率などは適宜異ならせてある。
図1は、本実施形態の配線パターンの製造方法で製造する配線パターンの概略断面図である。積層体1は、基板2と、下地膜(めっき下地膜)3と、無電界めっき用の触媒5と、配線パターン6aと、保護層9と、を有している。
基板2は、表面に形成された配線パターンを支持するものであり、形成される配線の仕様用途や配線を含む構造物の目的に応じて、光透過性を有するもの及び光透過性を有しないもののいずれも用いることができる。例えば、石英ガラスなどのガラス、窒化ケイ素などの無機物や、アクリル樹脂、ポリカーボネート樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)などのポリエステル樹脂などの有機高分子(樹脂)などを用いることができる。
これら基板2の材料は、無電解めっきの結果として形成される金属製のめっき皮膜と金属結合を形成しない。そのため、本実施形態においては、これら基板2の材料を、直接めっき皮膜を形成しにくく、また形成されるめっき皮膜が剥離しやすい難めっき性の材料として取り扱う。また、例えば上述した材料の複合材料なども同様に基板2の形成材料として用いることができる。
本実施形態の積層体1は、基板2としてPET樹脂を形成材料とする樹脂基板を用いるものとして説明する。
下地膜3は、基板2の一主面の全面を覆って形成されている。また、下地膜3の表面の一部には、触媒(無電解めっき用触媒)5が選択的に設けられている。
触媒5は、無電解めっき用のめっき液に含まれる金属イオンを還元する触媒であり、銀や金属パラジウム等の金属が挙げられる。中でも金属パラジウムが好適に用いられる。
下地膜3は、上述の触媒5である金属と結合を形成可能な膜であり、その金属と結合可能な基を有するシランカップリング剤を形成材料としている。下地膜3は、このようなシランカップリング剤を含む液状物を、基板2の一主面に塗布して形成される。下地膜3の形成材料は、「第1の形成材料」に該当する。
下地膜3の形成材料である「シランカップリング剤」は、触媒5である金属と結合可能な基と、基板2に結合可能な基と、がケイ素原子に結合している化合物である。上述の基板2の材料は、無電解めっきの結果として形成される金属製のめっき皮膜と金属結合を形成しないが、このような下地膜3を形成することで、下地膜3を介して基板2の表面に金属製のめっき被膜を形成することができる。
ここで、「金属と結合可能な基」とは、触媒5である金属またはその金属のイオンと、例えばイオン結合や配位結合を形成可能な基を指す。このような基としては、例えば窒素原子や硫黄原子を有する基が挙げられる。窒素原子を有する基としては、アミノ基、ウレア基、窒素原子を含む複素環化合物に結合する水素原子を1つ以上取り去って得られる基、などを例示することができる。また、硫黄原子を有する基としては、チオール基(またはメルカプト基)、チオカルボニル基、チオウレア基、硫黄原子を含む複素環化合物に結合する水素原子を1つ以上取り去って得られる基、などを例示することができる。窒素原子や硫黄原子を含む複素環化合物としては、ピロール、イミダゾール、ピリジン、ピリミジン、チオフェンのような単環式の複素環芳香族化合物や、インドール、ベンゾチオフェンのような多環式の複素環芳香族化合物や、これらの芳香族化合物が有する芳香環における2以上の炭素原子が水素化され芳香属性を有さない複素環化合物が挙げられる。
また、「基板2に結合可能な基」としては、ヒドロキシ基や、炭素数1から6のアルコキシ基が挙げられる。
このような下地膜3の形成材料として用いることが可能な化合物として、具体的には、N−シクロヘキシルアミノプロピルトリメトキシシラン、ビス(3−(トリメトキシシリル)プロピル)エチレンジアミン、1−(3−(トリメトキシシリルプロピル))ウレア、ビス(3−(トリメトキシシリルプロピル))ウレア、2,2−ジメトキシ−1,6−ジアザ−2−シラシクロオクタン、N−(3−(トリメトキシシリルプロピル))−4,5−ジヒドロイミダゾール、ビス(3−(トリメトキシシリル)プロピル)チオウレア、3−トリメトキシシリルプロパンチオール、トリメトキシシリルプロピル基で修飾されたポリエチレンイミンなどを例示することができる。
中でも、シランカップリング剤としては、アミノ基を有するものが好ましく、−NHで表される基を有する1級アミン、または−NH−で表される基を有する2級アミンであるとより好ましい。以下の説明においては、下地膜3は、1級アミンであるシランカップリング剤を用いて形成されているものとして説明する。
なお、図では、下地膜3が基板2の上面全面に形成されているものとしているが、触媒5が設けられる位置にのみ選択的に下地膜3を形成することとしても構わない。その場合、基板2の上面に、下地膜3の形成材料であるシランカップリング剤を通常知られた方法を用いて選択的に塗布することで、選択的に下地膜3を形成することができる。また、基板2の上面において、まず、下地膜3を形成する領域よりも広い領域にシランカップリング剤を塗布し、次いで、下地膜3を形成する領域からはみ出た部分に形成された膜に紫外線を照射することでシランカップリング剤を分解して除去し、選択的に下地膜3を形成することとしても構わない。
配線パターン6aは、触媒5の表面に形成された金属電極であり、後述するように無電解めっきにより触媒5の表面に析出した金属で形成されている。配線パターン6aの材料としては、ニッケル−リン(NiP)や、銅(Cu)が挙げられる。
保護層9は、上述した下地膜3の形成材料とは異なる有機ケイ素化合物を形成材料としている。保護層9は、このような有機ケイ素化合物を含む液状物を、下地膜3の表面に塗布して形成される。保護層9の形成材料は、「第2の形成材料」に該当する。
保護層9の形成材料である「有機ケイ素化合物」は、下地膜3の形成材料であるシランカップリング剤よりも、配線パターンの製造過程で用いられる現像液に対する可溶性が低い。
また、保護層9の形成材料は、ケイ素原子に結合した加水分解基を有している。ケイ素原子に結合した「加水分解基」とは、例えばアルコキシ基、アミノ基、ヒドロキシ基、ハロゲン原子を挙げることができる。保護層9の形成材料は、ケイ素原子に結合した加水分解基を1つ有することとしてもよく、2つまたは3つ有することとしてもよい。また、保護層9の形成材料である有機ケイ素化合物としては、モノシラン化合物のみならず、ケイ素原子を2以上含む有機ケイ素化合物を用いることも可能である。
保護層9の形成材料(第2の形成材料)が有する加水分解基以外の置換基は、上述した現像液に対する可溶性に応じて、下地膜3の形成材料(第1の形成材料)よりも現像液に対する可溶性が低くなるような置換基が選ばれる。例えば、現像液としてTMAH(Tetra-methyl-ammonium-hydroxyde)水溶液のような水溶液を用いる場合、保護層9の形成材料は、下地膜3の形成材料よりも水溶性が低いものが用いられる。
下地膜3の形成材料は、触媒5である金属またはその金属のイオンと、イオン結合や配位結合を形成可能な基、すなわち非共有電子対を含む基を有している。そのため、保護層9の形成材料が有する加水分解基以外の置換基としては、非共有電子対を含まないアルキル基またはアリール基が好ましい。
このような保護層9の形成材料として用いることが可能な化合物として、具体的には、ヘキサメチルジシラザン(HMDS)、フェニルトリクロロシラン(PTS)を例示することができる。
ヘキサメチルジシラザンを形成材料として用いる場合、保護層9は、ヘキサメチルジシラザンが加水分解して得られるヘキサメチルジシランを主成分とするものとなる。
フェニルトリクロロシランを形成材料として用いる場合、保護層9は、フェニルトリクロロシランが水分と反応して得られるポリシロキサンを主成分とするものとなる。
ここで、現像液に対する下地膜3の形成材料および保護層9の形成材料の相対的な可溶性は、予備実験や理論計算にて確認することができる。例えば、現像液の溶媒が水である場合には、水溶性の指標となるオクタノール/水分配係数LogPを推算し、値を比較することで判断することができる。LogPが大きいほど脂溶性が高く、LogPが小さいほど水溶性が高いと判断することができる。LogPは、例えば、化学構造描画ソフト(ChemDraw Pro V12、PerkinElmer社製)に付属の機能を用いて計算した値を採用することができる。
なお、保護層9は、本実施形態の配線パターンの製造方法により配線パターンを形成するときに主に用いられるものである。保護層9の機能については、後述する。
図では、保護層9が下地膜3の上面に形成されているものとしているが、後述する積層体1の製造過程において保護層9が除去され、積層体1には保護層9が残存しないこととしてもよい。
図2、3は、本実施形態の配線パターンの製造方法を用いた上述の積層体1の製造工程を示す工程図である。
まず、図2(a)に示すように、基板2の表面に、下地膜3の形成材料であるシランカップリング剤を必要に応じて水や有機溶媒で希釈した液状物を塗布し、塗膜3Aを形成する。塗布の方法としては、スピンコート、ディップコート、スプレーコート、ロールコート、刷毛塗り、フレキソ印刷やスクリーン印刷といった印刷法などの通常知られた方法を例示することができる。
ここでは、シランカップリング剤として、1級アミンである3−アミノプロピルトリエトキシシランを用いることとして説明する。
有機溶媒としては、シランカップリング剤を溶解可能であれば種々のものを用いることができ、中でも極性溶媒を好適に用いることができる。使用可能な溶媒として、例えば、メタノール、エタノール、1−プロパノール、2−プロパノール(イソプロピルアルコール、IPA)などのアルコール類、プロピレングリコールモノメチルエーテルアセテート(PGMEA)のようなエーテル類、トルエンのような芳香族炭化水素、アセトニトリルのようなニトリル類、酢酸エステルのようなエステル類、アセトン、メチルエチルケトン、メチルイソブチルケトンなどのケトン類を挙げることができる。
次いで、図2(b)に示すように、熱処理により溶媒を揮発させて除去し、下地膜3を形成する。このように形成された下地膜3は、極めて薄い膜厚のシランカップリング剤層となるため、光散乱が生じにくく透明な皮膜となる。例えば本実施形態の製造方法で製造する配線パターンが光透過性を有する基板上に設けられる場合、下地膜3を基板2の表面全面に成膜しても基板2と下地膜3とを合わせた全体として光透過性を維持することができ、成膜が容易である。
このとき、下地膜3を形成するための熱処理温度が低いと、設定された熱処理時間内に形成材料の「基板2に結合可能な基」の反応が完了しないことがある。例えば、基板2として樹脂基板を採用する場合、基板2の変形温度以上の熱処理温度では加熱することができず、基板2の変形温度未満の熱処理温度とする必要が生じる。
本実施形態の配線パターンの製造方法では、基板2としてPET基板を用いる。PET基板の連続使用温度は105℃であるため、熱処理温度の上限値は105℃となる。なお、「連続使用温度」は、基板の変形温度よりも低く、基板を変形させることなく使用可能な温度であり、UL規格のUL746Bに規定される温度のことを指す。
このような場合、より高温(例えば150℃)に加熱する場合と比べ、下地膜3には、未反応の形成材料や、網目構造を形成せずに「基板2に結合可能な基」が残存する部分が含まれることが想定される。このような部分は、形成材料の反応が完了して得られる下地膜と異なり、後述の現像液で剥離や溶解を起こしやすく、劣化しやすい。
そこで、下地膜3を保護するための保護層を形成する。
すなわち、図2(c)に示すように、保護層9の形成材料である有機ケイ素化合物を必要に応じて水や有機溶媒で希釈した液状物を、下地膜3の表面に塗布し、塗膜9Aを形成する。塗布の方法としては、上述の塗膜3Aを形成する場合に例示した通常知られた方法を採用することができる。また、有機材料としても、上述した下地膜3の形成材料を希釈するために用いられる有機溶媒を採用することができる。
ここでは、有機ケイ素化合物として、フェニルトリクロロシランを用いることとして説明する。
次いで、図2(d)に示すように、熱処理により溶媒を揮発させて除去し、保護層9を形成する。このときの熱処理温度は、例えば105℃である。本実施形態において、保護層9は、フェニルトリクロロシランが水分と反応して得られるポリシロキサンを主成分とする。
次いで、図3(a)に示すように、保護層9上にフォトレジスト材料(以下、レジスト材料)を塗布し、これをプリベークすることでパターニングされていないレジスト層4Aを形成する。レジスト材料としては、ここではポジ型フォトレジストを用いる。
その後、金属電極を形成する領域に対応する位置に開口部M1aを備え、金属電極を形成しない領域に遮光部M1bを備えたマスクM1を介し、レジスト層4Aに紫外線Lを照射する。このとき、レジスト層4Aには、マスクM1の開口部M1aのパターンに応じたパターン光が照射され、レジスト層4Aを露光する。
次いで、図3(b)に示すように、パターン光により露光されたレジスト層を溶解する現像液Dと接触させ、下地膜3がパターン光に対応して露出するまでレジスト層を除去して現像する。これにより、開口部4aが設けられたレジスト層4を形成する。
このとき、開口部4aに露出する保護層9は、現像液Dと接触することで一部剥離や溶解が生じ、除去される。しかし、保護層9が存在する間は、下地膜3と現像液Dとが接触しないため、下地膜3の溶解を抑制することができる。なお、レジスト層4と重なる保護層9は、残存する。
次いで、図3(c)に示すように、レジスト層4に形成された開口部4aに露出している下地膜3の表面に、無電解めっきに用いる触媒5を析出させる。具体的には、2価パラジウム塩のコロイド溶液を接触させることで、下地膜3に触媒5である金属を析出させる。
一般的な樹脂の無電解めっき工程は、洗浄→エッチング→触媒付与→無電解めっきで示される。ここで、「触媒付与」は、無電解めっきの反応開始剤(触媒)となるパラジウム(Pd)などの金属を、めっきを施す領域の表面に付着させる工程である。通常は、2価パラジウム塩と2価スズ(Sn)塩とのコロイド溶液を基板に接触させてパラジウムを付着させ、その後アクセレーターと呼ばれる酸またはアルカリ溶液に浸漬することで、パラジウムを0価に還元して活性化する工程を含む。
これに対し、本実施形態のように、下地膜の形成材料であるシランカップリング剤が1級アミンまたは2級アミンであると、上述したアクセレーターを用いた還元処理が不要となることが、発明者らによって確認されている。そのため、シランカップリング剤として1級アミンまたは2級アミンを用いると、無電解めっきの操作が簡略化される。本実施形態においては、下地膜3の形成材料として1級アミンである3−アミノプロピルトリエトキシシランを用いるため、還元処理が不要となり、操作が簡略化される。
なお、シランカップリング剤が3級アミン、または他の「金属と結合可能な基」を有するケイ素化合物である場合には、2価パラジウム塩のコロイド溶液を塗布した後、上述したアクセレーターを用いる通常の処理(活性化する工程)を行うことで、下地膜3に無電解めっき用の触媒5を析出させることができる。
次いで、図3(d)に示すように、触媒5に無電解めっき液を接触させることにより、触媒5の表面で無電解めっき液に溶解する金属イオンを還元して析出させ、開口部4a内に選択的にニッケル−リンを形成材料とする配線パターン6aを形成する。シランカップリング剤が1級アミンまたは2級アミンである場合、アクセレーターを用いた活性化を行うことなく無電解めっき液に浸漬することで、触媒5の表面がめっきされる。このことから、下地膜3の表面に金属パラジウムが析出していることを、間接的に確認することができる。
次いで、図3(e)に示すように、残存するレジスト層の全面に紫外線を露光した後に、通常知られた現像液Dでレジスト層を除去する。図では、レジスト層を除去した後に保護層9が残存することとして示しているが、レジスト層を除去する条件によっては、保護層9が除去されることがある。このようにして、配線パターン6aを有する積層体1を形成する。
図4は、本実施形態の配線パターンの製造方法の効果を説明する説明図であり、保護層9を形成しない場合の配線形成の様子を示す模式図である。図4(a)は図3(b)に対応する図であり、図4(b)は図3(d)に対応する図である。
図4(a)に示すように、下地膜3を覆う保護層9を設けることなくレジスト層4を形成する場合、レジスト層4を形成する際の現像処理において、下地膜3が溶解する可能性がある。図4(a)では、符号αで示す破線で囲む部分として示している。
この場合、図4(b)に示すように、図3と同様に触媒5を析出させると、下地膜3が溶けて符号αの部分まで広がった分だけ、触媒5が幅広く析出することとなり、無電解めっきを行うと、広がった触媒5の分だけ幅広い配線パターン6xが形成されることとなる。
すなわち、保護層9を形成しない場合、露光するパターン光に対応してレジスト層4に設けられた開口部4aの幅L1よりも、形成される配線パターン6xの幅L2の方が広くなり、設計通りの配線を精度良く製造することが困難となる。
これに対し、図3に示すように、保護層9を形成する本実施形態の配線パターンの製造方法においては、下地膜3の溶解を抑制することができるため、形成される配線パターン6aの幅を、パターン光に対応して形成される開口部4aの幅と同じ幅とすることができる。
したがって、以上のような配線パターンの製造方法によれば、高い寸法精度で所望の配線パターンを形成可能となる。
本実施形態の配線パターンの製造方法は、下地膜の形成材料が未反応のまま下地膜に残存しやすい条件で配線を形成する必要がある場合に、特に有益である。このような場合とは、上述したように、基板の形成材料の耐熱性が低いため、下地膜の熱処理温度を低く設定する必要がある場合が挙げられる。他にも、製造時間を短くするために、下地膜の熱処理時間を短く設定する必要がある場合を例示することができる。
[トランジスタの製造方法]
以下、図5〜9Bを参照しながら、本実施形態に係るトランジスタの製造方法について説明する。
図5は、本実施形態のトランジスタの製造方法で製造するトランジスタの概略断面図である。トランジスタ100Aは、いわゆるボトムコンタクト型のトランジスタである。以下の説明では、半導体層の形成材料として有機半導体を用いた有機トランジスタについて説明するが、本発明は、半導体層の形成材料として無機半導体を用いた無機トランジスタについても適用可能である。
トランジスタ100Aは、基板2と、下地膜3と、無電解めっき用の触媒5と、ゲート電極(配線)6と、絶縁体層7と、保護層9と、下地膜13と、無電解めっき用の触媒15と、ソース電極16と、ドレイン電極17と、有機半導体層(半導体層)20と、を有している。
なお、基板2、下地膜3、触媒5および保護層9については、上述した積層体1において用いたものと同じものを用い、ゲート電極6については、上述した積層体1の配線パターン6aをゲート電極として用いるものとする。
絶縁体層7は、ゲート電極6、下地膜3および保護層9の表面を覆って全面に設けられている。絶縁体層7は、絶縁性を有し、ゲート電極6と、絶縁体層7の表面に設けられるソース電極16およびドレイン電極17と、を電気的に絶縁することが可能であれば、無機材料および有機材料のいずれを用いて形成してもよい。中でも、製造や微細な加工が容易であることから、光硬化型樹脂材料を形成材料とすることができる。例えば、絶縁体層7の形成材料として、紫外線硬化型のアクリル樹脂、エポキシ樹脂、エン・チオール樹脂、シリコーン樹脂などを挙げることができる。
下地膜13は、絶縁体層7の上面全面に形成されている。下地膜13は、ソース下地膜およびドレイン下地膜であり、ソース下地膜およびドレイン下地膜が連続する膜として形成されている。下地膜13は、基板2の一主面の全面を覆って形成されており、下地膜13の表面の一部には、触媒(無電解めっき用触媒)15が選択的に設けられている。触媒15の形成材料としては、上述の触媒5と同様のものを用いることができる。
下地膜13の形成材料としては、上述の下地膜3と同様のものを用いることができるが、下地膜3と下地膜13との形成材料を異ならせてもよい。以下の説明においては、下地膜13は、下地膜3と同じ1級アミンであるシランカップリング剤を用いて形成されているものとして説明する。
なお、図では、下地膜13が絶縁体層7の上面全面に形成されているものとしているが、触媒15が設けられる位置にのみ選択的に下地膜13を形成することとしても構わない。その場合、絶縁体層7の上面に、下地膜13の形成材料であるシランカップリング剤を通常知られた方法を用いて選択的に塗布することで、選択的に下地膜13を形成することができる。また、絶縁体層7の上面において、まず、下地膜13を形成する領域よりも広い領域にシランカップリング剤を塗布し、次いで、下地膜13を形成する領域からはみ出た部分に形成された膜に紫外線を照射することでシランカップリング剤を分解して除去し、選択的に下地膜13を形成することとしても構わない。
ソース電極16およびドレイン電極17は、触媒15の表面に形成された金属電極である。ソース電極16は、第1電極161と、第1電極161の表面を覆う第2電極162とを有している。同様に、ドレイン電極17は、第3電極171と、第3電極171の表面を覆う第4電極172とを有している。
第1電極161及び第3電極171は、上述したゲート電極6と同様に、無電解めっきにより形成される。第1電極161及び第3電極171の材料としては、ニッケル−リン(NiP)や、銅(Cu)が挙げられる。第1電極161及び第3電極171は、それぞれ同じ材料で形成されてよいし、互いに異なる材料で形成されてもよい。本実施形態においては、第1電極161及び第3電極171の形成材料として、ニッケル−リン(仕事関数:5.5eV)を用いることとして説明する。
第2電極162は、第1電極161の触媒15に接しない表面全面を覆って形成された金属めっき層である。すなわち、第2電極162は、ソース電極16において、互いに対向する側面16a(対向する面)を覆って設けられている。
第4電極172は、第3電極171の触媒15に接しない表面全面を覆って形成された金属めっき層である。すなわち、第4電極172は、ドレイン電極17において、互いに対向する側面17a(対向する面)を覆って設けられている。
第2電極162及び第4電極172の形成材料としては、後述する半導体層20の形成材料のHOMO/LUMO準位との関係で、電子移動(または正孔移動)が容易な仕事関数を持つ金属材料を用いる。第2電極162及び第4電極172は、それぞれ同じ材料で形成されてよいし、互いに異なる材料で形成されてもよい。本実施形態においては、第2電極162及び第4電極172の形成材料として、金(仕事関数:5.4eV)を用いることとして説明する。
半導体層20は、ソース電極16およびドレイン電極17の間において下地膜13の表面に設けられ、ソース電極16とドレイン電極17とに接して形成されている。詳しくは、半導体層20は、ソース電極16の側面16a、およびドレイン電極17の側面17aに接して設けられており、第2電極162及び第4電極172と接している。
半導体層20の形成材料としては、通常知られた有機半導体材料を用いることができる。例えば、銅フタロシアニン(CuPc)、ペンタセン、ルブレン、テトラセン、P3HT(poly(3-hexylthiophene-2,5-diyl))のようなp型半導体や、C60のようなフラーレン類、PTCDI−C8H(N,N'-dioctyl-3,4,9,10-perylene tetracarboxylic diimide)のようなペリレン誘導体などのn型半導体を用いることができる。中でも、TIPSペンタセン(6,13-Bis(triisopropylsilylethynyl)pentacene)のような可溶性ペンタセンや、P3HTなどの有機半導体ポリマーは、トルエンのような有機溶媒に可溶であり、湿式工程で半導体層20を形成可能であるため好ましい。本実施形態においては、半導体層20の形成材料として、p型半導体であるTIPSペンタセン(HOMO準位:5.2eV)を用いることとして説明する。
また、半導体層20の形成材料としては、有機半導体材料に限らず、通常知られた無機半導体材料を用いることも可能である。
上述したように、第1電極161及び第3電極171の形成材料であるニッケル−リンは、仕事関数が5.5eVであり、第2電極162及び第4電極172の形成材料である金は、仕事関数が5.4eVであり、半導体層20の形成材料であるTIPSペンタセンは、HOMO準位が5.2eVである。すなわち、ソース電極16およびドレイン電極17の表面は、第1電極161及び第3電極171よりも、半導体層20の形成材料との間で電子移動が容易な(半導体層20のHOMOとのエネルギー準位差が小さい)仕事関数を持つ金属材料を用いて第2電極162及び第4電極172が形成されている。そのため、半導体層20とソース電極16およびドレイン電極17との間でショットキー抵抗が低減され、駆動時に良好に電子移動させることができる。
このようなトランジスタ100Aでは、無電解めっきによって形成されたゲート電極6、ソース電極16、ドレイン電極17が、シランカップリング剤を形成材料とする下地膜3,13(ゲート下地膜、ソース下地膜、ドレイン下地膜)の上に形成されている。例えば、凹凸形状を有している領域にこれらの電極を形成する場合、下地の凹凸を反映して各電極には凹凸形状が付される。すると、絶縁体層を介して積層された電極間の距離が一定せず、ゲート電極とソース電極またはゲート電極とドレイン電極の距離が近づいた位置において絶縁が破れ、リーク電流が発生する可能性がある。また、下地が凹凸形状を有すると、ゲート電極と平面的に重なる半導体層のチャネル領域にも凹凸形状が付与され、チャネル領域においてキャリアの移動距離が長くなり、性能が低下する可能性がある。
しかし、本実施形態のトランジスタ100Aでは、下地膜3,13がシランカップリング剤を形成材料としており、基板表面を粗化したりフィラー成分を含む下地膜を用いたりしないので平滑な膜となっている。そのため、下地膜3,13を形成することによっては凹凸形状が形成されず、凹凸形状に起因する不具合が生じないため、高性能なトランジスタとなる。
以下、図6〜8を用いて、上述のトランジスタ100Aの製造方法について説明する。
まず、上述した本実施形態の配線パターンの製造方法と同様の方法で、基板2の一主面にゲート電極6を形成する。
次に、図6(a)に示すように、ゲート電極6を覆って下地膜3の表面に、絶縁性を有する樹脂材料の前駆体を有機溶媒に溶解させた塗布液を塗布する。塗布の方法としては、上述の方法を用いることができる。
樹脂材料としては、例えば、紫外線硬化型のアクリル樹脂、エポキシ樹脂、エン・チオール樹脂、シリコーン樹脂を用いることができる。また、有機溶媒としては、上述の塗膜3Aに係る塗布液と同様の極性溶媒を用いることができる。また、塗布液においては、濃度や有機溶媒の種類を変更することにより、塗布液全体の粘度を調整し、塗布液の塗膜7Aの膜厚を制御することができる。
図に示す工程においては、ゲート電極6と、上層に形成するソース電極およびドレイン電極との間のリークを抑制するため、塗膜7Aが数百nm程度の厚さとなるように厚塗りする。
次いで、図6(b)に示すように、絶縁体層7を形成する領域に対応して開口部が設けられたマスクM2を介し、塗膜7Aに紫外線Lを照射して樹脂材料を硬化させ、絶縁体層7を形成する。この際、樹脂材料の硬化反応を促進させるため、紫外線照射と同時または紫外線照射後に熱処理を行うことができる。
次いで、図6(c)に示すように、塗膜を溶解する溶媒Sで現像することにより、未硬化の塗膜を除去し、パターニングされた絶縁体層7を形成する。
なお、ここでは、ゲート電極6を覆って下地膜3の表面に、絶縁性を有する樹脂材料の前駆体を有機溶媒に溶解させた塗布液を塗布し、紫外線を照射してその前駆体を硬化させて絶縁体層7を形成する形態について説明したが、絶縁体層7とゲート電極6との密着性を向上させるため、その塗布液を塗布する前に、ゲート電極6を含む表面を覆ってシランカップリング剤を塗布してもよい。
次に、図7(a)に示すように、絶縁体層7の上面全面に、上述のシランカップリング剤(第1の形成材料)を必要に応じて有機溶媒で希釈した液状物を塗布し、熱処理を行って有機溶媒を揮発させて除去し、下地膜13を形成する。
さらに、下地膜13の上面全面に、上述の有機ケイ素化合物(第2の形成材料)を必要に応じて有機溶媒で希釈した液状物を塗布し、熱処理を行って有機溶媒を揮発させて除去し、保護層19を形成する。
シランカップリング剤、有機ケイ素化合物および有機溶媒としては、上述した下地膜3および保護層9の形成で例示したものと同様のものを用いることができる。
次いで、図7(b)に示すように、絶縁体層7および下地膜13を覆ってレジスト材料を塗布し、これをプリベークすることでパターニングされていないレジスト層14Aを形成する。レジスト材料としては、ここではポジ型フォトレジストを用いる。
その後、ソース電極およびドレイン電極を形成する領域に対応して開口部が設けられたマスクM3を介し、レジスト層14Aにパターン光である紫外線Lを照射し、レジスト層14Aを露光する。
次いで、図7(c)に示すように、紫外線が照射されたレジスト層を溶解する現像液Dで現像することにより、下地膜13がパターン光に対応して露出するまでレジスト層14Aおよび保護層19を除去し、開口部14aが設けられたレジスト層14を形成する。
図7(c)では、現像時に保護層19がすべて除去されることとして示している。保護層9の形成で示したように、レジスト層14の開口部14aに対応した部分に保護層19が残存することとしても構わない。
次に、図8(a)に示すように、開口部14aに露出している下地膜13に、2価パラジウム塩のコロイド溶液を接触させることで、下地膜13の表面に無電解めっきに用いる触媒15を析出させる。その後、触媒15に無電解めっき液を接触させることにより、触媒15の表面で無電解めっき液に溶解する金属イオンを還元して析出させ、開口部14a内に選択的にニッケル−リンを形成材料とする第1電極161及び第3電極171を形成する。
次いで、図8(b)に示すように、残存するレジスト層の全面に紫外線を露光した後に、通常知られた現像液Dでレジスト層を除去する。このようにして、第1電極161及び第3電極171を形成する。
次に、図8(c)に示すように、全体を置換金めっき浴に浸漬させることで、第1電極161及び第3電極171の表面に金を置換析出させ、更に、還元金めっき浴に浸漬させることにより、第1電極161及び第3電極171の表面に金を形成材料とする第2電極162及び第4電極172を形成する。このようにして、ソース電極16およびドレイン電極17を形成する。
次いで、図8(d)に示すように、TIPSペンタセンのような、有機溶媒に可溶な有機半導体材料をその有機溶媒に溶解した溶液S1を、ソース電極16およびドレイン電極17の間に塗布し、乾燥させることにより、半導体層20を形成する。なお、ここでは、湿式法により半導体層20を形成することとしたが、昇華法、転写法などの方法を用いることもできる。
以上のようにして、トランジスタ100Aを製造することができる。
以上のような構成のトランジスタの製造方法によれば、ゲート電極6、ソース電極16およびドレイン電極17の形成に、上述した配線パターンの製造方法を用いているため、高い寸法精度で所望の電極を形成可能である。そのため、無電解めっき法を用いて、高性能なトランジスタを製造することが可能となる。
なお、本実施形態においては、ゲート電極6、ソース電極16およびドレイン電極17の全てを、上述した配線パターンの製造方法を用いて形成することとして説明したが、ゲート電極6、ソース電極16およびドレイン電極17の少なくともいずれか1つを形成する時に、上述した配線パターンの製造方法を用いることとしてもよい。
(変形例1)
なお、本実施形態においては、ボトムコンタクト型のトランジスタ100Aを製造することとして説明したが、これに限らない。
図9A、9Bは、本実施形態のトランジスタの製造方法により製造されるトランジスタの変形例を示す概略断面図である。変形例の説明において、上述したトランジスタ100Aの構成と共通する構成要素については同じ符号を付し、詳細な説明は省略する。
図9Aに示すトランジスタ100Bは、いわゆるトップコンタクト型のトランジスタである。トランジスタ100Bは、絶縁体層7の上に配置され表面にソース電極16およびドレイン電極17が形成される半導体層20を有する。すなわち、絶縁体層7の上面全面に半導体層20が形成され、半導体層20の上面全面に下地膜13が形成されている。
下地膜13の上面には、選択的に触媒15が設けられ、第1電極161および第2電極162を有するソース電極16と、第3電極171および第4電極172を有するドレイン電極17と、が形成されている。
このようなトランジスタ100Bは、基板2上にゲート電極6を形成し、ゲート電極6を覆って半導体層20および絶縁体層7(絶縁体層を含む層)を形成し、絶縁体層を含む層の表面にソース電極16およびドレイン電極17を形成することにより製造することができる。
図9Bに示すトランジスタ100Cは、いわゆるトップゲート・ボトムコンタクト型のトランジスタである。トランジスタ100Cは、基板2と、基板2の表面に下地膜(めっき下地膜)13が設けられ、下地膜13の表面にソース電極16と、ドレイン電極17と、が設けられている。
ソース電極16と、ドレイン電極17との間には、ソース電極16およびドレイン電極17に接する半導体層20が設けられ、ソース電極16、ドレイン電極17および半導体層20を覆って絶縁体層7が設けられている。
絶縁体層7の表面には、触媒5および保護膜9が設けられ、触媒5の上にはゲート電極6が設けられている。
このようなトランジスタ100Cは、基板2上にソース電極16およびドレイン電極17を形成し、ソース電極16およびドレイン電極17を覆って半導体層20および絶縁体層7(絶縁体層を含む層)を形成し、絶縁体層を含む層の表面にゲート電極6を形成することにより製造することができる。
このようなトランジスタ100B,100Cにおいても、ゲート電極6、ソース電極16およびドレイン電極17の少なくともいずれか1つを形成する時に、上述した配線パターンの製造方法を用いる。すなわち、下地膜3,13を覆う保護層を形成した後にレジスト層の加工を行うことで、高い寸法精度で所望の電極を形成可能である。そのため、無電解めっき法を用いて、高性能なトランジスタを製造することが可能となる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、基板として非金属材料を用いることができる。非金属材料であるPET基板を用いて、その基板上に下地膜を形成しためっき用部材を複数用意し、複数のめっき用部材を搬送しながら搬送過程において上述の製造方法を用いてトランジスタを製造することで、PET基板上に高性能のトランジスタを形成することができる。
さらに、基板として可撓性を有する長尺のPETフィルムを用い、そのフィルム上に下地膜を形成しためっき用部材をロール状に巻き取っておき、そのめっき用部材を巻出しながら搬送し、上述の製造方法を用いて連続的にトランジスタを形成した後に、製造されるトランジスタをロール状に巻き取る、所謂ロールトゥロール工程においてPETフィルム上にトランジスタを形成することができる。
また、本実施形態においては、シランカップリング剤を形成材料とする下地膜を形成した上で、その下地膜に無電解めっき用の触媒を析出させ、無電解めっきを行ってゲート電極、ソース電極およびドレイン電極を形成することとしたが、これらの電極のうちいずれか1つまたは2つの電極を上記方法で形成し、残る電極を他の方法で形成することとしても構わない。例えば、ゲート電極については、通常知られたパターニング方法を用いて形成し、ソース電極およびドレイン電極について、上述の製造方法を用いて形成することとしてもよい。
以下に本発明を実施例により説明するが、本発明はこれらの実施例に限定されるものではない。
本実施例においては、第1の形成材料として、アミン系シランカップリング剤である3−アミノプロピルトリエトキシシラン(KBE903、信越シリコーン社製)を、メチルイソブチルケトン(以下、MIBKと称することがある)に溶解して液状物を調製し、下地膜の形成に用いた。以下の説明においては、第1の形成材料が溶解した液状物を、「液状物1」と称する。
また、第2の形成材料として、フェニルトリクロロシランを、0.1質量%となるようにMIBKに溶解して液状物を調整し、保護層の形成に用いた。以下の説明においては、第2の形成材料が溶解した液状物を、「液状物2」と称する。
[配線パターンの形成1]
(実施例1)
PET基板(型番:A−4100(コートなし)、東洋紡績株式会社製)の表面を大気圧酸素プラズマにより洗浄した後、0.5質量%となるように第1の形成材料を溶解した液状物1をディップコートにてPET基板上に塗布した。ディップコートの引き上げ速度は1mm/秒とした。その後、105℃で15分間加熱して下地膜を形成した。
なお、以下の工程においても、ディップコートの引き上げ速度は、上述の条件を採用した。
次いで、下地膜を形成したPET基板に、液状物2をディップコートにて塗布した。その後、105℃で10分間加熱して、保護層を形成した。
次いで、保護層を形成したPET基板に対し、レジスト材料(SUMIRESIST PFI−34A6、住友化学株式会社製)をディップコートし、105℃にて5分間加熱(プリベーク)することにより、レジスト層を形成した。
次いで、フォトマスクを介して、29mW/cmの強度の紫外線を2秒間露光し、105℃で15分間加熱(ポストベーク)した後に、2.38%TMAH溶液に1.5分間浸漬することにより、レジスト層にマスクパターンを現像し開口部を形成した。
次いで、レジスト層開口部が形成された基板について、室温にて30秒間、超音波水洗を行った後に、無電解めっき用の触媒コロイド溶液(メルプレート アクチベーター7331、メルテックス社製)に、室温にて60秒間浸漬し、レジスト層の開口部に露出している下地膜に触媒を付着させた。
次いで、表面を水洗した後に、無電解めっき液(メルプレート NI−867、メルテックス社製)に、73℃にて60秒間浸漬し、レジスト層の開口部に付着している触媒上にニッケル−リン(NiP)を析出させてニッケル−リンめっきを行った。
次いで、表面を水洗した後に乾燥させ、残存するレジスト層を含む全面に、29mW/cmの強度の紫外線を1分間露光した後、エタノールに1分間浸漬することでレジスト層を除去し、配線パターンを作製した。
(実施例2)
保護層の形成材料として、ヘキサメチルジシラザン(12058−1A、関東化学社製)を用いたこと、およびヘキサメチルジシラザンを溶媒で希釈することなく保護層の形成に用いたこと以外は実施例1と同様にして、配線パターンを作製した。
(比較例1)
0.2質量%となるように第1の形成材料を溶解した液状物1を用いて下地膜を形成したこと、および保護層を形成しないこと以外は実施例1と同様にして、配線パターンを作製した。
図10、11は、作製した配線パターンの光学顕微鏡写真である。写真において、白く見えている部分が配線である。図10は実施例1、図11は比較例1で形成した配線パターンを示す。
図10に示すように、実施例1の配線パターンは、均一な幅で形成されていた。対して、図11に示すように、比較例1の配線パターンは、幅が不均一であったり(図11(a))、表面が荒れていたり(図11(b))しており、配線の寸法精度が低くなっていた。
なお、実施例2においても、均一な幅の配線パターンが形成されていることを確認した。
[配線パターンの形成2]
(実施例2)
実施例1と同様の方法にて、PET基板上にゲート電極を形成した。ゲート電極が形成されたPET基板に対し、エポキシ樹脂ベースの紫外線硬化型樹脂(SU−8、日本化薬社製)をディップコートし、105℃にて5分間加熱(プリベーク)することにより、紫外線硬化型樹脂の塗膜を形成した。
次いで、塗膜に、フォトマスクを介して29mW/cmの強度の紫外線を5秒間露光し、105℃で60分間加熱(ポストベーク)した。
次いで、現像液(プロピレングリコール−1−メチルエーテル−2−アセテート、PEGMEA)に浸漬させて、紫外線の非照射部を除去してパターニングした。その後、105℃で30分熱処理を行い、ゲート絶縁膜を成膜した。
次いで、実施例1と同様の方法にて、ゲート絶縁膜の表面にソース電極およびドレイン電極に対応したニッケル−リン電極である第1電極を作製した。
次いで、表面を水洗した後、置換金めっき浴に1分間浸漬させ、更に還元めっき浴に3分間浸漬させることで、無電解金めっきを行い、ニッケル−リン電極の表面を金で被覆してソース電極およびドレイン電極を作製した。
形成した配線パターンは、ソース電極およびドレイン電極を接続するように半導体層を形成することで、トランジスタとして機能するものである。
(比較例2)
ゲート絶縁膜の表面にソース電極およびドレイン電極に対応したニッケル−リン電極を作製する際、下地膜を形成した後に保護層を形成しないこと以外は実施例2と同様にして、配線パターンを作製した。
図12、13は、作製した配線パターンの光学顕微鏡写真である。図12は実施例2、図13は比較例2で形成した配線パターンを示す。
図12に示すように、実施例2の配線パターンは、ソース電極およびドレイン電極が均一な幅で形成されており、ソース電極およびドレイン電極の間の間隔は5μmであった。
対して、図13に示すように、比較例2の配線パターンは、配線の寸法精度が低くなっていた。
図中、符号βの破線で囲む部分では、幅が不均一となっている部分が確認された。
また、図中、符号γの破線で囲む部分では、ゲート電極とドレイン電極とが短絡している部分が確認された。図13において、ゲート電極およびドレイン電極が互いに離れている部分では、ゲート電極およびドレイン電極の端部に対応した影を黒い筋として確認できるが、符号γの部分では、筋が途切れている。短絡部分では電極の端部に対応した影が形成されないため、ゲート電極およびドレイン電極が短絡している部分であると判断できる。
以上の結果より、本発明の有用性が確かめられた。
1…積層体、2…基板、3…下地膜(ゲート下地膜)、6…ゲート電極(配線)、7…絶縁体層、9,19…保護層、13…下地膜(ソース下地膜、ドレイン下地膜)、14…レジスト層、14a…開口部、15…無電解めっき用触媒、16…ソース電極、17…ドレイン電極、20…半導体層、100A,100B…トランジスタ、D…現像液。

Claims (15)

  1. 基板上の少なくとも一部に第1の形成材料を含む液状体を塗布してめっき下地膜を形成することと、
    前記めっき下地膜の表面の少なくとも一部に第2の形成材料を含む液状体を塗布して前記めっき下地膜の保護層を形成することと、
    前記保護層の表面にフォトレジスト材料からなるフォトレジスト層を形成して前記フォトレジスト層を所望のパターン光で露光することと、
    露光された前記フォトレジスト層を現像液に接触させ、前記めっき下地膜が前記パターン光に対応して露出するまで前記フォトレジスト層と前記保護層とを除去することと、
    露出した前記めっき下地膜の表面に無電解めっき用触媒である金属を析出させた後、前記めっき下地膜の表面に無電解めっき液を接触させ無電解めっきを行うことと、
    を有する配線パターンの製造方法。
  2. 前記第1の形成材料よりも前記第2の形成材料のほうが前記現像液に対する可溶性が低い請求項1に記載の配線パターンの製造方法。
  3. 前記第2の形成材料は、ケイ素原子に結合した加水分解基を有する有機ケイ素化合物である請求項1または請求項2に記載の配線パターンの製造方法。
  4. 前記第2の形成材料は、前記ケイ素原子に結合した前記加水分解基を1つ有する有機ケイ素化合物である請求項3に記載の配線パターンの製造方法。
  5. 前記第2の形成材料は、前記ケイ素原子に結合した前記加水分解基を2つまたは3つ有する有機ケイ素化合物である請求項3に記載の配線パターンの製造方法。
  6. 前記第1の形成材料は、窒素原子または硫黄原子のうち少なくとも一方を有する基を含むシランカップリング剤である請求項1から5のいずれか1項に記載の配線パターンの製造方法。
  7. 前記シランカップリング剤が、アミノ基を有する請求項6に記載の配線パターンの製造方法。
  8. 前記シランカップリング剤が、1級アミンまたは2級アミンである請求項7に記載の配線パターンの製造方法。
  9. 前記基板が、非金属材料からなる請求項1から8のいずれか1項に記載の配線パターンの製造方法。
  10. 前記基板が、樹脂材料からなる請求項9に記載の配線パターンの製造方法。
  11. 前記基板が、可撓性を有する請求項10に記載の配線パターンの製造方法。
  12. 前記めっき下地膜は、前記基板の変形温度よりも低い加熱温度で熱処理して形成される請求項10または11に記載の配線パターンの製造方法。
  13. 請求項1から12のいずれか1項に記載の配線パターンの製造方法を用いて、基板上にゲート電極、ソース電極およびドレイン電極の少なくとも1つを形成することを有するトランジスタの製造方法。
  14. 前記基板上に前記ゲート電極を形成することと、
    前記ゲート電極を覆って絶縁体層を含む層を形成することと、
    前記絶縁体層を含む層の表面に前記ソース電極および前記ドレイン電極を形成することと、を有する請求項13に記載のトランジスタの製造方法。
  15. 前記基板上に前記ソース電極および前記ドレイン電極を形成することと、
    前記ソース電極および前記ドレイン電極を覆って絶縁体層を含む層を形成することと、
    前記絶縁体層を含む層の表面に前記ゲート電極を形成することと、を有する請求項13に記載のトランジスタの製造方法。
JP2015549200A 2013-11-21 2014-11-21 配線パターンの製造方法およびトランジスタの製造方法 Active JP6245272B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013240613 2013-11-21
JP2013240613 2013-11-21
PCT/JP2014/080857 WO2015076358A1 (ja) 2013-11-21 2014-11-21 配線パターンの製造方法およびトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2015076358A1 true JPWO2015076358A1 (ja) 2017-03-16
JP6245272B2 JP6245272B2 (ja) 2017-12-13

Family

ID=53179617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015549200A Active JP6245272B2 (ja) 2013-11-21 2014-11-21 配線パターンの製造方法およびトランジスタの製造方法

Country Status (5)

Country Link
US (2) US10297773B2 (ja)
JP (1) JP6245272B2 (ja)
CN (1) CN105706222B (ja)
TW (1) TWI692546B (ja)
WO (1) WO2015076358A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110249074B (zh) * 2017-02-15 2021-11-02 三菱电机株式会社 半导体元件及其制造方法
JP6926939B2 (ja) * 2017-10-23 2021-08-25 東京エレクトロン株式会社 半導体装置の製造方法
KR20210046052A (ko) * 2018-08-23 2021-04-27 도쿄엘렉트론가부시키가이샤 기판 처리 방법 및 기판 처리 시스템
CN112611861B (zh) * 2020-11-23 2024-03-29 武汉世纪康敏生物科技有限公司 一种荧光免疫检测芯片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155590A (ja) * 1985-12-27 1987-07-10 株式会社 タムラ製作所 基板製造方法
JPS62298136A (ja) * 1986-06-18 1987-12-25 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2003504693A (ja) * 1999-07-07 2003-02-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JP2004040019A (ja) * 2002-07-08 2004-02-05 Matsushita Electric Ind Co Ltd 金属配線の形成方法
JP2007133258A (ja) * 2005-11-11 2007-05-31 Fujifilm Corp プリント配線板用積層体、及び、それを用いたプリント配線板の作製方法
JP2007305660A (ja) * 2006-05-09 2007-11-22 Alps Electric Co Ltd めっき配線基板およびめっき配線基板の製造方法
JP2009256164A (ja) * 2008-03-24 2009-11-05 Tokai Rubber Ind Ltd メタルマスクおよびその製造方法、ならびに、ガラス成形型およびその製造方法
JP2009293082A (ja) * 2008-06-05 2009-12-17 Sony Corp 電極及びその形成方法、半導体デバイス

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5468597A (en) * 1993-08-25 1995-11-21 Shipley Company, L.L.C. Selective metallization process
US7169043B2 (en) * 2000-10-17 2007-01-30 Atlantic City Coin & Slot Service Company, Inc. Gaming display device and method of use
ATE456863T1 (de) * 2001-02-19 2010-02-15 Ibm Verfahren zur herstellung einer dünnfilmtransistorstruktur
US7144827B2 (en) * 2002-01-17 2006-12-05 Silecs Oy Poly(organosiloxane) materials and methods for hybrid organic-inorganic dielectrics for integrated circuit applications
JP4543617B2 (ja) * 2002-04-22 2010-09-15 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法、電気光学装置の製造方法、電子機器の製造方法、アクティブマトリクス基板の製造装置、電気光学装置の製造装置、及び電気機器の製造装置
KR101124999B1 (ko) * 2003-12-02 2012-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제조 방법
JP2006002201A (ja) 2004-06-16 2006-01-05 Hitachi Maxell Ltd メッキ膜被覆構造部材、メッキ膜が被覆された構造部材の製造方法および光学モジュール
JPWO2007015364A1 (ja) * 2005-08-03 2009-02-19 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法
CN101071788A (zh) * 2006-05-12 2007-11-14 精工爱普生株式会社 金属布线形成方法、有源矩阵基板的制造方法、电子设备
JP2007329446A (ja) * 2006-05-12 2007-12-20 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
CN101466869A (zh) * 2006-06-16 2009-06-24 乔治洛德方法研究和开发液化空气有限公司 用于铜互连层的无电镀NiP附着和/或覆盖层
JP2008103653A (ja) * 2006-09-22 2008-05-01 Tohoku Univ 半導体装置及び半導体装置の製造方法
JP5037168B2 (ja) 2007-02-23 2012-09-26 株式会社カネカ 無電解めっき用材料、積層体及びプリント配線板
DE102007034363A1 (de) * 2007-07-24 2009-01-29 Biotronik Vi Patent Ag Endoprothese
US8871423B2 (en) * 2010-01-29 2014-10-28 Samsung Electronics Co., Ltd. Photoresist composition for fabricating probe array, method of fabricating probe array using the photoresist composition, composition for photosensitive type developed bottom anti-reflective coating, fabricating method of patterns using the same and fabricating method of semiconductor device using the same
US8623447B2 (en) * 2010-12-01 2014-01-07 Xerox Corporation Method for coating dielectric composition for fabricating thin-film transistors
US8870345B2 (en) * 2012-07-16 2014-10-28 Xerox Corporation Method of making superoleophobic re-entrant resist structures
US20160141530A1 (en) * 2013-06-11 2016-05-19 Sharp Kabushiki Kaisha Semiconductor element and semiconductor element manufacturing method

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155590A (ja) * 1985-12-27 1987-07-10 株式会社 タムラ製作所 基板製造方法
JPS62298136A (ja) * 1986-06-18 1987-12-25 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2003504693A (ja) * 1999-07-07 2003-02-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JP2004040019A (ja) * 2002-07-08 2004-02-05 Matsushita Electric Ind Co Ltd 金属配線の形成方法
JP2007133258A (ja) * 2005-11-11 2007-05-31 Fujifilm Corp プリント配線板用積層体、及び、それを用いたプリント配線板の作製方法
JP2007305660A (ja) * 2006-05-09 2007-11-22 Alps Electric Co Ltd めっき配線基板およびめっき配線基板の製造方法
JP2009256164A (ja) * 2008-03-24 2009-11-05 Tokai Rubber Ind Ltd メタルマスクおよびその製造方法、ならびに、ガラス成形型およびその製造方法
JP2009293082A (ja) * 2008-06-05 2009-12-17 Sony Corp 電極及びその形成方法、半導体デバイス

Also Published As

Publication number Publication date
US20190229283A1 (en) 2019-07-25
WO2015076358A1 (ja) 2015-05-28
US10297773B2 (en) 2019-05-21
CN105706222A (zh) 2016-06-22
US11309503B2 (en) 2022-04-19
CN105706222B (zh) 2018-11-23
JP6245272B2 (ja) 2017-12-13
TW201525185A (zh) 2015-07-01
TWI692546B (zh) 2020-05-01
US20160260916A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
JP6394691B2 (ja) 配線パターンの製造方法およびトランジスタの製造方法
US11309503B2 (en) Transistor manufacturing method
WO2015076334A1 (ja) トランジスタの製造方法およびトランジスタ
JPWO2015129799A6 (ja) 配線パターンの製造方法およびトランジスタの製造方法
TWI524565B (zh) Production method of transistor and transistor
US10510460B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
US10476005B2 (en) Composition, laminate, method of manufacturing laminate, transistor, and method of manufacturing transistor
WO2013176247A1 (ja) トランジスタの製造方法およびトランジスタ
JP2010205848A (ja) 平坦な導電性膜の製造方法及び半導体装置の製造方法並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170522

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6245272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250