JP2007329446A - 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器 - Google Patents

金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器 Download PDF

Info

Publication number
JP2007329446A
JP2007329446A JP2006332894A JP2006332894A JP2007329446A JP 2007329446 A JP2007329446 A JP 2007329446A JP 2006332894 A JP2006332894 A JP 2006332894A JP 2006332894 A JP2006332894 A JP 2006332894A JP 2007329446 A JP2007329446 A JP 2007329446A
Authority
JP
Japan
Prior art keywords
forming
bank
functional liquid
liquid
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006332894A
Other languages
English (en)
Inventor
Toshimitsu Hirai
利充 平井
Katsuyuki Moriya
克之 守屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006332894A priority Critical patent/JP2007329446A/ja
Priority to US11/737,165 priority patent/US20070264814A1/en
Priority to TW096116499A priority patent/TW200803612A/zh
Priority to KR1020070045844A priority patent/KR100864649B1/ko
Publication of JP2007329446A publication Critical patent/JP2007329446A/ja
Priority to KR1020080055275A priority patent/KR20080063247A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09254—Branched layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1173—Differences in wettability, e.g. hydrophilic or hydrophobic areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】平坦度の低下を抑制して所定の特性を発現させる。
【解決手段】第１膜パターン（ゲート配線４０）に対応する第１開口部（第１のパターン形成領域５５）、及び第１膜パターン（４０）より幅狭で第１膜パターン（４０）に接続される第２膜パターン（ゲート電極４１）に対応する第２開口部（第２のパターン形成領域５６）を有するバンク３４を形成する工程と、第１開口部（５５）に機能液Ｌ２の液滴を配置し、機能液Ｌ２の自己流動により機能液Ｌ２を第２開口部（５６）に配置する工程と、第１開口部（５５）及び第２開口部（５６）に配置された機能液Ｌ２を硬化させる工程とを有する。第１膜パターン（４０）及び第２膜パターン（４１）は、液滴を塗布する工程と機能液を硬化させる工程とを液滴毎に複数回繰り返して成膜される。
【選択図】図７

Description

本発明は、金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器に関するものである。
電子回路又は集積回路等に使用される所定パターンからなる配線等を形成する方法としては、例えば、フォトリソグラフィ法が広く利用されている。このフォトリソグラフィ法は、真空装置、露光装置等の大規模な設備が必要となる。そして、上記装置では所定パターンからなる配線等を形成するために、複雑な工程を必要とし、また材料使用効率も数％程度でそのほとんどを廃棄せざるを得ず、製造コストが高いという課題がある。
これに対して、液体吐出ヘッドから液体材料を液滴状に吐出する液滴吐出法、いわゆるインクジェット法を用いて基板上に所定パターンからなる配線等を形成する方法が提案されている（例えば、特許文献１、特許文献２参照）。このインクジェット法では、パターン用の液体材料（機能液）を基板に直接パターン配置し、その後熱処理やレーザー照射を行って所望のパターンを形成する。従って、この方法によれば、フォトリソグラフィ工程が不要となり、プロセスが大幅に簡略化されるとともに、パターン位置に原材料を直接配置することができるので、使用量も削減できるというメリットがある。
ところで、近年、デバイスを構成する回路の高密度化が進み、例えば配線についてもさらなる微細化、細線化が要求されている。しかしながら、上述した液滴吐出法を用いたパターン形成方法では、吐出した液滴が着弾後に基板上で広がるため、微細なパターンを安定的に形成するのが困難であった。特に、パターンを導電膜とする場合には、上述した液滴の広がりによって、液だまり（バルジ）が生じ、それが断線や短絡等の不具合の発生原因となるおそれがあった。そこで、幅の広い配線形成領域と、この配線形成領域に接続して形成される微細な配線形成領域と、を備えたバンク構造を用いた技術が提案されている（例えば、特許文献３参照）。この技術は、幅の広い配線形成領域に機能液を吐出し、毛細管現象により微細な配線形成領域に機能液を流し込ませて、微細な配線パターンを形成するようになっている。
特開平１１−２７４６７１号公報 特開２０００−２１６３３０号公報 特開２００５−１２１８１号公報
しかしながら、上述したような従来技術には、以下のような問題が存在する。
微細な配線形成領域に均一に機能液を流し込ませることが困難であり、結果として微細な配線部分で膜厚にむらが生じる可能性がある。
具体的には、微細な配線形成領域における幅広の配線形成領域との接続部近傍は、幅広の配線形成領域における機能液からの圧力（液圧）が伝わりやすいことから、膜厚が大きくなるのに対して、微細な配線形成領域の先端部は圧力が伝わりづらいことから膜厚が小さくなる。特に、機能液の液滴を複数滴塗布・流し込ませて配線を成膜する際には、膜厚の差が大きくなる傾向がある。
この技術をゲート電極の形成に応用する場合には、ゲート電極上に形成されるＴＦＴ素子の特性が、ゲート絶縁膜の平坦性に左右され、またゲート絶縁膜の平坦性がゲート電極の平坦性に影響を受けることから、安定したトランジスタ特性が得られ難くなってしまう。また、バンク及びゲート電極に跨ってゲート絶縁膜を成膜した際に、ゲート電極における段差が大きかったり平坦度が低い場合には、絶縁破壊を誘起しやすくなり、ＴＦＴ特性が得られなくなるという可能性もある。
本発明は、以上のような点を考慮してなされたもので、平坦度の低下を抑制して所定の特性を発現できる金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の金属配線形成方法は、第１膜パターンに対応する第１開口部、及び前記第１膜パターンより幅狭で前記第１膜パターンに接続される第２膜パターンに対応する第２開口部を有するバンクを形成する工程と、前記第１開口部に前記機能液の液滴を配置し、前記機能液の自己流動により該機能液を前記第２開口部に配置するＡ工程と、前記第１開口部及び前記第２開口部に配置された前記機能液を硬化させるＢ工程とを有し、前記Ａ工程と前記Ｂ工程とを交互に複数回繰り返すことにより、前記第１膜パターン及び前記第２膜パターンを成膜することを特徴とする。
従って、本発明の金属配線形成方法では、複数の液滴を一度に塗布して第１開口部の機能液から第２開口部の機能液に加わる圧力が大きくて、第１膜パターンと第２膜パターンとの段差（膜厚差）が大きくなるのに比較して、機能液の液滴を１滴塗布する毎に硬化させることにより段差を少なくすることができる。従って、塗布した液滴毎に硬化を複数回繰り返すことにより、段差の少ない膜が複数積層されて平坦性に優れた金属配線を得ることが可能になる。
また好ましくは、前記バンクは、前記機能液に対して親液性を有する第１バンク層と、該第１バンク層上に積層され前記機能液に対して撥液性を有する第２バンク層とを有することを特徴とする。
これにより、本発明の金属配線形成方法では、機能液を塗布した際に、機能液の液滴がバンク上面の第２バンク層に乗った場合でも、機能液がはじかれて配線形成領域に導くことができる。また、本発明では、第１バンク層が親液性を有しているため、機能液が第１バンク層に対しても良好に濡れることになり、第１バンク層に沿って機能液を容易に濡れ拡がらせることが可能になる。
また好ましくは、１回の前記Ａ工程での前記第１開口部への配置に係る液滴の量は、当該配置によって前記第２開口部に前記機能液が流動した場合に、前記第１開口部における液位が前記第２開口部における液位よりも高くならないような量であることを特徴とする。
従って、本発明では、例えば平坦性を要する第２膜パターンを容易に成膜することが可能になる。
そして、本発明のデバイスは、基板上に設けられたバンクによって区画された配線形成領域に機能液の液滴を塗布し、塗布された当該機能液を硬化して金属配線が形成され、前記金属配線及び前記バンクを覆う絶縁膜が形成されたデバイスであって、前記バンクには、前記配線形成領域に臨む側面と上面との間に形成され、前記金属配線の表面との交差角度が前記絶縁膜の絶縁特性に基づいて設定された湾曲面が設けられることを特徴とする。
従って、本発明のデバイスでは、バンクと金属配線とに跨って被覆する絶縁膜に加わる負荷が大きくなり、エッジ効果による電界集中等により絶縁破壊が誘起されることを防止できる。
前記側面としては、前記基板の表面に対して７０°以下の角度で傾斜し、前記湾曲面としては、前記金属配線の表面と４５°以下の角度で交差することが絶縁膜に生じる応力集中を緩和する上で好適である。
また好ましくは、前記金属配線は、前記機能液を、塗布と硬化とを複数回繰り返して成膜されてなることを特徴とする。
これにより、本発明では、複数の液滴を一度に塗布する場合と比較して、機能液の液滴を１滴塗布する毎に硬化させることにより平坦性を向上させることができる。従って、塗布した液滴毎に硬化を複数回繰り返すことにより、平坦性が向上した膜が複数積層されて平坦性に優れた金属配線を得ることが可能になる。
また、本発明において前記バンクとしては、前記機能液に対して親液性を有する第１バンク層と、該第１バンク層上に積層され前記機能液に対して撥液性を有する第２バンク層とを有する構成を好適に採用できる。
これにより、本発明では、機能液を塗布した際に、機能液の液滴がバンク上面の第２バンク層に乗った場合でも、機能液がはじかれて配線形成領域に導くことができる。また、本発明では、第１バンク層が親液性を有しているため、機能液が第１バンク層に対しても良好に濡れることになり、第１バンク層に沿って機能液を容易に濡れ拡がらせることが可能になる。
そして、本発明の電気光学装置は、先に記載のデバイスを備えることを特徴とするものである。
また、本発明の電子機器は、先に記載の電気光学装置を備えることを特徴とするものである。
従って、本発明では、上記のデバイスを備えていることから、金属配線を覆う絶縁膜を高い平坦性をもって配置することができ、絶縁破壊を誘起することなく、所定の特性を有する高品質の電気光学装置及び電子機器を得ることができる。
一方、本発明のアクティブマトリクス基板の製造方法は、基板上にゲート配線を形成する第１の工程と、前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、前記ゲート絶縁膜の上にソース電極及びドレイン電極を形成する第４の工程と、前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、前記絶縁材料を配置した上に画素電極を形成する第６の工程と、を有し、前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程において、先に記載の金属配線形成方法を用いることを特徴とするものである。
また、本発明のアクティブマトリクス基板の製造方法は、基板上にソース電極及びドレイン電極を形成する第１の工程と、前記ソース電極及びドレイン電極の上に半導体層を形成する第２の工程と、前記半導体層の上にゲート絶縁膜を介してゲート電極を形成する第３の工程と、前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、前記第１の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程において、先に記載の金属配線形成方法を用いることを特徴とするものである。
さらに、本発明のアクティブマトリクス基板の製造方法は、基板上に半導体層を形成する第１の工程と、前記半導体層上にゲート絶縁膜を介してゲート電極を形成する第２の工程と、前記ゲート絶縁膜に形成したコンタクトホールを介して、前記半導体層のソース領域に接続するソース電極と、前記半導体層のドレイン領域に接続するドレイン電極とを形成する第３の工程と、前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、前記第２の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程において、先に記載の金属配線形成方法を用いることを特徴とするものである。
従って、本発明のアクティブマトリクス基板の製造方法では、上述の金属配線形成方法を採用して電極を形成するものとしているため、金属配線の平坦性が高く所定のＴＦＴ特性を発現できる高品質のアクティブマトリクス基板を得ることが可能である。
以下、本発明の金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器の実施の形態を、図１ないし図１７を参照して説明する。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
（液滴吐出装置）
まず、本実施形態において、膜パターンを形成するための液滴吐出装置について図１を参照して説明する。
図１は、本発明の膜パターン形成方法に用いられる装置の一例として、液滴吐出法によって基板上に液体材料を配置する液滴吐出装置（インクジェット装置）ＩＪの概略構成を示す斜視図である。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と、Ｘ軸方向駆動軸３０４と、Ｙ軸方向ガイド軸３０５と、制御装置ＣＯＮＴと、ステージ３０７と、クリーニング機構３０８と、基台３０９と、ヒータ３１５とを備えている。
ステージ３０７は、この液滴吐出装置ＩＪによりインク（液体材料）を設けられる基板Ｐを支持し、基準位置に固定する不図示の固定機構を備えている。本実施形態の場合、後述する基板１８を支持するものである。
液滴吐出ヘッド３０１は、複数の吐出ノズルを備えたマルチノズルタイプの液滴吐出ヘッドであり、長手方向とＹ軸方向とを一致させている。複数の吐出ノズルは、液滴吐出ヘッド３０１の下面にＹ軸方向に並んで一定間隔で設けられている。液滴吐出ヘッド３０１の吐出ノズルからは、ステージ３０７に支持されている基板Ｐに対して、上述した導電性微粒子を含むインク（機能液）が吐出される。
Ｘ軸方向駆動軸３０４には、Ｘ軸方向駆動モータ３０２が接続されている。Ｘ軸方向駆動モータ３０２はステッピングモータ等であり、制御装置ＣＯＮＴからＸ軸方向の駆動信号が供給されると、Ｘ軸方向駆動軸３０４を回転させる。Ｘ軸方向駆動軸３０４が回転すると、液滴吐出ヘッド３０１はＸ軸方向に移動する。
Ｙ軸方向ガイド軸３０５は、基台３０９に対して動かないように固定されている。ステージ３０７は、Ｙ軸方向駆動モータ３０３を備えている。Ｙ軸方向駆動モータ３０３はステッピングモータ等であり、制御装置ＣＯＮＴからＹ軸方向の駆動信号が供給されると、ステージ３０７をＹ軸方向に移動する。
制御装置ＣＯＮＴは、液滴吐出ヘッド３０１に液滴の吐出制御用の電圧を供給する。また、Ｘ軸方向駆動モータ３０２に液滴吐出ヘッド３０１のＸ軸方向の移動を制御する駆動パルス信号を、Ｙ軸方向駆動モータ３０３にステージ３０７のＹ軸方向の移動を制御する駆動パルス信号を供給する。
クリーニング機構３０８は、液滴吐出ヘッド３０１をクリーニングするものである。クリーニング機構３０８には、図示しないＹ軸方向の駆動モータが備えられている。このＹ軸方向の駆動モータの駆動により、クリーニング機構３０８は、Ｙ軸方向ガイド軸３０５に沿って移動する。クリーニング機構３０８の移動も制御装置ＣＯＮＴにより制御される。
ヒータ３１５は、ここではランプアニールにより基板Ｐを熱処理する手段であり、基板Ｐ上に塗布された液体材料に含まれる溶媒の蒸発及び乾燥を行う。このヒータ３１５の電源の投入及び遮断も制御装置ＣＯＮＴにより制御される。
液滴吐出装置ＩＪは、液滴吐出ヘッド３０１と基板Ｐを支持するステージ３０７とを相対的に走査しつつ基板Ｐに対して液滴を吐出する。ここで、以下の説明において、Ｘ軸方向を走査方向、Ｘ軸方向と直交するＹ軸方向を非走査方向とする。従って、液滴吐出ヘッド３０１の吐出ノズルは、非走査方向であるＹ軸方向に一定間隔で並んで設けられている。なお、図１では、液滴吐出ヘッド３０１は、基板Ｐの進行方向に対し直角に配置されているが、液滴吐出ヘッド３０１の角度を調整し、基板Ｐの進行方向に対して交差させるようにしてもよい。このようにすれば、液滴吐出ヘッド３０１の角度を調整することで、ノズル間のピッチを調節することができる。また、基板Ｐとノズル面との距離を任意に調節することができるようにしてもよい。
図２は、ピエゾ方式による液体材料の吐出原理を説明するための図である。
図２において、液体材料（配線パターン用インク、機能液）を収容する液体室３１２に隣接してピエゾ素子３２２が設置されている。液体室３１２には、液体材料を収容する材料タンクを含む液体材料供給系３２３を介して液体材料が供給される。
ピエゾ素子３２２は駆動回路３２４に接続されており、この駆動回路３２４を介してピエゾ素子３２２に電圧を印加し、ピエゾ素子３２２を変形させることにより、液体室３１２が変形し、ノズル３２５から液体材料が吐出される。この場合、印加電圧の値を変化させることにより、ピエゾ素子３２２の歪み量が制御される。また、印加電圧の周波数を変化させることにより、ピエゾ素子３２２の歪み速度が制御される。
なお、液体材料の吐出原理としては、上述した圧電体素子であるピエゾ素子を用いてインクを吐出させるピエゾ方式の他にも、液体材料を加熱し発生した泡（バブル）により液体材料を吐出させるバブル方式等、公知の様々な技術を適用することができる。このうち、上述したピエゾ方式では、液体材料に熱を加えないため、材料の組成等に影響を与えないという利点を有する。
ここで、機能液Ｌ（図５参照）は、導電性微粒子を分散媒に分散させた分散液や有機銀化合物や酸化銀ナノ粒子を溶媒（分散媒）に分散した溶液からなるものである。
導電性微粒子としては、例えば、Ａｕ、Ａｇ、Ｃｕ、Ｐｄ、Ｍｎ、Ｃｒ、Ｃｏ、Ｉｎ、Ｓｎ、ＺｎＢｉ、Ｎｉのうちのいずれかを含有する金属微粒子の他、これらの酸化物、合金、金属間化合物、有機塩、有機金属化合物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。
これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。
導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液体吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。
分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。
上記導電性微粒子の分散液の表面張力は０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。液滴吐出法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。
上記分散液の粘度は１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。液滴吐出法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。
（バンク構造体）
次に、本実施形態において基板上の機能液（インク）を位置規制するバンク構造体について図３（ａ）、（ｂ）を参照して説明する。
図３（ａ）は、バンク構造体の概略構成を示す平面図である。また、図３（ｂ）は、図３（ａ）に示すＦ−Ｆ'線矢視における前記バンク構造体の側断面図である。
本実施形態のバンク構造体は、図３（ａ）、（ｂ）に示すように、基板１８上にバンク３４が形成された構成を備えている。このバンク３４により区画された領域が、機能液を配置するための領域となるパターン形成領域（配線形成領域）１３である。本実施形態のパターン形成領域１３は、後述するＴＦＴを構成するゲート配線、及びゲート電極を形成するための基板１８上に設けられた領域である。
前記パターン形成領域１３は、ゲート配線（第１膜パターン）に対応する溝状の第１のパターン形成領域（第１開口部）５５と、この第１のパターン形成領域５５に接続し、ゲート電極（第２膜パターン）に対応する第２のパターン形成領域（第２開口部）５６とから構成されている。ここで、対応するとは、前記第１のパターン形成領域５５、又は前記第２のパターン形成領域５６内に配置された機能液を硬化処理等を施すことで、それぞれがゲート配線、又はゲート電極となることを意味している。
具体的には、図３（ａ）に示すように、第１のパターン形成領域５５は、図３（ａ）中、Ｙ軸方向に延在して形成されている。そして、第２のパターン形成領域５６は、第１のパターン形成領域５５に対して略垂直方向（図３（ａ）中、Ｘ軸方向）に形成され、かつ前記第１のパターン形成領域５５に連続（接続）して設けられている。第１のパターン領域５５、第２のパターン形成領域５６を形成するバンク３４は、図３（ｂ）の部分拡大図に示すように、基板１８の表面に対して角度θで傾斜する傾斜面（側面）３４ａと、上面３４ｂと傾斜面３４ａとの間に形成された円弧状の湾曲面３４ｃとを有している。これら傾斜面３４ａの傾斜角及び湾曲面３４ｃの曲率は、バンク３４、ゲート電極４１及びゲート配線４０を被覆する絶縁膜の絶縁特性に基づいて設定されている（詳細は後述）。
また、前記第１のパターン形成領域５５の幅は、前記第２のパターン形成領域５６の幅よりも広く形成されている。本実施形態では、第１のパターン形成領域５５の幅は、前記液滴吐出装置ＩＪから吐出される機能液の飛翔径と略等しいか、あるいは、僅かに大きくなるように形成されている。このようなバンク構造を採用することにより、前記第１のパターン形成領域５５に吐出した機能液を毛細管現象を利用して、微細なパターンである第２のパターン形成領域５６に機能液を流入させることができるようになっている。
なお、第１のパターン形成領域５５、第２のパターン形成領域５６における幅とは、第１のパターン形成領域５５、第２のパターン形成領域５６が延在する方向（Ｘ，Ｙ）に対して直交する方向の第１のパターン形成領域５５、第２のパターン形成領域５６の上面３４ｂ上の端部間の長さを表している。図３（ａ）に示すように、前記第１のパターン形成領域５５の幅は長さＨ１、前記第２のパターン形成領域５６の幅は長さＨ２である。
一方、バンク構造体の断面形状（Ｆ−Ｆ'断面）は、図３（ｂ）に示すような構成を有している。具体的には、基板１８上に多層構造のバンク３４を具備してなり、本実施形態では基板１８側から第１バンク層３５と第２バンク層３６との２層構造である。そして、バンク３４のうち上層側の第２バンク層３６が、第１バンク層３５に比して撥液性を有する一方、下層側の第１バンク層３５は第２バンク層３６に比して相対的に親液性を有している。これにより、機能液がバンク３４の上面に着弾した場合にも、当該上面は撥液性を有するため、第１のパターン形成領域５５、第２のパターン形成領域５６（主に第１のパターン形成領域５５）に当該機能液が流入し、第１のパターン形成領域５５、第２のパターン形成領域５６内で機能液が好適に流動することとなる。
本実施形態では、第１バンク層３５は、第１のパターン形成領域５５、第２のパターン形成領域５６に臨む傾斜面３４ａにおける機能液に対する接触角が５０°未満とされている。一方、第２バンク層３６は、フッ素結合を側鎖に有するバンク形成材料、ないしフッ素含有シラン化合物若しくは界面活性剤を有するバンク形成材料を用いて形成されており、機能液に対する接触角が第１バンク層３５の接触角より大きくされている。第２バンク層３６表面における、機能液に対する接触角は５０°以上とされることが好ましい。また、機能液の液滴が配されるパターン形成領域１３の底面部（基板１８の基板表面１８ａ）は、機能液に対する接触角が前記第１バンク層３５の接触角以下の角度とされている。
本実施形態において、第１バンク層３５側壁の前記接触角と、前記パターン形成領域１３の底面部における前記接触角との和が、第２バンク層２６の接触角と比較して小さくなるように前記第１バンク層３５の接触角と、前記底面部の接触角とが調整されることが好ましい。このような構成とすることで、さらに機能液Ｌの濡れ広がり性を改善する効果を得ることができる。
（膜パターンの形成方法）
次に、本実施形態におけるバンク構造体の形成方法、及びこのバンク構造体によって区画されたパターン形成領域１３に、膜パターンとしてゲート配線を形成する方法について説明する。
図４は、前記バンク構造体の形成工程を順に示した側部断面図である。図４（ａ）〜（ｄ）は、図３（ａ）のＦ−Ｆ'矢視における側断面に沿って第１のパターン形成領域５５、及び第２のパターン形成領域５６からなるパターン形成領域１３を形成する工程を示した図である。また、図５は、図４（ａ）〜（ｄ）に示した製造工程において形成されたバンク構造に、機能液を配置して膜パターン（ゲート配線）を形成する工程を説明する断面図である。
（バンク材塗布工程）
まず、図４（ａ）、（ｂ）に示すように、スピンコート法により、基板１８の全面に第１のバンク形成材料を塗布して第１バンク層３５ａを形成し（乾燥条件；８０℃／６０秒）、さらに第１バンク層３５ａ上に、第２のバンク形成材料を塗布して第２バンク層３６ａを形成する（乾燥条件；８０℃／６０秒）。この場合、前記バンク形成材料の塗布方法として、スプレーコート、ロールコート、ダイコート、ディップコート、インクジェット法等の各種方法を適用することが可能である。
基板１８としては、ガラス、石英ガラス、Ｓｉウエハ、プラスチックフィルム、金属板等の各種材料を使用することができる。基板１８の表面に半導体膜、金属膜、誘電体膜、有機膜等の下地層を形成してもよい。
第１のバンク形成材料としては、相対的に機能液に対する親和性の高いものが用いられる。すなわち、シロキサン結合を主鎖としてなり、側鎖に、−Ｈ、−ＯＨ、−（ＣＨ2ＣＨ2Ｏ）nＨ、−ＣＯＯＨ、−ＣＯＯＫ、−ＣＯＯＮａ、−ＣＯＮＨ2、−ＳＯ3Ｈ、−ＳＯ3Ｎａ、−ＳＯ3Ｋ、−ＯＳＯ3Ｈ、−ＯＳＯ3Ｎａ、−ＯＳＯ3Ｋ、−ＰＯ3Ｈ2、−ＰＯ3Ｎａ2、−ＰＯ3Ｋ2、−ＮＯ2、−ＮＨ2、−ＮＨ3Ｃｌ（アンモニウム塩）、−ＮＨ3Ｂｒ（アンモニウム塩）、≡ＨＮＣｌ（ピリジニウム塩）、≡ＮＨＢｒ（ピリジニウム塩）から選ばれる１種以上を有する材料（高分子材料）を用いることができる。
また第１のバンク形成材料としては、上記の材料の他、シロキサン結合を主鎖としてなり、側鎖の一部にアルキル基、アルケニル基、又はアリール基を有する材料も用いることができる。
本実施形態の場合、上記に挙げた第１のバンク形成材料を用いることで、第１バンク層３５の側壁における機能液に対する接触角が５０°未満に調整される。詳細は後述するが、このように接触角を５０°未満に調整することで、第１バンク層３５の側壁に沿って延びるように機能液Ｌをパターン形成領域１３内に濡れ広がらせることができ、迅速かつ安定に膜パターンを形成することが可能になる。
一方、第２のバンク形成材料としては、機能液に対する接触角が第１バンク層３５より大きいバンク層を形成しうる、機能液に対する親和性が相対的に低いものが用いられる。
すなわち、第２のバンク形成材料としては、シロキサン結合を主鎖としてなり、その側鎖にフッ素結合を含む材料、ないし、シロキサン結合を主鎖としてなる材料であって、フッ素を含有するシラン化合物又は界面活性剤を含むものが用いられる。
上記シロキサン結合を主鎖としてなり、その側鎖にフッ素結合を含む材料としては、側鎖に、Ｆ基、−ＣＦ3基、−ＣＦ2−鎖、−ＣＦ2ＣＦ3、−（ＣＦ2）nＣＦ3、−ＣＦ2ＣＦＣｌ−、から選ばれる一種以上を有する材料を挙げることができる。
また、フッ素を含有するシラン化合物（撥液性シラン化合物）としては、含フッ素アルキルシラン化合物が挙げられる。すなわち、Ｓｉと結合したパ−フルオロアルキル構造ＣnＦ2n+1で表される構造を有するものであり、下記一般式（１）で表される化合物を例示することができる。式（１）中、ｎは１から１８の整数を、ｍは２から６までの整数をそれぞれ表している。Ｘ1及びＸ2は−ＯＲ2、−Ｒ2、−Ｃｌを示し、Ｘ1及びＸ2に含まれるＲ2は、炭素数１〜炭素数４のアルキル基を示し、ａは１〜３の整数である。
Ｘ1のアルコキシ基や塩素基、Ｓｉ−Ｏ−Ｓｉ結合等を形成するための官能基であり、水により加水分解されてアルコールや酸として脱離する。アルコキシ基としては例えば、メトキシ基、エトキシ基、ｎ−プロポキシ基、イソプロポキシ基、ｎ−ブトキシ基、イソブトキシ基、ｓｅｃ−ブトキシ基、ｔｅｒｔ−ブトキシ基等を挙げることができる。
Ｒ2の炭素数は脱離するアルコールの分子量が比較的小さく、除去が容易であり形成される膜の緻密性の低下を抑制できるという観点から、１〜４の範囲であることが好ましい。
含フッ素アルキルシラン化合物を用いることにより、膜の表面にフルオロアルキル基が位置するように各化合物が配向して自己組織化膜が形成されるので、膜の表面に均一な撥液性を付与することができる。
（１） ＣnＦ2n+1（ＣＨ2）mＳｉＸ1 aＸ2 (3-a)
より具体的には、ＣＦ3−ＣＨ2ＣＨ2−Ｓｉ（ＯＣＨ3）3、ＣＦ3（ＣＦ2）3−ＣＨ2ＣＨ2−Ｓｉ（ＯＣＨ3）3、ＣＦ3（ＣＦ2）5−ＣＨ2ＣＨ2−Ｓｉ（ＯＣＨ3）3、ＣＦ3（ＣＦ2）5−ＣＨ2ＣＨ2−Ｓｉ（ＯＣ2Ｈ5）3、ＣＦ3（ＣＦ2）7−ＣＨ2ＣＨ2−Ｓｉ（ＯＣＨ3）3、ＣＦ3（ＣＦ2）11−ＣＨ2ＣＨ2−Ｓｉ（ＯＣ2Ｈ5）3、ＣＦ3（ＣＦ2）3−ＣＨ2ＣＨ2−Ｓｉ（ＣＨ3）（ＯＣＨ3）2、ＣＦ3（ＣＦ2）7−ＣＨ2ＣＨ2−Ｓｉ（ＣＨ3）（ＯＣＨ3）2、ＣＦ3（ＣＦ2）8−ＣＨ2ＣＨ2−Ｓｉ（ＣＨ3）（ＯＣ2Ｈ5）2、ＣＦ3（ＣＦ2）8−ＣＨ2ＣＨ2−Ｓｉ（Ｃ2Ｈ5）（ＯＣ2Ｈ5）2等が挙げられる。
また、Ｒ1がパ−フルオロアルキルエーテル構造ＣnＦ2n+1Ｏ（ＣpＦ2pＯ）rで表される構造を有するものも挙げることができる。その具体例としては例えば、下記一般式（２）で表される化合物を例示することができる。
（２） ＣpＦ2p+1Ｏ（ＣpＦ2pＯ）r（ＣＨ2）mＳｉＸ1 aＸ2 (3-a)
（式中、ｍは２から６の整数を，ｐは１から４の整数を、ｒは１から１０の整数をそれぞれ表し、Ｘ1およびＸ2およびａは、前出と同じ意味を表す。）具体的な化合物の例としては、ＣＦ3Ｏ（ＣＦ2Ｏ）6−ＣＨ2ＣＨ2−Ｓｉ（ＯＣ2Ｈ5）3、ＣＦ3Ｏ（Ｃ3Ｆ6Ｏ）4−ＣＨ2ＣＨ2−Ｓｉ（ＯＣＨ3）3、ＣＦ3Ｏ（Ｃ3Ｆ6Ｏ）2（ＣＦ2Ｏ）3−ＣＨ2ＣＨ2−Ｓｉ（ＯＣＨ3）3、ＣＦ3Ｏ（Ｃ3Ｆ6Ｏ）8−ＣＨ2ＣＨ2−Ｓｉ（ＯＣＨ3）3、ＣＦ3Ｏ（Ｃ4Ｆ9Ｏ）5−ＣＨ2ＣＨ2−Ｓｉ（ＯＣＨ3）3、ＣＦ3Ｏ（Ｃ4Ｆ9Ｏ）5−ＣＨ2ＣＨ2−Ｓｉ（ＣＨ3）（ＯＣ2Ｈ5）2、ＣＦ3Ｏ（Ｃ3Ｆ6Ｏ）4−ＣＨ2ＣＨ2−Ｓｉ（Ｃ2Ｈ5）（ＯＣＨ3）2等が挙げられる。
フルオロアルキル基やパ−フルオロアルキルエーテル構造を有するシラン化合物は「ＦＡＳ」と総称される。これらの化合物は、単独で使用してもよく、２種以上を組み合わせて使用してもよい。なお、ＦＡＳを用いることにより、基板Ｐとの密着性と良好な撥液性とを得ることができる。
また、界面活性剤としては、一般式（Ｒ1Ｙ1）で表されるものを用いることができる。式中、Ｒ1は疎水性の有機基を表し、Ｙ1は親水性の極性基、−ＯＨ、−（ＣＨ2ＣＨ2Ｏ）nＨ、−ＣＯＯＨ、−ＣＯＯＡ、−ＣＯＮＨ2、−ＳＯ3Ｈ、−ＳＯ3Ａ、−ＯＳＯ3Ｈ、−ＯＳＯ3Ａ、−ＰＯ3Ｈ2、−ＰＯ3Ａ、−ＮＯ2、−ＮＨ2、−ＮＨ3Ｂ（アンモニウム塩）、≡ＮＨＢ（ピリジニウム塩）、−ＮＸ1 3Ｂ（アルキルアンモニウム塩）等である。ただし、Ａは１個以上の陽イオンを表し、Ｂは１個以上の陰イオンを表すものとする。また、Ｘ1は前出と同じ炭素数１〜炭素数４のアルキル基を意味を表すものとする。
上記一般式で表される界面活性剤は両親媒性化合物であり、親油性の有機基Ｒ1に親水性の官能基が結合した化合物である。Ｙ1は親水性の極性基を表し、基板との結合あるいは吸着するための官能基であり、有機基Ｒ1は親油性を有し、親水面の反対側に並ぶことにより親水面上に親油面が形成される。本実施形態では、界面活性剤は第２バンク層３６に撥液性を付与する目的で第２のバンク形成材料に添加されるものであるから、有機基Ｒ1がパ−フルオロアルキル構造ＣnＦ2n+1で表される構造を有するものが有用である。より具体的には、Ｆ（ＣＦ2ＣＦ2）1-7−ＣＨ2ＣＨ2−Ｎ+（ＣＨ3）3Ｃｌ-、Ｃ8Ｆ17ＳＯ2ＮＨＣ3Ｈ6−Ｎ+（ＣＨ3）、Ｆ（ＣＦ2ＣＦ2）1-7−ＣＨ2ＣＨ2ＳＣＨ2ＣＨ2−ＣＯ2−Ｌｉ+、Ｃ8Ｆ17ＳＯ2Ｎ（Ｃ2Ｈ5）−ＣＯ2 -Ｋ+、（Ｆ（ＣＦ2ＣＦ2）1-7）ＣＨ2ＣＨ2Ｏ）1,2ＰＯ（Ｏ-ＮＨ4 +）1,2、Ｃ10Ｆ21ＳＯ3 -ＮＨ4 +、Ｃ6Ｆ13ＣＨ2ＣＨ2ＳＯ3Ｈ、Ｃ6Ｆ13ＣＨ2ＣＨ2ＳＯ3 -ＮＨ4 +、Ｃ8Ｆ17ＳＯ2Ｎ（Ｃ2Ｈ5）−（ＣＨ2ＣＨ2Ｏ）0-25Ｈ、Ｃ8Ｆ17ＳＯ2Ｎ（Ｃ2Ｈ5）−（ＣＨ2ＣＨ2Ｏ）0-25ＣＨ3、Ｆ（ＣＦ2ＣＦ2）1-7−ＣＨ2ＣＨ2Ｏ−（ＣＨ2ＣＨ2Ｏ）0-25Ｈが挙げられる。フルオロアルキル基を有する界面活性剤は、単独で使用してもよく、２種以上を組み合わせて使用してもよい。
なお、第２バンク層３６を第１バンク層３５の表面処理層として構成することもできる。この場合、第２バンク層３６を構成するフッ素系の表面処理剤としては、住友３Ｍ社製のＥＧＣ−１７００、ＥＧＣ−１７２０等を用いることができる。ただし、表面処理層の膜厚が１μｍを超えると、現像工程でのパターン形成不良が発生し易くなる場合がある。表面処理層の膜厚としては、５００ｎｍ以下が好ましく、例えば５０ｎｍ〜１００ｎｍ程度とすることができる。表面処理剤の溶媒としては、例えば、第１バンク層を溶解しにくい、ハイドロフルオロエーテルを用いることができる。
これらの材料を用いることで、第２バンク層３６の表面に良好な撥液性を付与することができ、パターン形成領域１３に配した機能液を同領域内に閉じこめることができる。また、パターン形成領域１３からはずれた位置に着弾した機能液の液滴も、第２バンク層３６の撥液性によってパターン形成領域１３内に流動させることができ、正確な平面形状と膜厚とを有する膜パターンを形成することができる。
（露光工程）
次に、図４（ｃ）に示すように、基板１８上に設けられた第１バンク層３５ａ、第２バンク層３６ａに、露光装置（図示しない）からの光をマスクＭを介して照射することで、第１のパターン形成領域５５、第２のパターン形成領域５６を形成する。ここでは、光が照射されることで露光された第１バンク層３５ａ、第２バンク層３６ａは、後述する現像工程により溶解除去可能になる。そして、前述したようなパターン形成領域１３を有したバンク構造を形成する。
（現像工程）
次いで、前述した露光工程の後、図４（ｄ）に示すように、露光された第１バンク層３５ａ、第２バンク層３６ａを、例えばＴＭＡＨ（テトラメチルアンモニウムヒドロキシド）で現像処理し、被露光部を選択的に除去する。このとき、図３（ｂ）に示したバンク３４の第１のパターン形成領域５５、第２のパターン形成領域５６に臨む傾斜面３４ａの角度θが４５°〜７０°（好ましくは６０°以上）とする、４５°以下となると、ゲート電極４１（ゲート配線４０）の電極形状が凸部形状の傾向が大きくなり、バンク３４の上面からゲート電極４１（ゲート配線４０）に跨る後述するゲート絶縁膜３９の屈曲度も大きくなる。そのため、ゲート電極４１（ゲート配線４０）のエッジ効果による電界集中により絶縁破壊を誘起しやすくなるため、ここでは４５°〜７０°（好ましくは６０°以上）となるように現像条件を調整する。この現像工程においては、バンク３４の上面３４ｂと傾斜面３４ａとの交差部は、エッジ形状となっているため、現像液による浸食が大きく円弧形状の湾曲面３４ｃが形成される。この湾曲面３４ｃも、現像条件を調整することにより、上記バンク３４の傾斜角と同様の理由により、第１のパターン形成領域５５、第２のパターン形成領域５６に塗布した機能液（後述）の液面との交差角度が４５°以下となるように調整する。
その後、焼成（３００℃／６０分）することで、図４（ｄ）に示すように、第２のパターン形成領域５６と、第１のパターン形成領域５５とを含むパターン形成領域１３をかたどるバンク３４を基板１８上に形成することができる。ここでは、バンク３４の高さ（第１のパターン形成領域５５、第２のパターン形成領域５６の深さ）は、０．５μｍ程度に形成する。
なお、前記バンク３４は、機能液に対する親和性の異なる２層の第１バンク層３５、第２バンク層３６を積層した構造であり、上層側の第２バンク層３６表面は、機能液に対し相対的に撥液性を有したものとなっている。また、第１バンク層３５は、親液性を有した材料から構成されているので、パターン形成領域１３に臨む第１バンク層３５の内側面は親液性となり、機能液が拡がりやすくなっている。
また、上記焼成工程の後、後段の機能液配置工程に先立って、バンク３４が形成された基板１８をＨＦ（フッ化水素）により洗浄するとよい。３００℃程度の高温で焼成処理を行うため、フッ素を含む第２バンク層３６からフッ素が蒸発し、パターン形成領域１３の底面部（基板表面１８ａ）に付着することがある。このようにパターン形成領域１３底面部にフッ素が付着すると、当該底面部における親液性が低下して機能液Ｌの濡れ広がり性が低下するので、ＨＦ洗浄により付着しているフッ素を取り除くことが好ましい。
なお、本実施形態において、バンク３４の焼成を行わずに、現像処理により形成されたパターン形成領域１３に機能液Ｌを吐出配置することも可能であり、この場合には、上記ＨＦ洗浄は不要である。
（機能液配置工程）
次に、上述した工程により得られたバンク構造によって形成されたパターン形成領域１３に、前記液滴吐出装置ＩＪを使用して機能液を吐出配置して、金属配線を形成する工程について説明する。ところで、微細配線パターンを形成するための第２のパターン形成領域５６には、機能液Ｌを直接配置することが難しい。よって、第２のパターン形成領域５６への機能液Ｌの配置を、第１のパターン形成領域５５に配置した機能液Ｌを、上述したように毛細管現象により第２のパターン形成領域５６に流入させる方法により行うこととし、まずその方法について説明する。
まず、図５（ａ）に示すように、液滴吐出装置ＩＪにより、第１のパターン形成領域５５に配線パターン形成材料として、金属微粒子を含む機能液Ｌを吐出する。液滴吐出装置ＩＪによって第１のパターン形成領域５５に配置された機能液Ｌは、図５（ｂ）に示すように、第１のパターン形成領域５５内から毛細管現象により第２のパターン形成領域５６に流入して濡れ広がり、図５（ｃ）に示すように、第２のパターン形成領域５６に充填され、幅広の第１膜パターンと、この第１膜パターンに接続される幅狭の第２膜パターンが形成される。
なお、バンク３４の上面に機能液Ｌが配置されても、当該上面は撥液性を有するため、はじかれて第１のパターン形成領域５５に流入することとなる。
続いて、上記の金属配線方法を用いて、図７（ｄ）に示す第１のパターン形成領域５５にゲート配線（第１膜パターン）４０を形成するとともに、第２のパターン形成領域５６にゲート電極（第２膜パターン）４１を形成する工程について説明する。
本実施形態では、ゲート配線４０及びゲート電極４１は、三層構造で配線パターンを形成する。
具体的には、本実施形態では、ゲート配線４０及びゲート電極４１は下層から、下地層としてのマンガン層Ｆ１、配線本体としての銀層Ｆ２、保護層としてのニッケル層Ｆ３の三層で構成される。
マンガン層Ｆ１は、下地層（中間層）として銀層Ｆ２の基板１８に対する密着性向上に作用するものである。銀層Ｆ２は、導電層としてマンガン層Ｆ１上に積層して成膜されている。ニッケル層Ｆ３は、銀や銅等からなる導電性膜の（エレクトロ）マイグレーション現象等を抑制するための薄膜として作用するものであり、銀層Ｆ２を覆って成膜されている。
以下、各層を成膜する手順について、図６及び図７を参照して説明する。
まず、液滴吐出装置ＩＪにより、第１のパターン形成領域５５にマンガン層Ｆ１を構成する有機系の分散媒に導電性微粒子としてマンガン（Ｍｎ）を分散させた機能液Ｌ１を吐出する。液滴吐出装置ＩＪによって第１のパターン形成領域５５に配置された機能液Ｌ１は、第１のパターン形成領域５５内を濡れ広がる（Ａ工程）。
また、第１バンク層３５の傾斜面３４ａは、親液性を示すため、吐出配置された機能液Ｌ１がパターン形成領域１３の全域において好適に流動することとなり、図６（ａ）、（ｂ）に示すように、機能液Ｌ１は第１のパターン形成領域５５に充填されるとともに、毛細管現象により第２のパターン形成領域５６に円滑に流入する（Ａ工程）。
ここでは、３．５ｎｇの機能液Ｌ１を塗布した後に、分散媒（有機分）の除去のため、これら機能液Ｌ１（マンガン層Ｆ１）の乾燥処理、焼成処理を行う。このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。乾燥処理としては、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。この乾燥処理は、主に膜厚のムラを低減させるために行うものであり、ここでは１２０℃で２分間加熱する。焼成処理の処理温度としては、分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、ここでは２２０℃で３０分間加熱する。これにより、図６（ｃ）に示すように、膜厚が０．０５μｍのマンガン層Ｆ１が成膜される。
次に、銀層Ｆ２を形成するために、有機系の分散媒に導電性微粒子として銀（Ａｇ）のナノ粒子を分散させた機能液Ｌ２（図７（ａ）参照）の液滴を、マンガン層Ｆ１が形成された第１のパターン形成領域５５内に配置する。この機能液には、銀のナノ粒子の他に、例えばアミノ化合物の分散安定剤が添加されて分散されている。ここでは、膜厚が約０．４３μｍの銀層Ｆ２を成膜するために、１滴が７．５ｎｇの機能液Ｌ２を５滴、第１のパターン形成領域５５内に配置し、当該第１のパターン形成領域５５から第２のパターン形成領域５６に流入させるが、一度に複数滴の機能液Ｌ２を塗布するのではなく、機能液を１滴塗布する毎に乾燥・焼成処理を行う（Ｂ工程）。
ここで、図８（ａ）に、図３（ａ）に示すＧ−Ｇ'線矢視における前記バンク構造体の側断面図を示す。この図には、機能液Ｌ２を所定位置に対して１滴ずつ吐出することによる塗布を行って乾燥・焼成させたときの銀層Ｆ２の膜の表面形状Ｆ２ａと、所定位置に２滴、３滴をまとめて吐出することによる塗布を行って乾燥・焼成させたときの銀層Ｆ２の膜の表面形状がそれぞれ表面形状Ｆ２ｂ，Ｆ２ｃとがそれぞれ示されている。この図に示されるように、第１のパターン形成領域５５に塗布する滴数が増加しても、第２のパターン形成領域５６に流入して成膜されるゲート電極４１の膜厚はほぼ変わらず、増加した滴数分の機能液はゲート配線４０の膜厚の増大に寄与することになる。換言すると、塗布する機能液の滴数を多くした場合、ゲート電極４１とゲート配線４０との膜厚の差が大きくなってしまう。
一方、機能液を１滴塗布した後に乾燥・焼成する工程で成膜した銀層Ｆ２の膜の表面形状Ｆ２ａは比較的平準となる。
従って、複数滴の機能液Ｌ２を用いて銀層Ｆ２を成膜するにあたっては、１滴塗布した後に乾燥・焼成する工程を交互に複数回繰り返して積層することにより、平準に成膜された各層の銀層からなら平坦な銀層Ｆ２を成膜することができる。
１回の塗布において前記第１開口部へ吐出する液滴の量は、当該吐出によって第２開口部に機能液が流動した場合に、第１開口部における液位が第２開口部における液位よりも高くならないような量とすることが望ましい。すなわち、このような液滴の量とは、図８（ａ）において表面形状Ｆ２ａで示される液位の状態を実現するための量のことである。
例えば、図８（ｂ）に示されるように、第１のパターン形成領域５５に塗布してゲート電極４１を形成する場合、３滴の機能液を各液滴の塗布毎に乾燥・焼成する工程を繰り返して積層・成膜した銀層Ｆ９１は、ゲート電極４１の膜厚も、図８（ａ）で示した３滴の液滴を塗布後に一括して乾燥・焼成して形成した銀層と比較して厚くなるのに加えて、その表面形状も一括焼成した場合の表面形状Ｆ２ｃと比較して平坦度が小さくなり、平坦性が向上する。
同様に、例えば６滴の液滴を塗布後に一括して乾燥・焼成して形成した銀層の表面形状Ｆ９２は、第１のパターン形成領域５５において大きく膨出し、また第２のパターン形成領域５６において成膜されるゲート電極４１の膜厚も、滴数に応じた厚さには成膜されないが、５滴の液滴を塗布毎に乾燥・焼成する工程を繰り返して積層・成膜した銀層の表面形状Ｆ９３は、塗布した滴数が少ないにも拘わらず、ゲート電極４１の膜厚が大きくなるとともに、ゲート電極４１とゲート配線４０との段差も小さい銀層Ｆ２を成膜することができる。
この塗布した機能液Ｌ２を各滴毎に分散媒及び分散安定剤の除去のため、乾燥処理、焼成処理を行う際には、まず大気雰囲気下で予備焼成して分散媒（有機分）を除去（酸化）した後に、窒素ガス雰囲気下で本焼成を行う。有機分を酸化させる予備焼成としては、１３０℃以上の温度で行うことが好ましく、また、銀は酸素のある環境で加熱すると粒子が成長する性質を有するため、この粒成長を抑えるためには２３０℃以下の温度で行うことが好ましい。本実施形態では、大気雰囲気下で約２２０℃、３０分で予備焼成を行っている。また、本焼成としては、例えば２３０℃〜３５０℃の温度で行うことが好ましく、本実施形態では、窒素雰囲気下で約３００℃、３０分で本焼成を行う。本実施形態では窒素ガス雰囲気下で本焼成を行うため粒成長が抑制される。
この焼成処理より、図７（ｂ）に示すように、マンガン層Ｆ１上に膜厚が０．４３μｍの銀層Ｆ２が成膜される。
続いて、ニッケル層Ｆ３を形成するために、図７（ｃ）に示すように、有機系の分散媒に導電性微粒子としてニッケルを分散させた機能液Ｌ３の液滴を第１のパターン形成領域５５に塗布する。塗布された機能液Ｌ３は、上述した機能液Ｌ１，Ｌ２と同様に、第１のパターン形成領域５５に充填されるとともに、毛細管現象により第２のパターン形成領域５６に円滑に流入する。
ここでは、２．５ｎｇの機能液を２滴塗布した後に、分散媒の除去のため、乾燥処理、焼成処理を行う。
この処理としては、まず乾燥むらを防止するために大気雰囲気下で約７０℃、１０分で乾燥処理した後に、銀層Ｆ２を形成する場合と同様に、分散媒（有機分）を除去（酸化）するために大気雰囲気下で約２２０℃、３０分で予備焼成した後に、銀の粒成長を抑制するために窒素ガス雰囲気下で約３００℃、３０分で本焼成を行う。
この乾燥・焼成処理より、図７（ｄ）に示すように、銀層Ｆ２上に積層状態で配置される膜厚０．０２μｍのニッケル層Ｆ３が保護層として成膜され、第１のパターン形成領域５５、第２のパターン形成領域５６内にゲート電極４１及びゲート配線４０が形成される。
このとき、ゲート電極４１及びゲート配線４０（ニッケル層Ｆ３）においては、図３（ｂ）の部分拡大図に示すように、その表面と湾曲面３４ｃとが交差する角度θｃが４５°以下となるように湾曲面３４ｃの曲率が設定されている。
（デバイス）
次に、本発明の金属配線形成方法により形成された金属配線を備えるデバイスについて説明する。本実施形態においては、ゲート配線を備える画素（デバイス）及びその画素の形成方法について、図９及び図１０を参照して説明する。
本実施形態においては、上述したバンク構造体及び金属配線形成方法を利用して、ボトムゲート型のＴＦＴ３０のゲート電極、ソース電極、ドレイン電極等を有する画素を形成する。なお、以下の説明においては、上述した図５乃至図７に示した膜パターン形成工程と同様の工程についての説明は省略する。また、上記実施形態に示す構成要素と共通の構成要素については同一の符号を付す。
（画素の構造）
まず始めに、上述の膜パターンの形成方法によって形成された金属配線を備える画素（デバイス）の構造について説明する。
図９は、本実施形態の画素構造２５０を示した図である。
図９に示すように、画素構造２５０は、基板上に、ゲート配線４０（第１膜パターン）と、このゲート配線４０から延出して形成されるゲート電極４１（第２膜パターン）と、ソース配線４２と、このソース配線４２から延出して形成されるソース電極４３と、ドレイン電極４４と、ドレイン電極４４に電気的に接続される画素電極４５とを備えている。ゲート配線４０はＸ軸方向に延在して形成され、ソース配線４２はゲート配線４０と交差してＹ軸方向に延在して形成されている。そして、ゲート配線４０とソース配線４２との交差点の近傍にはスイッチング素子であるＴＦＴが形成されている。このＴＦＴがオン状態となることにより、ＴＦＴに接続される画素電極４５に駆動電流が供給されるようになっている。
ここで、図９に示すように、ゲート電極４１の幅Ｈ２は、ゲート配線４０の幅Ｈ１よりも狭く形成されている。例えば、ゲート電極４１の幅Ｈ２は１０μｍであり、ゲート配線４０の幅Ｈ１は２０μｍである。このゲート配線４０、及びゲート電極４１は、前述した実施形態の金属配線形成方法により成膜されたものである。
また、ソース電極４３の幅Ｈ５は、ソース配線４２の幅Ｈ６よりも狭く形成されている。例えば、ソース電極４３の幅Ｈ５は１０μｍであり、ソース配線４２の幅Ｈ６は２０μｍである。本実施形態では、金属配線形成方法を適用することで、微細パターンであるソース電極４３に毛細管現象によって機能液を流入させて形成している。
また、図９に示すように、ゲート配線４０の一部には、配線幅が他の領域に比べて狭くなった絞り部５７が設けられている。そして、この絞り部５７上で、ゲート配線４０と交差するソース配線４２側にも同様な絞り部が設けられている。このように、ゲート配線４０とソース配線４２との交差部分において、それぞれの配線幅を狭く形成することで、この交差部分において容量が蓄積されるのを防止するようになっている。
（画素の形成方法）
図１０（ａ）〜（ｅ）は、図９に示すＣ−Ｃ'線に沿った画素構造２５０の形成工程を示した断面図である。なお、画素電極の形成時にも上述した本発明に係る膜パターンの形成方法を採用することもできる。
図１０（ａ）に示すように、上述した方法によって形成されたゲート電極４１を含むバンク３４面上に、プラズマＣＶＤ法等により、ゲート絶縁膜（絶縁膜）３９を成膜する。ここで、ゲート絶縁膜３９は窒化シリコンからなるものである。
このとき、図３（ｂ）に示したバンク３４の湾曲面３４ｃは、ゲート絶縁膜３９の絶縁特性に基づいて曲率が設定されており、ゲート電極４１の表面との交差角度が４５°以下となっているため、図７では第２バンク層３６の表面と略面一に図示されているものの、実際には機能液の表面張力等により、図３（ｂ）に示すように、ゲート電極４１の表面の端部が凹形状をなす場合でも、ゲート絶縁膜３９は、屈曲して応力集中することなく、ゲート電極４１の表面に沿って滑らかにバンク３４及びゲート電極４１を被覆することになる。
次に、ゲート絶縁膜３９上に活性層を成膜する。
続けて、フォトリソグラフィー処理及びエッチング処理により、図１０（ａ）に示すように所定形状にパターニングしてアモルファスシリコン膜４６を形成する。
次に、アモルファスシリコン膜４６上にコンタクト層４７を成膜する。続けて、フォトリソグラフィ処理及びエッチング処理により、図１０（ａ）に示すように所定形状にパターニングする。なお、コンタクト層４７はｎ+型シリコン膜を原料ガスやプラズマ条件を変化させることにより形成する。
次に、図１０（ｂ）に示すように、スピンコート法等により、コンタクト層４７上を含む全面にバンク材を塗布する。この場合、前記バンク形成材料の塗布方法として、スプレーコート、ロールコート、ダイコート、ディップコート、インクジェット法等の各種方法を適用することが可能である。ここで、バンク材を構成する材料としては、形成後に光透過性と撥液性を備える必要があるため、アクリル樹脂、ポリイミド樹脂、オレフィン樹脂、メラミン樹脂などの高分子材料が用いられる。より好ましくは、シロキサン結合を有するバンク材料が焼成工程における耐熱性、透過率という点でより好適に用いられる。そして、このバンク材に撥液性を持たせるためにＣＦ4プラズマ処理等（フッ素成分を有するガスを用いたプラズマ処理）を施す。また、このような処理の代わりに、バンクの素材自体に予め撥液成分（フッ素基等）を充填しておいてもよい。この場合には、ＣＦ4プラズマ処理等を省略することができる。
次に、１画素ピッチの１／２０〜１／１０となるソース／ドレイン電極用バンク３４ｄを形成する。具体的には、まず、フォトリソグラフィ処理により、ゲート絶縁膜３９の上面に塗布したバンク形成材のソース電極４３に対応する位置にソース電極用形成領域４３ａを形成し、同様にドレイン電極４４に対応する位置にドレイン電極用形成領域４４ａを形成する。
なお、このソース／ドレイン電極用バンク３４ｄについて、先の実施形態で説明した第１バンク層３５と第２バンク層３６との積層構造を有するバンク３４と同様のものを形成して用いることができる。すなわち、ソース／ドレイン電極を形成する工程について本発明に係る金属配線形成方法を適用することができる。
機能液に対する接触角が５０°未満である第１バンク層３５と、前記接触角が第１バンク層３５より大きい第２バンク層３６とを積層した構造を採用することで、機能液を良好に塗れ広がらせ、均一かつ均質なソース電極、ドレイン電極を形成することが可能になる。特に、ソース電極、ドレイン電極について、複数材料（マンガン、銀、ニッケル）の積層構造を採用する場合には、金属配線の積層に際してバンクの撥液化処理をやり直す必要が無くなるので、製造効率を向上させることができる。
次に、ソース／ドレイン電極用バンク３４ｄに形成したソース電極用形成領域４３ａ及びドレイン電極用形成領域４４ａに機能液を配置して、ソース電極４３及びドレイン電極４４を形成する。具体的には、まず、液滴吐出装置ＩＪによって、ソース配線用形成領域に機能液を配置する（図示省略）。ソース電極用形成領域４３ａの幅Ｈ５は、図９に示すように、ソース配線用溝部の幅Ｈ６よりも狭く形成されている。そのため、ソース配線用溝部に配置した機能液は、ソース配線に設けられた絞り部によって一次的に堰き止められ、毛細管現象によりソース電極用形成領域４３ａに流入する。これにより、図１０（ｃ）に示すように、ソース電極４３が形成される。また、ドレイン電極用形成領域に機能液を吐出してドレイン電極４４を形成する（図示せず）。
次に、図１０（ｃ）に示すように、ソース電極４３及びドレイン電極４４を形成した後、ソース／ドレイン電極用バンク３４ｄを除去する。そして、コンタクト層４７上に残ったソース電極４３及びドレイン電極４４の各々をマスクとして、ソース電極４３及びドレイン電極４４間に形成されているコンタクト層４７のｎ+型シリコン膜をエッチングする。このエッチング処理により、ソース電極４３及びドレイン電極４４間に形成されているコンタクト層４７のｎ+型のシリコン膜が除去され、ｎ+シリコン膜の下層に形成されるアモルファスシリコン膜４６の一部が露出する。このようにして、ソース電極４３の下層には、ｎ+シリコンからなるソース領域３２が形成され、ドレイン電極４４の下層には、ｎ+シリコンからなるドレイン領域３３が形成される。そして、これらのソース領域３２及びドレイン領域３３の下層には、アモルファスシリコンからなるチャネル領域（アモルファスシリコン膜４６）が形成される。
以上説明した工程により、ボトムゲート型のＴＦＴ３０を形成する。
次に、図１０（ｄ）に示すように、ソース電極４３、ドレイン電極４４、ソース領域３２、ドレイン領域３３、及び露出したシリコン層上に、蒸着法、スパッタ法等によりパッシベーション膜３８（保護膜）を成膜する。続けて、フォトリソグラフィ処理及びエッチング処理により、後述する画素電極４５が形成されるゲート絶縁膜３９上のパッシベーション膜３８を除去する。同時に、画素電極４５とソース電極４３とを電気的に接続するために、ドレイン電極４４上のパッシベーション膜３８にコンタクトホール４９を形成する。
次に、図１０（ｅ）に示すように、画素電極４５が形成されるゲート絶縁膜３９を含む領域に、バンク材を塗布する。ここで、バンク材は、上述したように、アクリル樹脂、ポリイミド樹脂、ポリシラザン等の材料を含有している。続けて、このバンク材（画素電極用バンク３４ｅ）上面にプラズマ処理等により撥液処理を施す。次に、フォトリソグラフィ処理により、画素電極４５が形成される領域を区画する画素電極用バンク３４ｅを形成する。
なお、この画素電極用バンク３４ｅについても、本発明に係る金属配線形成方法で用いる積層構造のバンクを形成することがより望ましい。側面が撥インク性であると、画素電極用インクがバンクとの接触面で弾かれやすく、また液滴形状が凸形状を示しやすくなり、平坦化に乾燥・焼成等での条件設定が必要となる。
次に、インクジェット法、蒸着法等により、上記画素電極用バンク３４ｅに区画された領域にＩＴＯ（Indium Tin Oxide）からなる画素電極４５を形成する。また、画素電極４５を上述したコンタクトホール４９に充填させることによって、画素電極４５とドレイン電極４４との電気的接続が確保される。なお、本実施形態においては、画素電極用バンク３４ｅの上面に撥液処理を施し、かつ、上記画素電極用溝部に親液処理を施す。そのため、画素電極４５を画素電極用溝部からはみ出すことなく形成することができる。
以上説明したような工程により、図９に示した本実施形態の画素を形成することができる。
以上説明したように、本実施の形態では、ゲート配線４０及びゲート電極４１を形成するにあたって、機能液を１滴塗布する毎に焼成する工程を繰り返すので、必要な滴数を塗布した後に一括して焼成する場合に比べて平坦性に優れたゲート配線４０及びゲート電極４１を成膜することができる。特に、本実施の形態では、第１のパターン形成領域５５に塗布する液滴の１滴を、ゲート電極４１よりもゲート配線４０が平坦になる量で塗布するため、ゲート電極４１の平坦度をより向上させることが可能である。
また、本実施形態では、バンク３４を親液性の第１バンク層３５と撥液性の第２バンク層３６により構成しているので、機能液を塗布した際に、機能液の液滴がバンク３４の上面の第２バンク層３６に乗った場合でも、機能液がはじかれてパターン形成領域１３（主に第１のパターン形成領域）に導くことができるとともに、第１バンク層３５が親液性を有しているため、機能液が第１バンク層３５に対しても良好に濡れることになり、第１バンク層に沿って機能液を第２パターン形成領内に容易に濡れ拡がらせて充填することが可能になる。
また、本実施の形態では、ゲート絶縁膜３９の絶縁特性に基づいて、バンク３４における湾曲面３４ｃとゲート電極４１（ゲート配線４０）の表面との交差角度が設定されているため、ゲート電極４１（ゲート配線４０）のエッジ効果による電界集中により絶縁破壊を誘起することを防止でき、絶縁性が確保されて所定の特性を発現できる高品質のデバイスを得ることが可能になる。
（電気光学装置）
次に、上記バンク構造を用いた金属配線形成方法により形成した画素（デバイス）を備える本発明の電気光学装置の一例である液晶表示装置について説明する。
図１１は、本発明にかかる液晶表示装置について、各構成要素とともに示す対向基板側から見た平面図である。図１２は図１１のＨ−Ｈ'線に沿う断面図である。図１３は、液晶表示装置の画像表示領域においてマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図で、なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材ごとに縮尺を異ならせてある。
図１１及び図１２において、本実施の形態の液晶表示装置（電気光学装置）１００は、対をなすＴＦＴアレイ基板１０と対向基板２０とが光硬化性の封止材であるシール材５２によって貼り合わされ、このシール材５２によって区画された領域内に液晶５０が封入、保持されている。
シール材５２の形成領域の内側の領域には、遮光性材料からなる周辺見切り５３が形成されている。シール材５２の外側の領域には、データ線駆動回路２０１及び実装端子２０２がＴＦＴアレイ基板１０の一辺に沿って形成されており、この一辺に隣接する２辺に沿って走査線駆動回路２０４が形成されている。ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路２０４の間を接続するための複数の配線２０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための基板間導通材２０６が配設されている。
なお、データ線駆動回路２０１及び走査線駆動回路２０４をＴＦＴアレイ基板１０の上に形成する代わりに、例えば、駆動用ＬＳＩが実装されたＴＡＢ（Tape Automated Bonding）基板とＴＦＴアレイ基板１０の周辺部に形成された端子群とを異方性導電膜を介して電気的及び機械的に接続するようにしてもよい。なお、液晶表示装置１００においては、使用する液晶５０の種類、すなわち、ＴＮ（Twisted Nematic）モード、Ｃ−ＴＮ法、ＶＡ方式、ＩＰＳ方式モード等の動作モードや、ノーマリホワイトモード／ノーマリブラックモードの別に応じて、位相差板、偏光板等が所定の向きに配置されるが、ここでは図示を省略する。
また、液晶表示装置１００をカラー表示用として構成する場合には、対向基板２０において、ＴＦＴアレイ基板１０の後述する各画素電極に対向する領域に、例えば、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタをその保護膜とともに形成する。
このような構造を有する液晶表示装置１００の画像表示領域においては、図１３に示すように、複数の画素１００ａがマトリクス状に構成されているとともに、これらの画素１００ａの各々には、画素スイッチング用のＴＦＴ（スイッチング素子）３０が形成されており、画素信号Ｓ１，Ｓ２，…，Ｓｎを供給するデータ線６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画素信号Ｓ１，Ｓ２，…，Ｓｎは、この順に線順次で供給してもよく、相隣接する複数のデータ線６ａ同士に対して、グループごとに供給するようにしてもよい。また、ＴＦＴ３０のゲートには走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１，Ｇ２，…，Ｇｍをこの順に線順次で印加するように構成されている。
画素電極１９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画素信号Ｓ１，Ｓ２，…，Ｓｎを各画素に所定のタイミングで書き込む。このようにして画素電極１９を介して液晶に書き込まれた所定レベルの画素信号Ｓ１，Ｓ２，…，Ｓｎは、図１２に示す対向基板２０の対向電極１２１との間で一定期間保持される。なお、保持された画素信号Ｓ１，Ｓ２，…，Ｓｎがリークするのを防ぐために、画素電極１９と対向電極１２１との間に形成される液晶容量と並列に蓄積容量６０が付加されている。例えば、画素電極１９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量６０により保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い液晶表示装置１００を実現することができる。
本実施形態の液晶表示装置１００においては、上記のデバイスを備えることから、品質不良を起こさない、高品質の液晶表示装置１００を得ることができる。
図１４は、上記バンク構造及び金属配線形成方法により形成した画素を備える有機ＥＬ装置の側断面図である。以下、図１４を参照しながら、有機ＥＬ装置の概略構成を説明する。
図１４において、有機ＥＬ装置４０１は、基板４１１、回路素子部４２１、画素電極４３１、バンク部４４１、発光素子４５１、陰極４６１（対向電極）、及び封止用基板４７１から構成された有機ＥＬ素子４０２に、フレキシブル基板（図示略）の配線及び駆動ＩＣ（図示略）を接続したものである。回路素子部４２１は、アクティブ素子であるＴＦＴ３０が基板４１１上に形成され、複数の画素電極４３１が回路素子部４２１上に整列して構成されたものである。そして、ＴＦＴ３０を構成するゲート配線６１が、上述した実施形態の金属配線形成方法により形成されている。
各画素電極４３１間にはバンク部４４１が格子状に形成されており、バンク部４４１により生じた凹部開口４４４に、発光素子４５１が形成されている。なお、発光素子４５１は、赤色の発光をなす素子と緑色の発光をなす素子と青色の発光をなす素子とからなっており、これによって有機ＥＬ装置４０１は、フルカラー表示を実現するものとなっている。陰極４６１は、バンク部４４１及び発光素子４５１の上部全面に形成され、陰極４６１の上には封止用基板４７１が積層されている。
有機ＥＬ素子を含む有機ＥＬ装置４０１の製造プロセスは、バンク部４４１を形成するバンク部形成工程と、発光素子４５１を適切に形成するためのプラズマ処理工程と、発光素子４５１を形成する発光素子形成工程と、陰極４６１を形成する対向電極形成工程と、封止用基板４７１を陰極４６１上に積層して封止する封止工程とを備えている。
発光素子形成工程は、凹部開口４４４、すなわち画素電極４３１上に正孔注入層４５２及び発光層４５３を形成することにより発光素子４５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層４５２を形成するための液状体材料を各画素電極４３１上に吐出する第１吐出工程と、吐出された液状体材料を乾燥させて正孔注入層４５２を形成する第１乾燥工程とを有している。また、発光層形成工程は、発光層４５３を形成するための液状体材料を正孔注入層４５２の上に吐出する第２吐出工程と、吐出された液状体材料を乾燥させて発光層４５３を形成する第２乾燥工程とを有している。なお、発光層４５３は、前述したように赤、緑、青の３色に対応する材料によって３種類のものが形成されるようになっており、したがって前記の第２吐出工程は、３種類の材料をそれぞれに吐出するために３つの工程からなっている。
本発明の電気光学装置によれば、高品質のデバイスを備えることから、品質や性能の向上を図った電気光学装置を実現することができる。
また、本発明にかかる電気光学装置としては、上記の他に、ＰＤＰ（プラズマディスプレイパネル）や、基板上に形成された小面積の薄膜に膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用する表面伝導型電子放出素子等にも適用可能である。
（電子機器）
次に、本発明の電子機器の具体例について説明する。
図１５は、携帯電話の一例を示した斜視図である。図１５において、６００は携帯電話本体（電子機器）を示し、６０１は上記実施形態の液晶表示装置を備えた液晶表示部を示している。
図１５に示す電子機器は、上記実施形態のバンク構造を有するパターン形成方法により形成された液晶表示装置を備えたものであるので、高い品質や性能が得られる。
なお、本実施形態の電子機器は液晶装置を備えるものとしたが、有機エレクトロルミネッセンス表示装置、プラズマ型表示装置等、他の電気光学装置を備えた電子機器とすることもできる。
なお、上述した電子機器以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態においては、フォトリソグラフィ処理及びエッチング処理により、所望パターンのバンク構造を形成していた。これに対して、上記形成方法に代えて、レーザーを用いてパターニングすることにより、所望のパターンを形成するようにしてもよい。
また、上記本実施形態の膜パターンの形成方法は、図１６や図１７に示すようなアクティブマトリクス基板の製造時に適用することができる。具体的には、図１６はコプレナー構造のトランジスタを備えるアクティブマトリクス基板の一例を示す断面模式図であって、基板４８上にアモルファスシリコン膜４６が形成され、アモルファスシリコン膜４６上にはゲート絶縁膜３９を介してゲート電極４１が形成されている。ゲート電極４１はバンク３４によって囲まれてパターンが形成されてなり、当該バンク３４は層間絶縁層としても機能している。そして、バンク３４及びゲート絶縁膜３９にはコンタクトホールが形成され、当該コンタクトホールを介してアモルファスシリコン膜４６のソース領域に接続されるソース電極４３と、アモルファスシリコン膜４６のドレイン領域に接続されるドレイン電極４４とが形成されている。なお、ドレイン電極４４には画素電極が接続される。
一方、図１７はスタガー構造のトランジスタを備えるアクティブマトリクス基板の一例を示す断面模式図であって、基板４８上にソース電極４３とドレイン電極４４とが形成され、当該ソース電極４３とドレイン電極４４上にはアモルファスシリコン膜４６が形成されている。また、アモルファスシリコン膜４６上にはゲート絶縁膜３９を介してゲート電極４１が形成されている。ゲート電極４１はバンク３４によって囲まれてパターンが形成されてなり、当該バンク３４は層間絶縁層としても機能している。なお、ドレイン電極４４には画素電極が接続される。
以上のようなアクティブマトリクス基板の製造時には、上述した金属配線形成方法を適用することができる。つまり、例えばバンク３４によって囲まれた領域にゲート電極４１を形成する際には、本発明に係る上記金属配線形成方法を採用すれば、信頼性の高いゲート電極を形成することが可能となる。なお、当該膜パターンの形成方法は、ゲート電極の形成工程に限らず、例えばソース電極やドレイン電極、さらには画素電極の形成工程においても採用することが可能である。
本発明の液滴吐出装置の概略構成を示す斜視図。 ピエゾ方式による液状体の吐出原理を説明するための図。 （ａ）はバンク構造の平面図、（ｂ）は（ａ）の側断面図。 （ａ）〜（ｄ）はバンク構造を形成する工程を示す側断面図。 （ａ）〜（ｃ）は配線パターンの形成工程を説明するための平面図。 （ａ）〜（ｃ）は配線パターンの形成工程を説明するための側断面図。 （ａ）〜（ｄ）は配線パターンの形成工程を説明するための側断面図。 銀層の表面形状を模式的に示す図。 表示領域である１画素を模式的に示す平面図。 （ａ）〜（ｅ）は１画素の形成工程を示す断面図。 液晶表示装置を対向基板の側から見た平面図。 図１１のＨ−Ｈ'線に沿う液晶表示装置の断面図。 液晶表示装置の等価回路図。 有機ＥＬ装置の部分拡大断面図。 本発明の電子機器の具体例を示す図。 アクティブマトリクス基板の一例を模式的に示す断面図。 アクティブマトリクス基板の異なる例を模式的に示す断面図。
符号の説明
Ｌ…機能液、Ｐ，１８…基板、３４…バンク、３４ａ…傾斜面（側面）、３４ｃ…湾曲面、３５…第１バンク層、３６…第２バンク層、３９…ゲート絶縁膜（絶縁膜）、４０，６１…ゲート配線（第１膜パターン、金属配線）、４１…ゲート電極（第２膜パターン、金属配線）、５５…第１のパターン形成領域（第１開口部）、５６…第２のパターン形成領域（第２開口部）、１００…液晶表示装置（電気光学装置）、６００…携帯電話本体（電子機器）。

Claims (12)

  1. 第１膜パターンに対応する第１開口部、及び前記第１膜パターンより幅狭で前記第１膜パターンに接続される第２膜パターンに対応する第２開口部を有するバンクを形成する工程と、
    前記第１開口部に前記機能液の液滴を配置し、前記機能液の自己流動により該機能液を前記第２開口部に配置するＡ工程と、
    前記第１開口部及び前記第２開口部に配置された前記機能液を硬化させるＢ工程とを有し、
    前記Ａ工程と前記Ｂ工程とを交互に複数回繰り返すことにより、前記第１膜パターン及び前記第２膜パターンを成膜することを特徴とする金属配線形成方法。
  2. 請求項１に記載の金属配線形成方法において、
    前記バンクは、前記機能液に対して親液性を有する第１バンク層と、該第１バンク層上に積層され前記機能液に対して撥液性を有する第２バンク層とを有することを特徴とする金属配線形成方法。
  3. 請求項１または２に記載の金属配線形成方法において、
    １回の前記Ａ工程での前記第１開口部への配置に係る液滴の量は、当該配置によって前記第２開口部に前記機能液が流動した場合に、前記第１開口部における液位が前記第２開口部における液位よりも高くならないような量であることを特徴とする金属配線形成方法。
  4. 基板上に設けられたバンクによって区画された配線形成領域に機能液の液滴を塗布し、塗布された当該機能液を硬化して金属配線が形成され、前記金属配線及び前記バンクを覆う絶縁膜が形成されたデバイスであって、
    前記バンクには、前記配線形成領域に臨む側面と上面との間に形成され、前記金属配線の表面との交差角度が前記絶縁膜の絶縁特性に基づいて設定された湾曲面が設けられることを特徴とするデバイス。
  5. 請求項４に記載のデバイスにおいて、
    前記湾曲面は、前記金属配線の表面と４５°以下の角度で交差することを特徴とするデバイス。
  6. 請求項４または５に記載のデバイスにおいて、
    前記金属配線は、前記機能液を、塗布と硬化とを複数回繰り返して成膜されてなることを特徴とするデバイス。
  7. 請求項４から６のいずれか一項に記載のデバイスにおいて、
    前記バンクは、前記機能液に対して親液性を有する第１バンク層と、該第１バンク層上に積層され前記機能液に対して撥液性を有する第２バンク層とを有することを特徴とするデバイス。
  8. 請求項４から７のいずれか一項に記載のデバイスを備えることを特徴とする電気光学装置。
  9. 請求項８に記載の電気光学装置を備えることを特徴とする電子機器。
  10. アクティブマトリクス基板の製造方法であって、
    基板上にゲート配線を形成する第１の工程と、
    前記ゲート配線上にゲート絶縁膜を形成する第２の工程と、
    前記ゲート絶縁膜を介して半導体層を積層する第３の工程と、
    前記ゲート絶縁膜の上にソース電極及びドレイン電極を形成する第４の工程と、
    前記ソース電極及び前記ドレイン電極上に絶縁材料を配置する第５の工程と、
    前記絶縁材料を配置した上に画素電極を形成する第６の工程と、を有し、
    前記第１の工程及び前記第４の工程及び前記第６の工程の少なくとも一つの工程において、請求項１から３のいずれか一項に記載の金属配線形成方法を用いることを特徴とするアクティブマトリクス基板の製造方法。
  11. アクティブマトリクス基板の製造方法であって、
    基板上にソース電極及びドレイン電極を形成する第１の工程と、
    前記ソース電極及びドレイン電極の上に半導体層を形成する第２の工程と、
    前記半導体層の上にゲート絶縁膜を介してゲート電極を形成する第３の工程と、
    前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、
    前記第１の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程において、請求項１から３のいずれか一項に記載の金属配線形成方法を用いることを特徴とするアクティブマトリクス基板の製造方法。
  12. アクティブマトリクス基板の製造方法であって、
    基板上に半導体層を形成する第１の工程と、
    前記半導体層上にゲート絶縁膜を介してゲート電極を形成する第２の工程と、
    前記ゲート絶縁膜に形成したコンタクトホールを介して、前記半導体層のソース領域に接続するソース電極と、前記半導体層のドレイン領域に接続するドレイン電極とを形成する第３の工程と、
    前記ドレイン電極と接続する画素電極を形成する第４の工程と、を有し、
    前記第２の工程及び前記第３の工程及び前記第４の工程の少なくとも一つの工程において、請求項１から３のいずれか一項に記載の金属配線形成方法を用いることを特徴とするアクティブマトリクス基板の製造方法。
JP2006332894A 2006-05-12 2006-12-11 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器 Withdrawn JP2007329446A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006332894A JP2007329446A (ja) 2006-05-12 2006-12-11 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
US11/737,165 US20070264814A1 (en) 2006-05-12 2007-04-19 Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus
TW096116499A TW200803612A (en) 2006-05-12 2007-05-09 Method for forming metal wiring line, method for manufacturing active matrix substrate, device, electro-optical device, and electronic apparatus
KR1020070045844A KR100864649B1 (ko) 2006-05-12 2007-05-11 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
KR1020080055275A KR20080063247A (ko) 2006-05-12 2008-06-12 디바이스, 전기 광학 장치 및 전자 기기

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006133596 2006-05-12
JP2006332894A JP2007329446A (ja) 2006-05-12 2006-12-11 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器

Publications (1)

Publication Number Publication Date
JP2007329446A true JP2007329446A (ja) 2007-12-20

Family

ID=38685667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006332894A Withdrawn JP2007329446A (ja) 2006-05-12 2006-12-11 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器

Country Status (4)

Country Link
US (1) US20070264814A1 (ja)
JP (1) JP2007329446A (ja)
KR (2) KR100864649B1 (ja)
TW (1) TW200803612A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146035A1 (ja) * 2012-03-26 2013-10-03 ソニー株式会社 半導体装置およびその製造方法、表示装置ならびに電子機器

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4677937B2 (ja) * 2005-07-20 2011-04-27 セイコーエプソン株式会社 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
WO2009113239A1 (ja) * 2008-03-13 2009-09-17 パナソニック株式会社 有機ｅｌディスプレイパネル及びその製造方法
WO2009147838A1 (ja) * 2008-06-06 2009-12-10 パナソニック株式会社 有機ｅｌディスプレイパネルおよびその製造方法
TWI381484B (zh) * 2008-12-17 2013-01-01 Univ Ishou An integrated circuit manufacturing method for an isolation layer with metal ion migration
GB201105364D0 (en) 2011-03-30 2011-05-11 Cambridge Display Tech Ltd Surface planarisation
DE102011080620B4 (de) * 2011-08-08 2014-06-05 Siemens Aktiengesellschaft Verfahren für die Beschichtung eines Isolationsbauteils und Isolationsbauteil sowie elektrisch leitfähiges Heizkabel
TWI692546B (zh) * 2013-11-21 2020-05-01 日商尼康股份有限公司 佈線圖案之製造方法及電晶體之製造方法
KR20180077439A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계 발광 표시 장치 및 그 제조 방법
CN107123751B (zh) * 2017-04-28 2019-04-16 武汉华星光电技术有限公司 一种柔性有机发光二极管显示器及其制作方法
CN110603642B (zh) * 2017-05-17 2022-07-22 苹果公司 具有减少的侧向泄漏的有机发光二极管显示器
JP6926939B2 (ja) * 2017-10-23 2021-08-25 東京エレクトロン株式会社 半導体装置の製造方法
JP7455953B2 (ja) * 2020-03-02 2024-03-26 株式会社Fuji 配線形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4035968B2 (ja) * 2000-06-30 2008-01-23 セイコーエプソン株式会社 導電膜パターンの形成方法
GB0024294D0 (en) * 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
WO2004026002A1 (en) * 2002-09-11 2004-03-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus and fabrication method of the same
JP4123172B2 (ja) * 2003-04-01 2008-07-23 セイコーエプソン株式会社 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP3823981B2 (ja) 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
WO2005055309A1 (en) * 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
JP2005331619A (ja) 2004-05-18 2005-12-02 Sharp Corp パターン部材およびその製造方法
JP4330492B2 (ja) * 2004-06-09 2009-09-16 シャープ株式会社 配線基板及びその製造方法
JP3922280B2 (ja) * 2004-09-30 2007-05-30 セイコーエプソン株式会社 配線パターンの形成方法及びデバイスの製造方法
US7469638B2 (en) * 2004-12-30 2008-12-30 E.I. Du Pont De Nemours And Company Electronic devices and processes for forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146035A1 (ja) * 2012-03-26 2013-10-03 ソニー株式会社 半導体装置およびその製造方法、表示装置ならびに電子機器

Also Published As

Publication number Publication date
KR100864649B1 (ko) 2008-10-23
KR20070109936A (ko) 2007-11-15
US20070264814A1 (en) 2007-11-15
KR20080063247A (ko) 2008-07-03
TW200803612A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
JP4677937B2 (ja) 膜パターンの形成方法、デバイス、電気光学装置、電子機器、及びアクティブマトリクス基板の製造方法
KR100864649B1 (ko) 금속 배선 형성 방법 및 액티브 매트릭스 기판의 제조 방법
KR100926472B1 (ko) 막 패턴의 형성 방법, 액티브 매트릭스 기판의 제조 방법,디바이스, 전기 광학 장치, 및 전자 기기
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP3922280B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP4507978B2 (ja) 膜パターンの形成方法
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
JP4380552B2 (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP4096933B2 (ja) パターンの形成方法
CN101071788A (zh) 金属布线形成方法、有源矩阵基板的制造方法、电子设备
JP4200981B2 (ja) バンク構造、配線パターン形成方法、デバイス、電気光学装置、及び電子機器
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4670596B2 (ja) 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
JP2006065021A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP4075929B2 (ja) パターン形成方法
JP2006065020A (ja) アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007243114A (ja) 薄膜パターン形成方法及びデバイスの製造方法、電気光学装置、並びに電子機器
JP2007139953A (ja) アクティブマトリクス基板とその製造方法、及び電気光学装置並びに電子機器
JP2007103759A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2007103760A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器
JP2007288203A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302