TWI381484B - An integrated circuit manufacturing method for an isolation layer with metal ion migration - Google Patents

Description

具有防金屬離子遷移之隔離層的積體電路製造方法

本發明是有關於一種積體電路(integrated circuit，IC)製作方法，特別是指一種可杜絕電遷移(electromigration)現象發生的積體電路製作方法。

電遷移現象是指在電場的作用下，可導電的金屬離子運動而造成元件或電路失效的現象；隨著對積體電路的體積尺寸持續縮減的需求，能否解決電遷移現象是積體電路發展的主要限制之一。

參閱圖1，一般，積體電路包含一本體11，及設置在該本體11中並具有複數彼此成預定電連接之電路細胞121的微電路集合12，藉著具有多數電路細胞121之微電路集合的運算作動，發揮積體電路的電性功能。

參閱圖2，由於微電路集合12的電路細胞121動輒成千上百，其中難免會出現有缺陷而無法運作的電路細胞121，而使得積體電路無法發揮預定的電性功能；而基於成本考量，積體電路當然不能因為其中某一電路細胞121出現缺陷而整顆作廢，所以會於積體電路的微電路集合12中，多設置複數電性功能與電路細胞121相同的預備電路細胞122(redundancy circuit cell)，及複數電連接該等電路細胞121與預備電路細胞122的連接線路123，並在本體11上對應於該等連接線路123的位置上開設至少一讓連接線路123裸露出的開窗13，而當經過檢測發現有缺陷的電路細胞 121時，即以雷射熔絲(laser fuse)方式作用對應位於該開窗13中的連接線路123，使得電通路由原本由行經該具有缺陷的電路細胞121轉而行經該對應的預備電路細胞122，利用該預備電路細胞122取代有缺陷的電路細胞121，進而保證微電路集合12的正常運作。

而這樣的方式，雖然可以預備電路細胞122取代有缺陷的電路細胞121，而解決了積體電路不因單一電路細胞121的缺陷而導致整顆機體電路失效的問題。

但是，隨著體積體電路的電性功能需求愈來愈龐大時，意味著其中微電路集合12的電路細胞121、預備電路細胞122與連接線路123的密度愈來愈高，因此，位於開窗13中的連接線路123與連接線路123之間會因為密度提高、間距縮減，且彼此間並未有任何防護措施而更容易產生金屬離子的電遷移現象，進而導致積體電路失效；特別是在積體電路進入90奈米以下的高階製程，以及可預見的銅晶片技術引入後，電遷移現象的產生將會是積體電路的主要良率限制，而對此，目前並沒有注意到此一發展瓶頸，當然也沒有人提出解決的方法。

因此，本發明之目的，即在提供一種具有防金屬離子遷移之隔離層的積體電路製造方法，用以生產製作不會產生金屬離子電遷移的積體電路。

於是，本發明一種具有防金屬離子遷移之隔離層的積體電路製造方法，包含以下三步驟。

首先以標準半導體製作製程製作一具有一本體與一設置在該本體中之微電路集合的積體電路半成品，該微電路集合並包括複數彼此成預定電連接的電路細胞、複數預備電路細胞，及複數電連接該等電路細胞與預備電路細胞的連接線路。

接著將該積體電路板成品的本體開設至少一將其中至少一連接線路裸露的開窗。

最後將一自身玻璃轉換溫度不小於150℃的材料填覆該開窗，形成一將對應位於該開窗中的該連接線路埋覆的隔離層，製得該具有防金屬離子遷移之隔離層的積體電路。

本發明之功效在於：提出完整、且不會污染已製作之微電路集合的積體電路製造方法，解決目前積體電路之開窗中的連接線路會發生電遷移而導致元件失效的問題。

有關本發明之前述及其他技術內容、特點與功效，在以下配合參考圖式之二個較佳實施例的詳細說明中，將可清楚的呈現。

在本發明被詳細描述之前，要注意的是，在以下的說明內容中，類似的元件是以相同的編號來表示。

參閱圖3，本發明具有防金屬離子遷移之隔離層的積體電路製造方法的一第一較佳實施例，包含三步驟以製作具有防金屬離子遷移之隔離層的積體電路，解決積體電路進入90奈米以下的高階製程，以及銅晶片技術引入後，電遷移現象的產生問題。

參閱圖3、圖4，首先進行步驟31，製作如圖4所示之具有一本體41與一設置在該本體41中之微電路集合42的積體電路半成品，該微電路集合42並包括複數彼此成預定電連接的電路細胞421、複數預備電路細胞422，及複數電連接該等電路細胞421與預備電路細胞422的連接線路423；由於此步驟已為業界所週知之標準半導體製程，在此不重複贅述。

參閱圖3、圖5，接著進行步驟32，將該積體電路半成品的本體41開設至少一將其中至少一連接線路423裸露的開窗43。

參閱圖3、圖6，最後進行步驟33，將一自身玻璃轉換溫度不小於150℃的材料，例如聚醯亞胺(polymide)等耐高溫、耐化學性之高分子材料填覆該開窗43中，形成一將對應位於該開窗43中的該連接線路423埋覆的隔離層44，即完成該具有防金屬離子遷移之隔離層的積體電路的製作。

在本步驟33中，是利用材料本身在大於璃轉換溫度時成液態的特性，保持該材料在大於150℃的溫度下，以精密點膠機以點膠方式填覆該開窗43中，或是以旋佈塗覆方式填覆該開窗43後，厚度在0.1μm以上，冷卻至低於150℃即固化成該隔離層44，進而藉著隔離層44構成材料在低於玻璃轉換溫度時呈凍結狀態如玻璃狀而具有極小的自由體積，以及足夠的厚度(即該隔離層44表面至該連接線路423的距離，至少需0.1μm)，而可阻擋二相鄰之連接線路423間的例如銅等金屬離子的電遷移現象，進而有效達到杜絕積體電路運作失效的情形發生。

由上述本發明第一較佳實施例的說明可知，本發明的特點是更在現有的積體電路的製程之後，以精密點膠方式，或是旋佈塗覆方式，將自身玻璃轉換溫度不小於150℃的材料填覆在開窗43中而構成隔離層44，以阻擋連接線路423間產生金屬離子的電遷移現象，過程在實施上不但快速、便宜，且相較於現有的積體電路製程，僅相當於多增加一道後製程，可簡單導入目前的積體電路製程中，而確實解決電遷移現象發生導致積體電路良率降低的問題。

參閱圖7，本發明具有防金屬離子遷移之隔離層的積體電路製造方法的一第二較佳實施例，包含四步驟以製作具有防金屬離子遷移之隔離層的積體電路，解決積體電路以預備電路細胞422取代具有缺陷之電路細胞421後，對應位於開窗43中的連接線路423產生金屬離子電遷移現象，而導致積體電路失效的問題。

先依序進行步驟71、步驟72，類似於第一較佳實施例所述的步驟31、步驟32，製作具有本體41與設置在該本體41中之微電路集合42的積體電路半成品，該微電路集合42並包括複數彼此成預定電連接的電路細胞421、複數預備電路細胞422，及複數電連接該等電路細胞421與預備電路細胞422的連接線路423，然後將該積體電路半成品的本體41開設至少一將其中至少一連接線路423裸露的開窗43；由於此等步驟已為業界所週知之標準半導體製程，在 此不重複贅述。

一般在製得積體電路半成品後，會進行電路細胞421檢測的工作，檢測微電路集合42中的電路細胞421是否能正常運作，所以在製得積體電路半成品後，隨即可經過檢測而得知電路集合42中具有缺陷的電路細胞421的位置。

參閱圖7、圖8，接著進行步驟73，將具有缺陷之電路細胞421對應位於該開窗43中的該連接線路423，以高能量(雷射)作用而成二相間隔且可導電的導電段424，及一連接該兩導電段424且具有高電阻值而使該二導電段424成電不導通的熔燒段425，讓預備電路細胞422取代此具有缺陷的電路細胞421，以維持該微電路集合42整體的運作正常。

參閱圖7、圖9，最後進行步驟74，將一自身玻璃轉換溫度不小於150℃的材料，例如聚醯亞胺(polymide)等耐高溫、耐化學性之高分子材料填覆該開窗43中，形成一把對應位於該開窗43中的該連接線路423埋覆起來的隔離層44，即完成該具有防金屬離子遷移之隔離層的積體電路的製作。

類似地，本發明的第二較佳實施例也是利用自身玻璃轉換溫度約是150℃的材料構成隔離層44，藉著隔離層44阻擋經過高能量雷射作用之連接線路423間的例如銅等金屬離子的電遷移現象，進而避免積體電路在以預備電路細胞422取代有缺陷的電路細胞421之後，微電路集合42運作失效的情形發生，而更有效地提昇積體電路的製程良率 。

同樣地，本發明是更在現有的積體電路的製程之後，以精密點膠方式，或是旋佈塗覆方式，將自身玻璃轉換溫度不小於150℃的材料填覆在開窗43中而構成隔離層44，以阻擋經過高能量處理之連接線路423間產生金屬離子電遷移現象的發生，在施作上不但快速、便宜，且相較於現有的積體電路製程，僅相當於多增加一道後製程，可簡單導入目前的積體電路製程中，並同時解決電遷移現象發生導致積體電路良率降低的問題。

綜上所述，本發明是提出完整的積體電路的製造方法，在不影響現有的積體電路製程下，以自身玻璃轉換溫度不小於150℃的材料，填覆在積體電路的開窗形成覆蓋對應位於開窗中之連接線路的隔離層的後製程，防止連接線路間金屬離子電遷移現象的產生，有效達到杜絕積體電路運作失效的情形發生，確實達到本發明的創作目的。

惟以上所述者，僅為本發明之較佳實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。

31．．．步驟

32．．．步驟

33．．．步驟

41．．．本體

42．．．微電路集合

421．．．電路細胞

422．．．預備電路細胞

423．．．連接線路

424．．．導電段

425．．．熔燒段

43．．．開窗

44．．．隔離層

71．．．步驟

72．．．步驟

73．．．步驟

74．．．步驟

圖1是一俯視圖，說明現有的積體電路；圖2是一俯視圖，說明現有的具有開窗並以預備電路細胞取代有缺陷的電路細胞的積體電路；圖3是一流程圖，說明本發明具有防金屬離子遷移之 隔離層的積體電路製造方法的一第一較佳實施例；圖4一俯視圖，說明實施圖3本發明之第一較佳實施例之一步驟31時製作的一積體電路半成品；圖5是一俯視圖，說明實施圖3本發明之第一較佳實施例之一步驟32時，於一積體電路半成品上開設至少一開窗；圖6是一剖視示意圖，說明實施圖3本發明之第一較佳實施例之一步驟33時，於一開窗中形成一隔離層而完成具有防金屬離子遷移之隔離層的積體電路的製作；圖7是一流程圖，說明本發明本發明具有防金屬離子遷移之隔離層的積體電路製造方法的一第二較佳實施例；圖8是一剖視示意圖，輔助說明實施圖73本發明之第二較佳實施例之一步驟73時，以雷射將連接線路作用成導電段與熔燒段，而讓預備電路細胞取代具有缺陷的電路細胞；及圖9是一剖視示意圖，說明實施圖7本發明之第二較佳實施例之一步驟74時，於一開窗中形成一隔離層，完成具有防金屬離子遷移之隔離層的積體電路的製作。

31．．．步驟

32．．．步驟

33．．．步驟

Claims (6)

1. 一種具有防金屬離子遷移之隔離層的積體電路製造方法，包含：(a)　製作一具有一本體與一設置在該本體中之微電路集合的積體電路半成品，該微電路集合並包括複數彼此成預定電連接的電路細胞、複數預備電路細胞，及複數電連接該等電路細胞與預備電路細胞的連接線路；(b)　將該積體電路半成品的本體開設至少一將其中至少一連接線路裸露的開窗；及(c)　將一自身玻璃轉換溫度不小於150℃的材料填覆該開窗，形成一將對應位於該開窗中的該連接線路埋覆的隔離層，製得該具有防金屬離子遷移之隔離層的積體電路。
2. 依據申請專利範圍第1項所述具有防金屬離子遷移之隔離層的積體電路製造方法，其中，該步驟(c)形成的隔離層厚度不小於0.1μm。
3. 依據申請專利範圍第2項所述具有防金屬離子遷移之隔離層的積體電路製造方法，其中，該步驟(c)實施時，是保持該材料在大於150℃的溫度而成液態，並以精密點膠機以點膠方式填覆該開窗，且在冷卻至低於150℃固化成該隔離層。
4. 依據申請專利範圍第2項所述具有防金屬離子遷移之隔離層的積體電路製造方法，其中，該步驟(c)實施時，是保持該材料在大於150℃的溫度而成液態，並以旋佈塗覆方式填覆該開窗，且在冷卻至低於150℃固化成該隔離層。
5. 依據申請專利範圍第1、2、3或4項所述具有防金屬離子遷移之隔離層的積體電路製造方法，還包括一實施在該步驟(c)之前的步驟(d)，將對應位於該開窗中的該連接線路以高能量作用而成二相間隔且可導電的導電段，及一連接該等導電段且具有高電阻值而使該等導電段成電不導通的熔燒段。
6. 依據申請專利範圍第5項所述具有防金屬離子遷移之隔離層的積體電路製造方法，其中，該步驟(d)是以雷射作用而使構成該連接線路之材料的電阻值升高形成該熔燒段。